CN103219391B - 一种薄膜晶体管及其制作方法、阵列基板和显示装置 - Google Patents

一种薄膜晶体管及其制作方法、阵列基板和显示装置 Download PDF

Info

Publication number
CN103219391B
CN103219391B CN201310117218.0A CN201310117218A CN103219391B CN 103219391 B CN103219391 B CN 103219391B CN 201310117218 A CN201310117218 A CN 201310117218A CN 103219391 B CN103219391 B CN 103219391B
Authority
CN
China
Prior art keywords
layer
contact layer
contact
substrate
active layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310117218.0A
Other languages
English (en)
Other versions
CN103219391A (zh
Inventor
张立
姜春生
王东方
陈海晶
刘凤娟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201310117218.0A priority Critical patent/CN103219391B/zh
Priority to PCT/CN2013/079346 priority patent/WO2014166176A1/zh
Priority to US14/348,763 priority patent/US9368637B2/en
Publication of CN103219391A publication Critical patent/CN103219391A/zh
Application granted granted Critical
Publication of CN103219391B publication Critical patent/CN103219391B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明公开了一种薄膜晶体管（TFT）及其制作方法、阵列基板和显示装置，用以提供一种结构简单、性能较佳的TFT。本发明提供的薄膜晶体管包括：基板；形成在所述基板上的有源层；形成在所述有源层上可导电的第一接触层和第二接触层；形成在所述第一接触层和第二接触层上的刻蚀阻挡层；形成在所述刻蚀阻挡层上与所述第一接触层相连的源极、与所述第二接触层相连的漏极，以及位于所述源极和漏极之间的栅极；以及形成在所述源极、漏极和栅极上的保护层。

Description

一种薄膜晶体管及其制作方法、阵列基板和显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种薄膜晶体管及其制作方法、阵列基板和显示装置。
背景技术
在显示技术领域，氧化物薄膜晶体管（OxideThinFilmTransistor，OxideTFT）相比较非晶硅TFT，因其具有较高的载流子迁移率（载流子迁移率约为非晶硅TFT的十倍），以及较高的热学、化学稳定性，成为人们的研究热点。OxideTFT驱动下的显示装置，能满足大尺寸、高分辨率显示器件的要求，特别是能够满足下一代有源矩阵式有机发光显示器件（ActiveMatrixOrganicLightEmittingDevice，AMOLED）的要求，在平板显示领域占据重要的位置。
制作OxideTFT的要求较高，在保证制作出高性能的OxideTFT的前提下，简化器件结构和工艺流程是人们一直追求的目标。现有OxideTFT一般采用顶栅型。参见图1，为现有顶栅型OxideTFT，包括：基板101、基板101上的有源层102、有源层102上的栅极绝缘层103、栅极绝缘层103上的栅极104、栅极104上的刻蚀阻挡层105、刻蚀阻挡层105上的源漏极层106（包括源极和漏极）、源漏极层106上的钝化保护层107，以及钝化保护层107上与源漏极层106中的漏极相连的像素电极108。
制作图1所示的TFT采用如下6Mask工艺。下述的构图工艺为至少包括掩膜、曝光、显影、光刻和刻蚀过程。
第一、通过第一次构图工艺形成有源层图形102；
第二、通过第二次构图工艺形成栅极绝缘层103和栅极104图形，在此过程中，首先通过湿法刻蚀形成栅极图形104，然后通过干法刻蚀形成栅极绝缘层图形103。
第三、通过第三次构图工艺形成刻蚀阻挡层图形105。
第四、通过第四次构图工艺形成源漏极层图形106。
第五、通过第五次构图工艺形成钝化保护层图形107，其中钝化保护层107上形成有接触孔，该接触孔用于连接漏极和像素电极108。
第六、通过第六次构图工艺形成像素电极图形108。
因此，现有TFT结构不够简单，且制作高性能OxideTFT采用6Mask工艺，工艺流程较复杂，且每增加一次构图工艺都可能会引起OxideTFT的各功能膜层受到污染，降低OxideTFT的性能。
发明内容
本发明实施例提供一种薄膜晶体管及其制作方法、阵列基板和显示装置，用以提供一种结构简单、性能较佳的TFT。
为实现上述目的，本发明实施例提供的薄膜晶体管，包括：
基板；
形成在所述基板上的有源层；
形成在所述有源层上可导电的第一接触层和第二接触层；
形成在所述第一接触层和第二接触层上的刻蚀阻挡层；
形成在所述刻蚀阻挡层上与所述第一接触层相连的源极、与所述第二接触层相连的漏极，以及位于所述源极和漏极之间的栅极；以及
形成在所述源极、漏极和栅极上的保护层。
较佳地，所述第一接触层和第二接触层镜像对称设置。
较佳地，所述栅极与所述第一接触层在垂直方向的投影面积等于所述栅极与所述第二接触层在垂直方向的投影面积。
较佳地，所述第一接触层和第二接触层之间的距离为2-3μm。
较佳地，还包括位于所述有源层和所述基板之间用于隔离光线的隔离层。
较佳地，还包括位于所述保护层上的像素电极，所述像素电极通过保护层上的过孔与位于所述保护层下方的漏极电性相连。
本发明实施例提供一种阵列基板，包括上述薄膜晶体管。
本发明实施例提供一种显示装置，包括上述阵列基板。
本发明实施例提供一种薄膜晶体管的制作方法，包括：
通过一次镀膜工艺和一次构图工艺在基板上形成包括有源层的图形，对所述有源层的设定区域进行离子注入形成有源层上的第一接触层和第二接触层的图形；
通过一次镀膜工艺和一次构图工艺在形成有所述第一接触层和第二接触层的基板上形成包括刻蚀阻挡层的图形；
通过一次镀膜工艺和一次构图工艺在所述刻蚀阻挡层上形成与所述第一接触层相连的源极图形，与所述第二接触层相连的漏极图形，以及位于所述源极和漏极之间的栅极图形；
通过一次镀膜工艺和一次构图工艺在形成有所述栅极、源极和漏极的基板上形成覆盖整个基板的保护层图形。
较佳地，通过一次镀膜工艺和一次构图工艺在基板上形成包括有源层的图形，对所述有源层的设定区域进行离子注入形成有源层上的第一接触层和第二接触层的图形，具体为：
通过一次镀膜工艺在所述基板上形成一层金属氧化物半导体层；
在所述金属氧化物半导体层上涂覆一层光刻胶；
采用半色调或灰色调掩模板对所述光刻胶进行掩膜、曝光和显影；
采用湿法刻蚀形成所述有源层图形；
对有源层上保留的光刻胶进行灰化处理，露出与待形成的第一接触层和第二接触层对应区域的有源层；
对露出的有源层部分进行离子注入形成所述第一接触层和第二接触层的图形；
剥离有源层上的光刻胶。
较佳地，在形成所述有源层之前还包括：
通过一次镀膜工艺在所述基板上形成一层可隔离光线的隔离层。
较佳地，形成所述隔离层具体为：
通过一次镀膜工艺在所述基板上形成一层氧化铝层、非晶硅层或者金属和氧化硅的混合层。
较佳地，所述对露出的有源层部分进行离子注入形成所述第一接触层和第二接触层的图形，具体为：
对露出的有源层部分进行氢的等离子处理形成所述第一接触层和第二接触层的图形。
较佳地，形成所述保护层之后还包括在所述保护层上形成与所述漏极相连的像素电极。
本发明实施例通过将TFT的源极、漏极和栅极制作在同一层，简化了TFT结构，制作TFT的过程采用5Mask工艺，简化了TFT制作工艺。有源层上设置有与源极相连的第一接触层，和与漏极相连的第二接触层，避免非沟道高阻区的产生，且避免栅极与源极或栅极与漏极之间寄生电容的形成，保证了TFT良好的电学性能。
附图说明
图1为现有顶栅型TFT结构示意图；
图2为本发明实施例提供的TFT结构示意图；
图3为图2所示的TFT具有保护层和像素电极的结构示意图；
图4为本发明实例施提供的阵列基板结构示意图；
图5为本发明实施例提供的TFT制作方法流程示意图；
图6为本发明实施例提供的半色调或灰色调掩模板结构示意图；
图7为图6所示的TFT俯视示意图；
图8为所示的TFT形成有有源层和有源层上的光刻胶的结构示意图；
图9为图8所示的TFT形成有源层上与第一接触层和第二接触层相应区域露出有源层的结构示意图；
图10为图9所示的TFT形成有第一接触层和第二接触层的结构示意图；
图11为图10所示的TFT形成有刻蚀阻挡层的结构示意图；
图12为图11所示的TFT俯视示意图；
图13为图11所示的TFT形成有源极、漏极和栅极的结构示意图。
具体实施方式
本发明实施例提供了一种薄膜晶体管及其制作方法、阵列基板和显示装置，用以提供一种结构简单、性能较佳的TFT。
本发明实施例通过将TFT的源极、漏极和栅极制作在同一层，简化了TFT结构，制作TFT的过程采用5Mask工艺，简化了TFT制作工艺。有源层上设置有与源极相连的第一接触层和与漏极相连的第二接触层，避免非沟道高阻区的产生，且避免栅极与源极或栅极与漏极之间寄生电容的形成，保证了TFT良好的电学性能。
下面通过附图具体说明本发明实施例提供的TFT。
参见图2，本发明实施例提供的TFT，包括：
基板1；
形成在基板1上的有源层2；
形成在有源层2上可导电的第一接触层3和第二接触层4；
形成在第一接触层3和第二接触层4上方覆盖整个基板的刻蚀阻挡层5；
形成在刻蚀阻挡层5上的源极6、漏极7以及栅极8，源极6与第一接触层3通过刻蚀阻挡层5上的过孔连接；漏极7与第二接触层4通过刻蚀阻挡层5上的过孔连接。
其中，有源层2为金属氧化物半导体层。
本发明实施例提供的TFT，源极6、漏极7和栅极8位于同一层，简化了TFT的结构。
本发明图2所示的第一接触层3位于源极6和有源层2之间，且同时与源极6和有源层2相接触，第二接触层4位于漏极7和有源层2之间，且同时与漏极7和有源层2相接触；第一接触层3和第二接触层4类似于欧姆接触层，可以降低源极6与有源层2之间的接触电阻，改善有源层2和源极6之间的接触特性；同理，第二接触层4可以降低漏极7与有源层2之间的接触电阻，可以改善有源层2和漏极7之间的接触特性，提高TFT的性能。
另外，第一接触层3和第二接触层4位于栅极8的下方，可以避免非沟道高阻区的形成，且避免栅极与源极或栅极与漏极之间寄生电容的形成，进一步提高了TFT的性能。
较佳地，参见图2，第一接触层3位于源极6的正下方，第二接触层4位于漏极7的正下方，第一接触层3和第二接触层4镜像对称设置，第一接触层3和第二接触层4位于有源层2的正上方。
较佳地，栅极8与第一接触层3的交叠面积等于栅极8与第二接触层4的交叠面积，且交叠面积不为零。
较佳地，栅极8与第一接触层3在垂直方向的投影面积等于栅极8与第二接触层4在垂直方向的投影面积，可有效避免非沟道高阻区的形成。
本发明通过控制第一接触层和第二接触层之间的距离，灵活控制有源层沟道的宽度（沟道宽度为第一接触层和第二接触层之间的间距），具体地，可以尽可能小地减小沟道的宽度，提高TFT的性能。
在具体实施过程中，第一接触层和第二接触层之间最小间距可以控制在掩模板或曝光机的极限参数。例如，所述第一接触层和第二接触层之间的最小间距可以控制在2-3μm的范围内。
较佳地，参见图3，图2所示的TFT还包括：
位于基板1和有源层2之间的隔离层9（可隔离光线的膜层）。
隔离层9可以有效遮挡从基板1背部透射来的光线，尤其是有效遮挡有源层2较敏感的紫外线，进一步提高TFT的性能。
较佳地，隔离层9可以为氧化铝层（Al2O3）、非晶硅层（a-Si）或金属和氧化硅组合沉积而成的膜层（Metal+SiO2）等。隔离层9与基板1的附着力较强，因此，隔离层9还起到基板1与有源层2之间的缓冲作用，即起到缓冲层（buffer）的作用，提高有源层2在基板1上的附着能力。
较佳地，参见图3，TFT还包括：位于栅极8、源极6、漏极7上方覆盖整个基板1的保护层10，以及位于保护层10上与漏极7相连的像素电极11。
保护层10上设置有露出漏极7的过孔，保证漏极7与保护层10上的像素电极11电性相连。
较佳地，所述有源层可以是金属氧化物半导体层，例如可以是铟镓锌氧化物（IndiumGalliumZincOxide，IGZO）、铪铟锌氧化物（HafniumIndiumZincOxide，HIZO）、铟锌氧化物（IndiumZincOxide，IZO）、非晶铟锌氧化物a-InZnO、非晶氧化锌掺杂氟氧化物ZnO:F、氧化铟掺杂锡氧化物In2O3:Sn、非晶氧化铟掺杂钼氧化物In2O3:Mo、铬锡氧化物Cd2SnO4、非晶氧化锌掺杂铝氧化物ZnO:Al、非晶氧化钛掺杂铌氧化物TiO2:Nb、铬锡氧化物Cd-Sn-O或其他金属氧化物。
所述第一接触层和第二接触层为金属层或合金层。
所述源极、漏极和栅极可以为钼（Mo）或铝钕合金(AlNd)等。
所述刻蚀阻挡层可以为氧化硅层（SiOx）、氮化硅层（SiNx），或氮氧化硅层，可以是单层也可以是双层或多层。
所述保护层（PVX层）可以是氧化硅或氮化硅层。
所述像素电极可以为透明金属氧化物膜层，如铟锡氧化物ITO或铟锌氧化物IZO膜层。
本发明实施例还提供一种阵列基板，包括所述薄膜晶体管。
本发明所述的阵列基板可以是液晶显示面板中的阵列基板，也可以是有机发光显示面板中的阵列基板。
参见图4，为一种有机发光显示面板中的阵列基板，包括多个亚像素结构，
每一个亚像素结构包括两个TFT，分别为开关TFT（T0）和驱动TFT（T1）；
开关TFT（T0）的漏极通过连接线41与驱动TFT（T1）的栅极相连；开关TFT（T0）的源极与数据线32相连，栅极与栅线31相连；
驱动TFT（T1）的源极与VDD线相连，该VDD线用于为驱动TFT（T1）提供正常工作时的供电电压，驱动TFT（T1）的漏极与像素电极11相连。
数据线32与栅线31交叉设置。VDD线与栅线31平行设置。
断开的数据线32通过连接线35电性连接。
下面具体说明本发明实施例提供的上述TFT的制作方法。
参见图5，TFT的制作方法整体包括以下步骤：
S11、通过一次镀膜工艺和一次构图工艺在基板上形成包括有源层的图形，对所述有源层的设定区域进行离子注入形成有源层上的第一接触层和第二接触层的图形。该步骤包括TFT制作的第一次Mask工艺。
S12、通过一次镀膜工艺和一次构图工艺在形成有所述第一接触层和第二接触层的基板上形成包括刻蚀阻挡层的图形。该步骤包括TFT制作的第二次Mask工艺。
S13、通过一次镀膜工艺和一次构图工艺在所述刻蚀阻挡层上形成与所述第一接触层相连的源极图形，与所述第二接触层相连的漏极图形，以及位于所述源极和漏极之间的栅极图形。该步骤包括TFT制作的第三次Mask工艺。
S14、通过一次镀膜工艺和一次构图工艺在形成有所述栅极、源极和漏极的基板上形成覆盖整个基板的保护层图形。该步骤包括TFT制作的第四次Mask工艺。
较佳地，通过一次镀膜工艺和一次构图工艺在基板上形成包括有源层的图形，对所述有源层的设定区域进行离子注入形成有源层上的第一接触层和第二接触层的图形，具体为：
通过一次镀膜工艺在所述基板上形成一层金属氧化物半导体层；
在所述金属氧化物半导体层上涂覆一层光刻胶；
采用半色调或灰色调掩模板对所述光刻胶进行掩膜、曝光和显影；
采用湿法刻蚀形成所述有源层图形；
对有源层上保留的光刻胶进行灰化处理，露出与待形成的第一接触层和第二接触层对应区域的有源层；
对露出的有源层部分进行离子注入形成所述第一接触层和第二接触层的图形；
剥离有源层上的光刻胶。
较佳地，在形成所述有源层之前还包括：
通过一次镀膜工艺在所述基板上形成一层隔离层。
较佳地，形成所述隔离层具体为：
通过一次镀膜工艺在所述基板上形成一层氧化铝层、非晶硅层或者金属和氧化硅组合形成的膜层。
较佳地，所述对露出的有源层部分进行离子注入形成所述第一接触层和第二接触层的图形，具体为：
对露出的有源层部分进行氢的等离子处理形成所述第一接触层和第二接触层的图形。
较佳地，形成所述保护层之后还包括：通过一次镀膜工艺和一次构图工艺在所述保护层上形成与所述漏极相连的像素电极。该步骤包括第五次Mask工艺。
所述构图工艺指制作图形的掩膜、曝光、显影、光刻、刻蚀等过程。
本发明实现完成的TFT需要五次Mask工艺，节约工艺流程，降低TFT被污染的可能性，提高了TFT的性能。
下面具体说明图5所示的TFT制作方法的具体工艺流程。
本发明实施例所示的阵列基板制作方法包括：
步骤一：首先在透明玻璃基板或者石英基板上采用溅射或热蒸发的方法，形成一层覆盖整个基板的膜层，该膜层可以为氧化铝层（Al2O3）、非晶硅层（a-Si）或金属和氧化硅组合沉积而成的膜层（Metal+SiO2）等。
步骤二：在步骤一的基础上，镀一层金属氧化物膜层如IGZO。
步骤三：在步骤二的基础上，涂覆一层覆盖整个基板的光刻胶，然后进行如下工艺。
首先利用半色调（half-tone）或灰色调（Gray-tone）掩模板对所述光刻胶进行掩膜、曝光显影。
具体地，如图6所示（截面图）和图7所示（俯视图），在曝光的过程中，采用半色调或者灰色调的掩模板，通过显影工艺后产生光刻胶层14上的完全去除区域A、光刻胶半保留区域B及光刻胶完全保留区域C，光刻胶层14完全保留区域C对应待形成的第一接触层和第二接触层之间的绝缘区域。光刻胶层14完全去除区域A对应有源层图形之外的基板区域。光刻胶层14半保留区域B对应待形成的第一接触层和第二接触层所在区域。
接着，经过一次湿法刻蚀工艺，将光刻胶层14完全去除区域A对应的光刻胶和位于光刻胶下方基板1上方的膜层刻蚀掉，如图8所示。
然后，对光刻胶层14半保留区域B的光刻胶层进行灰化处理，去除光刻胶层半保留区域B的光刻胶，露出有源层2，如图9所示。
接下来对露出的有源层2部分的表层进行离子注入，注入离子的有源层的表层形成分别位于完全保留区域C两侧的第一接触层3和第二接触层4，如图10所示；具体地，注入的离子可以是H离子，即等离子体H。也可以是通过对露出的有源层2进行掺杂，实现第一接触层3和第二接触层4。
该第一接触层3和第二接触层4为金属氧化物半导体层（有源层）经H离子作用后的金属或合金层。与金属氧化物半导体层的接触电阻较小，且与金属氧化物半导体层的附着性非常好。并且，第一接触层3和第二接触层4为金属或合金层，源极和漏极也为金属或者合金层，第一接触层3和第二接触层4可以避免源极与栅极之间寄生电容的形成，也避免漏极与栅极之间寄生电容的形成。提高TFT的性能。
最后，对完全保留区域C的光刻胶层14进行剥离。
步骤四：通过一次镀膜工艺在步骤三形成的TFT的基础上形成一层绝缘层，例如形成一层氮化硅层或氧化硅层。通过一次掩膜、曝光显影，干法刻蚀，形成刻蚀阻挡层，如图11所示（截面图）和图12所示（俯视图）为形成有刻蚀阻挡层5的TFT，刻蚀阻挡层5上通过干法刻蚀形成两个过孔34（即接触孔），该过孔34位于待形成的源极和漏极处，且保证第一接触层3和第二接触层4露出。
步骤五：通过一次镀膜工艺在步骤四形成的TFT的基础上形成一层导电膜层，例如钼（Mo）或铝钕合金(AlNd)等。通过一次湿法刻蚀形成如图13所示的源极6、漏极7，以及栅极8。栅极8与第一接触层3的交叠面积等于栅极8与第二接触层4的交叠面积。
步骤六：通过一次镀膜工艺在步骤五形成的TFT的基础上形成一层绝缘层，对该绝缘层进行掩膜、曝光显影，干法刻蚀等工艺，形成保护层10，保护层10上位于漏极7上方设置有过孔，保证漏极7露出，如图3所示。
步骤七：通过一次镀膜工艺在步骤六成的TFT的基础上形成一层导电膜层，如ITO，经过掩膜、曝光显影，干法刻蚀等工艺，形成包括像素电极11的图形，形成的TFT如图3所示。
需要说明的是，在制作栅极时同时制作与栅极连接的栅线；在制作源极的同时制作与源极相连的数据线。
需要说明的是，上述制作TFT的七个步骤适用于液晶显示领域，也适用于有机发光显示技术领域。
本发明实施例还提供一种显示装置，包括上述阵列基板，该显示装置可以为液晶面板、液晶显示器、液晶电视、OLED面板、OLED显示器、OLED电视或电子纸等显示装置。
该显示装置的一个示例为液晶显示装置，其中，阵列基板与对置基板彼此对置以形成液晶盒，在液晶盒中填充有液晶材料。该对置基板例如为彩膜基板。阵列基板的每个像素单元的像素电极用于施加电场对液晶材料的旋转的程度进行控制从而进行显示操作。在一些示例中，该液晶显示器还包括为阵列基板提供背光的背光源。
该显示装置的另一个示例为有机电致发光（OLED）显示装置，其中，阵列基板的每个像素单元的薄膜晶体管连接有机电致发光装置的阳极或阴极，用于驱动有机发光材料发光以进行显示操作。
综上所述，本发明实施例通过将TFT的源极、漏极和栅极制作在同一层，简化了TFT结构，制作TFT的过程采用5Mask工艺，简化了TFT制作工艺。有源层上设置有与源极相连的第一接触层，和与漏极相连的第二接触层，避免非沟道高阻区的产生，且避免栅极与源极或栅极与漏极之间寄生电容的形成，保证了TFT良好的电学性能。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (13)

1.一种薄膜晶体管，其特征在于，包括：
基板；
形成在所述基板上的有源层；
形成在所述有源层上可导电的第一接触层和第二接触层，其中，所述第一接触层和第二接触层为金属层或合金层；
形成在所述第一接触层和第二接触层上的刻蚀阻挡层；
形成在所述刻蚀阻挡层上与所述第一接触层相连的源极、与所述第二接触层相连的漏极，以及位于所述源极和漏极之间的栅极；其中所述第一接触层的覆盖面积大于所述源极与所述第一接触层的接触区域所覆盖的面积，所述第二接触层的覆盖面积大于所述漏极与所述第二接触层的接触区域所覆盖的面积；所述栅极与所述第一接触层在垂直方向的投影面积等于所述栅极与所述第二接触层在垂直方向的投影面积；以及
形成在所述源极、漏极和栅极上的保护层。
2.根据权利要求1所述的薄膜晶体管，其特征在于，所述第一接触层和第二接触层镜像对称设置。
3.根据权利要求1所述的薄膜晶体管，其特征在于，所述第一接触层和第二接触层之间的距离为2-3μm。
4.根据权利要求1所述的薄膜晶体管，其特征在于，还包括位于所述有源层和所述基板之间用于隔离光线的隔离层。
5.根据权利要求1所述的薄膜晶体管，其特征在于，还包括位于所述保护层上的像素电极，所述像素电极通过保护层上的过孔与位于所述保护层下方的漏极电性相连。
6.一种阵列基板，其特征在于，包括权利要求1～5任一所述的薄膜晶体管。
7.一种显示装置，其特征在于，包括权利要求6所述的阵列基板。
8.一种薄膜晶体管的制作方法，其特征在于，包括：
通过一次镀膜工艺和一次构图工艺在基板上形成包括有源层的图形，对所述有源层的设定区域进行离子注入形成有源层上的第一接触层和第二接触层的图形，其中，所述第一接触层和第二接触层为金属层或合金层；
通过一次镀膜工艺和一次构图工艺在形成有所述第一接触层和第二接触层的基板上形成包括刻蚀阻挡层的图形；
通过一次镀膜工艺和一次构图工艺在所述刻蚀阻挡层上形成与所述第一接触层相连的源极图形，与所述第二接触层相连的漏极图形，以及位于所述源极和漏极之间的栅极图形；其中所述第一接触层的覆盖面积大于源极与所述第一接触层的接触区域所覆盖的面积，所述第二接触层的覆盖面积大于漏极与所述第二接触层的接触区域所覆盖的面积；所述栅极与所述第一接触层在垂直方向的投影面积等于所述栅极与所述第二接触层在垂直方向的投影面积；
通过一次镀膜工艺和一次构图工艺在形成有所述栅极、源极和漏极的基板上形成覆盖整个基板的保护层图形。
9.根据权利要求8所述的方法，其特征在于，通过一次镀膜工艺和一次构图工艺在基板上形成包括有源层的图形，对所述有源层的设定区域进行离子注入形成有源层上的第一接触层和第二接触层的图形，具体为：
通过一次镀膜工艺在所述基板上形成一层金属氧化物半导体层；
在所述金属氧化物半导体层上涂覆一层光刻胶；
采用半色调或灰色调掩模板对所述光刻胶进行掩膜、曝光和显影；
采用湿法刻蚀形成所述有源层图形；
对有源层上保留的光刻胶进行灰化处理，露出与待形成的第一接触层和第二接触层对应区域的有源层；
对露出的有源层部分进行离子注入形成所述第一接触层和第二接触层的图形；
剥离有源层上的光刻胶。
10.根据权利要求8所述的方法，其特征在于，在形成所述有源层之前还包括：
通过一次镀膜工艺在所述基板上形成一层可隔离光线的隔离层。
11.根据权利要求10所述的方法，其特征在于，形成所述隔离层具体为：
通过一次镀膜工艺在所述基板上形成一层氧化铝层、非晶硅层或者金属和氧化硅组合形成的膜层。
12.根据权利要求9所述的方法，其特征在于，所述对露出的有源层部分进行离子注入形成所述第一接触层和第二接触层的图形，具体为：
对露出的有源层部分进行氢的等离子处理形成所述第一接触层和第二接触层的图形。
13.根据权利要求8所述的方法，其特征在于，形成所述保护层之后还包括：在所述保护层上形成与所述漏极相连的像素电极。
CN201310117218.0A 2013-04-07 2013-04-07 一种薄膜晶体管及其制作方法、阵列基板和显示装置 Active CN103219391B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201310117218.0A CN103219391B (zh) 2013-04-07 2013-04-07 一种薄膜晶体管及其制作方法、阵列基板和显示装置
PCT/CN2013/079346 WO2014166176A1 (zh) 2013-04-07 2013-07-15 薄膜晶体管及其制作方法、阵列基板和显示装置
US14/348,763 US9368637B2 (en) 2013-04-07 2013-07-15 Thin film transistor and manufacturing method thereof, array substrate and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310117218.0A CN103219391B (zh) 2013-04-07 2013-04-07 一种薄膜晶体管及其制作方法、阵列基板和显示装置

Publications (2)

Publication Number Publication Date
CN103219391A CN103219391A (zh) 2013-07-24
CN103219391B true CN103219391B (zh) 2016-03-02

Family

ID=48817013

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310117218.0A Active CN103219391B (zh) 2013-04-07 2013-04-07 一种薄膜晶体管及其制作方法、阵列基板和显示装置

Country Status (3)

Country Link
US (1) US9368637B2 (zh)
CN (1) CN103219391B (zh)
WO (1) WO2014166176A1 (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103456795A (zh) * 2013-09-02 2013-12-18 合肥京东方光电科技有限公司 薄膜晶体管及其制作方法、阵列基板和显示装置
CN103762245B (zh) * 2013-12-13 2019-08-16 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其制备方法、显示装置
JP6537341B2 (ja) * 2014-05-07 2019-07-03 株式会社半導体エネルギー研究所 半導体装置
CN104103584A (zh) * 2014-06-25 2014-10-15 京东方科技集团股份有限公司 阵列基板制作方法
CN104091832B (zh) 2014-06-27 2018-07-17 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板和显示装置
CN104241392B (zh) 2014-07-14 2017-07-14 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、显示基板和显示设备
CN104253159B (zh) 2014-08-19 2017-06-13 京东方科技集团股份有限公司 薄膜晶体管及制备方法、阵列基板及制备方法和显示装置
CN104362180B (zh) * 2014-10-15 2017-02-22 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、显示基板和显示装置
CN104867942B (zh) * 2015-04-29 2018-03-06 深圳市华星光电技术有限公司 Tft基板的制作方法及其结构
CN105226015B (zh) * 2015-09-28 2018-03-13 深圳市华星光电技术有限公司 一种tft阵列基板及其制作方法
CN105206626B (zh) * 2015-11-09 2018-11-20 深圳市华星光电技术有限公司 阵列基板及其制备方法、显示装置
CN105845694A (zh) * 2016-03-28 2016-08-10 深圳市华星光电技术有限公司 薄膜晶体管、薄膜晶体管的制备方法及液晶显示面板
CN106024804A (zh) * 2016-05-31 2016-10-12 武汉华星光电技术有限公司 阵列基板、显示器及阵列基板的制备方法
US10205028B2 (en) * 2017-03-16 2019-02-12 Shenzhen China Star Optoelectroncis Semiconductor Display Technology Co., Ltd Thin-film transistor, manufacturing method for the same, display panel
CN106952827A (zh) * 2017-03-16 2017-07-14 深圳市华星光电技术有限公司 薄膜晶体管及其制造方法、显示面板
CN108878515B (zh) 2017-05-12 2022-02-25 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板
CN107452808B (zh) * 2017-07-04 2021-10-22 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置
CN107342260B (zh) * 2017-08-31 2020-08-25 京东方科技集团股份有限公司 一种低温多晶硅tft阵列基板制备方法及阵列基板
CN109585298A (zh) * 2018-10-22 2019-04-05 惠科股份有限公司 一种显示面板的制作方法和显示面板
CN109585297A (zh) * 2018-10-22 2019-04-05 惠科股份有限公司 一种显示面板的制作方法和显示面板
CN110211925B (zh) * 2019-04-04 2021-07-06 Tcl华星光电技术有限公司 顶发光型氧化铟镓锌薄膜晶体管器件制造方法
CN110010701B (zh) 2019-06-04 2019-09-17 成都京东方光电科技有限公司 薄膜晶体管和制作方法、阵列基板、显示面板、显示装置
CN110444567B (zh) * 2019-07-26 2021-09-24 深圳市华星光电半导体显示技术有限公司 一种阵列基板及其制作方法
CN111243548B (zh) * 2020-03-23 2021-10-08 武汉华星光电技术有限公司 阵列基板、液晶显示面板及其公共电压的调节方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102569185A (zh) * 2010-12-22 2012-07-11 京东方科技集团股份有限公司 阵列基板及其制造方法和液晶显示器
CN102646715A (zh) * 2011-12-29 2012-08-22 京东方科技集团股份有限公司 薄膜晶体管及其制造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6646287B1 (en) * 1999-11-19 2003-11-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with tapered gate and insulating film
JP4439766B2 (ja) * 2001-08-02 2010-03-24 シャープ株式会社 薄膜トランジスタ装置及びその製造方法
US20110227878A1 (en) * 2008-11-20 2011-09-22 Sharp Kabushiki Kaisha Semiconductor device, method for manufacturing same, and display device using semiconductor device
KR101056229B1 (ko) * 2009-10-12 2011-08-11 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를 구비하는 유기전계발광 표시 장치
JP5708910B2 (ja) 2010-03-30 2015-04-30 ソニー株式会社 薄膜トランジスタおよびその製造方法、並びに表示装置
KR101146988B1 (ko) * 2010-05-04 2012-05-22 삼성모바일디스플레이주식회사 유기 발광 표시 장치
US8530273B2 (en) * 2010-09-29 2013-09-10 Guardian Industries Corp. Method of making oxide thin film transistor array
CN102184865B (zh) * 2011-04-15 2013-06-05 福州华映视讯有限公司 薄膜晶体管及其制造方法
CN203179897U (zh) * 2013-04-07 2013-09-04 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板和显示装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102569185A (zh) * 2010-12-22 2012-07-11 京东方科技集团股份有限公司 阵列基板及其制造方法和液晶显示器
CN102646715A (zh) * 2011-12-29 2012-08-22 京东方科技集团股份有限公司 薄膜晶体管及其制造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
等离子态氢还原金属氧化物初探;张玉文等;《中国有色金属学报》;20040229;第14卷(第2期);第317-321页 *

Also Published As

Publication number Publication date
CN103219391A (zh) 2013-07-24
WO2014166176A1 (zh) 2014-10-16
US9368637B2 (en) 2016-06-14
US20150214373A1 (en) 2015-07-30

Similar Documents

Publication Publication Date Title
CN103219391B (zh) 一种薄膜晶体管及其制作方法、阵列基板和显示装置
US9818775B2 (en) Array substrate, manufacturing method thereof, display device, thin-film transistor (TFT) and manufacturing method thereof
US9761731B2 (en) Thin film transistor and its manufacturing method, array substrate and its manufacturing method, and display device
US9748280B2 (en) Thin film transistor and method of fabricating the same, array substrate and method of fabricating the same, and display device
US9991295B2 (en) Array substrate manufactured by reduced times of patterning processes manufacturing method thereof and display apparatus
CN101908537B (zh) 用于显示设备的阵列基板及其制造方法
KR101325053B1 (ko) 박막 트랜지스터 기판 및 이의 제조 방법
US9324735B2 (en) Array substrate and manufacturing method thereof, display panel and display device
CN104134671A (zh) 薄膜晶体管阵列基板及其制造方法
US9947691B2 (en) Array substrate, manufacturing method thereof and display panel
CN104022076A (zh) 阵列基板及其制作方法、显示装置
CN103872061A (zh) 阵列基板及其制造方法
CN103325841A (zh) 薄膜晶体管及其制作方法和显示器件
CN104465788A (zh) 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置
CN102263111A (zh) 阵列基板及制造该阵列基板的方法
CN104576747A (zh) 薄膜晶体管、具有其的显示面板及其制造方法
KR101922937B1 (ko) 박막트랜지스터 기판 및 이의 제조 방법
CN104091810A (zh) 阵列基板及其制作方法、显示装置
CN104900654A (zh) 双栅极氧化物半导体tft基板的制作方法及其结构
CN105097552A (zh) 薄膜晶体管及阵列基板的制备方法、阵列基板及显示装置
US20140027760A1 (en) Semiconductor device and manufacturing method thereof
CN104362127A (zh) 薄膜晶体管基板的制作方法及制造设备
CN110289307A (zh) 薄膜晶体管驱动背板及其制备方法、显示面板
KR101604480B1 (ko) 산화물 반도체를 이용한 박막트랜지스터 어레이 기판의 제조방법
CN101937875B (zh) 互补金氧半晶体管及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant