CN105355664A - 氧化物薄膜晶体管及其制作方法 - Google Patents
氧化物薄膜晶体管及其制作方法 Download PDFInfo
- Publication number
- CN105355664A CN105355664A CN201510955581.9A CN201510955581A CN105355664A CN 105355664 A CN105355664 A CN 105355664A CN 201510955581 A CN201510955581 A CN 201510955581A CN 105355664 A CN105355664 A CN 105355664A
- Authority
- CN
- China
- Prior art keywords
- film transistor
- edge layer
- oxide thin
- thin film
- grid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 61
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 42
- 238000005530 etching Methods 0.000 claims abstract description 18
- 239000012212 insulator Substances 0.000 claims description 54
- 238000000034 method Methods 0.000 claims description 37
- 238000000151 deposition Methods 0.000 claims description 18
- 238000002161 passivation Methods 0.000 claims description 17
- 230000008021 deposition Effects 0.000 claims description 13
- 230000015572 biosynthetic process Effects 0.000 claims description 11
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 8
- 238000005234 chemical deposition Methods 0.000 claims description 7
- 229910052751 metal Inorganic materials 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 5
- 239000012528 membrane Substances 0.000 claims description 2
- 238000009413 insulation Methods 0.000 abstract description 4
- 230000009194 climbing Effects 0.000 description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 11
- 239000004973 liquid crystal related substance Substances 0.000 description 8
- 239000010408 film Substances 0.000 description 7
- 239000010949 copper Substances 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 5
- 239000011521 glass Substances 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 229910004205 SiNX Inorganic materials 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 3
- 239000004411 aluminium Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 239000011733 molybdenum Substances 0.000 description 3
- 238000002360 preparation method Methods 0.000 description 3
- 239000010453 quartz Substances 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 230000009849 deactivation Effects 0.000 description 2
- 230000000994 depressogenic effect Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical group [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000008358 core component Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明公开了一种氧化物薄膜晶体管及其制作方法，所述制作方法包括：在第一基板上依次形成栅极以及栅极绝缘层；对所述栅极绝缘层的凸起部位进行刻蚀，形成一凹陷区域；在所述凹陷区域形成有缘层；在所述有缘层上形成一漏极和一源级，且所述源级和所述漏极以一沟道分开以暴露部分所述有缘层。能够在不降低薄膜晶体管分辨率和开口率前提下，有效消除源级和漏极断线的风险。
Description
技术领域
本发明涉及液晶显示领域，特别是涉及一种氧化物薄膜晶体管及其制作方法。
背景技术
伴随着液晶LCD以及有机发光二极管OLED为代表的平板显示器向着大尺寸、高分辨率的方向发展，薄膜晶体管TFT作为平板显示行业的核心部件，也得到广泛的关注。现有技术中常用的薄膜晶体管包括非晶硅薄膜晶体管以及氧化物薄膜晶体管，由于氧化物薄膜晶体管具有载流子迁移率高的优势，在导入时无需大幅改变现有的液晶面板生产线等优势，而得到了广泛应用。
现有技术在制作TFT的过程中时，尤其是在制作底栅极和顶接触结构的TFT时，一般是在玻璃基板上形成栅极以后，再在栅极上覆盖栅极绝缘层，由于栅极的存在，相应的在覆盖栅极绝缘层时就会在栅极的位置出现起伏状，再在形成有缘层时，该起伏位置将依然存在。由于源级和漏极是设置在有缘层的上方，因此，在为源级和漏极走线时，就会出现走线爬坡的问题，如图1所示，其中，要爬坡的高度为栅极金属层的厚度102以及有缘层104的厚度之和。由于在TFT实际制作过程中，由于解析度、开口率以及阻容延时等因素的影响，通常根据需要都会将漏极和源级漏极做的很窄，并且TFT本身的厚度也很薄，在爬坡过程中，由于台阶覆盖率以及湿刻等问题，常常会造成短路，极大的影响了TFT在生产过程中的良率以及质量。
现有技术中，为了克服上述问题，一般是采用增加源级和漏极线的宽度，且数据线通过两条路径与源级和漏极连接，但是这种情况下，阻容延时以及其他参数都会相应的增大，不仅限制了分辨率的提高，也降低了开口率。
发明内容
本发明主要解决的技术问题是提供一种氧化物薄膜晶体管及其制作方法，能够在不降低薄膜晶体管分辨率和开口率前提下，有效消除源级和漏极断线的风险。
为解决上述技术问题，本发明采用的一个技术方案是：提供一种氧化物薄膜晶体管的制作方法，
在第一基板上依次形成栅极以及栅极绝缘层；
对所述栅极绝缘层的凸起部位进行刻蚀，形成一凹陷区域；
在所述凹陷区域形成有缘层；
在所述有缘层上形成一漏极和一源级，且所述源级和所述漏极以一沟道分开以暴露部分所述有缘层。
其中，所述有缘层的厚度等于所述凹陷区域的深度。
其中，所述在所述凹陷区域形成有缘层的步骤具体包括：
在所述凹陷区域通过化学沉积非晶硅形成所述有缘层。
其中，所述氧化物薄膜晶体管为低栅极和顶接触结构。
其中，所述在所述有缘层上形成一漏极和一源级，且所述源级和所述漏极以一沟道分开以暴露部分所述有缘层的步骤之后还包括：
在所述氧化物薄膜晶体管的表面沉积钝化层；
在所述绝缘钝化层上刻蚀形成接触通孔；并刻蚀所述接触通孔形成接触电极。
其中，所述在第一基板上依次形成栅极以及栅极绝缘层步骤具体包括：
在所述第一基板上沉积金属膜层，经过曝光，刻蚀形成所述栅极；
在所述栅极以及所述第一基板上沉积所述栅极绝缘层。
为解决上述技术问题，本发明采用的另一个技术方案是：提供一种氧化物薄膜晶体管，包括第一基板，设置在所述第一基板上的栅极、设置在所述栅极上的栅极绝缘层凹陷区域内的有缘层；还包括位于所述有缘层上方，以一沟道分隔开并暴露部分所述有缘层的源极和漏极；所述凹陷区域为蚀刻所述栅极绝缘凸起部位形成的区域。
其中，所述有缘层的厚度等于所述凹陷区域的深度。
其中，所述有缘层是在所述凹陷区域通过化学沉积非晶硅形成的。
其中，所述氧化物薄膜晶体管还包括覆盖在所述氧化物薄膜晶体管的表面沉积钝化层。
本发明的有益效果是：区别于现有技术的情况，本实施方式的氧化物薄膜晶体管的制作方法在第一基板上形成栅极以及栅极绝缘层以后，对栅极绝缘层凸起部位进行刻蚀，即在栅极绝缘层的表面形成一凹陷区域，能够有效消除栅极绝缘层表面的凸起部位，即消除栅极表面的阶梯爬坡；再在该凹陷区域形成有缘层，最后在有缘层上形成以一沟道分隔开且暴露部分有缘层的漏极和源级，能够使源级和漏极接***滑的平铺在有缘层上，完全消除由于爬坡而导致的源级和漏极断线的风险。进一步提高氧化物薄膜晶体管的良率以及开口率，改善液晶显示产品的品质。
附图说明
图1是现有技术氧化物薄膜晶体管一结构示意图；
图2是本发明氧化物薄膜晶体管制作方法一实施方式的流程示意；
图3是图2氧化物薄膜晶体管一具体实施方式的剖面结构示意图；
图4是图2氧化物薄膜晶体管另一具体实施方式的剖面示意图；
图5是图2氧化物薄膜晶体管再一实施方式的剖面示意图；
图6是本发明氧化物薄膜晶体管制作方法另一实施方式的流程示意图；
图7是本发明氧化物薄膜晶体管制作方法再一实施方式的流程示意图。
图8是本发明氧化物薄膜晶体管一实施方式的结构示意图；
图9是本发明氧化物薄膜晶体管另一实施方式的结构示意图。
具体实施方式
参阅图2，图2是本发明氧化物薄膜晶体管的制作方法一实施方式的流程示意图。其中，本实施方式的薄膜晶体管为低栅极和顶接触结构形式的薄膜晶体管。具体地，本实施方式的制作方法包括以下步骤：
201：在第一基板上依次形成栅极以及栅极绝缘层。
具体地，先在第一基板上通过沉积的方式形成金属膜层，经过一道光罩对金属膜层进行曝光，将金属膜层刻蚀成栅极。其中，第一道光罩为只能刻蚀一层的普通光罩。
其中，第一基板包括玻璃基板以及石英基板，在其他实施方式中还可以为其他基板，在此不做限定。
金属膜层包括铝Al、钼Mo、铜Cu以及银Ag中的至少一种，在其他实施方式中也可以为其他金属，在此也不做限定。
沉积工艺一般是指外来物质淀积于基底表面形成薄膜，又称为气相沉积。本实施方式是通过金属物质在第一基板的表面形成金属膜层。在其他实施方式中，也可以通过其他沉积方式来实现金属膜层，在此不作限定。
刻蚀工艺一般是指把薄膜上未被抗蚀剂掩蔽的部分薄膜层除去，从而在薄膜层上形成与抗蚀剂膜完全相同图形的工艺。刻蚀工艺一般包括干法刻蚀和湿法刻蚀，本实施方式中不作限定，只要能够在金属膜层上刻蚀出栅极即可。
在栅极形成后，在栅极的表面沉积栅极绝缘层。
其中，所述栅极绝缘层包括氮化硅SiNx，非晶氧化硅SiOx中的至少一种，在其他实施方式中，也可以为其他绝缘物质，在此不做限定。
202：对所述栅极绝缘层的凸起部位进行刻蚀，形成一凹陷区域。
由于栅极的存在，在栅极和第一基板的表面的各个位置都形成相同厚度的栅极绝缘层时，绝缘层在栅极的表面也会形成一凸起，为了防止由于该凸起引起的漏极和源级的断线，本实施方式中，采用第二道光罩对该凸起部位进行刻蚀，在栅极绝缘层上形成一凹陷区域，如图3所示的3031，其中，301为第一基板、302为栅极、303为栅极绝缘层。
203：在所述凹陷区域形成有缘层。
具体地，结合图3和图4，再通过第三道光罩在该凹陷区域303是通过化学沉积非晶硅，并进行图案化，形成有缘层404。
在优选的实施方式中，有缘层的厚度与该凹陷区域的深度相同，即通过有缘层404填平该凹陷区。这样，有缘层404与栅极绝缘层之间不再呈现阶梯形状。
204：在所述有缘层上形成一漏极和一源级，且所述源级和所述漏极以一沟道分开以暴露部分所述有缘层。
具体地，如图5所示，通过第四道光罩对该有缘层进行刻蚀，形成一沟道5041以及被上述沟道5041分隔开的漏极505和源极506的有源区的图形化，其中漏极505和源极506被沟道隔开分别位于栅极的两侧。
再形成漏极505和源级506之后，由图5可以看出，源级505和漏极506平滑的覆盖在有缘层的上方，能够完全消除由于栅极绝缘层和有缘层共同厚度带来的源级和漏极的爬坡现象，因此，上述方式能够完全消除了由于台阶的存在而导致的容易断线的风险。
其中，上述光罩均包括半色调掩膜工艺，或灰色调掩模工艺，或单狭缝掩膜工艺中的一种，在其他实施方式中也可以为其他工艺，只要能够通过一次光罩能够实现漏极和源极的有源区的图形化的工艺都属于本发明保护的范围，在此不做限定。
在另一个实施方式中，如图6所示，图6为本发明氧化物薄膜晶体管制作方法的流程示意图，本实施方式的制作方法与图2所示的制作方法的区别在于在在所述有缘层上形成一漏极和一源级，且所述源级和所述漏极以一沟道分开以暴露部分所述有缘层的步骤604之后，还包括
步骤605：在所述氧化物薄膜晶体管的表面沉积钝化层。
步骤606：在所述绝缘钝化层上刻蚀形成接触通孔；并刻蚀所述接触通孔形成接触电极。
具体地，在氧化层薄膜晶体管的栅极、源极、漏极形成以后，在氧化层薄膜晶体管的表面沉积绝缘钝化层，并在绝缘钝化层上刻蚀形成接触通孔。
并在上述接触通孔中形成接触电极。
其中，绝缘钝化层包括氮化硅SiNx，非晶氧化硅SiOx中的至少一种，在其他实施方式中，也可以为其他相同性质的绝缘钝化物质，在此不做限定。接触电极为铟锡氧化物ITO电极，在其他实施方式中，也可以根据需要将ITO电极替换成其他电极，在此不做限定。
区别于现有技术，本实施方式的氧化物薄膜晶体管的制作方法在第一基板上形成栅极以及栅极绝缘层以后，对栅极绝缘层凸起部位进行刻蚀，即在栅极绝缘层的表面形成一凹陷区域，能够有效消除栅极绝缘层表面的凸起部位，即消除栅极表面的阶梯爬坡；再在该凹陷区域形成有缘层，最后在有缘层上形成以一沟道分隔开且暴露部分有缘层的漏极和源级，能够使源级和漏极接***滑的平铺在有缘层上，能够完全消除由于栅极绝缘层和有缘层共同厚度带来的源级和漏极的爬坡现象，因此，上述方式能够完全消除了由于台阶的存在而导致的容易断线的风险。进一步提高氧化物薄膜晶体管的良率以及开口率，改善液晶显示产品的品质。
在另一个实施方式中，如图7所示，图7为本发明氧化物薄膜晶体管再一实施方式的流程示意图。本实施方式的流程示意图包括如下步骤：
701：在第一基板上依次形成栅极以及栅极绝缘层。
具体地，先在第一基板上通过沉积的方式形成金属膜层，经过一道光罩对金属膜层进行曝光，将金属膜层刻蚀成栅极。其中，第一道光罩为只能刻蚀一层的普通光罩。
其中，第一基板包括玻璃基板以及石英基板，在其他实施方式中还可以为其他基板，在此不做限定。
金属膜层包括铝Al、钼Mo、铜Cu以及银Ag中的至少一种，在其他实施方式中也可以为其他金属，在此也不做限定。
702：抹平所述栅极绝缘层的凸起部位，以使该栅极绝缘层的表面为平面。
由于栅极的存在，在栅极和玻璃基板都形成相同厚度的栅极绝缘层时，绝缘层在栅极的表面也会形成一凸起，为了防止由于该凸起引起的漏极和源级的断线，本实施方中通过第二道光罩将该凸起进行抹平。通过消除该凸起部位，能够消除源级和漏极由于该凸起部位的存在而带来的爬坡现象，从而有效防止源级和漏极的断线。
703：在所述栅极绝缘层上形成有缘层。
具体地，在平面的栅极绝缘层上通过化学沉积非晶硅，在此步骤中，不需要光罩操作。
704：在所述有缘层上形成一漏极和一源级，且所述源级和所述漏极以一沟道分开以暴露部分所述有缘层。
705：在所述氧化物薄膜晶体管的表面沉积钝化层。
706：在所述绝缘钝化层上刻蚀形成接触通孔；并刻蚀所述接触通孔形成接触电极。
步骤704～步骤706与上述事实方式的步骤604～606相同，再此不再赘述。
区别于现有技术，本实施方式的氧化物薄膜晶体管的制作方法与上述实施方式的制作方法的区别在于，在形成栅极绝缘层以后，抹平该栅极绝缘层的凸起部位，使其形成一个平面，再在该栅极绝缘层上形成有缘层。通过上述方式消除栅极绝缘层表面的凸起部位，能够消除由于该凸起部位所导致的源级和漏极爬坡现象，减小源级和漏极由于台阶的存在而导致的容易断线的风险。进一步提高氧化物薄膜晶体管的良率以及开口率，改善液晶显示产品的品质。
参阅图8，图8是本发明薄膜晶体管一实施方式的结构示意图，如图8所示，本实施方式的薄膜晶体管包括第一基板801、设置在第一基板上的栅极802、设置在栅极802上的栅极绝缘层803。
其中，栅极802是在第一基板上通过沉积的方式形成金属膜层，经过对金属膜层进行曝光刻蚀而形成的。其中，刻蚀工艺一般是指把薄膜上未被抗蚀剂掩蔽的部分薄膜层除去，从而在薄膜层上形成与抗蚀剂膜完全相同图形的工艺。刻蚀工艺一般包括干法刻蚀和湿法刻蚀，本实施方式中不作限定，只要能够在金属膜层上刻蚀出栅极即可。
栅极绝缘层803也是通过沉积工艺而形成的。沉积工艺一般是指外来物质淀积于基底表面形成薄膜，又称为气相沉积。本实施方式是通过金属物质在第一基板的表面形成金属膜层。在其他实施方式中，也可以通过其他沉积方式来实现金属膜层，在此不作限定。
其中，第一基板包括玻璃基板以及石英基板，在其他实施方式中还可以为其他基板，在此不做限定。金属膜层包括铝Al、钼Mo、铜Cu以及银Ag中的至少一种，在此也不做限定。
栅极绝缘层包括氮化硅SiNx，非晶氧化硅SiOx中的至少一种，在其他实施方式中，也可以为其他绝缘物质，在此不做限定。
进一步地如图8所示，该氧化物薄膜晶体管还包括有缘层804，其中，该有缘层设置在栅极绝缘层的凹陷区域8031中。其中，该凹陷区域8031是为刻蚀该栅极绝缘层803的凸起部位后形成的区域。
具体地，由于栅极的存在，在栅极和第一基板的表面的各个位置都形成相同厚度的栅极绝缘层时，绝缘层在栅极的表面也会形成一凸起，为了防止由于该凸起引起的漏极和源级的断线，本实施方式的栅极绝缘层803表面的凸起部位已经通过第二道光罩对该凸起部位进行刻蚀掉，并在栅极绝缘层上形成一凹陷区域8031，以减小由于该凸起部位带来的源级和漏极的爬坡现象。
本实施方式的有缘层804形成在该凹陷区域8031内。具体地，该有缘层804是通过化学沉积非晶硅，并进行图案化后形成的。
在一个优选的实施方式中，有缘层的厚度与该凹陷区域的深度相同，即通过有缘层404填平该凹陷区。这样，有缘层404与栅极绝缘层之间不再呈现阶梯形状。能够避免由于有缘层804突出而带来的栅极和源级爬坡的现象。
进一地，本实施方式的氧化物薄膜晶体管还包括设置在有缘层804表面以一沟道分隔开并暴露部分该有缘层804的源极805和漏极806。具体地，以一沟道分隔开的源极805和漏极806是通过一道光罩对该有缘层804进行刻蚀，形成沟道以及被上述沟道分隔开的漏极805和源极806的有源区的图形化后得到的，其中漏极805和源极806被沟道隔开分别位于栅极的两侧。
上述光罩包括半色调掩膜工艺，或灰色调掩模工艺，或单狭缝掩膜工艺中的一种，在其他实施方式中也可以为其他工艺，只要能够通过一次光罩能够实现漏极208和源极207的有源区的图形化的工艺都属于本发明保护的范围，在此不做限定。
另外，氧化物薄膜晶体管的表面还覆盖有绝缘钝化层807，且，绝缘钝化层807上设置有接触通孔808，接触通孔808中设置有接触电极809。
其中，接触通孔809是通过在绝缘钝化层809上刻蚀而形成的，接触电极809是通过在接触通孔808中形成的。
其中，绝缘钝化层807包括氮化硅SiNx，非晶氧化硅SiOx中的至少一种，在其他实施方式中，也可以为其他相同性质的绝缘钝化物质，在此不做限定。触控电极809为铟锡氧化物ITO电极，在其他实施方式中，也可以根据需要将ITO电极替换成其他电极，在此不做限定。
区别于现有技术，本实施方式的氧化物薄膜晶体管包括第一基板，设置在所述第一基板上的栅极、设置在所述栅极上的栅极绝缘层凹陷区域内的有缘层；还包括位于所述有缘层上方，以一沟道分隔开并暴露部分所述有缘层的源极和漏极；所述凹陷区域为蚀刻所述栅极绝缘凸起部位形成的区域。能够消除栅极绝缘层表面的凸起部位，使源级和漏极接***滑的平铺在有缘层上，完全消除由于爬坡而导致的源级和漏极断线的风险。进一步提高氧化物薄膜晶体管的良率以及开口率，改善液晶显示产品的品质。
参阅图9，图9是本发明薄膜晶体管另一实施方式的结构示意图。本实施方式的薄膜晶体管与上一个实施方式的薄膜晶体管的区别在于，本实施方式的有缘层904形成在栅极绝缘层903的表面，其中，该栅极绝缘层903为弄平其凸起部位后的平面状，而并不具有上述实施方式的凹陷区域，通过该特征，能够消除由于该凸起部位所导致的源级和漏极爬坡现象，减小源级和漏极由于台阶的存在而导致的容易断线的风险。进一步提高氧化物薄膜晶体管的良率以及开口率，改善液晶显示产品的品质。
以上所述仅为本发明的实施方式，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。
Claims (10)
1.一种氧化物薄膜晶体管的制作方法，其特征在于，包括：
在第一基板上依次形成栅极以及栅极绝缘层；
对所述栅极绝缘层的凸起部位进行刻蚀，形成一凹陷区域；
在所述凹陷区域形成有缘层；
在所述有缘层上形成一漏极和一源级，且所述源级和所述漏极以一沟道分开以暴露部分所述有缘层。
2.根据权利要求1所述的制作方法，其特征在于，所述有缘层的厚度等于所述凹陷区域的深度。
3.根据权利要求1所述的制作方法，其特征在于，所述在所述凹陷区域形成有缘层的步骤具体包括：
在所述凹陷区域通过化学沉积非晶硅形成所述有缘层。
4.根据权利要求1所述的制作方法，其特征在于，所述氧化物薄膜晶体管为低栅极和顶接触结构。
5.根据权利要求1所述的制作方法，其特征在于，所述在所述有缘层上形成一漏极和一源级，且所述源级和所述漏极以一沟道分开以暴露部分所述有缘层的步骤之后还包括：
在所述氧化物薄膜晶体管的表面沉积钝化层；
在所述绝缘钝化层上刻蚀形成接触通孔；并刻蚀所述接触通孔形成接触电极。
6.根据权利要求1所述的制作方法，其特征在于，所述在第一基板上依次形成栅极以及栅极绝缘层步骤具体包括：
在所述第一基板上沉积金属膜层，经过曝光，刻蚀形成所述栅极；
在所述栅极以及所述第一基板上沉积所述栅极绝缘层。
7.一种氧化物薄膜晶体管，其特征在于，包括：第一基板，设置在所述第一基板上的栅极、设置在所述栅极上的栅极绝缘层凹陷区域内的有缘层；还包括位于所述有缘层上方，以一沟道分隔开并暴露部分所述有缘层的源极和漏极；所述凹陷区域为蚀刻所述栅极绝缘凸起部位形成的区域。
8.根据权利要求7所述的氧化物薄膜晶体管，其特征在于，所述有缘层的厚度等于所述凹陷区域的深度。
9.根据权利要求7所述的氧化物薄膜晶体管，其特征在于，所述有缘层是在所述凹陷区域通过化学沉积非晶硅形成的。
10.根据权利要求7所述的氧化物薄膜晶体管，其特征在于，所述氧化物薄膜晶体管还包括覆盖在所述氧化物薄膜晶体管的表面沉积钝化层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510955581.9A CN105355664A (zh) | 2015-12-17 | 2015-12-17 | 氧化物薄膜晶体管及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510955581.9A CN105355664A (zh) | 2015-12-17 | 2015-12-17 | 氧化物薄膜晶体管及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN105355664A true CN105355664A (zh) | 2016-02-24 |
Family
ID=55331596
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510955581.9A Pending CN105355664A (zh) | 2015-12-17 | 2015-12-17 | 氧化物薄膜晶体管及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105355664A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107170751A (zh) * | 2017-05-08 | 2017-09-15 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法、显示装置 |
| CN109742155A (zh) * | 2019-01-09 | 2019-05-10 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制造方法、器件、芯片及显示装置 |
| CN111162128A (zh) * | 2019-12-30 | 2020-05-15 | 重庆康佳光电技术研究院有限公司 | 一种薄膜晶体管及其制备方法 |
| CN111430380A (zh) * | 2020-04-14 | 2020-07-17 | Tcl华星光电技术有限公司 | 显示面板及其制作方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110204334A1 (en) * | 2010-02-19 | 2011-08-25 | Electronics And Telecommunications Research Institute | Organic thin film transistor and method of forming the same |
| CN102867915A (zh) * | 2011-07-04 | 2013-01-09 | 索尼公司 | 半导体装置及其制造方法、图像显示装置的制造方法 |
| CN103119699A (zh) * | 2010-09-22 | 2013-05-22 | 凸版印刷株式会社 | 薄膜晶体管及其制造方法和图像显示装置 |
| CN103165471A (zh) * | 2013-02-19 | 2013-06-19 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制作方法和显示装置 |
-
2015
- 2015-12-17 CN CN201510955581.9A patent/CN105355664A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110204334A1 (en) * | 2010-02-19 | 2011-08-25 | Electronics And Telecommunications Research Institute | Organic thin film transistor and method of forming the same |
| CN103119699A (zh) * | 2010-09-22 | 2013-05-22 | 凸版印刷株式会社 | 薄膜晶体管及其制造方法和图像显示装置 |
| CN102867915A (zh) * | 2011-07-04 | 2013-01-09 | 索尼公司 | 半导体装置及其制造方法、图像显示装置的制造方法 |
| CN103165471A (zh) * | 2013-02-19 | 2013-06-19 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制作方法和显示装置 |
Non-Patent Citations (1)
| Title |
|---|
| 于军胜等: "《OLED显示基础及产业化》", 28 February 2015 * |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107170751A (zh) * | 2017-05-08 | 2017-09-15 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法、显示装置 |
| CN107170751B (zh) * | 2017-05-08 | 2020-05-26 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法、显示装置 |
| CN109742155A (zh) * | 2019-01-09 | 2019-05-10 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制造方法、器件、芯片及显示装置 |
| CN109742155B (zh) * | 2019-01-09 | 2021-01-15 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制造方法、器件、芯片及显示装置 |
| US11257954B2 (en) | 2019-01-09 | 2022-02-22 | Boe Technology Group Co., Ltd. | Thin film transistor and manufacturing method thereof, and display apparatus |
| CN111162128A (zh) * | 2019-12-30 | 2020-05-15 | 重庆康佳光电技术研究院有限公司 | 一种薄膜晶体管及其制备方法 |
| CN111430380A (zh) * | 2020-04-14 | 2020-07-17 | Tcl华星光电技术有限公司 | 显示面板及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102856389B (zh) | 薄膜晶体管及其制造方法 | |
| CN103560110B (zh) | 一种阵列基板及其制备方法、显示装置 | |
| CN104867942A (zh) | Tft基板的制作方法及其结构 | |
| CN104617152A (zh) | 氧化物薄膜晶体管及其制作方法 | |
| CN107331669A (zh) | Tft驱动背板的制作方法 | |
| CN108376688A (zh) | 一种感光组件及其制备方法、阵列基板、显示装置 | |
| CN104752343A (zh) | 双栅极氧化物半导体tft基板的制作方法及其结构 | |
| CN105448823A (zh) | 氧化物薄膜晶体管阵列基板及制作方法与液晶显示面板 | |
| CN102842601B (zh) | 一种阵列基板及其制作方法 | |
| CN105390443B (zh) | Tft基板的制作方法 | |
| CN102496625A (zh) | 薄膜晶体管、画素结构及其制造方法 | |
| CN105355664A (zh) | 氧化物薄膜晶体管及其制作方法 | |
| CN104183648A (zh) | 一种薄膜晶体管及其制作方法、阵列基板和显示装置 | |
| US10361261B2 (en) | Manufacturing method of TFT substrate, TFT substrate, and OLED display panel | |
| CN105097710A (zh) | 薄膜晶体管阵列基板及其制造方法 | |
| CN105336746A (zh) | 一种双栅极薄膜晶体管及其制作方法、以及阵列基板 | |
| CN104241296A (zh) | 一种阵列基板及其制作方法和显示装置 | |
| CN108538725B (zh) | 薄膜晶体管及其制造方法 | |
| US20190245093A1 (en) | Metal oxide thin-film transistor and manufacturing method for the same | |
| CN104916649A (zh) | 阵列基板及其制造方法 | |
| CN104393002A (zh) | 一种显示基板及其制作方法、显示装置 | |
| CN107275343B (zh) | 底栅型tft基板的制作方法 | |
| CN104576526A (zh) | 一种阵列基板及其制备方法和显示装置 | |
| CN109037241A (zh) | Ltps阵列基板及其制造方法、显示面板 | |
| CN110246848B (zh) | 一种氧化物半导体tft阵列基板及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20160224 |