CN104218094B - 一种薄膜晶体管、显示基板及显示装置 - Google Patents

一种薄膜晶体管、显示基板及显示装置 Download PDF

Info

Publication number
CN104218094B
CN104218094B CN201410433176.6A CN201410433176A CN104218094B CN 104218094 B CN104218094 B CN 104218094B CN 201410433176 A CN201410433176 A CN 201410433176A CN 104218094 B CN104218094 B CN 104218094B
Authority
CN
China
Prior art keywords
layer
silicon oxide
silicon nitride
interlayer dielectric
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410433176.6A
Other languages
English (en)
Other versions
CN104218094A (zh
Inventor
王祖强
刘建宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201410433176.6A priority Critical patent/CN104218094B/zh
Publication of CN104218094A publication Critical patent/CN104218094A/zh
Priority to EP14882775.1A priority patent/EP3188249B1/en
Priority to PCT/CN2014/095363 priority patent/WO2016029612A1/zh
Priority to US14/769,180 priority patent/US9589991B2/en
Application granted granted Critical
Publication of CN104218094B publication Critical patent/CN104218094B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明提供了一种薄膜晶体管、显示基板及显示装置，涉及显示技术领域，可改善后续形成的电极在过孔内发生断线不良的问题。该薄膜晶体管包括：依次设置在衬底基板上的有源层、栅绝缘层、栅电极、层间介质层、源电极和漏电极，源电极和漏电极通过露出有源层的过孔分别与有源层连接；栅绝缘层至少包括两层结构的氧化硅层和氮化硅层，层间介质层至少包括四层结构的氧化硅层和氮化硅层；栅绝缘层和层间介质层包括的所有氧化硅层和氮化硅层间隔排列，过孔远离衬底基板一侧的尺寸大于靠近衬底基板一侧的尺寸。用于薄膜晶体管、包含该薄膜晶体管的显示基板及显示装置的制造。

Description

一种薄膜晶体管、显示基板及显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种薄膜晶体管、显示基板及显示装置。
背景技术
随着人们生活水平的提高，手机、相机、电脑、电视等显示设备被人们广泛的应用。薄膜晶体管(Thin Film Transistor，简称TFT)作为这些设备的重要部件之一，其直接影响到显示设备的显示效果。
如图1所示，其中一种类型的薄膜晶体管包括：依次设置在衬底基板10上的有源层20、栅绝缘层30、栅电极40、层间介质层50、以及源电极61和漏电极62；其中，所述源电极61和所述漏电极62通过所述层间介质层50和所述栅绝缘层30上的过孔53分别与所述有源层20连接。
目前，如图2所示，所述层间介质层50一般由氧化硅层和氮化硅层两层组成，栅绝缘层30也由氧化硅层和氮化硅层两层组成，这样在采用干法刻蚀形成所述过孔53时，会由于层间介质层50的氧化硅层和氮化硅层的这两种材料的刻蚀速率不同而导致所述过孔53内氧化硅层和氮化硅层之间台阶较大的问题，从而使过孔53内形貌不佳、孔内不平滑，进而在形成所述源电极61和所述漏电极62时，容易在所述过孔53内发生断线不良。
发明内容
本发明的实施例提供一种薄膜晶体管、显示基板及显示装置，可改善后续形成的电极在过孔内发生断线不良的问题。
为达到上述目的，本发明的实施例采用如下技术方案：
一方面，提供一种薄膜晶体管，该薄膜晶体管包括：依次设置在衬底基板上的有源层、栅绝缘层、栅电极、层间介质层、源电极和漏电极，所述源电极和所述漏电极通过露出所述有源层的过孔分别与所述有源层连接；所述栅绝缘层和所述层间介质层均包括氧化硅层和氮化硅层；所述栅绝缘层至少包括两层结构的所述氧化硅层和所述氮化硅层，所述层间介质层至少包括四层结构的所述氧化硅层和所述氮化硅层；其中，所述栅绝缘层和所述层间介质层包括的所有所述氧化硅层和所述氮化硅层间隔排列；从所述层间介质层中最远离所述衬底基板的一层氧化硅层或氮化硅层算起，所述栅绝缘层和所述层间介质层包括的所有层中至少第奇数层或第偶数层的致密性依次递增。
另一方面，提供一种显示基板，包括上述的薄膜晶体管。
再一方面，提供一种显示装置，包括上述的显示基板。
本发明实施例提供了一种薄膜晶体管、显示基板及显示装置，相对现有技术中，由于层间介质层的氧化硅层和氮化硅层厚度较厚且刻蚀速率不同而导致过孔内氧化硅层和氮化硅层之间台阶较大的问题，本发明实施例中，通过设定氧化硅层和/或氮化硅层的致密性，可以避免由于过孔的形状而导致断线不良的发生，在此基础上，在所述层间介质层的总体厚度不变的情况下，将所述层间介质层的每层氧化硅层和每层氮化硅层的厚度做薄，使得构成所述层间介质层的氧化硅层和氮化硅层的层数增加，并将所述栅绝缘层和层间介质层的所有氧化硅层和氮化硅层间隔排列，这样，在刻蚀所述栅绝缘层和层间介质层形成所述过孔时，即使氧化硅层和氮化硅层的刻蚀速率不同，也会由于氧化硅层和氮化硅层的厚度较薄而在形成过孔时使二者之间的台阶变小，从而使得过孔的表面较为平滑，进而改善后续形成的电极在过孔内发生断线不良的问题，而且过孔采用梯度刻蚀法，避免了对有源层的过刻损伤。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术提供的一种薄膜晶体管的结构示意图；
图2为图1中过孔的结构示意图；
图3为本发明实施例提供的一种薄膜晶体管的结构示意图；
图4为图3中过孔的一种结构示意图；
图5为图3中过孔的另一种结构示意图；
图6为图3中过孔的又一种结构示意图；
图7为本发明实施例提供的一种低温多晶硅薄膜晶体管的结构示意图；
图8为本发明实施例提供的一种显示基板的结构示意图；
图9为本发明实施例提供的另一种显示基板的结构示意图；
图10为本发明实施例提供的又一种显示基板的结构示意图。
附图标记：
10-衬底基板；20-有源层；201-源极区域；202-漏极区域；203-多晶硅区；30-栅绝缘层；301-栅绝缘层的氧化硅层；302-栅绝缘层的氮化硅层；303-第一氧化硅层；304-第一氮化硅层；305-第二氧化硅层；306-第二氮化硅层；40-栅电极；50-层间介质层；53-过孔；54-第二过孔；55-第三过孔；501-层间介质层的氧化硅层；502-层间介质层的氮化硅层；503-第三氧化硅层；504-第三氮化硅层；505-第四氧化硅层；506-第四氮化硅层；61-源电极；62-漏电极；70-缓冲层；90-像素电极；100-公共电极；110-阳极；120-有机材料功能层；130-阴极。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供了一种薄膜晶体管，如图3至图7所示，该薄膜晶体管包括依次设置在衬底基板10上的有源层20、栅绝缘层30、栅电极40、层间介质层50、源电极61和漏电极62，所述源电极61和所述漏电极62通过露出所述有源层20的过孔53分别与所述有源层20连接；所述栅绝缘层30和所述层间介质层50均包括氧化硅层和氮化硅层；所述栅绝缘层30至少包括两层结构的所述氧化硅层和所述氮化硅层，所述层间介质层50至少包括四层结构的所述氧化硅层和所述氮化硅层。
其中，所述栅绝缘层30和所述层间介质层50包括的所有所述氧化硅层和所述氮化硅层间隔排列；从所述层间介质层50中最远离所述衬底基板10的一层氧化硅层或氮化硅层算起，所述栅绝缘层30和所述层间介质层50包括的所有层中至少第奇数层或第偶数层的致密性依次递增。
需要说明的是，第一，不对所述有源层20的材料进行限定，其可以是非晶硅、金属氧化物，也可以是多晶硅，在此不做限定。
第二，本领域技术人员应该知道，在所述薄膜晶体管中，对于所述栅绝缘层30，相对于现有技术，其总体厚度保持不变。同理，相对于现有技术，所述层间介质层50的总体厚度也是保持不变的。
第三，由于所述层间介质层50位于栅电极40和源电极61、漏电极62之间，其起到隔离栅电极40和源电极61、漏电极62的作用，因而在考虑到制备工艺以及成本方面，也就无需在形成所述层间介质层50的基础上，在所述栅电极40和源电极61、漏电极62之间形成其他绝缘层。在此基础上，在除所述栅电极40的其他位置处，所述栅绝缘层30和层间介质层50相互接触。
基于此，所述栅绝缘层30和所述层间介质层50包括的所有所述氧化硅层和所述氮化硅层间隔排列，即为：栅绝缘层30包括的氧化硅层和氮化硅层间隔排列，层间介质层50包括的氧化硅层和氮化硅层间隔排列，且栅绝缘层30和层间介质层50相接触的位置处，也应该是栅绝缘层30的氧化硅层和层间介质层50的氮化硅层接触或栅绝缘层30的氮化硅层和层间介质层50的氧化硅层接触。
第四，所述栅绝缘层30至少包括两层结构的所述氧化硅层和所述氮化硅层，即所述栅绝缘层30至少包括一层所述氧化硅层和一层所述氮化硅层。同理，所述层间介质层50至少包括四层结构的所述氧化硅层和所述氮化硅层，即所述层间介质层50至少包括两层所述氧化硅层和两层所述氮化硅层。
第五，由于所述栅绝缘层30和所述层间介质层50包括的所有所述氧化硅层和所述氮化硅层间隔排列，因此，上述从所述层间介质层50中最远离所述衬底基板10的一层氧化硅层或氮化硅层算起，所述栅绝缘层30和所述层间介质层50包括的所有层中至少第奇数层或第偶数层的致密性依次递增，即为：
在所述层间介质层50中最远离所述衬底基板10的一层为氧化硅层的情况下，从上到下，可以是所述栅绝缘层30和所述层间介质层50包括的所有氧化硅层的致密性依次递增(即，第奇数层的致密性依次递增)，在此基础上，优选所述栅绝缘层30和所述层间介质层50包括的所有氧化硅层和氮化硅层的致密性依次递增；当然，也可以是所述栅绝缘层30和所述层间介质层50包括的所有氮化硅层的致密性依次递增(即，第偶数层的致密性依次递增)，在此基础上，优选所述栅绝缘层30和所述层间介质层50包括的所有氧化硅层和氮化硅层的致密性依次递增。
同理，在所述层间介质层50中最远离所述衬底基板10的一层为氮化硅层的情况下，从上到下，可以是所述栅绝缘层30和所述层间介质层50包括的所有氮化硅层的致密性依次递增(即，第奇数层的致密性依次递增)，在此基础上，优选所述栅绝缘层30和所述层间介质层50包括的所有氮化硅层氧和化硅层的致密性依次递增；当然，也可以是所述栅绝缘层30和所述层间介质层50包括的所有氧化硅层的致密性依次递增(即，第偶数层的致密性依次递增)，在此基础上，优选所述栅绝缘层30和所述层间介质层50包括的所有氮化硅层和氧化硅层的致密性依次递增。
基于上述，不管是氧化硅层还是氮化硅层，其致密性越强，在形成过孔时，相应层的刻蚀速率则越慢。基于此，例如当第奇数层的致密性依次递增时，从上到下，越靠近下方的奇数层，其刻蚀速率越慢，使得越靠近下方的奇数层刻蚀出的孔越小，在此基础上，即使第偶数层的致密性小于位于其上方并与其接触的第奇数层的致密性，也会由于其本身厚度较薄而使得形成的过孔在整体上呈漏斗形，进而可以避免由于过孔的形状而导致断线不良的发生。
这里，所述栅绝缘层30和所述层间介质层50包括的所有所述氧化硅层和所述氮化硅层例如可以通过等离子体化学气相沉积的方法在基板上一层一层沉积，并且交替沉积的各层氮化硅层(例如第奇数层)和/或氧化硅层(例如第偶数层)具有不同的致密度。其中，致密性可以通过薄膜工艺参数进行相应的调整，具体根据实际情况进行，在此不再赘述。
第六，图3至图7中仅示意性的绘示出所述栅绝缘层30和所述层间介质层50包括的氧化硅层和氮化硅层的层数，以及氧化硅层和氮化硅层的顺序，但本发明实施例并不对所述栅绝缘层30和所述层间介质层50的具体层数进行限定，可以根据各自的总体厚度来设定具体层数，当然，本发明实施例也并不对氧化硅层和氮化硅层的顺序进行限定，可以根据具体的刻蚀速率而定。
相对现有技术中，由于层间介质层的氧化硅层和氮化硅层厚度较厚且刻蚀速率不同而导致过孔53内氧化硅层和氮化硅层之间台阶较大的问题，本发明实施例中，通过设定氧化硅层和/或氮化硅层的致密性，可以避免由于过孔的形状而导致断线不良的发生，在此基础上，在所述层间介质层50的总体厚度不变的情况下，将每层氧化硅层和每层氮化硅层的厚度做薄，使得构成所述层间介质层50的氧化硅层和氮化硅层的层数增加，并将所述栅绝缘层30和层间介质层50的所有氧化硅层和氮化硅层间隔排列，这样，在刻蚀所述栅绝缘层30和层间介质层50形成所述过孔53时，即使氧化硅层和氮化硅层的刻蚀速率不同，也会由于氧化硅层和氮化硅层的厚度较薄而在形成如图4-6所示的过孔53时使二者之间的台阶变小，从而使得过孔53的表面较为平滑，进而改善后续形成的电极在过孔53内发生断线不良的问题，而且过孔53采用梯度刻蚀法，避免了对有源层20的过刻损伤。
优选的，如图4至6所示，从所述层间介质层50中最远离所述衬底基板10的一层氧化硅层或氮化硅层算起，所述栅绝缘层30和所述层间介质层50包括的所有所述氧化硅层和所述氮化硅层的致密性依次递增。
即：从上到下，依次沉积的所述栅绝缘层30和所述层间介质层50包括的所有所述氧化硅层和所述氮化硅层具有依次递增的致密度。
这样，在刻蚀形成过孔53时，可以进一步的使过孔53的表面更为平滑，从而进一步改善断线不良的问题。
优选的，栅绝缘层30的总体厚度为80～200nm；所述层间介质层50的总体厚度为300～800nm。
在此基础上，优选所述层间介质层50包括的所有所述氧化硅层的总体厚度为100～300nm，所述层间介质层50包括的所有所述氮化硅层的总体厚度为200～500nm，且所述层间介质层50包括四至六层结构的所述氧化硅层和所述氮化硅层。
其中，所述层间介质层50包括四至六层结构的所述氧化硅层和所述氮化硅层具体可以为：
所述层间介质层50可以包括四层结构的所述氧化硅层和所述氮化硅层。例如，参考图4所示，所述层间介质层50可以包括间隔排列的两层层间介质层的氧化硅层501和间隔排列的两层层间介质层的氮化硅层502，每层所述层间介质层的氧化硅层501的厚度可以为50～150nm，每层层间介质层的氮化硅层502的厚度可以为100～150nm之间。
所述层间介质层50可以包括五层结构的所述氧化硅层和所述氮化硅层。例如，参考图5所示，所述层间介质层50可以包括间隔排列的两层层间介质层的氧化硅层501和间隔排列的三层层间介质层的氮化硅层502，每层所述层间介质层的氧化硅层501的厚度可以为50～150nm，每层层间介质层的氮化硅层502的厚度可以为70～170nm之间。
所述层间介质层50可以包括六层结构的所述氧化硅层和所述氮化硅层。例如，参考图6所示，所述层间介质层50可以包括间隔排列的三层层间介质层的氧化硅层501和间隔排列的三层层间介质层的氮化硅层502，每层所述层间介质层的氧化硅层501的厚度可以为40～100nm，每层层间介质层的氮化硅层502的厚度可以为70～170nm之间。
这样，既可以保证在形成所述过孔53时，使过孔内的台阶变小，从而改善后续形成的源电极61和漏电极62在过孔53内发生断线不良的问题，也可以减少形成所述层间介质层50的工艺次数，节省成本。
进一步优选的，所述栅绝缘层30包括的所有所述氧化硅层的总体厚度为40～100nm，所述栅绝缘层30包括的所有所述氮化硅层的总体厚度为40～100nm，且所述栅绝缘层30可以是包括四层结构的所述氧化硅层和所述氮化硅层。
例如，参考图3-6所示，所述栅绝缘层30可以包括间隔排列的两层栅绝缘层的氧化硅层301和间隔排列的两层栅绝缘层的氮化硅层302，每层所述栅绝缘层的氧化硅层301的厚度可以为20～50nm，每层栅绝缘层的氮化硅层302的厚度可以为20～50nm之间。
这样，可以进一步使得形成的过孔53更加平滑，从而更进一步地改善后续形成的源电极61和漏电极62在过孔53内发生断线不良的问题。
基于上述，优选的，参考图7所示，有源层20包括源极区域201、漏极区域202以及位于所述源极区域201和所述漏极区域202之间的多晶硅区203；在此基础上，所述源电极61和所述漏电极62与所述有源层20连接具体可以是：所述源电极61通过露出所述源极区域201的第二过孔54与所述源极区域201连接，所述漏电极62通过露出所述漏极区域202的第三过孔55与所述漏极区域202连接。
这里，所述源极区域201和漏极区域202是通过对该区域的多晶硅进行离子注入工艺而形成的。
其中，形成多晶硅薄膜，例如可以是：采用等离子增强化学气相沉积法先沉积一层非晶硅薄膜，采用高温烤箱对非晶硅薄膜进行脱氢工艺处理，以防止在晶化过程中出现氢爆现象以及降低晶化后薄膜内部的缺陷态密度作用。脱氢工艺完成后，进行低温多晶硅工艺过程，采用激光退火工艺(ELA)、金属诱导结晶工艺(MIC)、固相结晶工艺(SPC)等结晶化手段对非晶硅薄膜进行结晶化处理，在基板上形成所述多晶硅薄膜。在此基础上，可以通过构图工艺对该多经过薄膜进行处理，以在特定区域形成多晶硅图案。
通过将所述有源层20设置为源极区域201、漏极区域202以及多晶硅区203可知，本发明实施例提供的所述薄膜晶体管可适用于低温多晶硅薄膜晶体管，当该薄膜晶体管应用于显示装置时，该显示装置可以具有高分辨率、反应速度快、高亮度、高开口率等优点。
基于上述，考虑到一般的衬底基板10例如玻璃衬底基板含有一定的有害杂质如碱金属离子杂质，而这些有害物质可能会对有源层20的性能造成影响，因此，参考图7所示，本发明实施例优选在衬底基板10和所述有源层20之间设置缓冲层70，并使该缓冲层70与所述衬底基板10接触，以挡衬底基板10所含的杂质扩散进入到有源层20。
下面提供一具体实施例以详细说明本发明实施例提供的一种优选的薄膜晶体管。如图7所示，该薄膜晶体管包括：依次设置在衬底基板10上的缓冲层70、有源层20、栅绝缘层30、栅电极40、层间介质层50、源电极61和漏电极62。
其中，有源层20包括源极区域201、漏极区域202以及位于所述源极区域201和漏极区域202之间的多晶硅区203；源电极61通过层间介质层50和栅绝缘层30上的第二过孔54与源极区域201连接，漏电极62通过层间介质层50和栅绝缘层30上的第三过孔55与漏极区域202连接。
栅绝缘层30包括靠近所述缓冲层70的第一氧化硅层303、依次位于所述第一氧化硅层303上方的第一氮化硅层304、第二氧化硅层305、第二氮化硅层306。所述第一氧化硅层303和所述第二氧化硅层305的总体厚度为40～100nm，所述第一氮化硅层304和所述第二氮化硅层306的总体厚度为40～100nm。
层间介质层50包括靠近所述第二氮化硅层306的第三氧化硅层503、依次位于所述第三氧化硅层503上方的第三氮化硅层504、第四氧化硅层505和第四氮化硅层506，且所述第四氮化硅层506的刻蚀速率大于所述第四氧化硅层505。所述第三氧化硅层503和第四氧化硅层505的总体厚度为100～300nm，所述第三氮化硅层504和所述第四氮化硅层506的总体厚度为200～500nm。
沿所述衬底基板10的垂直方向且从第四氮化硅层506到第一氧化硅层303，所述第二过孔54和所述第三过孔55在各层的尺寸依次递减。
需要说明的是，这里所提到的“上”以形成层结构的顺序为依据，在先形成的层结构即在下，在后形成的层结构即在上。
基于本发明实施例提供的所述薄膜晶体管，一方面，由于该薄膜晶体管为多晶硅薄膜晶体管，其可提供具有高分辨率、反应速度快、高亮度、高开口率的显示装置，另一方面，将所述层间介质层50做成两层的氧化硅层和两层的氮化硅层，既可以保证在形成所述第二过孔54和所述第三过孔55时，使过孔内的台阶变小，从而改善后续形成的源电极61和漏电极62在第二过孔54和第三过孔55内发生断线不良的问题，也可以减少形成所述层间介质层50的工艺次数，节省成本；将所述栅绝缘层30做成两层的氧化硅层和两层的氮化硅层，可以进一步使得形成的第二过孔54和第三过孔55更加平滑，从而更进一步地改善后续形成的源电极61和漏电极62在第二过孔54和第三过孔55内发生断线不良的问题。此外，第二过孔54和第三过孔55采用梯度刻蚀法，避免对有源层20的过刻损伤。
本发明实施例提供了一种显示基板，所述显示基板包括上述的薄膜晶体管。
可选的，如图8所示，该显示基板可以为AMLCD(Active MatrixLiquid-Crystal Display，有源矩阵液晶显示器)的阵列基板。即：在包括上述薄膜晶体管的基础上，该显示基板还包括与所述薄膜晶体管的漏电极62电连接的像素电极90。
进一步的，所述显示基板还包括公共电极。
在此基础上，本发明实施例提供的显示装置可以适用于高级超维场转换技术(Advanced Super Dimensional Switching，简称ADS)型液晶显示装置的生产。其中，高级超维场转换技术，其核心技术特性描述为：通过同一平面内狭缝电极边缘所产生的电场以及狭缝电极层与板状电极层间产生的电场形成多维电场，使液晶盒内狭缝电极间、电极正上方所有取向液晶分子都能够产生旋转，从而提高了液晶工作效率并增大了透光效率。高级超维场转换技术可以提高TFT-LCD产品的画面品质，具有高分辨率、高透过率、低功耗、宽视角、高开口率、低色差、无挤压水波纹(Push Mura)等优点。
因此，如图9所示，所述公共电极100优选设置在所述像素电极90上方。
可选的，如图10所示，该显示基板可以为AMOLED(Active MatrixOrganic Light-Emitting Diode，有源矩阵有机发光二极管)的阵列基板。即：在包括上述薄膜晶体管的基础上，该显示基板还包括与所述薄膜晶体管的漏电极62电连接的阳极110、设置于所述阳极110远离所述薄膜晶体管一侧的阴极130、以及设置于所述阳极110和所述阴极130之间的有机材料功能层120。
所述有机材料功能层120至少包括发光层，在此基础上还可以包括电子传输层和空穴传输层；进一步的，为了能够提高电子和空穴注入发光层的效率，所述有机材料功能层120还可以包括设置在所述阴极130与所述电子传输层之间的电子注入层，以及在所述阳极110与所述空穴传输层之间的空穴注入层。
其中，根据所述阳极110和所述阴极130的材料的不同，可以分为单面发光型显示基板和双面发光型显示基板；即：当所述阳极110和所述阴极130中其中一个电极的材料为不透明材料时，所述显示基板为单面发光型；当所述阳极110和所述阴极130的材料均为透明材料时，所述显示基板为双面发光型。
对于单面发光型显示基板，根据所述阳极110和所述阴极130的材料的不同，又可以分为上发光型和下发光型。具体的，当所述阳极110靠近所述衬底基板10设置，所述阴极130远离所述衬底基板10设置，且所述阳极110的材料为透明导电材料，所述阴极130的材料为不透明导电材料时，由于光从阳极110、再经衬底基板10一侧出射，因此，可以称为下发光型；当所述阳极110的材料为不透明导电材料，所述阴极130的材料为透明导电材料时，由于光从阴极130、再经与衬底基板10相对的一侧出射，因此，可以称为上发光型。
对于双面发光型显示基板，当所述阳极110靠近所述衬底基板10设置，所述阴极130远离所述衬底基板10设置，且所述阳极110和所述阴极130的材料均为透明导电材料例如ITO(Indium TinOxides，氧化铟锡)时，由于光一方面从阳极110、再经衬底基板10一侧出射，另一方面从阴极130、再经与所述衬底基板10相对的一侧出射，因此可以称为双面发光型。
本发明实施例提供了一种显示装置，包括上述的显示基板。
上述显示装置具体可以是电视、数码相机、手机、平板电脑等任何具有显示功能的产品或者部件。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (10)

1.一种薄膜晶体管，包括依次设置在衬底基板上的有源层、栅绝缘层、栅电极、层间介质层、源电极和漏电极，所述源电极和所述漏电极通过露出所述有源层的过孔分别与所述有源层连接；所述栅绝缘层和所述层间介质层均包括氧化硅层和氮化硅层；
其特征在于，所述栅绝缘层至少包括两层结构的所述氧化硅层和所述氮化硅层，所述层间介质层至少包括四层结构的所述氧化硅层和所述氮化硅层；
其中，所述栅绝缘层和所述层间介质层包括的所有所述氧化硅层和所述氮化硅层间隔排列；
从所述层间介质层中最远离所述衬底基板的一层氧化硅层或氮化硅层算起，所述栅绝缘层和所述层间介质层包括的所有层中至少第奇数层或第偶数层的致密性依次递增。
2.根据权利要求1所述的薄膜晶体管，其特征在于，从所述层间介质层中最远离所述衬底基板的一层氧化硅层或氮化硅层算起，所述栅绝缘层和所述层间介质层包括的所有所述氧化硅层和所述氮化硅层的致密性依次递增。
3.根据权利要求1所述的薄膜晶体管，其特征在于，所述层间介质层包括的所有所述氧化硅层的总体厚度为100～300nm，所述层间介质层包括的所有所述氮化硅层的总体厚度为200～500nm；
所述层间介质层包括四至六层结构的所述氧化硅层和所述氮化硅层。
4.根据权利要求3所述的薄膜晶体管，其特征在于，所述栅绝缘层包括的所有所述氧化硅层的总体厚度为40～100nm，所述栅绝缘层包括的所有所述氮化硅层的总体厚度为40～100nm；
所述栅绝缘层包括四层结构的所述氧化硅层和所述氮化硅层。
5.根据权利要求1至4任一项所述的薄膜晶体管，其特征在于，所述有源层包括源极区域、漏极区域以及位于所述源极区域和所述漏极区域之间的多晶硅区；
所述源电极和所述漏电极通过露出所述有源层的过孔分别与所述有源层连接，包括：
所述源电极通过露出所述源极区域的第二过孔与所述源极区域连接，所述漏电极通过露出所述漏极区域的第三过孔与所述漏极区域连接。
6.一种显示基板，其特征在于，包括权利要求1至5任一项所述的薄膜晶体管。
7.根据权利要求6所述的显示基板，其特征在于，所述显示基板还包括与所述漏电极电连接的像素电极。
8.根据权利要求7所述的显示基板，其特征在于，所述显示基板还包括公共电极。
9.根据权利要求6所述的显示基板，其特征在于，所述显示基板还包括与所述漏电极电连接的阳极、设置于所述阳极远离所述薄膜晶体管一侧的阴极、以及设置于所述阳极和所述阴极之间的有机材料功能层。
10.一种显示装置，其特征在于，包括权利要求6至9任一项所述的显示基板。
CN201410433176.6A 2014-08-28 2014-08-28 一种薄膜晶体管、显示基板及显示装置 Active CN104218094B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201410433176.6A CN104218094B (zh) 2014-08-28 2014-08-28 一种薄膜晶体管、显示基板及显示装置
EP14882775.1A EP3188249B1 (en) 2014-08-28 2014-12-29 Thin film transistor, manufacturing method therefor, display substrate and display device
PCT/CN2014/095363 WO2016029612A1 (zh) 2014-08-28 2014-12-29 薄膜晶体管及其制备方法、显示基板及显示装置
US14/769,180 US9589991B2 (en) 2014-08-28 2014-12-29 Thin-film transistor, manufacturing method thereof, display substrate and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410433176.6A CN104218094B (zh) 2014-08-28 2014-08-28 一种薄膜晶体管、显示基板及显示装置

Publications (2)

Publication Number Publication Date
CN104218094A CN104218094A (zh) 2014-12-17
CN104218094B true CN104218094B (zh) 2016-11-23

Family

ID=52099406

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410433176.6A Active CN104218094B (zh) 2014-08-28 2014-08-28 一种薄膜晶体管、显示基板及显示装置

Country Status (4)

Country Link
US (1) US9589991B2 (zh)
EP (1) EP3188249B1 (zh)
CN (1) CN104218094B (zh)
WO (1) WO2016029612A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104218094B (zh) 2014-08-28 2016-11-23 京东方科技集团股份有限公司 一种薄膜晶体管、显示基板及显示装置
CN106935546B (zh) * 2017-04-12 2019-09-06 京东方科技集团股份有限公司 阵列基板的制备方法、阵列基板、显示面板和显示装置
CN108364958A (zh) 2018-02-11 2018-08-03 武汉华星光电半导体显示技术有限公司 Tft基板及其制作方法与oled基板
CN109755260A (zh) * 2018-12-24 2019-05-14 惠科股份有限公司 一种显示面板、显示面板的制造方法和显示装置
CN110600482B (zh) * 2019-08-09 2022-02-22 武汉华星光电半导体显示技术有限公司 一种阵列基板及其制作方法、显示面板
CN110797303B (zh) * 2019-11-08 2022-05-06 京东方科技集团股份有限公司 一种基板及其制备方法、显示装置
CN110797304B (zh) 2019-11-12 2022-09-09 京东方科技集团股份有限公司 一种阵列基板及其制作方法
CN111258453A (zh) * 2020-01-15 2020-06-09 京东方科技集团股份有限公司 一种触控面板、其制作方法及显示装置
CN115666206A (zh) * 2021-07-08 2023-01-31 长鑫存储技术有限公司 半导体结构及其制造方法、半导体存储器
CN114185214B (zh) * 2022-02-16 2022-05-03 北京京东方技术开发有限公司 阵列基板和显示器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102222699A (zh) * 2010-04-16 2011-10-19 三星移动显示器株式会社 显示设备
CN204011436U (zh) * 2014-08-28 2014-12-10 京东方科技集团股份有限公司 一种薄膜晶体管、显示基板及显示装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5940732A (en) * 1995-11-27 1999-08-17 Semiconductor Energy Laboratory Co., Method of fabricating semiconductor device
US6528357B2 (en) * 1998-03-13 2003-03-04 Kabushiki Kaisha Toshiba Method of manufacturing array substrate
KR100748857B1 (ko) 2001-03-30 2007-08-13 엘지.필립스 엘시디 주식회사 박막트랜지스터와 이를 포함하는 어레이기판 제조방법
JP2003031817A (ja) 2002-05-17 2003-01-31 Sanyo Electric Co Ltd コンタクト構造の形成方法
JP2005011920A (ja) 2003-06-18 2005-01-13 Hitachi Displays Ltd 表示装置とその製造方法
JP5636304B2 (ja) 2011-02-08 2014-12-03 株式会社ジャパンディスプレイ 薄膜トランジスタ回路基板及びその製造方法
CN202189209U (zh) 2011-09-05 2012-04-11 京东方科技集团股份有限公司 引线结构、液晶显示屏引线区结构和液晶显示屏
CN103231570B (zh) 2013-04-11 2016-03-30 合肥京东方光电科技有限公司 一种薄膜层及其制作方法、显示用基板、液晶显示器
CN104218094B (zh) 2014-08-28 2016-11-23 京东方科技集团股份有限公司 一种薄膜晶体管、显示基板及显示装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102222699A (zh) * 2010-04-16 2011-10-19 三星移动显示器株式会社 显示设备
CN204011436U (zh) * 2014-08-28 2014-12-10 京东方科技集团股份有限公司 一种薄膜晶体管、显示基板及显示装置

Also Published As

Publication number Publication date
CN104218094A (zh) 2014-12-17
US20160254287A1 (en) 2016-09-01
EP3188249A1 (en) 2017-07-05
WO2016029612A1 (zh) 2016-03-03
US9589991B2 (en) 2017-03-07
EP3188249A4 (en) 2018-04-18
EP3188249B1 (en) 2020-10-28

Similar Documents

Publication Publication Date Title
CN104218094B (zh) 一种薄膜晶体管、显示基板及显示装置
CN104282769B (zh) 薄膜晶体管的制备方法、阵列基板的制备方法
CN104078424B (zh) 低温多晶硅tft阵列基板及其制备方法、显示装置
CN103745978B (zh) 显示装置、阵列基板及其制作方法
CN102623460B (zh) 薄膜晶体管基板及其制造方法
CN104218041B (zh) 阵列基板及制备方法和显示装置
CN102169907B (zh) 薄膜晶体管及其制造方法
KR101282897B1 (ko) 폴리실리콘 박막트랜지스터 및 그 제조방법
CN103489920B (zh) 一种薄膜晶体管及其制备方法、阵列基板和显示装置
WO2014063414A1 (zh) 阵列基板及其制作方法、显示装置
CN102654698B (zh) 液晶显示器阵列基板及其制造方法、液晶显示器
CN101901787A (zh) 氧化物薄膜晶体管及其制造方法
CN103325841A (zh) 薄膜晶体管及其制作方法和显示器件
CN104091810A (zh) 阵列基板及其制作方法、显示装置
CN103745954B (zh) 显示装置、阵列基板及其制造方法
WO2015096307A1 (zh) 氧化物薄膜晶体管、显示器件、及阵列基板的制造方法
WO2014117512A1 (zh) 一种薄膜晶体管、薄膜晶体管驱动背板的制备方法及薄膜晶体管驱动背板
CN106847837A (zh) 一种互补型薄膜晶体管及其制作方法和阵列基板
US9048322B2 (en) Display substrate and method of manufacturing the same
CN103700663B (zh) 一种阵列基板及其制作方法、显示装置
CN107507839A (zh) 一种阵列基板及其制造方法
CN101976650B (zh) 薄膜晶体管及其制造方法
CN204011436U (zh) 一种薄膜晶体管、显示基板及显示装置
CN105552035A (zh) 低温多晶硅tft阵列基板的制作方法及其结构
CN102810558B (zh) 薄膜晶体管、阵列基板及其制作方法和液晶显示器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant