CN102569354B - 绝缘栅型双极晶体管及其制造方法 - Google Patents

绝缘栅型双极晶体管及其制造方法 Download PDF

Info

Publication number
CN102569354B
CN102569354B CN201110287695.2A CN201110287695A CN102569354B CN 102569354 B CN102569354 B CN 102569354B CN 201110287695 A CN201110287695 A CN 201110287695A CN 102569354 B CN102569354 B CN 102569354B
Authority
CN
China
Prior art keywords
layer
conductivity type
collector
drift layer
drift
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201110287695.2A
Other languages
English (en)
Other versions
CN102569354A (zh
Inventor
青野真司
凑忠玄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN102569354A publication Critical patent/CN102569354A/zh
Application granted granted Critical
Publication of CN102569354B publication Critical patent/CN102569354B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明的目的在于提供使耐压的保持和低导通电压化并存的沟槽栅型IGBT。本发明的IGBT具备：第1导电型的缓冲层（11）；在缓冲层（11）的第1主面上形成的第1漂移层；在所述第1漂移层上形成的第1的导电型的第2漂移层（3）；在第2漂移层（3）上形成的第2导电型的基极层（4）；在基极层（4）的表面选择性地形成的第1导电型的发射极层（5）；从发射极层（5）的表面起向第2漂移层（3）中贯通并隔着栅极绝缘膜（7）而埋入形成的栅极电极（8）；与发射极层（5）导通的发射极电极（10）；在缓冲层（11）的第2主面上形成的第2导电型的集电极层（12）；以及在集电极层（12）上形成的集电极电极（13），所述第1漂移层是第1导电型的第1层（1）和第2导电型的第2层（2）在水平方向反复的结构。

Description

绝缘栅型双极晶体管及其制造方法
技术领域
本发明涉及绝缘栅型双极晶体管。
背景技术
近年来，在家电制品、产业用电力装置等领域中使用逆变器（inverter)装置。使用商用电源（交流电压）的逆变器装置包括：将交流电源正变换为直流的变换器（converter）部分；平滑电路部分；以及将直流电源逆变换为交流的逆变器部分。在逆变器部分的主功率器件中，能够进行高速切换的绝缘栅型双极晶体管（以下也称为IGBT（Insulated Gate Bipolar Transistor））是主流。
在功率控制用的逆变器装置中，晶体管每1片的额定电流和额定电压分别是数A~数百A、数百V~数千V的范围。因此，在使用电阻负载使IGBT的栅极电压连续地变化而工作的电路中，作为电流和电压的积的功率在IGBT内部作为热而产生，因此需要大的散热器，功率的转换效率也变差。进而，由于通过工作电压和工作电流的组合，晶体管本身温度上升而产生热破坏，因此不太使用电阻负载电路。
逆变器装置的负载是电动感应机（感应性负载的电动机）的情况较多，因此通常IGBT作为开关而进行工作，反复截止状态和导通状态，控制功率能量。在以感应性负载使逆变器电路切换的情况下，可以想到有从晶体管的导通状态向截止状态的切断过程、从截止状态向导通状态的接通过程和晶体管的导通状态。
感应性负载连接于上下臂的中间电位点，流到感应性负载的电流的方向是正和负的两方向。因为将流到负载的电流从负载连接端向高电位的电源侧返回，或流到接地侧，所以需要用于使流过感应性负载的大电流在负载和臂的闭合电路侧还流的续流二极管。
在小容量的逆变器装置中，有时代替IGBT使用MOSFET（Metal Oxide Silicon Field Effect Transistor，金属氧化物半导体场效应晶体管）。
作为减小IGBT的导通电压的结构，提出了沟槽栅型IGBT（参照专利文献1）、载流子蓄积型沟槽栅IGBT等。
现有技术文献
专利文献
专利文献1：日本特开2004-158868号公报。
发明内容
发明要解决的问题
在专利文献1记载的沟槽栅型IGBT中，为了保持耐压需要具有某种程度的厚度的N-基极层，但存在当增厚N-基极层时导通电压变高的问题点。
因此，本发明鉴于上述问题，其目的在于提供一种使耐压的保持和低导通电压化并存的沟槽栅型的IGBT及其制造方法。
用于解决课题的方案
本发明的第1绝缘栅型双极晶体管（IGBT）具备：第1导电型的缓冲层；第1漂移层，在所述缓冲层的第1主面上形成；第1导电型的第2漂移层，在所述第1漂移层上形成；第2导电型的基极层，在所述第2漂移层上形成；第1导电型的发射极层，在所述基极层表面选择性地形成；栅极电极，从所述发射极层的表面起向所述第2漂移层中贯通并隔着栅极绝缘膜进行埋入而形成；发射极电极，与所述发射极层导通；第2导电型的集电极层，在所述缓冲层的第2主面上形成；以及集电极电极，在所述集电极层上形成，所述第1漂移层是第1导电型的第1层和第2导电型的第2层在水平方向反复的结构。
本发明的第2IGBT具备：第1导电型的缓冲层；第1漂移层，在所述缓冲层的第1主面上形成；第1导电型的第2漂移层，在所述第1漂移层上形成；第2导电型的基极层，在所述第2漂移层上形成；第1导电型的发射极层，在所述基极层表面选择性地形成；栅极电极，从所述发射极层的表面起向所述第2漂移层中贯通并隔着栅极绝缘膜进行埋入而形成；发射极电极，与所述发射极层导通；第2导电型的集电极层，在所述缓冲层的第2主面上形成；以及集电极电极，在所述集电极层上形成，所述第1漂移层是第1导电型的第1层、绝缘层和第2导电型的第2层按照该顺序在水平方向反复的结构。
本发明的第3IGBT具备：第1导电型的缓冲层；第1导电型的第3漂移层，在所述缓冲层的第1主面上形成；第1漂移层，在所述第3漂移层上形成；第1导电型的第2漂移层，在所述第1漂移层上形成；第2导电型的基极层，在所述第2漂移层上形成；第1导电型的发射极层，在所述基极层表面选择性地形成；栅极电极，从所述发射极层的表面起向所述第2漂移层中贯通并隔着栅极绝缘膜进行埋入而形成；发射极电极，与所述发射极层导通；第2导电型的集电极层，在所述缓冲层的第2主面上形成；以及集电极电极，在所述集电极层上形成，所述第1漂移层是第1导电型的第1层和第2导电型的第2层在水平方向反复的结构。
本发明的第4IGBT具备：第1导电型的缓冲层；
第1导电型的第3漂移层，在所述缓冲层的第1主面上形成；第1漂移层，在所述第3漂移层上形成；第1导电型的第2漂移层，在所述第1漂移层上形成；第2导电型的基极层，在所述第2漂移层上形成；第1导电型的发射极层，在所述基极层表面选择性地形成；栅极电极，从所述发射极层的表面起向所述第2漂移层中贯通并隔着栅极绝缘膜进行埋入而形成；发射极电极，与所述发射极层导通；第2导电型的集电极层，在所述缓冲层的第2主面上形成；以及集电极电极，在所述集电极层上形成，所述第1漂移层是第1导电型的第1层、绝缘层和第2导电型的第2层按照该顺序在水平方向反复的结构。
发明的效果
本发明的第1绝缘栅型双极晶体管（IGBT）具备：第1导电型的缓冲层；第1漂移层，在所述缓冲层的第1主面上形成；第1导电型的第2漂移层，在所述第1漂移层上形成；第2导电型的基极层，在所述第2漂移层上形成；第1导电型的发射极层，在所述基极层表面选择性地形成；栅极电极，从所述发射极层的表面起向所述第2漂移层中贯通并隔着栅极绝缘膜进行埋入而形成；发射极电极，与所述发射极层导通；第2导电型的集电极层，在所述缓冲层的第2主面上形成；以及集电极电极，在所述集电极层上形成，所述第1漂移层是第1导电型的第1层和第2导电型的第2层在水平方向反复的结构，因此能够一边保持耐压一边降低导通电压。
本发明的第2IGBT具备：第1导电型的缓冲层；第1漂移层，在所述缓冲层的第1主面上形成；第1导电型的第2漂移层，在所述第1漂移层上形成；第2导电型的基极层，在所述第2漂移层上形成；第1导电型的发射极层，在所述基极层表面选择性地形成；栅极电极，从所述发射极层的表面起向所述第2漂移层中贯通并隔着栅极绝缘膜进行埋入而形成；发射极电极，与所述发射极层导通；第2导电型的集电极层，在所述缓冲层的第2主面上形成；以及集电极电极，在所述集电极层上形成，所述第1漂移层是第1导电型的第1层、绝缘层和第2导电型的第2层按照该顺序在水平方向反复的结构，因此能够一边保持耐压一边降低导通电压。
本发明的第3IGBT具备：第1导电型的缓冲层；第1导电型的第3漂移层，在所述缓冲层的第1主面上形成；第1漂移层，在所述第3漂移层上形成；第1导电型的第2漂移层，在所述第1漂移层上形成；第2导电型的基极层，在所述第2漂移层上形成；第1导电型的发射极层，在所述基极层表面选择性地形成；栅极电极，从所述发射极层的表面起向所述第2漂移层中贯通并隔着栅极绝缘膜进行埋入而形成；发射极电极，与所述发射极层导通；第2导电型的集电极层，在所述缓冲层的第2主面上形成；以及集电极电极，在所述集电极层上形成，所述第1漂移层是第1导电型的第1层和第2导电型的第2层在水平方向反复的结构，因此能够一边保持耐压一边降低导通电压。
本发明的第4IGBT具备：第1导电型的缓冲层；第1导电型的第3漂移层，在所述缓冲层的第1主面上形成；第1漂移层，在所述第3漂移层上形成；第1导电型的第2漂移层，在所述第1漂移层上形成；第2导电型的基极层，在所述第2漂移层上形成；第1导电型的发射极层，在所述基极层表面选择性地形成；栅极电极，从所述发射极层的表面起向所述第2漂移层中贯通并隔着栅极绝缘膜进行埋入而形成；发射极电极，与所述发射极层导通；第2导电型的集电极层，在所述缓冲层的第2主面上形成；以及集电极电极，在所述集电极层上形成，所述第1漂移层是第1导电型的第1层、绝缘层和第2导电型的第2层按照该顺序在水平方向反复的结构，因此能够一边保持耐压一边降低导通电压。
附图说明
图1是表示实施方式1的IGBT的结构的剖面图。
图2是表示实施方式1的IGBT的耗尽层中的电场强度分布的图。
图3是表示实施方式1的IGBT的导通电压的图。
图4是表示实施方式2的IGBT的结构的剖面图。
图5是表示实施方式2的IGBT的耗尽层中的电场强度分布的图。
图6是表示实施方式2的IGBT的导通电压的图。
图7是具备IGBT和续流二极管的逆变器电路的电路图。
图8是表示沟槽栅型IGBT的结构的剖面图。
图9是表示沟槽栅型IGBT的耗尽层内的电场强度分布的图。
图10是表示导通电压和耐压的特性的图。
图11是表示实施方式3的RC-IGBT的结构的剖面图。
图12是表示实施方式3的RC-IGBT的耗尽层中的电场强度分布的图。
图13是表示实施方式3的RC-IGBT的导通电压的图。
图14是表示集电极层的反复间距与骤回电压的关系的图。
图15是表示实施方式4的RC-IGBT的结构的剖面图。
图16是表示实施方式4的RC-IGBT的耗尽层中的电场强度分布的图。
图17是表示实施方式4的RC-IGBT的导通电压的图。
图18是具备IGBT和续流二极管的逆变器电路的电路图。
图19是表示前提技术的RC-IGBT的结构的剖面图。
图20是表示前提技术的RC-IGBT的耗尽层中的电场强度分布的图。
图21是表示导通电压和耐压的特性的图。
具体实施方式
（前提技术）
图7表示使用了IGBT和续流二极管的逆变器电路的一例。多个IGBT被串联、并联连接，在IGBT的发射极-集电极之间连接有续流二极管。负载是电动感应机（electric induction machine）。
作为减小导通电压的前提技术，有图8所示结构的沟槽栅型IGBT。
在沟槽栅型IGBT中，在P集电极层12上隔着N缓冲层11形成N-漂移层1，在N-漂移层1上形成P基极层4。在P基极层4的表面形成N发射极层5和P+接触层6。
此外，从P基极层4的表面到N-漂移层1的中途形成沟槽，在该沟槽内隔着栅极绝缘膜7形成栅极电极8。在P+接触层6上形成发射极电极10，栅极电极8和发射极电极10通过层间绝缘膜9被绝缘。
当对栅极电极8施加阈值电压Vth以上的栅极电压时，N发射极层5和N-漂移层1之间的P基极层4的区域反转为N型，电子从N发射极层5向N-漂移层1注入。在施加Vth以上的栅极电压的状态下，当对集电极电极13施加P集电极层12和N缓冲层11的PN结被正偏置以上的集电极电压时，从集电极电极13向N-漂移层1注入空穴，产生电导率调制，电阻值急剧下降，因此具有充分的通电能力。
此外，当对栅极电极8施加负偏压，对发射极电极10和集电极电极13之间施加规定的电压（发射极电压＜集电极电压）时，耗尽层从P基极层4朝向N-漂移层1伸展，N-漂移层1被耗尽化，由此能够保持耐压。
图9的左图表示图8示出的IGBT的剖面图。在图9的右图中，表示沿着图9的左图的A-A'剖面在图9的左图所示的IGBT截止时，在对发射极-集电极之间施加600V的电压时产生的耗尽层内的电场强度分布的模拟。根据该结果，成为电场最集中在P基极层4和N-漂移层1的PN结部分的所谓三角形状的电场强度分布。PN结部分的电场强度是大约1.9×105(V/cm)，但当为了减小导通电压而使N-漂移层1的膜厚变薄时，在PN结部分的电场强度超过临界电场强度，产生击穿。
图10针对导通电压（虚线）和耐压（实线）表示与N-漂移层1的厚度相关的特性。如图10所示，如果使N-漂移层1变薄来降低导通电压的话，耐压也同时降低，导通电压的降低和耐压的提高相对于N-漂移层1的厚度是权衡的关系。
因此，在本实施方式中提出通过改善耗尽层内的电场强度分布，使导通电压的降低和耐压的提高并存的IGBT。
（实施方式1）
<结构>
图1是实施方式1的沟槽栅型IGBT的剖面图。
在本实施方式的IGBT中，在P集电极层12上隔着N缓冲层11形成漂移层。漂移层是第1漂移层和作为第2漂移层的N-漂移层3的2层结构，第1漂移层是作为第1层的N-漂移层1和作为第2层的P-漂移层2在图中的水平方向反复的超级结构造。N-漂移层1和P-漂移层2的厚度均设为L1。再有，在图1中一个一个地示出N-漂移层1和P-漂移层2。
在N-漂移层3上形成P基极层4，在P基极层4的表面形成N发射极层5和P+接触层6。
此外，从N发射极层5的表面起贯通P基极层4到N-漂移层3的中途形成沟槽，在该沟槽内隔着栅极绝缘膜7形成栅极电极8。在P+接触层6上形成发射极电极10，栅极电极8和发射极电极10通过层间绝缘膜9被绝缘。
<工作>
当对栅极电极8施加正电压时，N发射极层5和N-漂移层3之间的P基极层4的区域反转为N型，电子从N发射极层5向N-漂移层3注入，本IGBT在正方向导通。在对栅极电极8施加阈值Vth以上的栅极电压的状态下，当对集电极电极13施加P集电极层12和N缓冲层11的PN结被正偏置以上的集电极电压时，从集电极电极13向N-漂移层1注入空穴，产生电导率调制，第1、第2漂移层的电阻值急剧下降，因此具有充分的通电能力。
当对栅极电极8施加负偏压、对发射极电极10和集电极电极13施加规定的电压（发射极电压＜集电极电压）时，耗尽层从P基极层4朝向N-漂移层3以及N-漂移层1、P-漂移层2的反复结构进行扩张。如果在N-漂移层1和P-漂移层2中含有的载流子量一致的话，N-漂移层1和P-漂移层2被完全耗尽化，能够保持高电场。
在图2的右图中，表示本实施方式的IGBT截止时，在对发射极-集电极之间施加600V的电压时产生的耗尽层内的电场强度分布的模拟。设N-漂移层3的膜厚为4μm、N-漂移层1和P-漂移层2的膜厚是35μm。在图2的左图中表示与图1相同的IGBT的剖面图，在图2的右图中以实线表示沿着通过N-漂移层1的A-A'线的电场强度分布，在图2的右图中以虚线表示沿着通过P-漂移层2的B-B'线的电场强度分布。根据模拟结果，耗尽层内的电场强度分布成为大致梯形形状。在P基极层4和N-漂移层3的PN结部分中的电场强度的最大值为1.9×105V/cm，是临界电场强度内。通过使第1漂移层为超级结构造，能够使该构造完全耗尽化，因此与现有结构相比，即使在较薄地形成漂移层的情况下也能够维持耐压。
接着，在图3中表示在本实施方式的IGBT中，在使N-漂移层1和P-漂移层2的厚度L1变化为25μm、35μm的情况下的集电极电压-集电极电流密度特性的模拟。为了比较，也一起示出在图8所示的现有结构的IGBT中将N-漂移层1的膜厚设为60μm的情况。再有，在L1=25μm、35μm的情况下，将上侧的N-漂移层3的膜厚设为4μm。根据图3，在现有结构中，集电极电流密度变为100A/cm2左右的导通电压是大约1.8V，相对于此，在本实施方式的结构中，在设为L1=25、35μm的情况下，可知导通电压均变小为大约1.0V。
像这样在本实施方式的IGBT中，通过适当地选择N-漂移层1和P-漂移层2的杂质浓度和膜厚L1，从而能够一边维持耐压一边减小导通电压。
再有，在上述中将各层的导电型规定为N型、P型进行了说明，但即使各层均为相反的导电型，也能获得同样的效果。
此外，本实施方式的IGBT通常通过硅（Si）来形成，但通过与硅相比带隙大的宽带隙半导体来形成也可。作为宽带隙半导体，例如是碳化硅（SiC）、氮化镓（GaN）类材料，或者金刚石。例如在使用碳化硅的情况下，由于碳化硅的临界击穿电场强度比硅高10倍左右，所以与使用硅的情况相比，即使令N-漂移层1和P-漂移层2的膜厚L1变薄到10分之1左右，也能维持耐压。
此外，第1漂移层的超级结构造不必须在N缓冲层11上直接形成，在第1漂移层的超级结构造和N缓冲层11之间作为第3漂移层而设置N-漂移层也能获得本发明的效果。
<效果>
本实施方式的IGBT具备：第1导电型的缓冲层（N缓冲层11）；在N缓冲层11的第1主面上形成的第1漂移层1、2；在第1漂移层1、2上形成的第1的导电型的第2漂移层（N-漂移层3）；在N-漂移层3上形成的第2导电型的基极层（P基极层4）；在P基极层4的表面选择性地形成的第1导电型的发射极层（N发射极层5）；从N发射极层5的表面起向N-漂移层3中进行贯通并隔着栅极绝缘膜7而埋入形成的栅极电极8；与N发射极层5导通的发射极电极10；在N缓冲层11的第2主面上形成的第2导电型的集电极层（P集电极层12）；以及在P集电极层12上形成的集电极电极13，第1漂移层1、2是第1导电型的第1层（N-漂移层1）和第2导电型的第2层（P-漂移层2）在水平方向反复的结构，因此能够确保耐压，并且降低导通电压。
此外，作为第1漂移层的N-漂移层1和P-漂移层2以宽带隙半导体形成，因此与Si等通常带隙的半导体相比，能够进一步降低导通电压。
此外，本实施方式的IGBT具备：第1导电型的缓冲层（N缓冲层11）；在N缓冲层11的第1主面上形成的第1导电型的第3漂移层（N-漂移层）；在所述N-漂移层上形成的第1漂移层1、2；在第1漂移层1、2上形成的第1的导电型的第2漂移层（N-漂移层3）；在N-漂移层3上形成的第2导电型的基极层（P基极层4）；在P基极层4的表面选择性地形成的第1导电型的发射极层（N发射极层5）；从N发射极层5的表面起向N-漂移层3中进行贯通并隔着栅极绝缘膜7而埋入形成的栅极电极8；与N发射极层5导通的发射极电极10；在N缓冲层11的第2主面上形成的第2导电型的集电极层（P集电极层12）；以及在P集电极层12上形成的集电极电极13，第1漂移层1、2是第1导电型的第1层（N-漂移层1）和第2导电型的第2层（P-漂移层2）在水平方向反复的结构，因此能够确保耐压，并且降低导通电压。
（实施方式2）
<结构>
图4是表示实施方式2的IGBT的结构的剖面图。与实施方式1的结构的不同之处在于，第1漂移层是N-漂移层1、SiO2等的绝缘层14、P-漂移层2在图中的水平方向反复的超级结构造。N-漂移层1、绝缘层14、P-漂移层2的厚度均设为L2。
再有，在超级结构造中，N-漂移层1、绝缘层14、P-漂移层2按照该顺序规则地在水平方向反复也可，是在N-漂移层1和P-漂移层2之间的任意处适宜地***绝缘层14的结构也可。
除此之外的结构与实施方式1相同，因此省略说明。
<工作>
基本的工作与实施方式1相同。
当对栅极电极8施加正电压，对发射极电极10施加负电压，对集电极电极13施加正电压时，N发射极层5和N-漂移层3之间的P基极层4的区域反转为N型，电子从N发射极层5向N-漂移层3注入，本IGBT在正方向导通。在对栅极电极8施加阈值Vth以上的栅极电压的状态下，当对集电极电极13施加P集电极层12和N缓冲层11的PN结被正偏置以上的集电极电压时，从集电极电极13向第1漂移层注入空穴，产生电导率调制，第1、第2漂移层的电阻值急剧下降，因此具有充分的通电能力。
当对栅极电极8施加负电压，对发射极电极10和集电极电极13施加规定的电压（发射极电压＜集电极电压）时，耗尽层从P基极层4朝向N-漂移层3以及N-漂移层1、P-漂移层2的反复结构扩张。如果在N-漂移层1和P-漂移层2中含有的载流子量一致的话，N-漂移层1和P-漂移层2被完全耗尽化，能够保持高电场。
在图5的右图中，表示实施方式2的IGBT截止时，在对发射极-集电极之间施加600V的电压时产生的耗尽层内的电场强度分布的模拟。在图5的左图中表示与图4相同的IGBT的剖面图，在图5的右图中以实线表示沿着通过N-漂移层1的A-A'线的电场强度分布，在图5的右图中以虚线表示沿着通过P-漂移层2的B-B'线的电场强度分布。根据模拟结果，耗尽层内的电场强度分布成为大致梯形形状。在P基极层4和N-漂移层3的PN结部分中的电场强度的最大值为大约1.9×105V/cm，是临界电场强度内。通过使第1漂移层为超级结构造，能够使该构造完全耗尽化，因此与现有结构相比，即使在较薄地形成漂移层的情况下也能够维持耐压。
接着，在图6中表示在本实施方式的IGBT中，在使N-漂移层1和P-漂移层2的厚度L2为35μm的情况下的集电极电压-集电极电流密度特性的模拟。为了比较，也一起示出在图8所示的现有结构的IGBT中将N-漂移层1的膜厚设为60μm的情况。再有，将上侧的N-漂移层3的膜厚设为4μm，上侧、第1漂移层的膜厚的合计是39μm。根据图6，在现有结构中，集电极电流密度变为100A/cm2左右的导通电压是大约1.8V，相对于此，在本实施方式的结构中，可知导通电压变小为大约1.0V。
像这样在本实施方式的IGBT中，通过适当地选择N-漂移层1和P-漂移层2的杂质浓度和膜厚L2，从而能够一边维持耐压一边减小导通电压。
再有，在上述中将各层的导电型规定为N型、P型来进行了说明，但即使各层均为相反的导电型，也能获得同样的效果。
此外，第1漂移层的超级结构造不必须在N缓冲层11上直接形成，在第1漂移层的超级结构造和N缓冲层11之间作为第3漂移层而设置N-漂移层，也能获得本发明的效果。
<效果>
在本实施方式的IGBT中，通过在第1层（N-漂移层1）和第2层（P-漂移层2）之间适宜地形成绝缘膜14的结构，也与实施方式1同样地，能够确保耐压，并且降低导通电压。
或者，本实施方式的IGBT具备：第1导电型的缓冲层（N缓冲层11）；在N缓冲层11的第1主面上形成的第1漂移层1、2；在第1漂移层1、2上形成的第1的导电型的第2漂移层（N-漂移层3）；在N-漂移层3上形成的第2导电型的基极层（P基极层4）；在P基极层4的表面选择性地形成的第1导电型的发射极层（N发射极层5）；从N发射极层5的表面起向N-漂移层3中进行贯通并隔着栅极绝缘膜7而埋入形成的栅极电极8；与N发射极层5导通的发射极电极10；在N缓冲层11的第2主面上形成的第2导电型的集电极层（P集电极层12）；以及在P集电极层12上形成的集电极电极13，第1漂移层1、2是第1导电型的第1层（N-漂移层1）、绝缘层14、第2导电型的第2层（P-漂移层2）以该顺序在水平方向反复的结构，因此能够确保耐压，并且降低导通电压。
此外，本实施方式的IGBT具备：第1导电型的缓冲层（N缓冲层11）；在N缓冲层11的第1主面上形成的第1导电型的第3漂移层；在第3漂移层上形成的第1漂移层1、2；在第1漂移层1、2上形成的第1的导电型的第2漂移层（N-漂移层3）；在N-漂移层3上形成的第2导电型的基极层（P基极层4）；在P基极层4的表面选择性地形成的第1导电型的发射极层（N发射极层5）；从N发射极层5的表面起向N-漂移层3中进行贯通并隔着栅极绝缘膜7而埋入形成的栅极电极8；与N发射极层5导通的发射极电极10；在N缓冲层11的第2主面上形成的第2导电型的集电极层（P集电极层12）；以及在P集电极层12上形成的集电极电极13，第1漂移层1、2是第1导电型的第1层（N-漂移层1）、绝缘层14、第2导电型的第2层（P-漂移层2）以该顺序在水平方向反复的结构，因此能够确保耐压，并且降低导通电压。
（实施方式3）
<前提>
在以电动感应机等的感应性负载对逆变器电路进行切换的情况下，如图18所示，为了使流过感应性负载的大电流在负载和臂的闭合电路间还流，需要在IGBT的集电极-发射极间设置续流二极管。因此，考虑在1个芯片中内置有IGBT和续流二极管的RC-IGBT。
图19表示本实施方式的前提的RC-IGBT剖面结构。在图19所示的沟槽栅型的RC-IGBT中，在P集电极层12上形成N-漂移层1，在N-漂移层1上形成P基极层4。在P基极层4的表面形成N发射极层5和P+接触层6。
此外，从P基极层4的表面到N-漂移层的中途形成沟槽，在该沟槽内隔着栅极绝缘膜7形成栅极电极8。在P+接触层6上形成发射极电极10，栅极电极8和发射极电极10通过层间绝缘膜9被绝缘。
不在N-漂移层1下的全部区域中形成P集电极层12，而是N-漂移层1下成为P集电极层12和N集电极层15在水平方向反复的结构。以N集电极层15、N-漂移层1、P基极层4形成续流二极管的PN结。
当对栅极电极8施加阈值电压Vth以上的栅极电压时，N发射极层5和N-漂移层1之间的P基极层4的区域反转为N型，电子从N发射极层5向N-漂移层1注入。在施加Vth以上的栅极电压的状态下，当对集电极电极13施加P集电极层12和N-漂移层1的PN结被正偏置以上的集电极电压时，从集电极电极13经由P集电极层12向N-漂移层1注入空穴，产生电导率调制，电阻值急剧下降，因此具有充分的通电能力。
在电流密度低的工作区域中，成为MOSFET工作（单极模式），但为了确保某种程度的耐压，必须增大N-漂移层1的电阻率。因此，不能够增大用于MOSFET工作的电流密度范围。
此外，当对栅极电极8施加负偏压，对发射极电极10和集电极电极13之间施加规定的电压（发射极电压＜集电极电压）时，耗尽层从P基极层4朝向N-漂移层1伸展，N-漂移层1被耗尽化，由此保持耐压。
图20的左图表示图19示出的RC-IGBT的剖面图。在图20的右图中，表示在图20的左图所示的RC-IGBT截止时，沿着图20的左图的A-A'剖面在对发射极-集电极之间施加600V的电压时产生的耗尽层内的电场强度分布的模拟。根据该结果，成为电场最集中在P基极层4和N-漂移层1的PN结部分的所谓三角形状的电场强度分布。PN结部分的电场强度是大约1.9×105(V/cm)，但当为了减小导通电压而使N-漂移层1的膜厚变薄时，在PN结部分的电场强度超过临界电场强度，产生击穿。
图21是图10的重复，针对导通电压（虚线）和耐压（实线）表示与N-漂移层1的厚度相关的特性。如图21所示，如果使N-漂移层1变薄来降低导通电压的话，耐压也同时降低，导通电压的降低和耐压的提高相对于N-漂移层1的厚度是权衡的关系。
因此，在本发明的实施方式3中通过在RC-IGBT应用超级结构造，改善耗尽层内的电场强度分布，使导通电压的降低和耐压的提高并存。
<结构>
图11是表示作为实施方式3的绝缘栅型双极晶体管的RC-IGBT的结构的剖面图。
在本实施方式的RC-IGBT中，在N缓冲层11的第1主面形成漂移层。漂移层是第1漂移层和作为第2漂移层的N-漂移层3的2层结构，第1漂移层是作为第1层的N-漂移层1和作为第2层的P-漂移层2在图中的水平方向反复的超级结构造，通过注入、扩散、外延生长工序而形成。N-漂移层1和P-漂移层2的厚度均设为L3。
在N-漂移层3上形成P基极层4，在P基极层4的表面形成N发射极层5和P+接触层6。
此外，从N发射极层5的表面起贯通P基极层4到N-漂移层3的中途形成沟槽，在该沟槽内隔着栅极绝缘膜7形成栅极电极8。在P+接触层6上形成发射极电极10，栅极电极8和发射极电极10通过层间绝缘膜9被绝缘。
在N缓冲层11的第2主面，在图中的水平方向反复形成P集电极层12和N集电极层15，其反复间距设为L4。在P集电极层12和N集电极层15的背面形成集电极电极13。
以上所示的RC-IGBT结构，关于P集电极层12和N集电极层15的反复结构之外的部分与实施方式1所示的IGBT的结构相同。
<工作>
接着，针对本实施方式RC-IGBT的工作进行说明。
当对栅极电极8施加正电压时，N发射极层5和N-漂移层3之间的P基极层4的区域反转为N型，电子从N发射极层5向N-漂移层3注入，本RC-IGBT在正方向导通。在对栅极电极8施加阈值Vth以上的栅极电压的状态下，当对集电极电极13施加P集电极层12和N缓冲层11的PN结被正偏置以上的集电极电压时，从集电极电极13经由P集电极层12向N-漂移层1注入空穴，产生电导率调制，第1、第2漂移层的电阻值急剧下降，因此具有充分的通电能力。
当对栅极电极8施加负偏压，对发射极电极10和集电极电极13施加规定的电压（发射极电压＜集电极电压）时，耗尽层从P基极层4朝向N-漂移层3以及N-漂移层1、P-漂移层2的反复结构扩张。如果在N-漂移层1和P-漂移层2中含有的载流子量一致的话，N-漂移层1和P-漂移层2被完全耗尽化，能够保持高电场。
在图12的右图中，表示本实施方式的RC-IGBT截止时，在对发射极-集电极之间施加600V的电压时产生的耗尽层内的电场强度分布的模拟。在图12的左图中表示与图11相同的IGBT的剖面图，在图12的右图中以实线表示沿着通过N-漂移层1的A-A'线的电场强度分布，在图12的右图中以虚线表示沿着通过P-漂移层2的B-B'线的电场强度分布。
根据模拟结果，耗尽层内的电场强度分布成为大致梯形形状。
接着，在图13中表示在本实施方式的RC-IGBT中，在使N-漂移层1和P-漂移层2的厚度L3为40μm的情况下的集电极电压-集电极电流密度特性的模拟。为了比较，也一起示出图19所示的现有结构的RC-IGBT中将N-漂移层1的膜厚设为90μm的情况。
根据图13，在现有结构中，集电极电流密度变为100A/cm2左右的导通电压是大约1.4V左右，相对于此，在本实施方式的超级结构造中，导通电压减少为大约1.1V以下。此外，在本实施方式的超级结构造中，骤回电压（snap-back voltage ）小，MOSFET工作时的电流密度是20A/cm2以下，是额定电流密度的1/10~1/5左右，能够较大地获得MOSFET工作范围。进而，在MOSFET工作区域中，获得导通电阻小的MOSFET特性。
通过使N-漂移层1、3和N缓冲层11的N型杂质浓度相同，能够使N型杂质浓度为大的值。
此外，通过使P集电极层12的宽度比N集电极层15大，能够使来自P集电极层12的空穴的注入容易。由此能够实现上述小的骤回电压、小的导通电阻。作为减小骤回电压的条件，在骤回峰值电压时的电流密度中，需要以P集电极层12的中间点和N集电极层15之间的电位差成为0.5V以上、优选成为0.7V以上的方式，在N缓冲层11在图11的水平方向产生电压降。为了满足上述条件，通过较大地取得P集电极层12的宽度（图11的水平方向），来自集电极电极13的空穴的注入变得容易。因此，成为骤回电压小、并且导通电阻小的MOSFET的特性。此外，能够较大地取得MOSFET工作范围。
图14表示使P集电极层12和N集电极层15的反复间距（图11中以L4表示）变化为单元间距（N-漂移层1和P-漂移层2的反复间距）的4倍、6倍、7倍、8倍、9倍、10倍时的集电极电压-集电极电流密度特性。根据图可知，P集电极层12和N集电极层15的反复间距变得越大，骤回电压变得越小。优选P集电极层12和N集电极层15的反复间距是单元间距（pitch）的5~15000倍。
像这样在本实施方式的RC-IGBT中，适当地选择N-漂移层1和P-漂移层2的杂质浓度和膜厚L3，此外较大地取得P集电极层12和N集电极层15的反复间距（由此能够增大P集电极层12的宽度），由此能够一边维持耐压一边减小导通电压，进而能够在额定电流密度的1/10~1/5左右的电流密度以下获得导通电阻小的MOSFET特性。
再有，在上述中将各层的导电型规定为N型、P型来进行了说明，但即使各层均为相反的导电型，也能获得同样的效果。
<效果>
本实施方式的绝缘栅型双极晶体管在N缓冲层11的第2主面上还具备：以与第2导电型的集电极层（P集电极层12）在水平方向成为反复结构的方式形成的第1导电型的集电极层（N集电极层15），集电极电极13在P集电极层12和N集电极层15上形成，因此在这样的RC-IGBT中，通过使用超级结构造，也能够一边维持耐压一边减小导通电压。
此外，在本实施方式的绝缘栅型双极晶体管中，在P集电极层12的中间点和N集电极层15之间，以在N缓冲层11产生0.5V以上的电压降的方式决定P集电极层12的宽度，由此能够容易地进行来自集电极电极13的空穴的注入，能够减小骤回电压。
此外，在本实施方式的绝缘栅型双极晶体管中，通过使N集电极层15和P集电极层12的反复间距设为第1漂移层1、2的反复间距的5~15000倍，从而能够容易地进行来自集电极电极13的空穴的注入，能够减小骤回电压。
在本实施方式的绝缘栅型双极晶体管的制造方法中，作为形成第1漂移层1、2的工序，具备：（a）注入工序、（b）扩散工序、（c）外延生长工序，因此能够制造维持耐压且导通电压小的绝缘栅型双极晶体管。
此外，第1漂移层的超级结构造不必须在N缓冲层11上直接形成，在第1漂移层的超级结构造和N缓冲层11之间作为第3漂移层而设置N-漂移层，也能获得本发明的效果。
（实施方式4）
图15是表示作为本发明的实施方式4的绝缘栅型双极晶体管的RC-IGBT的结构的剖面图。与实施方式3的RC-IGBT的不同之处在于，第1漂移层是N-漂移层1、SiO2等的绝缘层14、P-漂移层2在图中的水平方向反复的超级结构造，通过沟槽工序、注入工序、扩散工序而形成。N-漂移层1、绝缘层14、P-漂移层2的厚度均设为L5。
再有，在超级结构造中，N-漂移层1、P-漂移层2、绝缘层14按照该顺序规则地在水平方向反复也可，在N-漂移层1和P-漂移层2之间的任意的处所适宜地***绝缘层14也可。
除此之外的结构与实施方式3相同，因此省略说明。
<工作>
基本的工作与实施方式3相同。
当对栅极电极8施加正电压时，N发射极层5和N-漂移层3之间的P基极层4的区域反转为N型，电子从N发射极层5向N-漂移层3注入，本IGBT在正方向导通。在对栅极电极8施加阈值Vth以上的栅极电压的状态下，当对集电极电极13施加P集电极层12和N缓冲层11的PN结被正偏置以上的集电极电压时，从集电极电极13经由P集电极层12向N-漂移层1注入空穴，产生电导率调制，第1、第2漂移层的电阻值急剧下降，因此具有充分的通电能力。
当对栅极电极8施加负偏压，对发射极电极10和集电极电极13施加规定的电压（发射极电压＜集电极电压）时，耗尽层从P基极层4朝向N-漂移层3以及N-漂移层1、绝缘层14、P-漂移层2的反复结构扩张。如果在N-漂移层1和P-漂移层2中含有的载流子量一致的话，第1漂移层完全耗尽化，能够保持高电场。
在图16的右图中，表示本实施方式的RC-IGBT截止时，在对发射极-集电极之间施加600V的电压时产生的耗尽层内的电场强度分布的模拟。在图16的左图中表示与图15相同的IGBT的剖面图，在图16的右图中以实线表示沿着通过N-漂移层1的A-A'线的电场强度分布，在图16的右图中以虚线表示沿着通过P-漂移层2的B-B'线的电场强度分布。根据模拟结果，耗尽层内的电场强度分布成为大致梯形形状。
接着，在图17中表示在本实施方式的RC-IGBT中，在使N-漂移层1、P-漂移层2、绝缘层14的厚度L5为40μm的情况下的集电极电压-集电极电流密度特性的模拟。为了比较，也一起示出图19所示的现有结构的RC-IGBT中将N-漂移层1的膜厚设为90μm的情况。
根据图17，可知在现有结构中集电极电流密度变为100A/cm2左右的导通电压是大约1.4V左右，相对于此，在本实施方式的超级结构造中，可知导通电压稍微变大为1.5V左右，但在电流密度为20A/cm2以下的低电流密度区域中，能够获得导通电阻小的MOSFET特性（单极特性），低电流密度的导通电压变小。
通过使N-漂移层1、3和N缓冲层11的N型杂质浓度相同，能够使N型杂质浓度为大的值。此外，通过将P集电极层12和N集电极层15的反复间距设为单元间距的5倍~15000倍，较大地取得P集电极层12的宽度（图11的水平方向），从而成为能够容易地进行来自集电极电极13的空穴的注入的结构。因此，成为骤回电压小且导通电阻小的MOSFET特性，能够使MOSFET工作电流密度为额定电流密度的1/10~1/5左右，较大地取得MOSFET工作范围。
像这样在本实施方式的RC-IGBT中，通过适当地选择N-漂移层1和P-漂移层2的杂质浓度、超级结层的膜厚L5，从而能够一边维持耐压一边减小导通电压，在额定电流密度的1/10~1/5左右的电流密度以下获得导通电阻小的MOSFET特性。
再有，在上述中将各层的导电型规定为N型、P型来进行了说明，但即使各层均为相反的导电型，也能获得同样的效果。
<效果>
本实施方式的绝缘栅型双极晶体管在N缓冲层11的第2主面上还具备：以与第2导电型的集电极层（P集电极层12）在水平方向成为反复结构的方式形成的第1导电型的集电极层（N集电极层15），集电极电极13在P集电极层12和N集电极层15上形成，因此在这样的RC-IGBT中，通过使用超级结构造，也能够一边维持耐压一边减小导通电压。
此外，在本实施方式的绝缘栅型双极晶体管中，通过使N集电极层15和P集电极层12的反复间距为第1漂移层1、2、14的反复间距的5~15000倍，从而能够容易地进行来自集电极电极13的空穴的注入，能够减小骤回电压。
在本实施方式的绝缘栅型双极晶体管的制造方法中，作为形成第1漂移层1、2、14的工序，具备：（d）沟槽工序、（e）注入工序、（f）扩散工序，因此能够制造维持耐压且导通电压小的绝缘栅型双极晶体管。
此外，第1漂移层的超级结构造不必须在N缓冲层11上直接形成，在第1漂移层的超级结构造和N缓冲层11之间作为第3漂移层而设置N-漂移层，也能获得本发明的效果。
附图标记说明
1、3 N-漂移层；2 P-漂移层；4 P基极层；5 N发射极层；6 P+接触层；7 栅极绝缘膜；8 栅极电极；9 层间绝缘膜；10  发射极电极；11 N缓冲层；12 P集电极层；13 集电极电极；14 绝缘层；15 N集电极层。

Claims (7)

1.一种绝缘栅型双极晶体管，其中，具备：
第1导电型的缓冲层；
第1漂移层，在所述缓冲层的第1主面上形成；
第1导电型的第2漂移层，在所述第1漂移层上形成；
第2导电型的基极层，在所述第2漂移层上形成；
第1导电型的发射极层，在所述基极层表面选择性地形成；
栅极电极，从所述发射极层的表面起向所述第2漂移层中贯通并隔着栅极绝缘膜进行埋入而形成；
发射极电极，与所述发射极层导通；
第2导电型的集电极层，在所述缓冲层的第2主面上形成；
集电极电极，在所述集电极层上形成；以及
第1导电型的集电极层，在所述缓冲层的第2主面上，以成为与所述第2导电型的集电极层在水平方向反复的结构的方式而形成，
所述第1漂移层是第1导电型的第1层和第2导电型的第2层在水平方向反复的结构，
所述集电极电极在所述第2导电型的集电极层及所述第1导电型的集电极层上形成，
以在所述第2导电型的集电极层的中间点和所述第1导电型的集电极层之间、在所述缓冲层产生0.5V以上的电压降的方式，决定所述第2导电型的集电极层的宽度。
2.根据权利要求1所述的绝缘栅型双极晶体管，其中，在所述第1层和所述第2层之间适宜地形成绝缘膜。
3.一种绝缘栅型双极晶体管，其中，具备：
第1导电型的缓冲层；
第1漂移层，在所述缓冲层的第1主面上形成；
第1导电型的第2漂移层，在所述第1漂移层上形成；
第2导电型的基极层，在所述第2漂移层上形成；
第1导电型的发射极层，在所述基极层表面选择性地形成；
栅极电极，从所述发射极层的表面起向所述第2漂移层中贯通并隔着栅极绝缘膜进行埋入而形成；
发射极电极，与所述发射极层导通；
第2导电型的集电极层，在所述缓冲层的第2主面上形成；
集电极电极，在所述集电极层上形成；以及
第1导电型的集电极层，在所述缓冲层的第2主面上，以成为与所述第2导电型的集电极层在水平方向反复的结构的方式而形成，
所述第1漂移层是第1导电型的第1层、绝缘层和第2导电型的第2层按照该顺序在水平方向反复的结构，
所述集电极电极在所述第2导电型的集电极层及所述第1导电型的集电极层上形成，
以在所述第2导电型的集电极层的中间点和所述第1导电型的集电极层之间、在所述缓冲层产生0.5V以上的电压降的方式，决定所述第2导电型的集电极层的宽度。
4.根据权利要求1或3所述的绝缘栅型双极晶体管，其中，所述第1漂移层以宽带隙半导体形成。
5.一种绝缘栅型双极晶体管，其中，具备：
第1导电型的缓冲层；
第1导电型的第3漂移层，在所述缓冲层的第1主面上形成；
第1漂移层，在所述第3漂移层上形成；
第1导电型的第2漂移层，在所述第1漂移层上形成；
第2导电型的基极层，在所述第2漂移层上形成；
第1导电型的发射极层，在所述基极层表面选择性地形成；
栅极电极，从所述发射极层的表面起向所述第2漂移层中贯通并隔着栅极绝缘膜进行埋入而形成；
发射极电极，与所述发射极层导通；
第2导电型的集电极层，在所述缓冲层的第2主面上形成；
集电极电极，在所述集电极层上形成；以及
第1导电型的集电极层，在所述缓冲层的第2主面上，以成为与所述第2导电型的集电极层在水平方向反复的结构的方式而形成，
所述第1漂移层是第1导电型的第1层和第2导电型的第2层在水平方向反复的结构，
所述集电极电极在所述第2导电型的集电极层及所述第1导电型的集电极层上形成，
以在所述第2导电型的集电极层的中间点和所述第1导电型的集电极层之间、在所述缓冲层产生0.5V以上的电压降的方式，决定所述第2导电型的集电极层的宽度。
6.根据权利要求5所述的绝缘栅型双极晶体管，其中，在所述第1层和所述第2层之间适宜地形成绝缘膜。
7.一种绝缘栅型双极晶体管，其中，具备：
第1导电型的缓冲层；
第1导电型的第3漂移层，在所述缓冲层的第1主面上形成；
第1漂移层，在所述第3漂移层上形成；
第1导电型的第2漂移层，在所述第1漂移层上形成；
第2导电型的基极层，在所述第2漂移层上形成；
第1导电型的发射极层，在所述基极层表面选择性地形成；
栅极电极，从所述发射极层的表面起向所述第2漂移层中贯通并隔着栅极绝缘膜进行埋入而形成；
发射极电极，与所述发射极层导通；
第2导电型的集电极层，在所述缓冲层的第2主面上形成；
集电极电极，在所述集电极层上形成；以及
第1导电型的集电极层，在所述缓冲层的第2主面上，以成为与所述第2导电型的集电极层在水平方向反复的结构的方式而形成，
所述第1漂移层是第1导电型的第1层、绝缘层和第2导电型的第2层按照该顺序在水平方向反复的结构，
所述集电极电极在所述第2导电型的集电极层及所述第1导电型的集电极层上形成，
以在所述第2导电型的集电极层的中间点和所述第1导电型的集电极层之间、在所述缓冲层产生0.5V以上的电压降的方式，决定所述第2导电型的集电极层的宽度。
CN201110287695.2A 2010-12-16 2011-09-26 绝缘栅型双极晶体管及其制造方法 Expired - Fee Related CN102569354B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2010-280112 2010-12-16
JP2010280112 2010-12-16
JP2011-063564 2011-03-23
JP2011063564A JP2012142537A (ja) 2010-12-16 2011-03-23 絶縁ゲート型バイポーラトランジスタとその製造方法

Publications (2)

Publication Number Publication Date
CN102569354A CN102569354A (zh) 2012-07-11
CN102569354B true CN102569354B (zh) 2015-02-18

Family

ID=46233237

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110287695.2A Expired - Fee Related CN102569354B (zh) 2010-12-16 2011-09-26 绝缘栅型双极晶体管及其制造方法

Country Status (5)

Country Link
US (1) US8482030B2 (zh)
JP (1) JP2012142537A (zh)
KR (1) KR101309674B1 (zh)
CN (1) CN102569354B (zh)
DE (1) DE102011085196A1 (zh)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9299818B2 (en) 2012-05-29 2016-03-29 Mitsubishi Electric Corporation Insulating gate-type bipolar transistor
KR101301414B1 (ko) * 2012-07-16 2013-08-28 삼성전기주식회사 반도체 소자 및 반도체 소자 제조 방법
JP2014060299A (ja) * 2012-09-18 2014-04-03 Toshiba Corp 半導体装置
JP6234696B2 (ja) * 2013-04-16 2017-11-22 ローム株式会社 半導体装置
JP6171678B2 (ja) * 2013-07-26 2017-08-02 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
KR20150076768A (ko) * 2013-12-27 2015-07-07 삼성전기주식회사 전력 반도체 소자
CN104779276B (zh) * 2014-03-26 2020-01-21 上海提牛机电设备有限公司 一种具有超结结构的igbt及其制备方法
JP2015207588A (ja) * 2014-04-17 2015-11-19 ローム株式会社 半導体装置
JP2016063048A (ja) * 2014-09-17 2016-04-25 富士電機株式会社 トレンチ型絶縁ゲートバイポーラトランジスタ及びその製造方法
CN104241126B (zh) * 2014-09-17 2017-10-31 中航（重庆）微电子有限公司 沟槽型igbt及制备方法
JP6648429B2 (ja) * 2014-10-15 2020-02-14 富士電機株式会社 半導体装置
US9559171B2 (en) 2014-10-15 2017-01-31 Fuji Electric Co., Ltd. Semiconductor device
JP6319454B2 (ja) 2014-10-24 2018-05-09 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6693131B2 (ja) 2016-01-12 2020-05-13 富士電機株式会社 半導体装置
CN105870194A (zh) * 2016-05-31 2016-08-17 苏州同冠微电子有限公司 一种沟槽型CoolMOS及其制作方法
CN106206679B (zh) * 2016-08-31 2019-08-23 电子科技大学 一种逆导型igbt
CN106158941A (zh) * 2016-09-29 2016-11-23 中国科学院微电子研究所 一种双向耐压的绝缘栅双极晶体管结构
JP6939300B2 (ja) * 2016-11-17 2021-09-22 富士電機株式会社 半導体装置
CN108258027A (zh) * 2016-12-28 2018-07-06 苏州东微半导体有限公司 一种超级结功率晶体管及其制备方法
JP2019004030A (ja) * 2017-06-14 2019-01-10 株式会社デンソー 半導体装置
JP6599957B2 (ja) * 2017-10-23 2019-10-30 ローム株式会社 半導体装置
CN110620147B (zh) * 2018-09-14 2023-05-23 电子科技大学 超高速大电流纵向绝缘栅双极型晶体管
CN109300978A (zh) * 2018-10-25 2019-02-01 上海超致半导体科技有限公司 一种超结igbt器件结构及其制造方法
CN109888004A (zh) * 2019-01-08 2019-06-14 上海华虹宏力半导体制造有限公司 Igbt器件
CN114402443A (zh) 2020-03-17 2022-04-26 华为技术有限公司 一种绝缘栅双极型晶体管、电机控制器及汽车
CN113497132A (zh) * 2020-04-07 2021-10-12 苏州华太电子技术有限公司 超级结绝缘栅双极型晶体管及其制作方法
CN112951906B (zh) * 2021-01-25 2024-02-06 南瑞联研半导体有限责任公司 一种SiC绝缘栅双极型晶体管器件及其制造方法
CN113871455B (zh) * 2021-09-28 2023-08-18 上海华虹宏力半导体制造有限公司 半导体结构及其形成方法
CN113937156B (zh) * 2021-10-11 2023-07-04 上海华虹宏力半导体制造有限公司 半导体结构及其形成方法
CN116469910B (zh) * 2022-09-09 2024-02-02 苏州华太电子技术股份有限公司 一种igbt器件

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1577884A (zh) * 2003-07-24 2005-02-09 三菱电机株式会社 绝缘栅型双极晶体管及其制造方法以及变流电路

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3940518B2 (ja) * 1999-03-10 2007-07-04 株式会社東芝 高耐圧半導体素子
KR100304719B1 (ko) 1999-10-29 2001-11-02 김덕중 트렌치형 게이트를 갖는 전력용 반도체 소자 및 그 제조방법
JP2001210823A (ja) * 2000-01-21 2001-08-03 Denso Corp 半導体装置
JP4109009B2 (ja) 2002-04-09 2008-06-25 株式会社東芝 半導体素子及びその製造方法
JP4470454B2 (ja) * 2003-11-04 2010-06-02 株式会社豊田中央研究所 半導体装置とその製造方法
JP4643146B2 (ja) 2004-01-05 2011-03-02 株式会社東芝 半導体装置および半導体装置の製造方法
JP4785364B2 (ja) * 2004-09-24 2011-10-05 株式会社豊田中央研究所 半導体装置とその製造方法
US7462909B2 (en) 2005-06-20 2008-12-09 Kabushiki Kaisha Toshiba Semiconductor device and method of fabricating the same
JP2007036213A (ja) 2005-06-20 2007-02-08 Toshiba Corp 半導体素子
JP2007005723A (ja) * 2005-06-27 2007-01-11 Toshiba Corp 半導体装置
US7948033B2 (en) 2007-02-06 2011-05-24 Semiconductor Components Industries, Llc Semiconductor device having trench edge termination structure
JP4952638B2 (ja) * 2008-04-07 2012-06-13 トヨタ自動車株式会社 半導体素子と半導体装置とその駆動方法
JP5671779B2 (ja) * 2008-12-17 2015-02-18 住友電気工業株式会社 エピタキシャルウエハの製造方法および半導体装置の製造方法
JP4929304B2 (ja) * 2009-03-13 2012-05-09 株式会社東芝 半導体装置
JP5462020B2 (ja) 2009-06-09 2014-04-02 株式会社東芝 電力用半導体素子

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1577884A (zh) * 2003-07-24 2005-02-09 三菱电机株式会社 绝缘栅型双极晶体管及其制造方法以及变流电路

Also Published As

Publication number Publication date
KR20120067938A (ko) 2012-06-26
JP2012142537A (ja) 2012-07-26
KR101309674B1 (ko) 2013-09-23
US8482030B2 (en) 2013-07-09
DE102011085196A1 (de) 2012-06-21
CN102569354A (zh) 2012-07-11
US20120153348A1 (en) 2012-06-21

Similar Documents

Publication Publication Date Title
CN102569354B (zh) 绝缘栅型双极晶体管及其制造方法
Baliga Trends in power semiconductor devices
CN101233615B (zh) 半导体元件和电气设备
CN110337725A (zh) 碳化硅半导体装置以及电力变换装置
CN104350602B (zh) 绝缘栅型双极晶体管
CN107845683A (zh) 半导体装置
CN110352497A (zh) 碳化硅半导体装置以及电力变换装置
JP2016506081A (ja) ゲート酸化膜層において電界を低下させた半導体デバイス
US10263105B2 (en) High voltage semiconductor device
JP6874158B2 (ja) 炭化珪素半導体装置および電力変換装置
CN105723513B (zh) 绝缘栅双极型晶体管及其制造方法
CN109509789A (zh) 半导体装置
CN101000911A (zh) 具有igbt和二极管的半导体器件
CN110246887A (zh) 半导体装置及电力变换装置
CN112687744A (zh) 平面型碳化硅逆阻mosfet器件及其制备方法
CN112687743B (zh) 沟槽型碳化硅逆阻mosfet器件及其制备方法
CN104465646A (zh) 半导体装置
US20230215942A1 (en) Semiconductor device, power conversion apparatus, and method for producing semiconductor device
CN104321875A (zh) 高耐压半导体装置
Iwamuro SiC power device design and fabrication
US20160013299A1 (en) Semiconductor device, drive device for semiconductor circuit, and power conversion device
US9620614B2 (en) Sawtooth electric field drift region structure for power semiconductor devices
CN105474400B (zh) 双极非穿通功率半导体装置
US20160013300A1 (en) Semiconductor device, drive device for semiconductor circuit, and power conversion device
JP7170910B2 (ja) 炭化珪素半導体装置、電力変換装置および炭化珪素半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150218

Termination date: 20150926

EXPY Termination of patent right or utility model