CN113871455B - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN113871455B
CN113871455B CN202111144567.2A CN202111144567A CN113871455B CN 113871455 B CN113871455 B CN 113871455B CN 202111144567 A CN202111144567 A CN 202111144567A CN 113871455 B CN113871455 B CN 113871455B
Authority
CN
China
Prior art keywords
region
substrate
deep trench
trench structure
initial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111144567.2A
Other languages
English (en)
Other versions
CN113871455A (zh
Inventor
潘嘉
杨继业
邢军军
陈冲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN202111144567.2A priority Critical patent/CN113871455B/zh
Publication of CN113871455A publication Critical patent/CN113871455A/zh
Application granted granted Critical
Publication of CN113871455B publication Critical patent/CN113871455B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一种半导体结构及其形成方法，其中结构包括：衬底；位于衬底内的深沟结构，深沟结构与衬底反型，衬底的顶面暴露出深沟结构的顶面，衬底的底面暴露出深沟结构的底面；衬底和深沟结构的底部具有电场中止区和集电区；位于衬底和深沟结构的顶面的第一外延层；位于第一外延层内的体区；位于体区内的源区；位于第一外延层内的栅极结构。所述半导体结构的性能好。

Description

半导体结构及其形成方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。
背景技术
在中大功率的开关电源装置中，绝缘栅双极型晶体管(Insulated Gate Bipolartransistor，简称IGBT)由于其控制驱动电路简单、工作频率较高、容量较大的特点，在现代电力电子技术中得到了越来越广泛的应用。
绝缘栅双极型晶体管是由MOSFET和双极型晶体管复合而成的一种器件，其输入极为MOSFET，输出极为PNP晶体管，因此，可以把其看作是MOS输入的达林顿管。它融和了这两种器件的优点，既具有MOSFET器件高输入阻抗、驱动简单和快速的优点，又具有双极型器件低导通压降及容量大的优点。
然而，现有技术的绝缘栅双极型晶体管的性能还有待提升。
发明内容
本发明解决的技术问题是提供一种半导体结构及其形成方法，以提升绝缘栅双极型晶体管的性能。
为解决上述技术问题，本发明的技术方案提供一种半导体结构，包括：衬底；位于所述衬底内的深沟结构，所述深沟结构与所述衬底反型，所述衬底的顶面暴露出深沟结构的顶面，所述衬底的底面暴露出深沟结构的底面；所述衬底和深沟结构的底部具有电场中止区和集电区，所述集电区位于所述电场中止区的下方，所述电场中止区与深沟结构反型，所述集电区与所述电场中止区反型；位于所述衬底和深沟结构的顶面的第一外延层；位于所述第一外延层内的体区，至少部分体区位于所述深沟结构上方，且所述体区高于所述衬底和深沟结构的顶面；位于所述体区内的源区，且所述体区暴露出源区的部分表面；位于所述第一外延层内的栅极结构，所述栅极结构位于与所述深沟结构相邻的衬底上方，所述栅极结构高于所述衬底和深沟结构的顶面，且所述栅极结构与所述体区和源区的表面接触。
可选的，所述深沟结构的侧壁与垂直于衬底表面的法线方向之间的夹角大于0度且小于或等于3度。
可选的，所述电场中止区的深度范围是1微米～30微米。
可选的，所述电场中止区的深度是5微米。
可选的，所述集电区的深度范围是0.1微米～5微米。
可选的，所述衬底为N型衬底，所述第一外延层为N型第一外延层，所述电场中止区上方的深沟结构为P型深沟结构，所述电场中止区内掺杂N型的第一离子，所述集电区内掺杂P型的第二离子。
可选的，所述电场中止区内第一离子的掺杂浓度，高于电场中止区上方的衬底内的N型离子的掺杂浓度。
可选的，所述集电区内第二离子的掺杂浓度，高于电场中止区上方的深沟结构内的P型离子的掺杂浓度。
可选的，所述第一离子包括磷离子，所述第二离子包括硼离子。
可选的，所述电场中止区内的第一离子的掺杂浓度范围是1E15原子每立方厘米至1E18原子每立方厘米。
可选的，所述体区内掺杂P型离子，所述源区内掺杂N型离子。
可选的，所述衬底和深沟结构的顶部还具有阻挡掺杂区，所述衬底的顶面暴露出所述阻挡掺杂区，所述阻挡掺杂区内掺杂N型的第三离子，并且，所述阻挡掺杂区内第三离子的掺杂浓度高于电场中止区上方的衬底内的N型离子的掺杂浓度，所述阻挡掺杂区内第三离子的掺杂浓度还高于第一外延层内的N型离子的掺杂浓度。
可选的，所述栅极结构包括：栅电极、以及位于栅电极与第一外延层之间的栅介质层，所述栅介质层还位于所述栅电极与所述体区和源区的表面之间。
可选的，所述第一外延层的顶面暴露出所述体区、源区和栅极结构的表面，所述半导体结构还包括：位于所述第一外延层的顶面、以及栅极结构、体区和源区暴露的表面的层间介质层；位于所述层间介质层内的第一导电结构，所述第一导电结构连接所述栅极结构；位于所述层间介质层内的第二导电结构，所述第二导电结构连接所述体区和源区。
相应的，本发明的技术方案还提供一种半导体结构的形成方法，包括：提供初始衬底；在所述初始衬底内形成初始深沟结构，所述初始深沟结构与初始衬底反型，所述初始深沟结构包括第二区和位于第二区上的第一区，所述初始衬底的顶面暴露出第一区，且第二区的宽度小于或等于第一区的宽度；在所述初始衬底和初始深沟结构的顶面形成第一外延层；在所述第一外延层内形成体区、源区和栅极结构，至少部分体区位于初始深沟结构上方，所述源区位于体区内，所述体区暴露出源区的部分表面，所述栅极结构位于与初始深沟结构相邻的初始衬底上方，所述栅极结构与所述体区和源区暴露的表面接触，并且，所述体区和栅极结构均高于所述初始衬底和初始深沟结构的顶面；在形成所述体区、源区和栅极结构之后，自所述初始衬底的底面，对所述初始衬底进行晶背减薄，直至去除所述初始深沟结构的第二区，形成衬底和深沟结构，所述衬底的底面暴露出第一区；对所述衬底的底面和所述衬底的底面暴露出的第一区进行离子注入，在所述衬底和深沟结构的底部，形成与所述深沟结构反型的电场中止区；在形成所述电场中止区之后，对电场中止区的底部进行离子注入，在所述电场中止区下方的衬底和深沟结构的底部形成与电场中止区反型的集电区。
可选的，自所述初始衬底的底面，对所述初始衬底进行晶背减薄的工艺包括Taiko减薄工艺。
可选的，在垂直于衬底的顶面的方向上，所述深沟结构的高度范围是20微米～100微米。
可选的，所述衬底为N型衬底，所述第一外延层为N型第一外延层，所述电场中止区上方的深沟结构为P型深沟结构，所述电场中止区内掺杂N型的第一离子，所述集电区内掺杂P型的第二离子。
可选的，形成电场中止区的离子注入工艺参数包括：注入的离子为磷离子；注入剂量为1E11原子每平方厘米至1E15原子每平方厘米。
可选的，形成集电区的离子注入工艺参数包括：注入的离子为硼离子；注入剂量为1E11原子每平方厘米至1E15原子每平方厘米。
可选的，还包括：在形成第一外延层之前，对所述初始衬底和第一区的顶部进行离子注入，在所述初始衬底和第一区的顶部形成阻挡掺杂区，所述阻挡掺杂区内掺杂N型的第三离子，并且，所述阻挡掺杂区内第三离子的掺杂浓度高于所述电场中止区上方的衬底内的N型离子的掺杂浓度，所述阻挡掺杂区内第三离子的掺杂浓度还高于所述第一外延层内的N型离子的掺杂浓度。
可选的，对所述初始衬底和第一区的顶部进行离子注入的工艺参数包括：注入的离子包括磷离子；注入剂量为1E11原子每平方厘米至1E14原子每平方厘米；注入能量为1MeV～3MeV。
与现有技术相比，本发明实施例的技术方案具有以下有益效果：
本发明的技术方案提供的半导体结构的形成方法中，通过自所述初始衬底的底面，对所述初始衬底进行晶背减薄，直至去除所述初始深沟结构的第二区，形成衬底和深沟结构，并且，在所述衬底和深沟结构的底部形成与深沟结构反型的电场中止区，因此，去除了初始深沟结构中侧壁较为倾斜的第二区的部分，减少了深沟结构中容易损失耐压性能的部分，使得半导体结构整体的耐压能力的稳定性好，同时，通过所述电场中止区、以及电场中止区上方的衬底和深沟结构，所述半导体结构仍然构成具有较大耐压能力的超结结构。不仅如此，由于对所述初始衬底进行晶背减薄，因此，所形成的衬底的整体高度较小，从而，还降低了导通压降。综上，提升了半导体结构的性能。
附图说明
图1是一种绝缘栅双极型晶体管的结构示意图；
图2至图9是本发明一实施例的半导体结构的形成方法中各步骤对应的剖面结构示意图。
具体实施方式
如背景技术所述，现有技术的绝缘栅双极型晶体管的性能还有待提升。
图1是一种绝缘栅双极型晶体管的结构示意图。
请参考图1，所述绝缘栅双极型晶体管包括：N型衬底100，所述N型衬底100具有相对顶面101和底面102；位于N型衬底100内的P型柱结构110，顶面101暴露P型柱结构110表面，所述N型衬底100和P型柱结构110构成超结结构(Super Junction)，以在所述绝缘栅双极型晶体管关断时，提高绝缘栅双极型晶体管的耐压能力；位于顶面101和P型柱结构110表面的N型外延层120；位于N型外延层120内的P型体区130；位于P型体区130内的N型源区140；位于N型外延层120内的栅极结构150，并且，栅极结构150与P型体区130和N型源区140表面接触；位于N型衬底100内的P型集电区160，底面102为集电区160表面。
然而，在上述结构中，为了增强绝缘栅双极型晶体管的耐压能力，通常需要形成高度H1(如图1所示)较大的P型柱结构110，因此，在刻蚀N型衬底100，以在N型衬底100中形成为P型柱结构110提供空间的开口(未图示)时，开口具有较大的深宽比，该深宽比会导致开口底部的侧壁更为倾斜。从而，所形成的P型柱结构110中，相比于P型柱结构110的顶部，在靠近底部的区域A(如图1所示)中，P型柱结构110的侧壁倾斜程度较大，造成在区域A中的耐压能力损失较大，绝缘栅双极型晶体管的整体耐压稳定性较差。此外，较大的高度H1还导致N型衬底100的厚度H2也较大，从而，导致绝缘栅双极型晶体管的导通压降较大。综上，绝缘栅双极型晶体管的性能较差。
为解决上述技术问题，本发明的技术方案提供一种半导体结构及其形成方法，由于自所述初始衬底的底面，对所述初始衬底进行晶背减薄，直至去除所述初始深沟结构的第二区，形成衬底和深沟结构，并且，在所述衬底和深沟结构的底部形成与深沟结构反型的电场中止区，因此，提升了半导体结构的性能。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
需要注意的是，本说明书中的“表面”，用于描述空间的相对位置关系，并不限定于是否直接接触。
图2至图9是本发明一实施例的半导体结构的形成方法中各步骤对应的剖面结构示意图。
请参考图2，提供初始衬底200。
所述初始衬底200具有相对的顶面201和底面202。
在本实施例中，所述初始衬底200的材料包括半导体材料。具体的，初始衬底200的材料包括硅。
在其他实施例中，所述初始衬底的材料包括碳化硅、硅锗、Ⅲ-Ⅴ族元素构成的多元半导体材料、绝缘体上硅(SOI)或者绝缘体上锗(GOI)等。其中，Ⅲ-Ⅴ族元素构成的多元半导体材料包括InP、GaAs、GaP、InAs、InSb、InGaAs或者InGaAsP等。
在本实施例中，所述初始衬底200为N型衬底。
在另一实施例中，初始衬底也可以是P型衬底，以形成与本实施例导电类型相反的绝缘栅双极型晶体管(下称IGBT器件)。
请参考图3，在所述初始衬底200内形成初始深沟结构210，所述初始深沟结构210与初始衬底200反型。
在本实施例中，所述初始深沟结构210为P型初始深沟结构。
在另一实施例中，在P型的初始衬底的基础上，初始深沟结构为N型。
所述初始深沟结构210为后续形成深沟结构提供材料。
具体的，所述初始深沟结构210包括：第一区I和第二区II。
在垂直于所述初始衬底200的顶面201的方向上，所述第一区I位于所述第二区II上。所述初始衬底200的顶面201暴露出所述第一区I。并且，所述第二区II的宽度小于或等于所述第一区I的宽度。
由于所述第二区II的宽度小于或等于所述第一区I的宽度，因此，初始深沟结构210在第二区II处侧壁较为倾斜。
在本实施例中，所述初始深沟结构210的形成方法包括：在所述初始衬底200的顶面201形成第一掩膜层(未图示)；所述第一掩膜层暴露出部分初始衬底200的顶面201；以所述第一掩膜层为掩膜刻蚀所述初始衬底200，在初始衬底200内形成深沟槽(未图示)，所述初始衬底200的顶面201暴露出所述深沟槽，所述深沟槽的深度在垂直于顶面201的方向上小于初始衬底200的厚度，且相比于所述第一区I处，所述深沟槽在所述第二区II处的侧壁较为倾斜，侧壁之间的间距逐渐减小；在所述深沟槽内形成初始深沟结构210。
在本实施例中，在所述深沟槽内形成初始深沟结构210的工艺包括外延生长工艺等。
在本实施例中，在形成所述初始深沟结构210之后，去除第一掩膜层。
请参考图4，对所述初始衬底200和初始深沟结构210的第一区I的顶部进行离子注入，在所述初始衬底200和初始深沟结构210的第一区I的顶部形成阻挡掺杂区220。
在本实施例中，所述阻挡掺杂区220内掺杂N型的第三离子，并且，所述阻挡掺杂区220内第三离子的掺杂浓度高于后续形成的电场中止区上方的衬底内的N型离子的掺杂浓度。
具体而言，本实施例中由于形成阻挡掺杂区220，因此，所述阻挡掺杂区220内第三离子的掺杂浓度高于阻挡掺杂区220与所述电场中止区之间的衬底内的N型离子的掺杂浓度。
通过形成与后续形成的P型深沟结构反型、且第三离子掺杂浓度较高的阻挡掺杂区220，对于自集电区(后续形成)注入体区(后续形成)的载流子进行阻挡，减少通过所述P型深沟结构进入到所述体区的载流子。从而，自所述集电区注入的载流子更好的聚集于所述体区和栅极结构(后续形成)下方的漂移区(即体区和栅极结构下方的阻挡掺杂区220、以及后续形成的衬底和第一外延层)，且漂移区的载流子浓度得到提高。由此，不仅能够降低漂移区的导通电阻，以更好的降低IGBT器件的通态压降，同时，还能够进一步提升IGBT器件的关断损耗(EOFF)。进而，进一步提升了IGBT器件的性能。
需要说明的是，本实施例中，阻挡掺杂区220内掺杂N型的第三离子，因此，相应的，阻挡掺杂区220对集电区所注入的空穴(载流子)进行阻挡。
具体的，所述第三离子为磷离子。
在本实施例中，对所述初始衬底200和初始深沟结构210的第一区I的顶部进行离子注入的工艺参数包括：注入的离子包括磷离子；注入剂量为1E11原子每平方厘米至1E14原子每平方厘米；注入能量为1MeV～3MeV。
通过采用上述工艺参数的离子注入工艺，能够形成第三离子掺杂浓度合适的阻挡掺杂区220。
在另一实施例中，在P型衬底和N型初始深沟结构的基础上，阻挡掺杂区内掺杂P型离子。所述P型离子包括硼离子或铟离子。
在其他实施例中，还可以不形成所述阻挡掺杂区。
请参考图5，在所述初始衬底200的顶面201和初始深沟结构210的顶面形成第一外延层230。
具体的，本实施例中由于形成了阻挡掺杂区220，因此，在所述阻挡掺杂区220上形成第一外延层230。
在本实施例中，所述第一外延层230为N型第一外延层。
在本实施例中，形成所述第一外延层230的工艺包括外延生长工艺。
优选的，第一外延层230中的N型离子的掺杂浓度低于阻挡掺杂区220中第三离子的掺杂浓度，并且，所述第一外延层230中的N型离子的掺杂浓度大于初始衬底200中的N型离子的掺杂浓度。
由于第一外延层230中的N型离子的掺杂浓度低于阻挡掺杂区220中第三离子的掺杂浓度，因此，所述外延生长工艺的难度较小，有利于增加工艺窗口。与此同时，由于第一外延层230中的N型离子的掺杂浓度大于初始衬底200中的N型离子的掺杂浓度，因此，通过第一外延层230能够对自集电区进入体区的载流子的阻挡能力进一步提升。以更好的提升IGBT器件的性能。
在另一实施例中，在P型衬底和N型初始深沟结构的基础上，形成P型的第一外延层。
请参考图6，在所述第一外延层230内形成体区240、源区250和栅极结构260。
在本实施例中，所述体区240高于阻挡掺杂区220，且至少部分体区240还位于所述初始深沟结构210上方。
在本实施例中，所述体区240内掺杂P型离子。
在本实施例中，所述源区250位于体区240内，且所述体区240暴露出源区250的部分表面。
在本实施例中，所述源区250内重掺杂N型离子。
在本实施例中，所述栅极结构260位于与初始深沟结构210相邻的初始衬底200上方，所述栅极结构260与所述体区240、以及所述源区250暴露的部分表面接触，并且，所述体区250和栅极结构260均高于所述初始衬底200的顶面201和初始深沟结构210的顶面。
具体的，本实施例中的栅极结构260高于阻挡掺杂区220。所述体区240、源区250、以及栅极结构260与所述阻挡掺杂区220之间，被所述第一外延层230间隔。所述第一外延层230表面暴露出所述栅极结构260、体区240、源区250的表面。
在本实施例中，所述栅极结构260包括：栅电极(未图示)、以及位于栅电极与第一外延层230之间的栅介质层(未图示)，所述栅介质层还位于所述栅电极与所述体区240和源区250的表面之间。
在本实施例中，在所述第一外延层230内形成栅极结构260的方法包括：在所述第一外延层230表面形成第二掩膜层(未图示)，所述第二掩膜层暴露出初始深沟结构210至少一侧的初始衬底200上的部分第一外延层230表面；以所述第二掩膜层为掩膜，刻蚀所述第一外延层230，在所述第一外延层230内形成栅开口(未图示)；在所述栅开口内壁面形成栅介质层；在形成栅介质层后，在所述栅开口内形成栅电极，以形成所述栅极结构260；在形成栅极结构260之后，去除所述第二掩膜层。
在本实施例中，在所述第一外延层230内形成体区240和源区250的方法包括：对所述栅极结构260至少一侧的、位于初始深沟结构210上方的第一外延层230进行离子注入，在所述第一外延层230内形成体区240；对部分所述体区240进行离子注入，在所述体区240内形成所述源区250。
在其他实施例中，体区和源区还可以先于栅极结构形成。
请参考图7，在所述第一外延层230表面、以及暴露的栅极结构260、体区240、源区250的表面形成层间介质层270。
所述层间介质层270的材料包括介电材料。
在本实施例中，形成所述层间介质层270的工艺包括化学气相沉积工艺等等。
请继续参考图7，在所述层间介质层270内形成第一导电结构(未图示)，所述第一导电结构连接所述栅极结构260；在所述层间介质层270内形成第二导电结构280，所述第二导电结构280连接所述体区240和源区250。
所述第一导电结构用于引出栅极结构260(IGBT器件的栅极)。
所述第二导电结构用于引出体区240和源区250(IGBT器件的发射极)。
在本实施例中，在所述层间介质层270内形成第一导电结构和第二导电结构280的方法包括：在所述层间介质层270表面形成第三掩膜层(未图示)，所述第三掩膜层暴露出部分层间介质层270表面；以所述第三掩膜层为掩膜，刻蚀所述层间介质层270，直至形成第一开口(未图示)和第二开口(未图示)，所述第一开口暴露出栅极结构260的部分顶面，所述第二开口暴露出所述源区250和体区240的部分顶面；在所述第一开口和第二开口内填充导电材料，以形成所述第一导电结构和第二导电结构280。
在其他实施例中，也可以根据不同的掩膜层分别对所述第一外延层进行图形化，以分别形成第一开口和第二开口。
请参考图8，自所述初始衬底200的底面202(如图7所示)，对所述初始衬底200进行晶背减薄，直至去除所述初始深沟结构210(如图7所示)的第二区II，形成衬底300和深沟结构310，所述衬底300的底面暴露出第一区I。
通过自所述初始衬底200的底面202，对所述初始衬底200进行晶背减薄，直至去除所述初始深沟结构210的第二区II，形成衬底300和深沟结构310的作用在于，一方面，去除了初始深沟结构210中侧壁较为倾斜的第二区II的部分，减少了深沟结构310中容易损失耐压性能的部分，使得半导体结构整体的耐压能力的稳定性好，另一方面，所形成的衬底300的整体高度较小，降低了IGBT器件的导通压降。
具体的，所述深沟结构310的侧壁与垂直于衬底表面的法线方向之间的夹角大于0度且小于或等于3度。
在本实施例中，所述衬底300为N型衬底，所述深沟结构310为P型深沟结构。
优选的，自所述初始衬底200的底面202，对所述初始衬底200进行晶背减薄的工艺包括太鼓(Taiko)减薄工艺。相比于传统的晶背减薄工艺，采用太鼓减薄工艺具有减少晶圆翘曲、提高晶圆强度等优势。
在本实施例中，在垂直于衬底300的顶面301的方向上，所述深沟结构310的高度H1的范围是20微米～100微米。
所述高度H1过小，一方面，晶背减薄时过多地去除了初始深沟结构210的底部区域，造成浪费且降低效率，另一方面，为后续形成电场中止区预留的区域高度变小，导致形成电场中止区的工艺难度增加。不仅如此，高度H1过小还容易导致电场中止区上方的深沟结构310高度较小、电场中止区的深度较小，造成IGBT器件的耐压性能、关断损耗(EOFF)受到影响。所述高度H1过大，则容易导致初始深沟结构210下部区域侧壁较倾斜的部分未被较好地去除，形成的深沟结构310仍然具有侧壁较为倾斜的部分，不利于更好的减少深沟结构310中容易损失耐压性能的部分。并且，也不利于更好的控制衬底300的整体高度，以更好的降低IGBT器件的导通压降。因此，形成适合范围的高度H1，即，使高度H1的范围是20微米～100微米，一方面，能够减少制程中的浪费、提高效率、降低工艺难度，另一方面，能够更好的提高IGBT器件的耐压性能、关断损耗，并提高IGBT器件的整体耐压性能的稳定性，同时，更好的降低IGBT器件的导通压降。
需要说明的是，本实施例中，由于形成了阻挡掺杂区220，因此，深沟结构310的高度H1是指，深沟结构310在去除阻挡掺杂区220后的高度。
在其他实施例中，当不形成阻挡掺杂区时，深沟结构的高度是指整个深沟结构的高度。
请参考图9，对衬底300的底面302、以及衬底300的底面302暴露出的第一区I进行离子注入，在所述衬底300和深沟结构310的底部，形成与所述深沟结构310反型的电场中止区320；在形成所述电场中止区320之后，对电场中止区320的底部进行离子注入，在所述电场中止区320下方的衬底300和深沟结构310的底部形成与电场中止区320反型的集电区330。
由于在形成衬底300和深沟结构310的底部形成与深沟结构310反型的电场中止区320，因此，在减少了深沟结构310中容易损失耐压性能的部分，使得半导体结构整体的耐压能力的稳定性好的基础上，通过所述电场中止区320、以及电场中止区320上方的衬底300和深沟结构310，使所述半导体结构仍然构成具有较大耐压能力的超结结构。从而，提升了半导体结构的性能。
在本实施例中，所述电场中止区320上方的深沟结构310为P型深沟结构，所述电场中止区320内掺杂N型的第一离子，所述集电区330内掺杂P型的第二离子。
具体而言，本实施例中由于形成阻挡掺杂区220，因此，电场中止区320与阻挡掺杂区220之间的深沟结构310为P型深沟结构。
在另一实施例中，电场中止区上方的深沟结构为N型深沟结构，所述电场中止区内掺杂P型的第一离子，所述集电区内掺杂N型的第二离子。
在本实施例中，所述第一离子包括磷离子。
在本实施例中，所述电场中止区320的深度H2范围是1微米～30微米。
所述深度H2过小，则无法形成电场截止的效果。所述深度H2过大，则不利于改善导通压降。因此，选择合适的深度H2(1微米～30微米)，能够兼顾电场截止的实现以及导通压降的改善。
在深度H2范围是1微米～30微米的基础上，优选的，所述电场中止区320的深度H2是5微米。
在本实施例中，所述电场中止区320内第一离子的掺杂浓度，高于电场中止区320上方的衬底300内的N型离子的掺杂浓度。由此，能够更好的截止电场，以进一步减小IGBT器件的关断损耗。
具体而言，本实施例中由于形成阻挡掺杂区220，因此，所述电场中止区320内第一离子的掺杂浓度，高于电场中止区320与阻挡掺杂区220之间的衬底300内的N型离子的掺杂浓度。
优选的，所述电场中止区320内的第一离子的掺杂浓度范围是1E15原子每立方厘米至1E18原子每立方厘米。
在本实施例中，形成电场中止区320的离子注入工艺参数包括：注入的离子为磷离子；注入剂量为1E11原子每平方厘米至1E15原子每平方厘米。
采用注入剂量为1E11原子每平方厘米至1E15原子每平方厘米的离子注入工艺，能够实现第一离子的掺杂浓度范围为1E15原子每立方厘米至1E18原子每立方厘米的电场中止区320的形成。
在本实施例中，所述集电区330内第二离子的掺杂浓度，高于电场中止区320上方的深沟结构310内的P型离子的掺杂浓度。
具体而言，本实施例中由于形成阻挡掺杂区220，因此，所述集电区330内第二离子的掺杂浓度，高于电场中止区320与阻挡掺杂区220之间的深沟结构310内的P型离子的掺杂浓度。
在本实施例中，所述第二离子包括硼离子。
在本实施例中，所述集电区330的深度H3范围是0.1微米～5微米。
由于形成电场中止区320时具有拖尾效应，而集电区330的深度H3范围是0.1微米～5微米，即，集电区330的深度H3较小，因此，能够分别通过离子注入工艺实现所述电场中止区320、以及电场中止区320下方的集电区330的形成。
在本实施例中，形成集电区330的离子注入工艺参数包括：注入的离子为硼离子；注入剂量为1E11原子每平方厘米至1E15原子每平方厘米。
在本实施例中，在形成所述集电区330之后，在衬底300的底面302、以及暴露的集电区330表面形成底部层间介质层(未图示)；在所述底部层间介质层内形成第三导电结构(未图示)，所述第三导电结构与所述集电区330连接，以引出所述集电区330(IGBT器件的集电极)。
相应的，本发明一实施例还提供一种上述形成方法所形成的半导体结构，请继续参考图9，包括：衬底300；位于所述衬底300内的深沟结构310，所述深沟结构310与所述衬底300反型，所述衬底300的顶面201暴露出深沟结构310的顶面，所述衬底300的底面302暴露出深沟结构310的底面；所述衬底300和深沟结构310的底部具有电场中止区320和集电区330，所述集电区330位于所述电场中止区320的下方，所述电场中止区320与深沟结构310反型，所述集电区330与所述电场中止区320反型；位于所述衬底300的顶面201和深沟结构310的顶面的第一外延层230；位于所述第一外延层230内的体区240，至少部分体区240位于所述深沟结构310上方，且所述体区240高于所述衬底300的顶面201和深沟结构310的顶面；位于所述体区240内的源区250，且所述体区240暴露出源区250的部分表面；位于所述第一外延层230内的栅极结构260，所述栅极结构260位于与所述深沟结构310相邻的衬底300上方，所述栅极结构260高于所述衬底300和深沟结构310的顶面，且所述栅极结构260与所述体区240和源区250的表面接触。
所述半导体结构构成具有较大能力的超结结构，并且，所述半导体结构整体的耐压能力的稳定性好，且导通压降小。具体原理请参考上述图2至图9的半导体结构的形成方法的实施例中的相关解释，在此不再进行赘述。
在本实施例中，所述衬底300的材料包括半导体材料。具体的，衬底300的材料包括硅。
在其他实施例中，所述衬底的材料包括碳化硅、硅锗、Ⅲ-Ⅴ族元素构成的多元半导体材料、绝缘体上硅(SOI)或者绝缘体上锗(GOI)等。其中，Ⅲ-Ⅴ族元素构成的多元半导体材料包括InP、GaAs、GaP、InAs、InSb、InGaAs或者InGaAsP等。
在本实施例中，衬底300为N型衬底，所述体区240内掺杂P型离子，源区250内重掺杂N型离子。
在本实施例中，衬底300和深沟结构310的顶部还具有阻挡掺杂区220。
具体的，第一外延层230位于所述阻挡掺杂区220上，所述体区240高于阻挡掺杂区220，栅极结构260高于阻挡掺杂区220。所述体区240、源区250、以及栅极结构260与所述阻挡掺杂区220之间，被所述第一外延层230间隔。
在本实施例中，所述阻挡掺杂区220内掺杂N型的第三离子，所述电场中止区320内掺杂N型的第一离子，所述电场中止区320与所述阻挡掺杂区220之间的深沟结构310为P型深沟结构，所述集电区330内掺杂P型的第二离子，所述第一外延层230为N型第一外延层。
优选的，所述第一外延层230中的N型离子的掺杂浓度高于电场中止区320与阻挡掺杂区220之间的衬底300内的N型离子的掺杂浓度。
由于第一外延层230中的N型离子的掺杂浓度高于电场中止区320与阻挡掺杂区220之间的衬底300内的N型离子的掺杂浓度，因此，通过第一外延层230能够对自集电区330进入体区240的载流子(空穴)的阻挡能力进一步提升。以更好的提升IGBT器件的性能。
在本实施例中，所述电场中止区320内第一离子的掺杂浓度，高于电场中止区320与阻挡掺杂区220之间的衬底300内的N型离子的掺杂浓度。由此，能够更好的截止电场，以进一步减小IGBT器件的关断损耗。
优选的，所述电场中止区320内的第一离子的掺杂浓度范围是1E15原子每立方厘米至1E18原子每立方厘米。
在本实施例中，所述集电区330内第二离子的掺杂浓度，高于电场中止区320与阻挡掺杂区220之间的深沟结构310内的P型离子的掺杂浓度。
在本实施例中，所述阻挡掺杂区220内第三离子的掺杂浓度高于电场中止区320与阻挡掺杂区220之间的衬底300内的N型离子的掺杂浓度，并且，阻挡掺杂区220中第三离子的掺杂浓度还高于第一外延层230中的N型离子的掺杂浓度。
在本实施例中，所述第一离子包括磷离子，所述第二离子包括硼离子,所述第三离子包括磷离子。
在另一实施例中，衬底是P型衬底，电场中止区与阻挡掺杂区之间的深沟结构为N型深沟结构，第一外延层为P型第一外延层，电场中止区内掺杂P型的第一离子，集电区内掺杂N型的第二离子，阻挡掺杂区内掺杂P型的第三离子。
在其他实施例中，衬底和深沟结构的顶部还可以不具有阻挡掺杂区。
在本实施例中，所述深沟结构310的侧壁与垂直于衬底表面的法线方向之间的夹角大于0度且小于或等于3度。
在本实施例中，所述电场中止区320的深度H2范围是1微米～30微米。
在深度H2范围是1微米～30微米的基础上，优选的，所述电场中止区320的深度H2是5微米。
在本实施例中，所述集电区330的深度H3范围是0.1微米～5微米。
在本实施例中，所述栅极结构260包括：栅电极(未图示)、以及位于栅电极与第一外延层230之间的栅介质层(未图示)，所述栅介质层还位于所述栅电极与所述体区240和源区250的表面之间。
在本实施例中，所述第一外延层230表面暴露出所述栅极结构260、体区240、源区250的表面。
在本实施例中，所述半导体结构还包括：位于所述第一外延层230表面、以及暴露的栅极结构260、体区240和源区250的表面的层间介质层270；位于所述层间介质层270内的第一导电结构(未图示)，所述第一导电结构连接所述栅极结构260；位于所述层间介质层270内的第二导电结构280，所述第二导电结构280连接所述体区240和源区250。
所述层间介质层270的材料包括介电材料。
所述第一导电结构用于引出栅极结构260(IGBT器件的栅极)。
所述第二导电结构用于引出体区240和源区250(IGBT器件的发射极)。
在本实施例中，所述半导体结构还包括：位于衬底300的底面302、以及暴露的集电区330表面的底部层间介质层(未图示)；位于所述底部层间介质层内的第三导电结构(未图示)，所述第三导电结构与所述集电区330连接，以引出所述集电区330(IGBT器件的集电极)。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (9)

1.一种半导体结构的形成方法，其特征在于，包括：
提供初始衬底；
在所述初始衬底内形成初始深沟结构，所述初始深沟结构与初始衬底反型，所述初始深沟结构包括第二区和位于第二区上的第一区，所述初始衬底的顶面暴露出第一区，且第二区的宽度小于或等于第一区的宽度；
在所述初始衬底和初始深沟结构的顶面形成第一外延层；
在所述第一外延层内形成体区、源区和栅极结构，至少部分体区位于初始深沟结构上方，所述源区位于体区内，所述体区暴露出源区的部分表面，所述栅极结构位于与初始深沟结构相邻的初始衬底上方，所述栅极结构与所述体区和源区暴露的表面接触，并且，所述体区和栅极结构均高于所述初始衬底和初始深沟结构的顶面；
在形成所述体区、源区和栅极结构之后，自所述初始衬底的底面，对所述初始衬底进行晶背减薄，直至去除所述初始深沟结构的第二区，形成衬底和深沟结构，所述衬底的底面暴露出第一区；
对所述衬底的底面和所述衬底的底面暴露出的第一区进行离子注入，在所述衬底和深沟结构的底部，形成与所述深沟结构反型的电场中止区；
在形成所述电场中止区之后，对电场中止区的底部进行离子注入，在所述电场中止区下方的衬底和深沟结构的底部形成与电场中止区反型的集电区。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，自所述初始衬底的底面，对所述初始衬底进行晶背减薄的工艺包括Taiko减薄工艺。
3.如权利要求1所述的半导体结构的形成方法，其特征在于，在垂直于衬底的顶面的方向上，所述深沟结构的高度范围是20微米～100微米。
4.如权利要求1所述的半导体结构的形成方法，其特征在于，所述衬底为N型衬底，所述第一外延层为N型第一外延层，所述电场中止区上方的深沟结构为P型深沟结构，所述电场中止区内掺杂N型的第一离子，所述集电区内掺杂P型的第二离子。
5.如权利要求4所述的半导体结构的形成方法，其特征在于，形成电场中止区的离子注入工艺参数包括：注入的离子为磷离子；注入剂量为1E11原子每平方厘米至1E15原子每平方厘米。
6.如权利要求4所述的半导体结构的形成方法，其特征在于，形成集电区的离子注入工艺参数包括：注入的离子为硼离子；注入剂量为1E11原子每平方厘米至1E15原子每平方厘米。
7.如权利要求4所述的半导体结构的形成方法，其特征在于，还包括：在形成第一外延层之前，对所述初始衬底和第一区的顶部进行离子注入，在所述初始衬底和第一区的顶部形成阻挡掺杂区，所述阻挡掺杂区内掺杂N型的第三离子，并且，所述阻挡掺杂区内第三离子的掺杂浓度高于所述电场中止区上方的衬底内的N型离子的掺杂浓度，所述阻挡掺杂区内第三离子的掺杂浓度还高于所述第一外延层内的N型离子的掺杂浓度。
8.如权利要求7所述的半导体结构的形成方法，其特征在于，对所述初始衬底和第一区的顶部进行离子注入的工艺参数包括：注入的离子包括磷离子；注入剂量为1E11原子每平方厘米至1E14原子每平方厘米；注入能量为1MeV～3MeV。
9.一种半导体结构，其特征在于，所述半导体结构是采用权利要求1至8任一项所述半导体结构的形成方法所形成的。
CN202111144567.2A 2021-09-28 2021-09-28 半导体结构及其形成方法 Active CN113871455B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111144567.2A CN113871455B (zh) 2021-09-28 2021-09-28 半导体结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111144567.2A CN113871455B (zh) 2021-09-28 2021-09-28 半导体结构及其形成方法

Publications (2)

Publication Number Publication Date
CN113871455A CN113871455A (zh) 2021-12-31
CN113871455B true CN113871455B (zh) 2023-08-18

Family

ID=78991909

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111144567.2A Active CN113871455B (zh) 2021-09-28 2021-09-28 半导体结构及其形成方法

Country Status (1)

Country Link
CN (1) CN113871455B (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003218354A (ja) * 2002-01-18 2003-07-31 Fuji Electric Co Ltd 半導体装置およびその製造方法
JP2007067447A (ja) * 2006-12-04 2007-03-15 Fuji Electric Device Technology Co Ltd 縦型超接合半導体素子
CN104009072A (zh) * 2013-02-25 2014-08-27 中国科学院微电子研究所 一种绝缘栅双极型晶体管及其制作方法
CN104795317A (zh) * 2015-04-17 2015-07-22 上海华虹宏力半导体制造有限公司 晶圆定位方法
CN104934465A (zh) * 2015-05-12 2015-09-23 电子科技大学 一种超结结构的制备方法
CN106158626A (zh) * 2015-03-30 2016-11-23 中芯国际集成电路制造(上海)有限公司 功率器件及其形成方法
CN208819886U (zh) * 2018-10-25 2019-05-03 上海超致半导体科技有限公司 一种超结igbt器件结构
CN109888005A (zh) * 2019-01-22 2019-06-14 上海华虹宏力半导体制造有限公司 逆导型超结igbt器件及其制造方法
CN111200008A (zh) * 2018-11-20 2020-05-26 深圳尚阳通科技有限公司 超结器件及其制造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012142537A (ja) * 2010-12-16 2012-07-26 Mitsubishi Electric Corp 絶縁ゲート型バイポーラトランジスタとその製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003218354A (ja) * 2002-01-18 2003-07-31 Fuji Electric Co Ltd 半導体装置およびその製造方法
JP2007067447A (ja) * 2006-12-04 2007-03-15 Fuji Electric Device Technology Co Ltd 縦型超接合半導体素子
CN104009072A (zh) * 2013-02-25 2014-08-27 中国科学院微电子研究所 一种绝缘栅双极型晶体管及其制作方法
CN106158626A (zh) * 2015-03-30 2016-11-23 中芯国际集成电路制造(上海)有限公司 功率器件及其形成方法
CN104795317A (zh) * 2015-04-17 2015-07-22 上海华虹宏力半导体制造有限公司 晶圆定位方法
CN104934465A (zh) * 2015-05-12 2015-09-23 电子科技大学 一种超结结构的制备方法
CN208819886U (zh) * 2018-10-25 2019-05-03 上海超致半导体科技有限公司 一种超结igbt器件结构
CN111200008A (zh) * 2018-11-20 2020-05-26 深圳尚阳通科技有限公司 超结器件及其制造方法
CN109888005A (zh) * 2019-01-22 2019-06-14 上海华虹宏力半导体制造有限公司 逆导型超结igbt器件及其制造方法

Also Published As

Publication number Publication date
CN113871455A (zh) 2021-12-31

Similar Documents

Publication Publication Date Title
CN107424928B (zh) 具有充电平衡设计的功率半导体器件
CN109713037B (zh) 一种绝缘栅双极性晶体管器件及其制备方法
US11398472B2 (en) RC IGBT with an IGBT section and a diode section
CN110600537B (zh) 一种具有pmos电流嵌位的分离栅cstbt及其制作方法
CN110504310B (zh) 一种具有自偏置pmos的ret igbt及其制作方法
CN113838921B (zh) 一种三维沟槽电荷存储型igbt及其制作方法
TW201515218A (zh) 雙溝槽閘極絕緣閘雙極電晶體結構
US11114528B2 (en) Power transistor with dV/dt controllability and tapered mesas
CN113838917B (zh) 一种三维分离栅沟槽电荷存储型igbt及其制作方法
CN113838916A (zh) 一种具有pmos电流嵌位的分离栅cstbt及其制作方法
CN113838920B (zh) 一种具有自偏置pmos的分离栅cstbt及其制作方法
US20220352315A1 (en) Semiconductor device and method for producing same
CN110504313B (zh) 一种横向沟槽型绝缘栅双极晶体管及其制备方法
KR20150061201A (ko) 전력 반도체 소자 및 그 제조 방법
CN116387154A (zh) 一种载流子存储沟槽型双极晶体管结构及其制造方法
CN113838913B (zh) 分段式注入的自钳位igbt器件及其制作方法
KR20140118541A (ko) 전력 반도체 소자 및 그 제조 방법
CN107634094B (zh) 一种绝缘栅双极性晶体管结构及其制造方法
CN113871455B (zh) 半导体结构及其形成方法
CN110473905B (zh) 一种具有自偏置pmos的分离栅tigbt及其制作方法
CN110504315B (zh) 一种沟槽型绝缘栅双极晶体管及其制备方法
CN113921595B (zh) 半导体结构及其形成方法
CN113838914A (zh) 具有分离栅结构的ret igbt器件结构及制作方法
KR102042834B1 (ko) 전력 반도체 소자 및 그 제조방법
CN115842049A (zh) 一种绝缘栅双极型晶体管及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant