DE102011085196A1 - Bipolartransistor mit isoliertem Gate und Herstellungsverfahren desselben - Google Patents

Bipolartransistor mit isoliertem Gate und Herstellungsverfahren desselben Download PDF

Info

Publication number
DE102011085196A1
DE102011085196A1 DE102011085196A DE102011085196A DE102011085196A1 DE 102011085196 A1 DE102011085196 A1 DE 102011085196A1 DE 102011085196 A DE102011085196 A DE 102011085196A DE 102011085196 A DE102011085196 A DE 102011085196A DE 102011085196 A1 DE102011085196 A1 DE 102011085196A1
Authority
DE
Germany
Prior art keywords
layer
conductivity type
collector
drift
drift layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102011085196A
Other languages
English (en)
Inventor
Shinji Aono
Tadaharu Minato
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE102011085196A1 publication Critical patent/DE102011085196A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Eine Aufgabe der vorliegenden Erfindung besteht darin, einen Grabengate-IGBT zu schaffen, der die Verringerung der Durchlassspannung erreicht, während er die Stehspannung hält. Ein IGBT der vorliegenden Erfindung umfasst eine Pufferschicht (11) eines ersten Leitfähigkeitstyps, eine erste Driftschicht, die auf einer ersten Hauptoberfläche der Pufferschicht (11) ausgebildet ist, eine zweite Driftschicht (3) des ersten Leitfähigkeitstyps, die auf der ersten Driftschicht ausgebildet ist, eine Basisschicht (4) eines zweiten Leitfähigkeitstyps, die auf der zweiten Driftschicht (3) ausgebildet ist, eine Emitterschicht (5) des ersten Leitfähigkeitstyps, die selektiv in der Oberfläche der Basisschicht (4) ausgebildet ist, eine Gateelektrode (8), die von der Oberfläche der Emitterschicht (5) bis in die zweite Driftschicht (3) mit einem Gateisolationsfilm (7) dazwischen vergraben ist, eine Emitterelektrode (10), die zur Emitterschicht (5) leitet, eine Kollektorschicht (12) des zweiten Leitfähigkeitstyps, die auf einer zweiten Hauptoberfläche der Pufferschicht (11) ausgebildet ist, und eine Kollektorelektrode (13), die auf der Kollektorschicht (12) ausgebildet ist, wobei die erste Driftschicht eine Struktur aufweist, in der eine erste Schicht (1) des ersten Leitfähigkeitstyps und eine zweite Schicht (2) des zweiten Leitfähigkeitstyps in einer horizontalen Richtung wiederholt sind.

Description

  • Die vorliegende Erfindung bezieht sich auf Bipolartransistoren mit isoliertem Gate.
  • In letzter Zeit werden Wechselrichtervorrichtungen auf den Gebieten von elektrischen Haushaltsgeräten und industriellen Leistungsvorrichtungen verwendet. Eine Wechselrichtervorrichtung, die eine kommerzielle Leistungsversorgung (Wechselspannungsversorgung) verwendet, umfasst einen Umsetzerteil zum Umsetzen der Wechselspannungsversorgung in eine Gleichspannung, einen Glättungsschaltungsteil und einen Wechselrichterteil zum Wechselrichten der Gleichspannung in Wechselspannung. Hinsichtlich der Hauptleistungselemente im Wechselrichterteil sind Bipolartransistoren mit isoliertem Gate (nachstehend auch als IGBT (Bipolartransistor mit isoliertem Gate) bezeichnet), die zum Umschalten mit hoher Geschwindigkeit in der Lage sind, populär.
  • In einer Wechselrichtervorrichtung zum Steuern der Leistung liegen der Nennstrom und die Nennspannung pro Transistorchip ungefähr in den Bereichen von mehreren A bis mehreren hundert A bzw. mehreren hundert V bis mehreren tausend V. In einer Schaltung, in der die Gatespannung des IGBT unter Verwendung einer Widerstandslast kontinuierlich verändert wird, wird folglich die Leistung als Produkt von Strom und Spannung als Wärme innerhalb des IGBT erzeugt, so dass ein großer Kühler erforderlich ist, und der Leistungsumsetzungswirkungsgrad ist schlecht. In Abhängigkeit von der Kombination der Betriebsspannung und des Betriebsstroms steigt auch die Temperatur des Transistors selbst an und er wird einem thermischen Bruch ausgesetzt, und somit wird eine Widerstandslastschaltung nicht häufig verwendet.
  • Die Last einer Wechselrichtervorrichtung ist hauptsächlich eine elektrische Induktionsmaschine (ein Motor mit induktiver Last) und IGBTs arbeiten als Schalter und Steuern die Leistungsenergie durch Wiederholen eines Aus-Zustandes und Ein-Zustandes. Wenn eine Wechselrichterschaltung mit einer induktiven Last geschaltet wird, kann an einen Ausschaltprozess vom Ein-Zustand in den Aus-Zustand des Transistors, an einen Einschaltprozess vom Aus-Zustand in den Ein-Zustand und an einen Ein-Zustand des Transistors gedacht werden.
  • Die induktive Last ist mit einem mittleren Potentialpunkt zwischen dem oberen und dem unteren Zweig verbunden und die Richtungen des Stroms, der zur induktiven Last geleitet wird, sind sowohl positive als auch negative Richtungen. Der durch die Last fließende Strom wird vom Lastverbindungsende zur Leistungsversorgungsseite mit hohem Potential zurückgeführt oder zur Masseseite geleitet, so dass Freilaufdioden erforderlich sind, um den großen Strom, der in der induktiven Last fließt, zwischen der Last und der Seite des geschlossenen Stromkreises des Zweigs zu zirkulieren.
  • In Wechselrichtervorrichtungen mit kleiner Kapazität können MOSFETs (Metalloxid-Silizium-Feldeffekttransistoren) anstelle von IGBTs verwendet werden.
  • Als Strukturen, um die Durchlassspannung von IGBTs klein zu machen, werden Grabengabe-IGBTs (siehe JP 2004-158868-A (Patentdokument 1)), Ladungsträgeranreicherungs-Grabengate-IGBTs usw. vorgeschlagen.
  • Der im Patentdokument 1 beschriebene Grabengate-IGBT erfordert eine N–-Basisschicht mit einer bestimmten Dicke, um die Stehspannung zu halten, aber, die N–-Basisschicht dick zu machen, verursacht, dass die Durchlassspannung hoch ist.
  • Eine Aufgabe der vorliegenden Erfindung besteht darin, einen Grabengate-IGBT, der die Durchlassspannung verringern kann, während er die Stehspannung hält, und ein Herstellungsverfahren dafür zu schaffen.
  • Erfindungsgemäß wird diese Aufgabe durch einen Bipolartransistor mit isoliertem Gate nach den Ansprüchen 1, 3, 5 und 7 und ein Verfahren nach den Ansprüchen 14 und 15 gelöst.
  • Ein Bipolartransistor mit isoliertem Gate der vorliegenden Erfindung umfasst eine Pufferschicht eines ersten Leitfähigkeitstyps, eine erste Driftschicht, eine zweite Driftschicht des ersten Leitfähigkeitstyps, eine Basisschicht eines zweiten Leitfähigkeitstyps, eine Emitterschicht eines ersten Leitfähigkeitstyps, eine Gateelektrode, eine Kollektorschicht des zweiten Leitfähigkeitstyps und eine Kollektorelektrode. Die erste Driftschicht ist auf einer ersten Hauptoberfläche der Pufferschicht ausgebildet. Die zweite Driftschicht ist auf der ersten Driftschicht ausgebildet. Die Basisschicht ist auf der zweiten Driftschicht ausgebildet. Die Emitterschicht ist selektiv in der Oberfläche der Basisschicht ausgebildet. Die Gateelektrode ist von der Oberfläche der Emitterschicht bis in die zweite Driftschicht mit einem Gateisolationsfilm dazwischen vergraben. Die Emitterelektrode leitet zur Emitterschicht. Die Kollektorschicht ist auf einer zweiten Hauptoberfläche der Pufferschicht ausgebildet. Die Kollektorelektrode ist auf der Kollektorschicht ausgebildet. Die erste Driftschicht weist eine Struktur auf, in der eine erste Schicht des ersten Leitfähigkeitstyps und eine zweite Schicht des zweiten Leitfähigkeitstyps in einer horizontalen Richtung wiederholt sind.
  • Die erste Driftschicht weist eine Struktur auf, in der eine erste Schicht des ersten Leitfähigkeitstyps und eine zweite Schicht des zweiten Leitfähigkeitstyps in der horizontalen Richtung wiederholt sind, wodurch es möglich ist, die Durchlassspannung zu verringern, während die Stehspannung gehalten wird.
  • Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den abhängigen Ansprüchen.
  • Diese und weitere Aufgaben, Merkmale, Aspekte und Vorteile der vorliegenden Erfindung sind aus der folgenden ausführlichen Beschreibung der vorliegenden Erfindung in Verbindung mit den begleitenden Zeichnungen besser ersichtlich.
  • Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung von Ausführungsformen der Erfindung anhand der Figuren. Von den Figuren zeigen:
  • 1 eine Querschnittsansicht, die die Struktur eines IGBT gemäß einer ersten bevorzugten Ausführungsform darstellt;
  • 2A und 2B Diagramme, die die Verteilung der elektrischen Feldstärke in der Verarmungsschicht des IGBT der ersten bevorzugten Ausführungsform zeigen;
  • 3 ein Diagramm, das die Durchlassspannung des IGBT der ersten bevorzugten Ausführungsform zeigt;
  • 4 eine Querschnittsansicht, die die Struktur eines IGBT gemäß einer zweiten bevorzugten Ausführungsform darstellt;
  • 5A, 5B Diagramme, die die Verteilung der elektrischen Feldstärke in einer Verarmungsschicht des IGBT der zweiten bevorzugten Ausführungsform zeigen;
  • 6 ein Diagramm, das die Durchlassspannung des IGBT der zweiten bevorzugten Ausführungsform zeigt;
  • 7 einen Schaltplan, der eine Wechselrichterschaltung mit IGBTs und Freilaufdioden darstellt;
  • 8 eine Querschnittsansicht, die die Struktur eines Grabengabe-IGBT darstellt;
  • 9A, 9B Diagramme, die die Verteilung der elektrischen Feldstärke in der Verarmungsschicht des Grabengate-IGBT zeigen;
  • 10 ein Diagramm, das eine Eigenschaft zwischen der Durchlassspannung und der Stehspannung darstellt;
  • 11 eine Querschnittsansicht, die die Struktur eines RC-IGBT gemäß einer dritten bevorzugten Ausführungsform darstellt;
  • 12A, 12B Diagramme, die die Verteilung der elektrischen Feldstärke in der Verarmungsschicht des RC-IGBT der dritten bevorzugten Ausführungsform zeigen;
  • 13 ein Diagramm, das die Durchlassspannung des RC-IGBT der dritten bevorzugten Ausführungsform zeigt;
  • 14 ein Diagramm, das eine Beziehung zwischen dem Wiederholungsabstand von Kollektorschichten und der Haltespannung darstellt;
  • 15 eine Querschnittsansicht, die die Struktur eines RC-IGBT gemäß einer vierten bevorzugten Ausführungsform darstellt;
  • 16A, 16B Diagramme, die die Verteilung der elektrischen Feldstärke in der Verarmungsschicht des RC-IGBT der vierten bevorzugten Ausführungsform zeigen;
  • 17 ein Diagramm, das die Durchlassspannung des RC-IGBT der vierten bevorzugten Ausführungsform zeigt;
  • 18 einen Schaltplan, der eine Wechselrichterschaltung mit IGBTs und Freilaufdioden darstellt;
  • 19 eine Querschnittsansicht, die die Struktur eines RC-IGBT gemäß einer vorbereitenden Technik darstellt;
  • 20A, 20B Diagramme, die die Verteilung der elektrischen Feldstärke in der Verarmungsschicht im RC-IGBT der vorbereitenden Technik zeigen; und
  • 21 ein Diagramm, das eine Eigenschaft zwischen der Durchlassspannung und der Stehspannung darstellt.
  • (Vorbereitende Technik)
  • 7 zeigt ein Beispiel einer Wechselrichterschaltung unter Verwendung von IGBTs und Freilaufdioden. Mehrere IGBTs sind in Reihe und parallel geschaltet und eine Freilaufdiode ist zwischen den Emitter und den Kollektor des IGBT geschaltet. Die Last ist eine elektrische Induktionsmaschine.
  • Vorbereitende Techniken, um die Durchlassspannung kleiner zu machen, umfassen den Grabengate-IGBT, dessen Struktur in 8 gezeigt ist.
  • Im Grabengate-IGBT ist eine N–-Driftschicht 1 über einer P-Kollektorschicht 12 mit einer N-Pufferschicht 11 dazwischen ausgebildet und eine P-Basisschicht 4 ist auf der N–-Driftschicht 1 ausgebildet. N-Emitterschichten 5 und eine P+-Kontaktschicht 6 sind in der Oberfläche der P-Basisschicht 4 ausgebildet.
  • Gräben sind auch von der Oberfläche der P-Basisschicht 4 in eine bestimmte Tiefe in der N–-Driftschicht 1 ausgebildet und eine Gateelektrode 8 ist in jedem Graben mit einem Isolationsgatefilm 7 dazwischen ausgebildet. Eine Emitterelektrode 10 ist auf der P+-Kontaktschicht 6 ausgebildet und die Gateelektroden 8 und die Emitterelektrode 10 sind durch Zwischenschicht-Isolationsfilme 9 getrennt.
  • Wenn eine Gatespannung mit der Schwellenspannung Vth oder höher an die Gateelektroden 8 angelegt wird, wird der Bereich der P-Basisschicht 4 zwischen den N-Emitterschichten 5 und der N–-Driftschicht 1 in den N-Typ invertiert und Elektronen werden von den N-Emitterschichten 5 in die N–-Driftschicht 1 injiziert. Wenn die Gatespannung von Vth oder höher angelegt wird und wenn eine Kollektorspannung, die hoch genug ist, um den PN-Übergang der P-Kollektorschicht 12 und der N-Pufferschicht 11 in Durchlassrichtung vorzuspannen, an die Kollektorelektrode 13 angelegt wird, werden Löcher von der Kollektorelektrode 13 in die N–-Driftschicht 1 injiziert und eine Leitfähigkeitsmodulation tritt auf und der Widerstandswert fällt schnell ab und er weist eine ausreichende Stromdurchlassfähigkeit auf.
  • Wenn eine negative Vorspannung an die Gateelektroden 8 angelegt wird und eine bestimmte Spannung zwischen der Emitterelektrode 10 und der Kollektorelektrode 13 angelegt wird (Emitterspannung < Kollektorspannung), erstreckt sich eine Verarmungsschicht von der P-Basisschicht 4 in die N–-Driftschicht 1 und die N–-Driftschicht 1 wird verarmt, um die Stehspannung zu halten.
  • 9A zeigt einen Querschnitt des in 8 gezeigten IGBT. 9B zeigt eine Simulation der Verteilung der elektrischen Feldstärke in der Verarmungsschicht, die auftritt, wenn eine Spannung von 600 V zwischen dem Emitter und dem Kollektor angelegt wird, wenn der IGBT in 9A ausgeschaltet ist, wobei die Simulation entlang des Schnitts A-A in 9A gezeigt ist. Gemäß den Ergebnissen handelt es sich um eine so genannte dreieckige Verteilung der elektrischen Feldstärke, in der sich das elektrische Feld am meisten im PN-Übergangsabschnitt der P-Basisschicht 4 und der N–-Driftschicht 1 konzentriert. Obwohl die elektrische Feldstärke im PN-Übergangsabschnitt etwa 1,9 × 105 (V/cm) ist, übersteigt, wenn die Filmdicke der N–-Driftschicht 1 verdünnt wird, um die Durchlassspannung kleiner zu machen, die elektrische Feldstärke im PN-Übergangsabschnitt die kritische elektrische Feldstärke und ein Durchbruch tritt auf.
  • 10 zeigt eine Eigenschaft zwischen der Durchlassspannung (gestrichelte Linie) und der Stehspannung (durchgezogene Linie) in Bezug auf die Dicke der N–-Driftschicht 1. Wie in 10 gezeigt, verringert das Verdünnen der N–-Driftschicht 1, um die Durchlassspannung zu verringern, auch die Stehspannung und die Verringerung der Durchlassspannung und die Verbesserung der Stehspannung stehen in einer Abwägungsbeziehung in Bezug auf die Dicke der N–-Driftschicht 1.
  • Folglich schlägt diese bevorzugte Ausführungsform einen IGBT vor, der sowohl die Verringerung der Durchlassspannung als auch die Verbesserung der Stehspannung durch Verbessern der Verteilung der elektrischen Feldstärke in der Verarmungsschicht erreicht.
  • (Erste bevorzugte Ausführungsform)
  • <Struktur>
  • 1 ist eine Querschnittsansicht eines Grabengate-IGBT gemäß einer ersten bevorzugten Ausführungsform.
  • Im IGBT dieser bevorzugten Ausführungsform ist eine Driftschicht über einer P-Kollektorschicht 12 mit einer N-Pufferschicht 11 dazwischen ausgebildet. Die Driftschicht weist eine zweilagige Struktur einer ersten Driftschicht und einer N–-Driftschicht 3 als zweite Driftschicht auf. Die erste Driftschicht weist eine Superübergangsstruktur auf, in der eine N–-Driftschicht 1 als erste Schicht und eine P–-Driftschicht 2 als zweite Schicht in der horizontalen Richtung im Diagramm wiederholt sind. Die Dicken der N–-Driftschicht 1 und der P–-Driftschicht 2 sind beide L1. 1 zeigt eine N–-Driftschicht 1 und eine P–-Driftschicht 2.
  • Eine P-Basisschicht 4 ist auf der N–-Driftschicht 3 ausgebildet und N-Emitterschichten 5 und P+-Kontaktschichten 6 sind in der Oberfläche der P-Basisschicht 4 ausgebildet.
  • Gräben sind von der Oberfläche der N-Emitterschichten 5 durch die P-Basisschicht 4 bis zu einem bestimmten Punkt in der N–-Driftschicht 3 ausgebildet und eine Gateelektrode 8 ist in jedem Graben mit einem Isolationsgatefilm 7 dazwischen ausgebildet. Eine Emitterelektrode 10 ist auf den P+-Kontaktschichten 6 ausgebildet und die Gateelektroden 8 und die Emitterelektrode 10 sind durch Zwischenschicht-Isolationsfilme 9 isoliert.
  • <Operation>
  • Wenn eine positive Spannung an die Gateelektroden 8 angelegt wird, wird der Bereich der P-Basisschicht 4 zwischen den N-Emitterschichten 5 und der N–-Driftschicht 3 in den N-Typ invertiert und Elektronen werden von den N-Emitterschichten 5 in die N–-Driftschicht 3 injiziert und dieser IGBT leitet in Durchlassrichtung. Wenn eine Gatespannung mit dem Schwellenwert Vth oder höher an die Gateelektroden 8 angelegt wird und wenn eine Kollektorspannung, die hoch genug ist, um den PN-Übergang zwischen der P-Kollektorschicht 12 und der N-Pufferschicht 11 in Durchlassrichtung vorzuspannen, an die Kollektorelektrode 13 angelegt wird, werden Löcher von der Kollektorelektrode 13 in die N–-Driftschicht 1 injiziert und eine Leitfähigkeitsmodulation tritt auf und der Widerstandswert der ersten und der zweiten Driftschicht fällt schnell ab und er weist eine ausreichende Stromleitungsfähigkeit auf.
  • Wenn eine negative Vorspannung an die Gateelektroden 8 angelegt wird und eine bestimmte Spannung an die Emitterelektrode 10 und die Kollektorelektrode 13 angelegt wird (Emitterspannung < Kollektorspannung), erstreckt sich eine Verarmungsschicht von der P-Basisschicht 4 in Richtung der N–-Driftschicht 3 und der Wiederholungsstruktur der N–-Driftschicht 1 und der P–-Driftschicht 2. Wenn die Mengen an Ladungsträgern, die in der N–-Driftschicht 1 und der P–-Driftschicht 2 enthalten sind, gleich eingestellt werden, werden die N–-Driftschicht 1 und die P–-Driftschicht 2 vollständig verarmt und ein hohes elektrisches Feld kann gehalten werden.
  • 2B zeigt eine Simulation der Verteilung der elektrischen Feldstärke in der Verarmungsschicht, die auftritt, wenn eine Spannung von 600 V zwischen dem Emitter und dem Kollektor angelegt wird, wenn der IGBT dieser bevorzugten Ausführungsform ausgeschaltet ist. Die Filmdicke der N–-Driftschicht 3 wurde auf 4 μm gesetzt und die Filmdicke der N–-Driftschicht 1 und der P–-Driftschicht 2 wurde auf 35 μm gesetzt. 2A zeigt einen Querschnitt desselben IGBT wie jenen von 1. Die durchgezogene Linie von 2B zeigt die Verteilung der elektrischen Feldstärke entlang der Linie A-A', die durch die N–-Driftschicht 1 verläuft, und die gestrichelte Linie von 2B zeigt die Verteilung der elektrischen Feldstärke entlang der Linie B-B', die durch die P–-Driftschicht 2 verläuft. Gemäß den Ergebnissen der Simulation ist die Verteilung der elektrischen Feldstärke in der Verarmungsschicht fast trapezförmig. Obwohl die elektrische Feldstärke den maximalen Wert von 1,9 × 105 V/cm im PN-Übergangsabschnitt der P-Basisschicht 4 und der N–-Driftschicht 3 annimmt, liegt sie innerhalb der kritischen elektrischen Feldstärke. Die erste Driftschicht weist eine Superübergangsstruktur auf und somit kann diese Struktur vollständig verarmt werden. Im Vergleich zu herkömmlichen Strukturen kann folglich die Stehspannung aufrechterhalten werden, selbst wenn die Driftschicht dünner ausgebildet wird.
  • Als nächstes zeigt 3 eine Simulation der Kollektorspannungs-Kollektorstromdichte-Charakteristik, wobei im IGBT dieser bevorzugten Ausführungsform die Dicke L1 der N–-Driftschicht 1 und der P–-Driftschicht 2 als 25 μm und 35 μm verändert ist. Zum Vergleich ist der Wert des IGBT mit der herkömmlichen Struktur von 8 auch gezeigt, wobei die Filmdicke der N–-Driftschicht 1 auf 60 μm gesetzt ist. Wenn L1 = 25 μm und 35 μm, ist die Filmdicke der oberen N–-Driftschicht 3 4 μm. Aus 3 ist, während in der herkömmlichen Struktur die Durchlassspannung, bei der die Kollektorstromdichte etwa 100 A/cm2 wird, etwa 1,8 V ist, die Durchlassspannung der Struktur dieser bevorzugten Ausführungsform auf 1,0 V sowohl, wenn L1 = 25 als auch 35 μm ist, verringert.
  • In dieser Weise ist es gemäß dem IGBT dieser bevorzugten Ausführungsform durch zweckmäßiges Auswählen der Störstellenkonzentrationen und der Filmdicke L1 der N–-Driftschicht 1 und P–-Driftschicht 2 möglich, die Durchlassspannung klein zu machen, während die Stehspannung aufrechterhalten wird.
  • Die obige Beschreibung hat die Leitfähigkeitstypen von individuellen Schichten, die als N-Typ und P-Typ definiert sind, erläutert, aber dieselben Effekte werden erhalten, wenn diese Leitfähigkeitstypen alle invertiert werden.
  • Der IGBT dieser bevorzugten Ausführungsform ist im Allgemeinen aus Silizium (Si) ausgebildet, aber er kann aus einem Halbleiter mit breiter Bandlücke mit einer größeren Bandlücke als Silizium ausgebildet sein. Halbleiter mit breiter Bandlücke umfassen beispielsweise Siliziumcarbid-(SiC), Galliumnitrid-(GaN) Materialien oder Diamant. Siliziumcarbid weist beispielsweise eine kritische elektrische Durchbruchfeldstärke auf, die zehnmal höher ist als jene von Silizium, so dass, wenn Siliziumcarbid verwendet wird, die Stehspannung aufrechterhalten werden kann, selbst wenn die Filmdicke L1 der N–-Driftschicht 1 und der P–-Driftschicht 2 auf ein Zehntel im Vergleich zur Verwendung von Silizium dünner gemacht wird.
  • Es ist auch nicht wesentlich, die Superübergangsstruktur der ersten Driftschicht direkt auf der N-Pufferschicht 11 auszubilden, sondern die Effekte der vorliegenden Erfindung werden auch erhalten, wenn eine N–-Driftschicht als dritte Driftschicht zwischen der Superübergangsstruktur der ersten Driftschicht und der N-Pufferschicht 11 vorgesehen ist.
  • <Effekte>
  • Der IGBT dieser bevorzugten Ausführungsform umfasst: eine Pufferschicht (N-Pufferschicht 11) eines ersten Leitfähigkeitstyps; erste Driftschichten 1, 2, die auf einer ersten Hauptoberfläche der N-Pufferschicht 11 ausgebildet sind; eine zweite Driftschicht (N–-Driftschicht 3) des ersten Leitfähigkeitstyps, die auf den ersten Driftschichten 1 und 2 ausgebildet ist; eine Basisschicht (P-Basisschicht 4) eines zweiten Leitfähigkeitstyps, die auf der N–-Driftschicht 3 ausgebildet ist; Emitterschichten (N-Emitterschichten 5) des ersten Leitfähigkeitstyps, die selektiv in der Oberfläche der P-Basisschicht 4 ausgebildet sind; Gateelektroden 8, die von den Oberflächen der N-Emitterschichten 5 bis in die N–-Driftschicht 3 mit Gateisolationsfilmen 7 dazwischen vergraben sind; eine Emitterelektrode 10, die zu den N-Emitterschichten 5 leitet, eine Kollektorschicht (P-Kollektorschicht 12) des zweiten Leitfähigkeitstyps, die auf einer zweiten Hauptoberfläche der N-Pufferschicht 11 ausgebildet ist; und eine Kollektorelektrode 13, die auf der P-Kollektorschicht 12 ausgebildet ist, wobei die ersten Driftschichten 1 und 2 eine Struktur aufweisen, in der eine erste Schicht (N–-Driftschicht 1) des ersten Leitfähigkeitstyps und eine zweite Schicht (P–-Driftschicht 2) des zweiten Leitfähigkeitstyps in einer horizontalen Richtung wiederholt sind, wodurch die Durchlassspannung verringert werden kann, während die Stehspannung sichergestellt wird.
  • Die N–-Driftschicht 1 und die P–-Driftschicht 2 als erste Driftschicht sind auch aus einem Halbleiter mit breiter Bandlücke ausgebildet, so dass die Durchlassspannung im Vergleich zu einem Halbleiter mit üblicher Bandlücke wie z. B. Si weiter verringert werden kann.
  • Der IGBT dieser bevorzugten Ausführungsform umfasst auch: eine Pufferschicht (N-Pufferschicht 11) eines ersten Leitfähigkeitstyps; eine dritte Driftschicht (N–-Driftschicht) des ersten Leitfähigkeitstyps, die auf einer ersten Hauptoberfläche der N-Pufferschicht 11 ausgebildet ist; erste Driftschichten 1, 2, die auf der N–-Driftschicht ausgebildet sind; eine zweite Driftschicht (N–-Driftschicht 3) des ersten Leitfähigkeitstyps, die auf den ersten Driftschichten 1 und 2 ausgebildet ist; eine Basisschicht (P-Basisschicht 4) eines zweiten Leitfähigkeitstyps, die auf der N–-Driftschicht 3 ausgebildet ist; Emitterschichten (N-Emitterschichten 5) des ersten Leitfähigkeitstyps, die selektiv in der Oberfläche der P-Basisschicht 4 ausgebildet sind; Gateelektroden 8, die von den Oberflächen der N-Emitterschichten 5 bis in die N–-Driftschicht 3 mit Gateisolationsfilmen 7 dazwischen vergraben sind; eine Emitterelektrode 10, die zu den N-Emitterschichten 5 leitet, eine Kollektorschicht (P-Kollektorschicht 12) des zweiten Leitfähigkeitstyps, die auf einer zweiten Hauptoberfläche der N-Pufferschicht 11 ausgebildet ist; und eine Kollektorelektrode 13, die auf der P-Kollektorschicht 12 ausgebildet ist, wobei die ersten Driftschichten 1 und 2 eine Struktur aufweisen, in der eine erste Schicht (N–-Driftschicht 1) des ersten Leitfähigkeitstyps und eine zweite Schicht (P–-Driftschicht 2) des zweiten Leitfähigkeitstyps in einer horizontalen Richtung wiederholt sind, wodurch die Durchlassspannung verringert werden kann, während die Stehspannung sichergestellt wird.
  • (Zweite bevorzugte Ausführungsform)
  • <Struktur>
  • 4 ist eine Querschnittsansicht, die die Struktur eines IGBT gemäß einer zweiten bevorzugten Ausführungsform darstellt. Sie unterscheidet sich von der Struktur der ersten bevorzugten Ausführungsform insofern, als die erste Driftschicht aus einer Superübergangsstruktur ausgebildet ist, in der eine N–-Driftschicht 1, eine Isolationsschicht 14 wie z. B. SiO2 und eine P–-Driftschicht 2 in der horizontalen Richtung in der Zeichnung wiederholt sind. Die Dicken der N–-Driftschichten 1, der Isolationsschichten 14 und der P–-Driftschichten 2 sind alle L2.
  • In der Superübergangsstruktur können die N–-Driftschichten 1, die Isolationsschichten 14 und die P–-Driftschichten regelmäßig in dieser Reihenfolge in der horizontalen Richtung wiederholt sein oder die Isolationsschichten 14 können in beliebigen Positionen zwischen den N–-Driftschichten 1 und P–-Driftschichten 2 eingefügt sein.
  • In jeder anderen Hinsicht ist die Struktur dieselbe wie jene der ersten bevorzugten Ausführungsform und somit wird dieselbe Beschreibung nicht wiederholt.
  • <Operation>
  • Die grundlegende Operation ist dieselbe wie jene der ersten bevorzugten Ausführungsform.
  • Wenn eine positive Spannung an die Gateelektroden 8 angelegt wird, eine negative Spannung an die Emitterelektrode 10 angelegt wird und eine positive Spannung an die Kollektorelektrode 13 angelegt wird, wird der Bereich der P-Basisschicht 4 zwischen den N-Emitterschichten 5 und der N–-Driftschicht 3 in den N-Typ invertiert und Elektronen werden von den N-Emitterschichten 5 in die N–-Driftschicht 3 injiziert und dieser IGBT leitet in Durchlassrichtung. Wenn eine Gatespannung mit dem Schwellenwert Vth oder höher an die Gateelektroden 8 angelegt wird und wenn eine Kollektorspannung, die hoch genug ist, um den PN-Übergang zwischen der P-Kollektorschicht 12 und der N-Pufferschicht 11 in Durchlassrichtung vorzuspannen, an die Kollektorelektrode 13 angelegt wird, werden Löcher von der Kollektorelektrode 13 in die erste Driftschicht injiziert und eine Leitfähigkeitsmodulation tritt auf und der Widerstandswert der ersten und zweiten Driftschichten fällt schnell ab und er weist eine ausreichende Stromleitungsfähigkeit auf.
  • Wenn eine negative Spannung an die Gateelektroden 8 angelegt wird und eine bestimmte Spannung an die Emitterelektrode 10 und die Kollektorelektrode 13 angelegt wird (Emitterspannung < Kollektorspannung), erstreckt sich eine Verarmungsschicht von der P-Basisschicht 4 in Richtung der N–-Driftschicht 3 und der Wiederholungsstruktur der N–-Driftschichten 1 und der P–-Driftschichten 2. Wenn die Mengen an Ladungsträgern, die in den N–-Driftschichten 1 und den P–-Driftschichten 2 enthalten sind, gleich eingestellt werden, werden die N–-Driftschichten 1 und die P–-Driftschichten 2 vollständig verarmt und ein hohes elektrisches Feld kann gehalten werden.
  • 5B zeigt eine Simulation der Verteilung der elektrischen Feldstärke in der Verarmungsschicht, die auftritt, wenn eine Spannung von 600 V zwischen dem Emitter und dem Kollektor angelegt wird, wenn der IGBT der zweiten bevorzugten Ausführungsform ausgeschaltet ist. 5A zeigt einen Querschnitt desselben IGBT wie jenen von 4. Die durchgezogene Linie von 5B zeigt die Verteilung der elektrischen Feldstärke entlang der Linie A-A', die durch die N–-Driftschicht 1 verläuft, und die gestrichelte Linie von 5B zeigt die Verteilung der elektrischen Feldstärke entlang der Linie B-B', die durch die P–-Driftschicht 2 verläuft. Gemäß den Ergebnissen der Simulation ist die Verteilung der elektrischen Feldstärke in der Verarmungsschicht fast trapezförmig. Obwohl die elektrische Feldstärke den maximalen Wert von etwa 1,9 × 105 V/cm im PN-Übergangsabschnitt der P-Basisschicht 4 und der N–-Driftschicht 3 annimmt, liegt sie innerhalb der kritischen elektrischen Feldstärke. Die erste Driftschicht weist eine Superübergangsstruktur auf und somit kann diese Struktur vollständig verarmt werden. Im Vergleich zu herkömmlichen Strukturen kann folglich die Stehspannung aufrechterhalten werden, selbst wenn die Driftschicht dünner ausgebildet wird.
  • Als nächstes zeigt 6 eine Simulation der Kollektorspannungs-Kollektorstromdichte-Charakteristik, wobei im IGBT dieser bevorzugten Ausführungsform die Dicke L2 der N–-Driftschichten 1 und P–-Driftschichten 2 auf 35 μm gesetzt ist. Zum Vergleich ist der Wert des IGBT mit der herkömmlichen Struktur von 8 auch gezeigt, wobei die Dicke der N–-Driftschicht 1 auf 60 μm gesetzt ist. Die Filmdicke der oberen N–-Driftschicht 3 ist 4 μm und der Gesamtwert der oberen N–-Driftschicht 3 und der ersten Driftschichten ist 39 μm. Aus 6 ist, während in der herkömmlichen Struktur die Durchlassspannung, bei der die Kollektorstromdichte etwa 100 A/cm2 wird, etwa 1,8 V ist, die Durchlassspannung der Struktur dieser bevorzugten Ausführungsform auf etwa 1,0 V verringert.
  • In dieser Weise ist es gemäß dem IGBT dieser bevorzugten Ausführungsform durch zweckmäßiges Auswählen der Störstellenkonzentrationen und der Filmdicke L2 der N–-Driftschicht 1 und der P–-Driftschicht 2 möglich, die Durchlassspannung klein zu machen, während die Stehspannung aufrechterhalten wird.
  • Die obige Beschreibung hat die Leitfähigkeitstypen von individuellen Schichten erläutert, die als N-Typ und P-Typ definiert sind, aber dieselben Effekte werden erhalten, wenn diese Leitfähigkeitstypen alle invertiert werden.
  • Es ist auch nicht wesentlich, die Superübergangsstruktur der ersten Driftschicht direkt auf der N-Pufferschicht 11 auszubilden, sondern die Effekte der vorliegenden Erfindung werden auch erhalten, wenn eine N–-Driftschicht als dritte Driftschicht zwischen der Superübergangsstruktur der ersten Driftschicht und der N-Pufferschicht 11 vorgesehen ist.
  • <Effekte>
  • Im IGBT dieser bevorzugten Ausführungsform ist es wie in der ersten bevorzugten Ausführungsform möglich, die Durchlassspannung zu verringern, während die Stehspannung sichergestellt wird, und zwar auch mit einer Struktur, in der Isolationsschichten 14 beliebig zwischen den ersten Schichten (N–-Driftschichten 1) und den zweiten Schichten (P–-Driftschichten 2) ausgebildet sind.
  • Oder der IGBT dieser bevorzugten Ausführungsform umfasst: eine Pufferschicht (N-Pufferschicht 11) eines ersten Leitfähigkeitstyps; erste Driftschichten 1, 2, die auf einer ersten Hauptoberfläche der N-Pufferschicht 11 ausgebildet sind; eine zweite Driftschicht (N–-Driftschicht 3) des ersten Leitfähigkeitstyps, die auf den ersten Driftschichten 1 und 2 ausgebildet ist; eine Basisschicht (P-Basisschicht 4) eines zweiten Leitfähigkeitstyps, die auf der N–-Driftschicht 3 ausgebildet ist; Emitterschichten (N-Emitterschichten 5) des ersten Leitfähigkeitstyps, die selektiv in der Oberfläche der P-Basisschicht 4 ausgebildet sind; Gateelektroden 8, die von den Oberflächen der N-Emitterschichten 5 bis in die N–-Driftschicht 3 mit Gateisolationsfilmen 7 dazwischen vergraben sind; eine Emitterelektrode 10, die zu den N-Emitterschichten 5 leitet, eine Kollektorschicht (P-Kollektorschicht 12) des zweiten Leitfähigkeitstyps, die auf einer zweiten Hauptoberfläche der N-Pufferschicht 11 ausgebildet ist; und eine Kollektorelektrode 13, die auf der P-Kollektorschicht 12 ausgebildet ist, wobei die ersten Driftschichten 1 und 2 eine Struktur aufweisen, in der eine erste Schicht (N–-Driftschicht 1) des ersten Leitfähigkeitstyps, eine Isolationsschicht 14 und eine zweite Schicht (P–-Driftschicht 2) des zweiten Leitfähigkeitstyps in dieser Reihenfolge in einer horizontalen Richtung wiederholt sind, wodurch die Durchlassspannung verringert werden kann, während die Stehspannung sichergestellt wird.
  • Oder der IGBT dieser bevorzugten Ausführungsform umfasst: eine Pufferschicht (N-Pufferschicht 11) eines ersten Leitfähigkeitstyps; eine dritte Driftschicht des ersten Leitfähigkeitstyps, die auf einer ersten Hauptoberfläche der N-Pufferschicht 11 ausgebildet ist, erste Driftschichten 1, 2, die auf der dritten Driftschicht ausgebildet sind; eine zweite Driftschicht (N–-Driftschicht 3) des ersten Leitfähigkeitstyps, die auf den ersten Driftschichten 1 und 2 ausgebildet ist; eine Basisschicht (P-Basisschicht 4) eines zweiten Leitfähigkeitstyps, die auf der N–-Driftschicht 3 ausgebildet ist; Emitterschichten (N-Emitterschichten 5) des ersten Leitfähigkeitstyps, die selektiv in der Oberfläche der P-Basisschicht 4 ausgebildet sind; Gateelektroden 8, die von den Oberflächen der N-Emitterschichten 5 bis in die N–-Driftschicht 3 mit Gateisolationsfilmen 7 dazwischen vergraben sind; eine Emitterelektrode 10, die zu den N-Emitterschichten 5 leitet, eine Kollektorschicht (P-Kollektorschicht 12) des zweiten Leitfähigkeitstyps, die auf einer zweiten Hauptoberfläche der N-Pufferschicht 11 ausgebildet ist; und eine Kollektorelektrode 13, die auf der P-Kollektorschicht 12 ausgebildet ist, wobei die ersten Driftschichten 1 und 2 eine Struktur aufweisen, in der eine erste Schicht (N–-Driftschicht 1) des ersten Leitfähigkeitstyps, eine Isolationsschicht 14 und eine zweite Schicht (P–-Driftschicht 2) des zweiten Leitfähigkeitstyps in dieser Reihenfolge in einer horizontalen Richtung wiederholt sind, wodurch die Durchlassspannung verringert werden kann, während die Stehspannung sichergestellt wird.
  • (Dritte bevorzugte Ausführungsform)
  • <Vorerläuterung>
  • Wenn eine Wechselrichterschaltung mit einer induktiven Last wie z. B. einer Induktionsmaschine geschaltet wird, wie in 18 gezeigt, muss eine Freilaufdiode zwischen dem Kollektor und dem Emitter des IGBT vorgesehen sein, um den großen Strom, der in der induktiven Last fließt, zwischen der Last und dem geschlossenen Stromkreis des Zweigs zu zirkulieren. Folglich wird ein RC-IGBT, in dem IGBTs und Freilaufdioden in einem Chip vorgesehen sind, vorgeschlagen.
  • 19 zeigt eine Querschnittsansicht eines RC-IGBT gemäß einer Vorbedingung dieser bevorzugten Ausführungsform. Im Grabengate-RC-IGBT, der in 19 gezeigt ist, ist eine N–-Driftschicht 1 auf einer P-Kollektorschicht 12 ausgebildet und eine P-Basisschicht 4 ist auf der N–-Driftschicht 1 ausgebildet. N-Emitterschichten 5 und P+-Kontaktschichten 6 sind in der Oberfläche der P-Basisschicht 4 ausgebildet.
  • Gräben sind auch von der Oberfläche der P-Basisschicht 4 in eine bestimmte Tiefe in der N–-Driftschicht 1 ausgebildet und eine Gateelektrode 8 ist in jedem Graben mit einem Isolationsgatefilm 7 dazwischen ausgebildet. Eine Emitterelektrode 10 ist auf den P+-Kontaktschichten 6 ausgebildet und die Gateelektroden 8 und die Emitterelektrode 10 sind durch Zwischenschicht-Isolationsfilme 9 isoliert.
  • Die P-Kollektorschicht 12 ist nicht im ganzen Bereich unter der N–-Driftschicht 1 ausgebildet, sondern eine P-Kollektorschicht 12 und eine N-Kollektorschicht 15 sind in der horizontalen Richtung unter der N–-Driftschicht 1 wiederholt. Die N-Kollektorschicht 15, die N–-Driftschicht 1 und die P-Basisschicht 4 bilden den PN-Übergang einer Freilaufdiode.
  • Wenn eine Gatespannung der Schwellenspannung Vth oder höher an die Gateelektroden 8 angelegt wird, wird der Bereich der P-Basisschicht 4 zwischen den N-Emitterschichten 5 und der N–-Driftschicht 1 in den N-Typ invertiert und Elektronen werden von den N-Emitterschichten 5 in die N–-Driftschicht 1 injiziert. Wenn die Gatespannung von Vth oder höher angelegt wird und wenn eine Kollektorspannung, die hoch genug ist, um den PN-Übergang der P-Kollektorschicht 12 und der N–-Driftschicht 1 in Durchlassrichtung vorzuspannen, an die Kollektorelektrode 13 angelegt wird, werden Löcher von der Kollektorelektrode 13 in die N–-Driftschicht 1 durch die P-Kollektorschicht 12 injiziert und eine Leitfähigkeitsmodulation tritt auf und der Widerstandswert fällt schnell ab und er weist eine ausreichende Stromdurchlassfähigkeit auf.
  • Obwohl in einem Operationsbereich mit niedrigerer Stromdichte die Operation eine MOSFET-Operation (unipolarer Modus) ist, ist es erforderlich, den spezifischen Widerstand der N–-Driftschicht 1 groß zu machen, um eine bestimmte Stehspannung sicherzustellen. Folglich kann der Stromdichtebereich für die MOSFET-Operation nicht groß gemacht werden.
  • Wenn eine negative Vorspannung an die Gateelektroden 8 angelegt wird und eine bestimmte Spannung zwischen der Emitterelektrode 10 und der Kollektorelektrode 13 angelegt wird (Emitterspannung < Kollektorspannung), erstreckt sich eine Verarmungsschicht von der P-Basisschicht 4 in die N–-Driftschicht 1 und die N–-Driftschicht 1 wird verarmt und die Stehspannung wird gehalten.
  • 20A zeigt einen Querschnitt des in 19 gezeigten RC-IGBT. 20B zeigt eine Simulation der Verteilung der elektrischen Feldstärke in der Verarmungsschicht, die auftritt, wenn eine Spannung von 600 V zwischen dem Emitter und dem Kollektor angelegt wird, wenn der in 20A gezeigte RC-IGBT ausgeschaltet ist, wobei die Simulation entlang des Schnitts A-A' von 20A gezeigt ist. Gemäß den Ergebnissen handelt es sich um eine so genannte dreieckige Verteilung der elektrischen Feldstärke, in der sich das elektrische Feld am meisten im PN-Übergangsabschnitt der P-Basisschicht 4 und der N–-Driftschicht 1 konzentriert. Obwohl die elektrische Feldstärke im PN-Übergangsabschnitt etwa 1,9 × 105 (V/cm) ist, übersteigt wenn die Filmdicke der N–-Driftschicht 1 verdünnt wird, um die Durchlassspannung kleiner zu machen, die elektrische Feldstärke im PN-Übergangsabschnitt die kritische elektrische Feldstärke und ein Durchbruch tritt auf.
  • 21 ist dieselbe wie 10, die eine Eigenschaft zwischen der Durchlassspannung (gestrichelte Linie) und der Stehspannung (durchgezogene Linie) in Bezug auf die Dicke der N–-Driftschicht 1 zeigt. Wie in 21 gezeigt, verringert das Verdünnen der N–-Driftschicht 1, um die Durchlassspannung zu verringern, auch die Stehspannung und die Verringerung der Durchlassspannung und die Verbesserung der Stehspannung stehen in einer Abwägungsbeziehung in Bezug auf die Dicke der N–-Driftschicht 1.
  • Folglich verbessert eine dritte bevorzugte Ausführungsform der vorliegenden Erfindung die Verteilung der elektrischen Feldstärke in der Verarmungsschicht durch Anwenden der Superübergangsstruktur auf den RC-IGBT, um sowohl die Verringerung der Durchlassspannung als auch die Verbesserung der Stehspannung zu erreichen.
  • <Struktur>
  • 11 ist eine Querschnittsansicht, die die Struktur eines RC-IGBT als Bipolartransistor mit isoliertem Gate gemäß einer dritten bevorzugten Ausführungsform darstellt.
  • Im RC-IGBT dieser bevorzugten Ausführungsform ist eine Driftschicht auf einer ersten Hauptoberfläche einer N-Pufferschicht 11 ausgebildet. Die Driftschicht weist eine zweilagige Struktur einer ersten Driftschicht und einer N–-Driftschicht 3 als zweite Driftschicht auf. Die erste Driftschicht weist eine Superübergangsstruktur auf, in der eine N–-Driftschicht 1 als erste Schicht und eine P–-Driftschicht 2 als zweite Schicht in der horizontalen Richtung im Diagramm wiederholt sind, die durch Implantation, Diffusion und Epitaxiewachstumsprozesse ausgebildet wird. Die Dicken der N–-Driftschicht 1 und der P–-Driftschicht 2 sind beide L3.
  • Eine P-Basisschicht 4 ist auf der N–-Driftschicht 3 ausgebildet und N-Emitterschichten 5 und P+-Kontaktschichten 6 sind in der Oberfläche der P-Basisschicht 4 ausgebildet.
  • Gräben sind von der Oberfläche der N-Emitterschicht 5 durch die P-Basisschicht 4 bis zu einem bestimmten Punkt in der N–-Driftschicht 3 ausgebildet und eine Gateelektrode 8 ist in jedem Graben mit einem Isolationsgatefilm 7 dazwischen ausgebildet. Eine Emitterelektrode 10 ist auf den P+-Kontaktschichten 6 ausgebildet und die Gateelektroden 8 und die Emitterelektrode 10 sind durch Zwischenschicht-Isolationsfilme 9 isoliert.
  • Auf der zweiten Hauptoberfläche der N-Pufferschicht 11 sind eine P-Kollektorschicht 12 und eine N-Kollektorschicht 15 wiederholt in der horizontalen Richtung im Diagramm ausgebildet und ihr Wiederholungsabstand ist L4. Eine Kollektorelektrode 13 ist auf der Rückseite der P-Kollektorschicht 12 und der N-Kollektorschicht 15 ausgebildet.
  • Die vorstehend beschriebene Struktur des RC-IGBT ist dieselbe wie jene des in der ersten bevorzugten Ausführungsform gezeigten IGBT abgesehen von der sich wiederholenden Struktur der P-Kollektorschicht 12 und der N-Kollektorschicht 15.
  • <Operation>
  • Als nächstes wird die Operation des RC-IGBT dieser bevorzugten Ausführungsform beschrieben.
  • Wenn eine positive Spannung an die Gateelektroden 8 angelegt wird, wird der Bereich der P-Basisschicht 4 zwischen den N-Emitterschichten 5 und der N–-Driftschicht 3 in den N-Typ invertiert und Elektronen werden von den N-Emitterschichten 5 in die N–-Driftschicht 3 injiziert und dieser RC-IGBT leitet in Durchlassrichtung. Wenn eine Gatespannung mit dem Schwellenwert Vth oder höher an die Gateelektroden 8 angelegt wird und wenn eine Kollektorspannung, die hoch genug ist, um den PN-Übergang zwischen der P-Kollektorschicht 12 und der N-Pufferschicht 11 in Durchlassrichtung vorzuspannen, an die Kollektorelektrode 13 angelegt wird, werden Löcher von der Kollektorelektrode 13 durch die P-Kollektorschicht 12 in die N–-Driftschicht 1 injiziert und eine Leitfähigkeitsmodulation tritt auf und der Widerstandswert der ersten und zweiten Driftschichten fällt schnell ab und er weist eine ausreichende Stromleitungsfähigkeit auf.
  • Wenn eine negative Vorspannung an die Gateelektroden 8 angelegt wird und eine bestimmte Spannung an die Emitterelektrode 10 und die Kollektorelektrode 13 angelegt wird (Emitterspannung < Kollektorspannung), erstreckt sich eine Verarmungsschicht von der P-Basisschicht 4 in Richtung der N–-Driftschicht 3 und der Wiederholungsstruktur der N–-Driftschichten 1 und der P–-Driftschichten 2. Wenn die Mengen der Ladungsträger, die in der N–-Driftschicht 1 und der P–-Driftschicht 2 enthalten sind, gleich eingestellt werden, werden die N–-Driftschichten 1 und die P–-Driftschichten 2 vollständig verarmt und ein hohes elektrisches Feld kann gehalten werden.
  • 12B zeigt eine Simulation der Verteilung der elektrischen Feldstärke in der Verarmungsschicht, die auftritt, wenn eine Spannung von 600 V zwischen dem Emitter und dem Kollektor angelegt wird, wenn der RC-IGBT dieser bevorzugten Ausführungsform ausgeschaltet ist. 12A zeigt einen Querschnitt desselben IGBT wie jenen von 11. Die durchgezogene Linie von 12B zeigt die Verteilung der elektrischen Feldstärke entlang der Linie A-A', die durch die N–-Driftschicht 1 verläuft, und die gestrichelte Linie von 12B zeigt die Verteilung der elektrischen Feldstärke entlang der Linie B-B', die durch die P–-Driftschicht 2 verläuft.
  • Gemäß den Ergebnissen der Simulation ist die Verteilung der elektrischen Feldstärke in der Verarmungsschicht fast trapezförmig.
  • Als nächstes zeigt 13 eine Simulation der Kollektorspannungs-Kollektorstromdichte-Charakteristik, wobei im RC-IGBT dieser bevorzugten Ausführungsform die Dicke L3 der N–-Driftschichten 1 und P–-Driftschichten 2 auf 40 μm gesetzt ist. Zum Vergleich ist der Wert des RC-IGBT mit der herkömmlichen Struktur von 19 auch gezeigt, wobei die Dicke der N–-Driftschicht 1 auf 90 μm gesetzt ist.
  • Während die Durchlassspannung, bei der die Kollektorstromdichte der herkömmlichen Struktur etwa 100 A/cm2 wird, etwa 1,4 V ist, ist aus 13 die Durchlassspannung der Superübergangsstruktur dieser bevorzugten Ausführungsform auf etwa 1,1 V oder niedriger verringert. In der Superübergangsstruktur dieser bevorzugten Ausführungsform ist auch die Haltespannung klein und die Stromdichte in der MOSFET-Operation ist 20 A/cm2 oder niedriger, was etwa 1/10 bis 1/5 der Nennstromdichte ist. Und somit kann der MOSFET-Operationsbereich größer sein. Ferner wird im MOSFET-Operationsbereich eine MOSFET-Charakteristik mit kleinem Durchlasswiderstand erhalten.
  • Die Konzentration von Störstellen vom N-Typ kann durch Einstellen der Konzentrationen von Störstellen vom N-Typ in den N–-Driftschichten 1, 3 und der N-Pufferschicht 11 groß sein.
  • Das Ausbilden der Breite der P-Kollektorschicht 12 größer als jene der N-Kollektorschicht 15 erleichtert auch die Injektion von Löchern von der P-Kollektorschicht 12. Somit werden eine kleine Haltespannung und ein kleiner Durchlasswiderstand verwirklicht. Als Bedingung, um die Haltespannung klein zu machen, ist es bei der Stromdichte bei der Haltespitzenspannung erforderlich, dass ein Spannungsabfall in der N-Pufferschicht 11 in der horizontalen Richtung in 11 auftritt, so dass die Potentialdifferenz zwischen einem Mittelpunkt der P-Kollektorschicht 12 und der N-Kollektorschicht 15 nicht geringer als 0,5 V, vorzugsweise nicht geringer als 0,7 V ist. Indem die Breite (horizontale Richtung in 11) der P-Kollektorschicht 12 groß eingestellt wird, um die obige Bedingung zu erfüllen, wird die Injektion von Löchern von der Kollektorelektrode 13 erleichtert. Folglich werden MOSFET-Charakteristiken mit kleiner Haltespannung und einem kleinen Durchlasswiderstand erhalten. Der MOSFET-Operationsbereich kann auch groß eingestellt werden.
  • 14 zeigt die Kollektorspannungs-Kollektorstromdichte-Charakteristik, in der der Wiederholungsabstand der P-Kollektorschicht 12 und der N-Kollektorschicht 15 (als L4 in 11 gezeigt) auf viermal, sechsmal, siebenmal, achtmal, neunmal und zehnmal den Zellenabstand (den Wiederholungsabstand der N–-Driftschicht 1 und der P–-Driftschicht 2) verändert ist. Aus der Zeichnung ist zu sehen, dass die Haltespannung kleiner wird, wenn der Wiederholungsabstand der P-Kollektorschicht 12 und der N-Kollektorschicht 15 größer wird. Es ist bevorzugt, dass der Wiederholungsabstand der P-Kollektorschicht 12 und der N-Kollektorschicht 15 5- bis 15000-mal der Zellenabstand ist.
  • In dieser Weise werden im RC-IGBT dieser bevorzugten Ausführungsform die Störstellenkonzentrationen und die Filmdicke L3 der N–-Driftschicht 1 und der P–-Driftschicht 2 zweckmäßig ausgewählt und der Wiederholungsabstand der P-Kollektorschicht 12 und der N-Kollektorschicht 15 wird groß festgelegt (dadurch kann die Breite der P-Kollektorschicht 12 groß festgelegt werden). Dies macht es möglich, die Durchlassspannung klein zu machen, während die Stehspannung aufrechterhalten wird, und die MOSFET-Charakteristiken mit kleinem Durchlasswiderstand können mit einer Stromdichte von etwa 1/10 bis 1/5 der Nennstromdichte erhalten werden.
  • Die obige Beschreibung hat die Leitfähigkeitstypen von individuellen Schichten, die als N-Typ und P-Typ definiert sind, erläutert, aber dieselben Effekte werden erhalten, wenn diese Leitfähigkeitstypen alle invertiert werden.
  • <Effekte>
  • Der Bipolartransistor mit isoliertem Gate dieser bevorzugten Ausführungsform umfasst ferner eine Kollektorschicht (N-Kollektorschicht 15) eines ersten Leitfähigkeitstyps, die auf einer zweiten Hauptoberfläche der N-Pufferschicht 11 ausgebildet ist, und diese Kollektorschicht bildet eine Wiederholungsstruktur mit der Kollektorschicht (P-Kollektorschicht 12) eines zweiten Leitfähigkeitstyps in der horizontalen Richtung und die Kollektorelektrode 13 ist auf der P-Kollektorschicht 12 und der N-Kollektorschicht 15 ausgebildet. Auch in einem solchen RC-IGBT ist es folglich unter Verwendung der Superübergangsstruktur möglich, die Durchlassspannung klein zu machen, während die Stehspannung aufrechterhalten wird.
  • Im Bipolartransistor mit isoliertem Gate dieser bevorzugten Ausführungsform wird auch die Injektion von Löchern von der Kollektorelektrode 13 erleichtert und die Haltespannung kann durch Bestimmen der Breite der P-Kollektorschicht 12 derart, dass ein Spannungsabfall von 0,5 V oder mehr in der N-Pufferschicht 11 zwischen einem Mittelpunkt der P-Kollektorschicht 12 und der N-Kollektorschicht 15 auftritt, klein gemacht werden.
  • Im Bipolartransistor mit isoliertem Gate dieser bevorzugten Ausführungsform wird auch die Injektion von Löchern von der Kollektorelektrode 13 erleichtert und die Haltespannung kann klein gemacht werden, indem der Wiederholungsabstand der N-Kollektorschicht 15 und der P-Kollektorschicht 12 auf 5- bis 15000-mal den Wiederholungsabstand der ersten Driftschichten 1 und 2 gesetzt wird.
  • In einem Verfahren zur Herstellung des Bipolartransistors mit isoliertem Gate dieser bevorzugten Ausführungsform umfasst der Prozess zum Ausbilden der ersten Driftschichten 1 und 2 (a) einen Implantationsschritt, (b) einen Diffusionsschritt und (c) einen Epitaxiewachstumsschritt und ein Bipolartransistor mit isoliertem Gate mit kleiner Durchlassspannung kann hergestellt werden, während die Stehspannung aufrechterhalten wird.
  • Es ist nicht wesentlich, die Superübergangsstruktur der ersten Driftschicht direkt auf der N-Pufferschicht 11 auszubilden, und die Effekte der vorliegenden Erfindung werden auch erhalten, wenn eine N–-Driftschicht als dritte Driftschicht zwischen der Superübergangsstruktur der ersten Driftschicht und der N-Pufferschicht 11 vorgesehen ist.
  • (Vierte bevorzugte Ausführungsform)
  • 15 ist eine Querschnittsansicht, die die Struktur eines RC-IGBT als Bipolartransistor mit isoliertem Gate gemäß einer vierten bevorzugten Ausführungsform der vorliegenden Erfindung darstellt. Dieser unterscheidet sich vom RC-IGBT der dritten bevorzugten Ausführungsform insofern, als die erste Driftschicht eine Superübergangsstruktur aufweist, in der N–-Driftschichten 1, Isolationsschichten 14 wie z. B. SiO2 und P–-Driftschichten 2 in der horizontalen Richtung im Diagramm wiederholt sind, die durch einen Grabenschritt, einen Implantationsschritt und einen Diffusionsschritt ausgebildet wird. Die Dicken der N–-Driftschichten 1, der Isolationsschichten 14 und der P–-Driftschichten 2 sind alle L5.
  • In der Superübergangsstruktur können die N–-Driftschichten 1, die P–-Driftschichten 2 und die Isolationsschichten 14 in dieser Reihenfolge in der horizontalen Richtung regelmäßig wiederholt sein oder Isolationsschichten 14 können in beliebigen Positionen zwischen die N–-Driftschichten 1 und den P–-Driftschichten 2 eingefügt sein.
  • In jeder anderen Hinsicht ist die Struktur dieselbe wie jene der dritten bevorzugten Ausführungsform und dieselbe Beschreibung davon wird hier nicht wiederholt.
  • <Operation>
  • Die grundlegende Operation ist dieselbe wie jene der dritten bevorzugten Ausführungsform.
  • Wenn eine positive Spannung an die Gateelektroden 8 angelegt wird, wird der Bereich der P-Basisschicht 4 zwischen den N-Emitterschichten 5 und der N–-Driftschicht 3 in den N-Typ invertiert und Elektronen werden von den N-Emitterschichten 5 in die N–-Driftschicht 3 injiziert und dieser RC-IGBT leitet in Durchlassrichtung. Wenn eine Gatespannung mit dem Schwellenwert Vth oder höher an die Gateelektroden 8 angelegt wird und wenn eine Kollektorspannung, die hoch genug ist, um den PN-Übergang zwischen der P-Kollektorschicht 12 und der N-Pufferschicht 11 in Durchlassrichtung vorzuspannen, an die Kollektorelektrode 13 angelegt wird, werden Löcher von der Kollektorelektrode 13 durch die P-Kollektorschicht 12 in die N–-Driftschicht 1 injiziert und eine Leitfähigkeitsmodulation tritt auf und der Widerstandswert der ersten und zweiten Driftschichten fällt schnell ab und er weist eine ausreichende Stromleitungsfähigkeit auf.
  • Wenn eine negative Vorspannung an die Gateelektroden 8 angelegt wird und eine bestimmte Spannung an die Emitterelektrode 10 und die Kollektorelektrode 13 angelegt wird (Emitterspannung < Kollektorspannung), erstreckt sich eine Verarmungsschicht von der P-Basisschicht 4 in Richtung der N–-Driftschicht 3 und der Wiederholungsstruktur der N–-Driftschichten 1, der Isolationsschichten 14 und der P–-Driftschichten 2. Wenn die Mengen an Ladungsträgern, die in der N–-Driftschicht 1 und der P–-Driftschicht 2 enthalten sind, gleich eingestellt werden, werden die N–-Driftschichten 1 vollständig verarmt und ein hohes elektrisches Feld kann gehalten werden.
  • 16B zeigt eine Simulation der Verteilung der elektrischen Feldstärke in der Verarmungsschicht, die auftritt, wenn eine Spannung von 600 V zwischen dem Emitter und dem Kollektor angelegt wird, wenn der RC-IGBT dieser bevorzugten Ausführungsform ausgeschaltet ist. 16A zeigt einen Querschnitt desselben IGBT wie jenen von 15. Die durchgezogene Linie von 16B zeigt die Verteilung der elektrischen Feldstärke entlang der Linie A-A', die durch die N–-Driftschicht 1 verläuft, und die gestrichelte Linie von 16B zeigt die Verteilung der elektrischen Feldstärke entlang der Linie B-B', die durch die P–-Driftschicht 2 verläuft. Gemäß den Ergebnissen der Simulation sind die Verteilungen der elektrischen Feldstärke in der Verarmungsschicht fast trapezförmig.
  • Als nächstes zeigt 17 eine Simulation der Kollektorspannungs-Kollektorstromdichte-Charakteristik, wobei im RC-IGBT dieser bevorzugten Ausführungsform die Dicken L5 der N–-Driftschichten 1, der P–-Driftschichten 2 und der Isolationsschichten 14 auf 40 μm gesetzt sind. Zum Vergleich ist der Wert des RC-IGBT mit der herkömmlichen Struktur von 19 auch gezeigt, wobei die Dicke der N–-Driftschicht 1 auf 90 μm gesetzt ist.
  • Während bei der herkömmlichen Struktur die Durchlassspannung, bei der die Kollektorstromdichte etwa 100 A/cm2 ist, etwa 1,4 V ist, ist aus 17 die Durchlassspannung der Superübergangsstruktur dieser bevorzugten Ausführungsform mit etwa 1,5 V etwas größer. Im Bereich mit niedrigerer Stromdichte, in dem die Stromdichte 20 A/cm2 oder niedriger ist, wird jedoch eine MOSFET-Charakteristik (unipolare Charakteristik) mit kleinerem Durchlasswiderstand erhalten und es ist zu sehen, dass die Durchlassspannung bei niedrigen Stromdichten klein ist.
  • Die Konzentration der Störstellen vom N-Typ kann auf einen großen Wert gesetzt werden, indem die Konzentration der Störstellen vom N-Typ der N–-Driftschichten 1, 3 und der N-Pufferschicht 11 gleich eingestellt wird. Der Wiederholungsabstand der P-Kollektorschicht 12 und der N-Kollektorschicht 15 ist auch auf 5- bis 15000-mal den Zellenabstand gesetzt und die Breite der P-Kollektorschicht 12 (in der horizontalen Richtung in 15) ist groß eingestellt, wodurch die Injektion von Löchern von der Kollektorelektrode 13 erleichtert wird. Folglich bietet die MOSFET-Charakteristik eine kleine Haltespannung und einen kleinen Durchlasswiderstand, die MOSFET-Operationsstromdichte kann etwa 1/10 bis 1/5 der Nennstromdichte sein und der MOSFET-Operationsbereich kann groß eingestellt werden.
  • Gemäß dem RC-IGBT dieser bevorzugten Ausführungsform ist es in dieser Weise durch zweckmäßiges Auswählen der Störstellenkonzentrationen der N–-Driftschichten 1 und der P–-Driftschichten 2 und der Filmdicke L5 der Superübergangsschicht möglich, die Durchlassspannung klein zu machen, während die Stehspannung aufrechterhalten wird, und eine MOSFET-Charakteristik mit einem kleinen Durchlasswiderstand bei einer Stromdichte, die nicht mehr als etwa 1/10 bis 1/5 der Nennstromdichte ist, zu erhalten.
  • Die obige Beschreibung hat die Leitfähigkeitstypen von individuellen Schichten, die als N-Typ und P-Typ definiert sind, erläutert, aber dieselben Effekte werden erhalten, wenn diese Leitfähigkeitstypen alle invertiert werden.
  • <Effekte>
  • Der Bipolartransistor mit isoliertem Gate dieser bevorzugten Ausführungsform umfasst ferner eine Kollektorschicht (N-Kollektorschicht 15) eines ersten Leitfähigkeitstyps, die auf einer zweiten Hauptoberfläche der N-Pufferschicht 11 ausgebildet ist, und diese Kollektorschicht bildet eine Wiederholungsstruktur mit der Kollektorschicht (P-Kollektorschicht 12) eines zweiten Leitfähigkeitstyps in der horizontalen Richtung und die Kollektorelektrode 13 ist auf der P-Kollektorschicht 12 und der N-Kollektorschicht 15 ausgebildet. Auch in einem solchen RC-IGBT ist es folglich unter Verwendung der Superübergangsstruktur möglich, die Durchlassspannung klein zu machen, während die Stehspannung aufrechterhalten wird.
  • Im Bipolartransistor mit isoliertem Gate dieser bevorzugten Ausführungsform wird auch die Injektion von Löchern von der Kollektorelektrode 13 erleichtert und die Haltespannung kann klein gemacht werden, indem der Wiederholungsabstand der N-Kollektorschicht 15 und der P-Kollektorschicht 12 auf 5- bis 15000-mal den Wiederholungsabstand der ersten Driftschichten 1, 2 und 14 gesetzt wird.
  • In einem Verfahren zur Herstellung des Bipolartransistors mit isoliertem Gate dieser bevorzugten Ausführungsform umfasst der Prozess zum Ausbilden der ersten Driftschichten 1, 2 und 14 (d) einen Grabenschritt, (e) einen Implantationsschritt und (f) einen Diffusionsschritt und der Bipolartransistor mit isoliertem Gate mit kleiner Durchlassspannung kann hergestellt werden, während die Stehspannung aufrechterhalten wird.
  • Es ist nicht wesentlich, die Superübergangsstruktur der ersten Driftschicht direkt auf der N-Pufferschicht 11 auszubilden, und die Effekte der vorliegenden Erfindung werden auch erhalten, wenn eine N–-Driftschicht als dritte Driftschicht zwischen der Superübergangsstruktur der ersten Driftschicht und der N-Pufferschicht 11 vorgesehen ist.
  • Obwohl die Erfindung im Einzelnen beschrieben wurde, ist die vorangehende Beschreibung in allen Aspekten erläuternd und nicht einschränkend. Selbstverständlich können zahlreiche andere Modifikationen und Veränderungen entwickelt werden, ohne vom Schutzbereich der Erfindung abzuweichen.
  • Obwohl die Erfindung ausführlich beschrieben und gezeigt wurde, soll dies selbstverständlich lediglich zur Erläuterung und als Beispiel dienen und nicht als Beschränkung verstanden werden, wobei der Erfindungsgedanke und der Umfang der Erfindung lediglich durch die beigefügten Ansprüche beschränkt sind.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2004-158868- A [0007]

Claims (15)

  1. Bipolartransistor mit isoliertem Gate, der umfasst: eine Pufferschicht (11) eines ersten Leitfähigkeitstyps; eine erste Driftschicht (1, 2), die auf der ersten Hauptoberfläche der Pufferschicht (11) ausgebildet ist; eine zweite Driftschicht (3) des ersten Leitfähigkeitstyps, die auf der ersten Driftschicht (1, 2) ausgebildet ist; eine Basisschicht (4) eines zweiten Leitfähigkeitstyps, die auf der zweiten Driftschicht (3) ausgebildet ist; eine Emitterschicht (5) des ersten Leitfähigkeitstyps, die selektiv in einer Oberfläche der Basisschicht (4) ausgebildet ist; eine Gateelektrode (8), die von einer Oberfläche der Emitterschicht (5) bis in die zweite Driftschicht (3) mit einem Gateisolationsfilm (7) dazwischen vergraben ist; eine Emitterelektrode (10), die zur Emitterschicht (5) leitet; eine Kollektorschicht (12) des zweiten Leitfähigkeitstyps, die auf einer zweiten Hauptoberfläche der Pufferschicht (11) ausgebildet ist; und eine Kollektorelektrode (13), die auf der Kollektorschicht (12) ausgebildet ist, wobei die erste Driftschicht (1, 2) eine Struktur aufweist, in der eine erste Schicht (1) des ersten Leitfähigkeitstyps und eine zweite Schicht (2) des zweiten Leitfähigkeitstyps in einer horizontalen Richtung wiederholt sind.
  2. Bipolartransistor mit isoliertem Gate nach Anspruch 1, dadurch gekennzeichnet, dass ein Isolationsfilm (14) beliebig zwischen den ersten Schichten (1) und den zweiten Schichten (2) ausgebildet ist.
  3. Bipolartransistor mit isoliertem Gate, der umfasst: eine Pufferschicht (11) eines ersten Leitfähigkeitstyps; eine erste Driftschicht (1, 14, 2), die auf einer ersten Hauptoberfläche der Pufferschicht (11) ausgebildet ist; eine zweite Driftschicht (3) des ersten Leitfähigkeitstyps, die auf der ersten Driftschicht (1, 2) ausgebildet ist; eine Basisschicht (4) eines zweiten Leitfähigkeitstyps, die auf der zweiten Driftschicht (3) ausgebildet ist; eine Emitterschicht (5) des ersten Leitfähigkeitstyps, die selektiv in einer Oberfläche der Basisschicht (4) ausgebildet ist; eine Gateelektrode (8), die von einer Oberfläche der Emitterschicht (5) bis in die zweite Driftschicht (3) mit einem Gateisolationsfilm (7) dazwischen vergraben ist; eine Emitterelektrode (10), die zur Emitterschicht (5) leitet; eine Kollektorschicht (12) des zweiten Leitfähigkeitstyps, die auf einer zweiten Hauptoberfläche der Pufferschicht (11) ausgebildet ist; und eine Kollektorelektrode (13), die auf der Kollektorschicht (12) ausgebildet ist, wobei die erste Driftschicht (1, 14, 2) eine Struktur aufweist, in der eine erste Schicht (1) des ersten Leitfähigkeitstyps, eine Isolationsschicht (14) und eine zweite Schicht (2) des zweiten Leitfähigkeitstyps in dieser Reihenfolge in einer horizontalen Richtung wiederholt sind.
  4. Bipolartransistor mit isoliertem Gate nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die erste Driftschicht (1, 2) aus einem Halbleiter mit breiter Bandlücke ausgebildet ist.
  5. Bipolartransistor mit isoliertem Gate, der umfasst: eine Pufferschicht (11) eines ersten Leitfähigkeitstyps; eine dritte Driftschicht des ersten Leitfähigkeitstyps, die auf einer ersten Hauptoberfläche der Pufferschicht ausgebildet ist; eine erste Driftschicht (1, 2), die auf der dritten Driftschicht ausgebildet ist; eine zweite Driftschicht (3) des zweiten Leitfähigkeitstyps, die auf der ersten Driftschicht (1, 2) ausgebildet ist; eine Basisschicht (4) eines zweiten Leitfähigkeitstyps, die auf der zweiten Driftschicht (3) ausgebildet ist; eine Emitterschicht (5) des ersten Leitfähigkeitstyps, die selektiv in einer Oberfläche der Basisschicht (4) ausgebildet ist; eine Gateelektrode (8), die von einer Oberfläche der Emitterschicht (5) bis in die zweite Driftschicht (3) mit einem Gateisolationsfilm (7) dazwischen vergraben ist; eine Emitterelektrode (10), die zur Emitterschicht (5) leitet; eine Kollektorschicht (12) des zweiten Leitfähigkeitstyps, die auf einer zweiten Hauptoberfläche der Pufferschicht (11) ausgebildet ist; und eine Kollektorelektrode (13), die auf der Kollektorschicht (12) ausgebildet ist, wobei die erste Driftschicht (1, 2) eine Struktur aufweist, in der eine erste Schicht (1) des ersten Leitfähigkeitstyps und eine zweite Schicht (2) des zweiten Leitfähigkeitstyps in einer horizontalen Richtung wiederholt sind.
  6. Bipolartransistor mit isoliertem Gate nach Anspruch 5, dadurch gekennzeichnet, dass ein Isolationsfilm (14) beliebig zwischen den ersten Schichten (1) und den zweiten Schichten (2) ausgebildet ist.
  7. Bipolartransistor mit isoliertem Gate, der umfasst: eine Pufferschicht (11) eines ersten Leitfähigkeitstyps; eine dritte Driftschicht des ersten Leitfähigkeitstyps, die auf einer ersten Hauptoberfläche der Pufferschicht ausgebildet ist; eine erste Driftschicht (1, 14, 2), die auf der dritten Driftschicht ausgebildet ist; eine zweite Driftschicht (3) des ersten Leitfähigkeitstyps, die auf der ersten Driftschicht (1, 14, 2) ausgebildet ist; eine Basisschicht (4) eines zweiten Leitfähigkeitstyps, die auf der zweiten Driftschicht (3) ausgebildet ist; eine Emitterschicht (5) des ersten Leitfähigkeitstyps, die selektiv in einer Oberfläche der Basisschicht (4) ausgebildet ist; eine Gateelektrode (8), die von einer Oberfläche der Emitterschicht (5) bis in die zweite Driftschicht (3) mit einem Gateisolationsfilm (7) dazwischen vergraben ist; eine Emitterelektrode (10), die zur Emitterschicht (5) leitet; eine Kollektorschicht (12) des zweiten Leitfähigkeitstyps, die auf einer zweiten Hauptoberfläche der Pufferschicht (11) ausgebildet ist; und eine Kollektorelektrode (13), die auf der Kollektorschicht (12) ausgebildet ist, wobei die erste Driftschicht (1, 14, 2) eine Struktur aufweist, in der eine erste Schicht (1) des ersten Leitfähigkeitstyps, eine Isolationsschicht (14) und eine zweite Schicht (2) des zweiten Leitfähigkeitstyps in dieser Reihenfolge in einer horizontalen Richtung wiederholt sind.
  8. Bipolartransistor mit isoliertem Gate nach Anspruch 1, dadurch gekennzeichnet, dass er ferner eine Kollektorschicht (15) des ersten Leitfähigkeitstyps, die auf der zweiten Hauptoberfläche der Pufferschicht (11) ausgebildet ist, umfasst, wobei die Kollektorschicht (15) des ersten Leitfähigkeitstyps eine Wiederholungsstruktur mit der Kollektorschicht (12) des zweiten Leitfähigkeitstyps in der horizontalen Richtung bildet, wobei die Kollektorelektrode (13) auf der Kollektorschicht (12) des zweiten Leitfähigkeitstyps und der Kollektorschicht (15) des ersten Leitfähigkeitstyps ausgebildet ist.
  9. Bipolartransistor mit isoliertem Gate nach Anspruch 3, dadurch gekennzeichnet, dass er ferner eine Kollektorschicht (15) des ersten Leitfähigkeitstyps, die auf der zweiten Hauptoberfläche der Pufferschicht (11) ausgebildet ist, umfasst, wobei die Kollektorschicht (15) des ersten Leitfähigkeitstyps eine Wiederholungsstruktur mit der Kollektorschicht (12) des zweiten Leitfähigkeitstyps in der horizontalen Richtung bildet, wobei die Kollektorelektrode (13) auf der Kollektorschicht (12) des zweiten Leitfähigkeitstyps und der Kollektorschicht (15) des ersten Leitfähigkeitstyps ausgebildet ist.
  10. Bipolartransistor mit isoliertem Gate nach Anspruch 5, dadurch gekennzeichnet, dass er ferner eine Kollektorschicht (15) des ersten Leitfähigkeitstyps, die auf der zweiten Hauptoberfläche der Pufferschicht (11) ausgebildet ist, umfasst, wobei die Kollektorschicht (15) des ersten Leitfähigkeitstyps eine Wiederholungsstruktur mit der Kollektorschicht (12) des zweiten Leitfähigkeitstyps in der horizontalen Richtung bildet, wobei die Kollektorelektrode (13) auf der Kollektorschicht (12) des zweiten Leitfähigkeitstyps und der Kollektorschicht (15) des ersten Leitfähigkeitstyps ausgebildet ist.
  11. Bipolartransistor mit isoliertem Gate nach Anspruch 7, dadurch gekennzeichnet, dass er ferner eine Kollektorschicht (15) des ersten Leitfähigkeitstyps, die auf der zweiten Hauptoberfläche der Pufferschicht (11) ausgebildet ist, umfasst, wobei die Kollektorschicht (15) des ersten Leitfähigkeitstyps eine Wiederholungsstruktur mit der Kollektorschicht (12) des zweiten Leitfähigkeitstyps in der horizontalen Richtung bildet, wobei die Kollektorelektrode (13) auf der Kollektorschicht (12) des zweiten Leitfähigkeitstyps und der Kollektorschicht (15) des ersten Leitfähigkeitstyps ausgebildet ist.
  12. Bipolartransistor mit isoliertem Gate nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass eine Breite der Kollektorschicht (12) des zweiten Leitfähigkeitstyps derart bestimmt ist, dass ein Spannungsabfall von 0,5 V oder mehr in der Pufferschicht (11) zwischen einem Mittelpunkt der Kollektorschicht (12) des zweiten Leitfähigkeitstyps und der Kollektorschicht (15) des ersten Leitfähigkeitstyps auftritt.
  13. Bipolartransistor mit isoliertem Gate nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass ein Wiederholungsabstand der Kollektorschicht (15) des ersten Leitfähigkeitstyps und der Kollektorschicht (12) des zweiten Leitfähigkeitstyps 5- bis 15000-mal ein Wiederholungsabstand der ersten Driftschicht (1, 2) ist.
  14. Verfahren zur Herstellung des Bipolartransistors mit isoliertem Gate nach Anspruch 1 oder 5, das umfasst: (a) einen Implantationsschritt; (b) einen Diffusionsschritt; und (c) einen Epitaxiewachstumsschritt, als Prozess zum Ausbilden der ersten Driftschicht (1, 2).
  15. Verfahren zur Herstellung des Bipolartransistors mit isoliertem Gate nach einem der Ansprüche 2, 3, 6 und 7, das umfasst: (d) einen Grabenschritt; (e) einen Implantationsschritt; und (f) einen Diffusionsschritt, als Prozess zum Ausbilden der ersten Driftschicht (1, 14, 2).
DE102011085196A 2010-12-16 2011-10-25 Bipolartransistor mit isoliertem Gate und Herstellungsverfahren desselben Withdrawn DE102011085196A1 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2010-280112 2010-12-16
JP2010280112 2010-12-16
JP2011-063564 2011-03-23
JP2011063564A JP2012142537A (ja) 2010-12-16 2011-03-23 絶縁ゲート型バイポーラトランジスタとその製造方法

Publications (1)

Publication Number Publication Date
DE102011085196A1 true DE102011085196A1 (de) 2012-06-21

Family

ID=46233237

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102011085196A Withdrawn DE102011085196A1 (de) 2010-12-16 2011-10-25 Bipolartransistor mit isoliertem Gate und Herstellungsverfahren desselben

Country Status (5)

Country Link
US (1) US8482030B2 (de)
JP (1) JP2012142537A (de)
KR (1) KR101309674B1 (de)
CN (1) CN102569354B (de)
DE (1) DE102011085196A1 (de)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9299818B2 (en) 2012-05-29 2016-03-29 Mitsubishi Electric Corporation Insulating gate-type bipolar transistor
KR101301414B1 (ko) * 2012-07-16 2013-08-28 삼성전기주식회사 반도체 소자 및 반도체 소자 제조 방법
JP2014060299A (ja) * 2012-09-18 2014-04-03 Toshiba Corp 半導体装置
JP6234696B2 (ja) * 2013-04-16 2017-11-22 ローム株式会社 半導体装置
JP6171678B2 (ja) * 2013-07-26 2017-08-02 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
KR20150076768A (ko) * 2013-12-27 2015-07-07 삼성전기주식회사 전력 반도체 소자
CN104779276B (zh) * 2014-03-26 2020-01-21 上海提牛机电设备有限公司 一种具有超结结构的igbt及其制备方法
JP2015207588A (ja) * 2014-04-17 2015-11-19 ローム株式会社 半導体装置
JP2016063048A (ja) * 2014-09-17 2016-04-25 富士電機株式会社 トレンチ型絶縁ゲートバイポーラトランジスタ及びその製造方法
CN104241126B (zh) * 2014-09-17 2017-10-31 中航（重庆）微电子有限公司 沟槽型igbt及制备方法
JP6648429B2 (ja) * 2014-10-15 2020-02-14 富士電機株式会社 半導体装置
US9559171B2 (en) 2014-10-15 2017-01-31 Fuji Electric Co., Ltd. Semiconductor device
JP6319454B2 (ja) 2014-10-24 2018-05-09 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6693131B2 (ja) 2016-01-12 2020-05-13 富士電機株式会社 半導体装置
CN105870194A (zh) * 2016-05-31 2016-08-17 苏州同冠微电子有限公司 一种沟槽型CoolMOS及其制作方法
CN106206679B (zh) * 2016-08-31 2019-08-23 电子科技大学 一种逆导型igbt
CN106158941A (zh) * 2016-09-29 2016-11-23 中国科学院微电子研究所 一种双向耐压的绝缘栅双极晶体管结构
JP6939300B2 (ja) * 2016-11-17 2021-09-22 富士電機株式会社 半導体装置
CN108258027A (zh) * 2016-12-28 2018-07-06 苏州东微半导体有限公司 一种超级结功率晶体管及其制备方法
JP2019004030A (ja) * 2017-06-14 2019-01-10 株式会社デンソー 半導体装置
JP6599957B2 (ja) * 2017-10-23 2019-10-30 ローム株式会社 半導体装置
CN110620147B (zh) * 2018-09-14 2023-05-23 电子科技大学 超高速大电流纵向绝缘栅双极型晶体管
CN109300978A (zh) * 2018-10-25 2019-02-01 上海超致半导体科技有限公司 一种超结igbt器件结构及其制造方法
CN109888004A (zh) * 2019-01-08 2019-06-14 上海华虹宏力半导体制造有限公司 Igbt器件
CN114402443A (zh) 2020-03-17 2022-04-26 华为技术有限公司 一种绝缘栅双极型晶体管、电机控制器及汽车
CN113497132A (zh) * 2020-04-07 2021-10-12 苏州华太电子技术有限公司 超级结绝缘栅双极型晶体管及其制作方法
CN112951906B (zh) * 2021-01-25 2024-02-06 南瑞联研半导体有限责任公司 一种SiC绝缘栅双极型晶体管器件及其制造方法
CN113871455B (zh) * 2021-09-28 2023-08-18 上海华虹宏力半导体制造有限公司 半导体结构及其形成方法
CN113937156B (zh) * 2021-10-11 2023-07-04 上海华虹宏力半导体制造有限公司 半导体结构及其形成方法
CN116469910B (zh) * 2022-09-09 2024-02-02 苏州华太电子技术股份有限公司 一种igbt器件

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004158868A (ja) 2004-01-05 2004-06-03 Toshiba Corp 半導体装置および半導体装置の製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3940518B2 (ja) * 1999-03-10 2007-07-04 株式会社東芝 高耐圧半導体素子
KR100304719B1 (ko) 1999-10-29 2001-11-02 김덕중 트렌치형 게이트를 갖는 전력용 반도체 소자 및 그 제조방법
JP2001210823A (ja) * 2000-01-21 2001-08-03 Denso Corp 半導体装置
JP4109009B2 (ja) 2002-04-09 2008-06-25 株式会社東芝 半導体素子及びその製造方法
JP2005057235A (ja) * 2003-07-24 2005-03-03 Mitsubishi Electric Corp 絶縁ゲート型バイポーラトランジスタ及びその製造方法、並びに、インバータ回路
JP4470454B2 (ja) * 2003-11-04 2010-06-02 株式会社豊田中央研究所 半導体装置とその製造方法
JP4785364B2 (ja) * 2004-09-24 2011-10-05 株式会社豊田中央研究所 半導体装置とその製造方法
US7462909B2 (en) 2005-06-20 2008-12-09 Kabushiki Kaisha Toshiba Semiconductor device and method of fabricating the same
JP2007036213A (ja) 2005-06-20 2007-02-08 Toshiba Corp 半導体素子
JP2007005723A (ja) * 2005-06-27 2007-01-11 Toshiba Corp 半導体装置
US7948033B2 (en) 2007-02-06 2011-05-24 Semiconductor Components Industries, Llc Semiconductor device having trench edge termination structure
JP4952638B2 (ja) * 2008-04-07 2012-06-13 トヨタ自動車株式会社 半導体素子と半導体装置とその駆動方法
JP5671779B2 (ja) * 2008-12-17 2015-02-18 住友電気工業株式会社 エピタキシャルウエハの製造方法および半導体装置の製造方法
JP4929304B2 (ja) * 2009-03-13 2012-05-09 株式会社東芝 半導体装置
JP5462020B2 (ja) 2009-06-09 2014-04-02 株式会社東芝 電力用半導体素子

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004158868A (ja) 2004-01-05 2004-06-03 Toshiba Corp 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
KR20120067938A (ko) 2012-06-26
JP2012142537A (ja) 2012-07-26
KR101309674B1 (ko) 2013-09-23
US8482030B2 (en) 2013-07-09
CN102569354B (zh) 2015-02-18
CN102569354A (zh) 2012-07-11
US20120153348A1 (en) 2012-06-21

Similar Documents

Publication Publication Date Title
DE102011085196A1 (de) Bipolartransistor mit isoliertem Gate und Herstellungsverfahren desselben
DE102016205111B4 (de) Halbleiteranordnung mit einem IGBT und einer Freilaufdiode
DE102007024113B4 (de) Halbleitervorrichtung mit isoliertem Gate und Verfahren zur Herstellung derselben
DE102005018366B4 (de) Rückwärtsleitende Halbleitervorrichtung
DE102015101124B4 (de) Halbleitervorrichtung mit wellenförmigem profil der nettodotierung in einer driftzone und verfahren zu deren herstellung
DE102015121566B4 (de) Halbleiterbauelemente und eine Schaltung zum Steuern eines Feldeffekttransistors eines Halbleiterbauelements
DE102015213630B4 (de) Halbleitervorrichtung, welche eine Zone mit einer verkleinerten Bandlücke aufweist
DE69821105T2 (de) Bipolar mos-leistungstransistor ohne latch-up
DE112012006441B4 (de) Bipolartransistor vom Isolierschichttyp
DE112019000544B4 (de) Halbleitervorrichtung und leistungswandlungsvorrichtung
DE112017000224B4 (de) Halbleitervorrichtung, Verfahren zu deren Herstellung und diese verwendende Leistungsumwandlungsvorrichtung
DE112017005529B4 (de) Siliciumcarbid-halbleitereinheit und leistungswandlereinheit
DE102011005194B4 (de) Verfahren zum steuern der rekombinationsrate in einem bipolaren halbleiterbauelement sowie bipolares halbleiterbauelement
DE102015100340A1 (de) Bipolare halbleitervorrichtung und herstellungsverfahren dafür
DE4039012C2 (de) Mos-Halbleiterbauelement
DE112019007159T5 (de) Halbleitervorrichtung
DE102016122787A1 (de) Ein Verfahren zum Bilden eines Halbleiterbauelements
DE69937665T2 (de) Halbleiterbauelement mit isoliertem Gate und dessen Betriebsverfahren
DE112013000866B4 (de) Siliziumkarbid (SiC)-Halbleitervorrichtungen
DE19829614A1 (de) Verfahren zur Herstellung eines Leistungshalbleiterbauelementes
DE112020002222T5 (de) Siliziumkarbid-halbleitervorrichtung und verfahren zum herstellen einer siliziumkarbid-halbleitervorrichtung
DE102014005770A1 (de) Bipolartransistor mit isoliertem Gate
DE102018200136B4 (de) Halbleitervorrichtung
DE102020200060A1 (de) Halbleitervorrichtung
DE112017003587B4 (de) Halbleitervorrichtung und verfahren zur herstellung einer halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R120 Application withdrawn or ip right abandoned
R120 Application withdrawn or ip right abandoned

Effective date: 20150506