JP7170910B2 - 炭化珪素半導体装置、電力変換装置および炭化珪素半導体装置の製造方法 - Google Patents
炭化珪素半導体装置、電力変換装置および炭化珪素半導体装置の製造方法 Download PDFInfo
- Publication number
- JP7170910B2 JP7170910B2 JP2021561074A JP2021561074A JP7170910B2 JP 7170910 B2 JP7170910 B2 JP 7170910B2 JP 2021561074 A JP2021561074 A JP 2021561074A JP 2021561074 A JP2021561074 A JP 2021561074A JP 7170910 B2 JP7170910 B2 JP 7170910B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- silicon carbide
- conductivity type
- semiconductor device
- carbide semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 196
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims description 161
- 229910010271 silicon carbide Inorganic materials 0.000 title claims description 160
- 238000004519 manufacturing process Methods 0.000 title claims description 40
- 238000006243 chemical reaction Methods 0.000 title claims description 26
- 238000000034 method Methods 0.000 title claims description 17
- 239000010410 layer Substances 0.000 claims description 366
- 230000005684 electric field Effects 0.000 claims description 121
- 239000011241 protective layer Substances 0.000 claims description 107
- 239000012535 impurity Substances 0.000 claims description 63
- 210000000746 body region Anatomy 0.000 claims description 44
- 239000000758 substrate Substances 0.000 claims description 30
- 238000005468 ion implantation Methods 0.000 claims description 23
- 239000013078 crystal Substances 0.000 claims description 11
- 230000000149 penetrating effect Effects 0.000 claims 1
- 230000004048 modification Effects 0.000 description 14
- 238000012986 modification Methods 0.000 description 14
- 230000000694 effects Effects 0.000 description 13
- 230000015556 catabolic process Effects 0.000 description 12
- 150000002500 ions Chemical class 0.000 description 10
- 230000000052 comparative effect Effects 0.000 description 8
- 238000002513 implantation Methods 0.000 description 8
- 238000009826 distribution Methods 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 6
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- 238000004088 simulation Methods 0.000 description 4
- 210000004027 cell Anatomy 0.000 description 3
- 239000012141 concentrate Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 238000003892 spreading Methods 0.000 description 2
- 230000007480 spreading Effects 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 238000004378 air conditioning Methods 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000003763 carbonization Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 210000001316 polygonal cell Anatomy 0.000 description 1
- 238000010248 power generation Methods 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
- H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
- H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
- H01L21/0465—Making n or p doped regions or layers, e.g. using diffusion using ion implantation using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
- H01L29/0623—Buried supplementary region, e.g. buried guard ring
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
- H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
- H01L29/0873—Drain regions
- H01L29/0878—Impurity concentration or distribution
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
- H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
- H02M7/53871—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
- H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
- H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
- H01L21/047—Making n or p doped regions or layers, e.g. using diffusion using ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Description
本開示は、トレンチゲート型炭化珪素半導体装置、炭化珪素半導体装置を適用した電力変換装置および炭化珪素半導体装置の製造方法に関する。
電力用スイッチング素子として、MOSFET(Metal Oxide Semiconductor Field Effect Transistor/金属酸化物半導体電界効果トランジスタ)やIGBT(Insulated Gate Bipolar Transistor/絶縁ゲート型バイポーラトランジスタ)といった絶縁ゲート型半導体装置が広く使用されている。絶縁ゲート型半導体装置では、炭化珪素(SiC)を用いた半導体装置(以下、「炭化珪素半導体装置」という。)が注目されており、トレンチゲート型炭化珪素半導体装置についても開発が進められている。
トレンチゲート型半導体装置では、半導体装置のオフ状態において高い電圧が印加された際に、トレンチ底部において電界集中が発生することが問題となる。特に、トレンチゲート型炭化珪素半導体装置では、炭化珪素が高い絶縁破壊強度を有するため、ドリフト層内でのアバランシェ破壊よりも先に、トレンチ底部の電界集中に起因するゲート絶縁膜破壊が生じやすいので、トレンチ底部での電界集中が問題となりやすい。
この対策として、トレンチ底部での電界集中を緩和するために、トレンチの下方にドリフト層とは異なる導電型の保護層を設け、さらに保護層をソース電極に接続するための接続層をトレンチの側方に設ける構造が知られている。しかしながら、このような構成では、保護層下部および接続層下部に電界が集中し、半導体装置の耐圧が悪化する課題があった。そこで、高濃度の接続層を低濃度の接続層で覆うことによって、接続層とドリフト層との接合部の電界を緩和するという技術がある(例えば、特許文献1参照)。
しかしながら、特許文献1に記載されているようなトレンチゲート型MOSFET構造では、トレンチ側面に沿って接続層が二層設けられているため、接続層の幅が大きくなることで電流経路が狭くなるので、デバイスオン時にJFET抵抗が増大し、これによりオン抵抗が大きくなってしまうという課題があった。
本開示は、上記した課題を解決するためになされたものであり、デバイスオン時のJFET抵抗を低減し、オン抵抗を低下させることができる炭化珪素半導体装置を得ることを目的とするものである。
本開示に係る炭化珪素半導体装置は、第1導電型の基板と、基板上に設けられ、炭化珪素からなる第1導電型のドリフト層と、ドリフト層上に設けられた第2導電型のボディ領域と、ボディ領域上に設けられた第1導電型のソース領域と、ソース領域に接続されたソース電極と、ボディ領域およびソース領域を貫通し、底面がドリフト層中に位置するトレンチの内面に設けられたゲート絶縁膜と、ゲート絶縁膜を介してトレンチ内に設けられたゲート電極と、ゲート絶縁膜の下方に設けられた第2導電型の保護層と、ドリフト層内に設けられ、保護層とボディ領域とに接する第2導電型の接続層と、接続層の底面に接して接続層より下方に設けられ、接続層よりも第2導電型の不純物濃度が低い第2導電型の電界緩和層とを備える。
本開示に係る半導体装置は、耐圧が高く、かつ、電流経路を広く設けることでデバイスオン時のJFET抵抗を低減することができるため、オン抵抗を低下させることができるという効果を有する。
以下、図面に基づいて本発明の実施の形態について説明する。なお、以下の図面において同一または相当する部分には同一の符号を付し、その説明は繰り返さない。
また、以下の説明では、「上」、「下」、「側」、「底」、「表」および「裏」などの特定の位置および方向を意味する用語が用いられる場合があるが、これらの用語は、実施の形態の内容を理解することを容易にするため便宜上用いられているものであり、実際に実施される際の方向とは関係しない。
実施の形態1.
実施の形態1の炭化珪素半導体装置について、図1から図16を用いて説明する。
実施の形態1の炭化珪素半導体装置について、図1から図16を用いて説明する。
まず、炭化珪素半導体装置100の構成について、図1を用いて説明する。図1は、本実施の形態の炭化珪素半導体装置100を示す断面図である。
なお、本開示においては、図1を参照して、炭化珪素半導体装置100の基板1に対してソース電極12側を「上」、基板1に対してドレイン電極13側を「下」と定義する。
図1に示すように、炭化珪素半導体装置100は、基板1、ゲート電極11、ソース電極12、ドレイン電極13、層間絶縁膜14および半導体層15から構成される。基板1の上側に半導体層15が設けられ、基板1の下側にドレイン電極13が設けられている。また、半導体層15の表面側にトレンチ6が形成されており、トレンチ6内にゲート絶縁膜10およびゲート電極11が設けられている。さらに、半導体層15の上側において、トレンチ6上の領域にはゲート電極11を覆うように層間絶縁膜14が設けられ、層間絶縁膜14が設けられていない領域にはソース電極12が設けられている。
基板1は、第1導電型の炭化珪素半導体基板である。また、半導体層15は、基板1上に炭化珪素半導体がエピタキシャル結晶成長されて設けられた半導体層である。半導体層15は、ドリフト層2、ボディ領域3、ボディコンタクト領域4およびソース領域5を有している。
ドリフト層2は、基板1上に設けられた第1導電型の半導体層である。ドリフト層2の第1導電型の不純物濃度は、基板1の第1導電型の不純物濃度よりも低い。また、ドリフト層2内において、トレンチ6の下方に第2導電型の保護層7、トレンチ6の側方に接続層8、保護層7の側方かつ接続層8の下方に電界緩和層9が、それぞれ設けられている。
ボディ領域3は、ドリフト層2上に設けられた第2導電型の半導体領域である。ボディ領域3上には、ボディコンタクト領域4およびソース領域5が設けられている。
ボディコンタクト領域4は、ボディ領域3上に設けられた第2導電型の半導体領域である。ボディコンタクト領域4の第2導電型の不純物濃度は、ボディ領域3の第2導電型の不純物濃度よりも高い。
ソース領域5は、ボディ領域3上において、ボディコンタクト領域4に隣接して設けられた第1導電型の半導体領域である。
半導体層15の表面上には、ボディコンタクト領域4およびソース領域5に接するように、ソース電極12が設けられている。ソース電極12は、Ni(ニッケル)やTi(チタン)などの金属と半導体層15との化合物であるシリサイド(ケイ化物)で構成されており、ボディコンタクト領域4およびソース領域5とオーミックコンタクトを形成する。
基板1の裏面には、ドレイン電極13が設けられている。ドレイン電極13は、Niなどで構成された金属電極である。
トレンチ6は、半導体層15において、ソース領域5の表面からソース領域5およびボディ領域3を貫通して、その底面がドリフト層2中に位置するように形成されている。トレンチ6の内面、すなわち底面および側面にはゲート絶縁膜10が形成されており、さらに、トレンチ6内のゲート絶縁膜10に覆われるようにゲート電極11が埋め込まれて形成されている。
トレンチ6の下方には、トレンチ底面を保護する第2導電型の保護層7が形成されている。保護層7は、トレンチ6の底部と接して、トレンチ6の底部全体を覆うように設けられている。トレンチ6の底部は、典型的には面をなしているが、先端が細く尖った先細り形状であってもよい。
トレンチ6の側方には、第2導電型の接続層8が設けられる。接続層8は、トレンチ6の一の側面と接して、かつボディ領域3と保護層7とに接するように設けられる。接続層8は、ドリフト層2の最表層からの深さが、トレンチ6の底部よりも深く、かつ保護層7の底面よりも浅くなるように設けられる。なお、接続層8は、側面の一部がボディ領域3に接し、上面がソース領域5またはソース電極12に接していてもよい。トレンチ6の側面は、典型的には実質的に平行であるが、互いに傾斜しているテーパ形状であってもよい。
保護層7は、接続層8、ボディ領域3およびソース領域5を介してソース電極12と電気的に接続されることにより、その電位が接地されている。この電気的接続は、例えば、隣接するセルなどを通じて設けられている。保護層7の電位が接地されていることによって、炭化珪素半導体装置100のオフ時に保護層7からドリフト層2へ向けて空乏層が広がりやすくなる。
接続層8の下方には、第2導電型の電界緩和層9が設けられる。電界緩和層9は、接続層8の底面と接して、かつ保護層7の一の側面と接するように設けられる。電界緩和層9の底面は、ドリフト層2の最表層からの深さが、保護層7の底面とほぼ同じ深さになるように設けられている。また、電界緩和層9の第2導電型の不純物濃度は、接続層8の第2導電型の不純物濃度よりも低い。
なお、保護層7は、トレンチ6の底部と接して設けられるものに限られず、ドリフト層2内においてトレンチ6の底部よりも下方に離間するように設けられていてもよい。また、保護層7は、トレンチ6の底部全体を覆うものに限られず、トレンチ6の底部の少なくとも一部を覆うように設けられていればよい。例えば、保護層7は、トレンチ6の延伸方向(ストライプ形状の場合は平面視における長手方向、格子形状の場合はトレンチ6ごとに方向が定義される)に沿って間隔をあけて周期的に配置されていてもよいし、延伸方向と直交する断面においてトレンチ6の底部の半分程度を覆うように設けられていてもよい。または、保護層7は、トレンチ6の幅方向にはみ出すように底部全体を覆うことによって、保護層7の幅がトレンチ6の幅よりも大きくなるように構成されていてもよい。
保護層7は、トレンチ6の延伸方向に沿って設けられるものに限られず、トレンチ6の延伸方向と直交する方向に延伸して複数設けられることによって、延伸方向においてトレンチ6の底部を部分的に周期的に覆っていてもよい。
接続層8は、トレンチ6の一の側面の全体に接して設けられるものに限られず、トレンチ6の少なくとも一側面の少なくとも一部に接して設けられてもよい。接続層8は、ドリフト層2内においてトレンチ6の側面から離れた位置に設けられてもよい。また、接続層8は、ドリフト層2の最表層からの深さが、トレンチ6の底部よりも深くかつ保護層7の底面よりも浅いものに限られず、ボディ領域3と保護層7とに接してこれらを電気的に接続するように設けられていればよい。例えば、接続層8は、ドリフト層2の最表層からの深さが、保護層7の底面と同じ深さまで設けられていてもよく、保護層7の上面付近まで設けられていてもよい。
接続層8は、ドリフト層2内であって隣接するトレンチ6の間に、トレンチ6の延伸方向と平行に設けられていてもよい。この場合、接続層8は直線的に連続的に設けられるものに限られず、トレンチ6の延伸方向に間隔をあけて周期的に設けられていてもよい。
また、図1に示す炭化珪素半導体装置100では、トレンチ6の第1の側面6a、および、トレンチ6を介して第1の側面6aに対向する第2の側面6bの両側に接続層8が設けられているが、これに限られるものではない。すなわち、デバイス表面に平行な平面視において、接続層8および電界緩和層9は、トレンチ6の第1の側面6aおよび第2の側面のいずれか一方に形成されていてもよく、第1の側面6aと第2の側面6bとの両側に形成されていてもよい。
接続層8および電界緩和層9が第1の側面6aと第2の側面6bとの両側に形成される場合は、第1の側面6a側に形成される接続層8および電界緩和層9と、第2の側面6b側に形成される接続層8および電界緩和層9は、トレンチ6を介して向かい合うよう形成されていてもよく、あるいはトレンチ6を介して対向しないよう交互に形成されていてもよい。
ここで、図2および図3を用いて、接続層8および電界緩和層9がトレンチ6の第1の側面6aおよび第2の側面のいずれか一方に形成されている場合について具体例を説明する。図2および図3は、炭化珪素半導体装置におけるボディ領域3よりも下方の、トレンチ6および接続層8が形成されている位置における平面図である。
図2に示す構造では、トレンチ6はストライプ状に配置され、接続層8はトレンチ6の二つの側面の片側に形成され、トレンチ6の延在方向に沿って離間して形成されている。
トレンチ6をストライプ状に配置する場合に、炭化珪素から構成される基板1にオフ角が設けられている場合、ストライプの延在方向は基板1のオフ角と同一の方向とすることが望ましい。例えば、基板1の<0001>結晶軸が<11-20>結晶軸に向かって数度のオフ角分傾いている場合、トレンチ6のストライプは<11-20>結晶軸と平行、すなわち、トレンチ6の側面が(1-100)面及び(-1100)面にほぼ近い面となることが望ましい。これにより、トレンチ6の第1の側面とそれに対向する第2の側面との間でオフ角による電気特性の異方性の影響を受けず、各側面に形成されるチャネルの特性のばらつきを小さくできる。
また、図3に示す構造では、トレンチ6は格子状に配置され、接続層8は各格子を構成する4つの辺のうちの1辺に接するように設けられている。なお、接続層8が格子の1辺に接する長さは、図3ではトレンチ6によって形成される格子の1辺と同じ長さであるが、1辺よりも短くてもよい。
トレンチ6を格子状に配置する場合に、基板1にオフ角が設けられている場合、接続層8はオフ角が設けられている方向と直交するトレンチ6の側面に設けられることが望ましい。各格子を構成する4辺に平行なトレンチ6の4つの側面では、オフ角が設けられている方向と平行な二つの側面に形成されるチャネルの特性はばらつきが小さいが、オフ角が設けられている方向に直交する側面ではチャネル特性が悪化するため、この側面に接続層8を設けて当該領域のチャネルを無効化することで、デバイス動作時に安定したチャネル特性を得ることができる。
なお、トレンチ6の構造は上述したストライプ状や格子状に限られるものではなく、略円形や略多角形セル、ストライプ延在方向に区切られた配置などとしてもよい。
次に、炭化珪素半導体装置100を構成する各層および各領域の不純物濃度について説明する。
ドリフト層2の第1導電型の不純物濃度は、1.0×1014~1.0×1017cm-3であり、炭化珪素半導体装置100の耐圧などの仕様に基づき適宜設定する。ドリフト層2の第1導電型の不純物濃度は、基板1の第1導電型の不純物濃度よりも低いものとする。
ボディ領域3の第2導電型の不純物濃度は、1.0×1014~1.0×1018cm-3である。
ボディコンタクト領域4の第2導電型の不純物濃度は、1.0×1018~1.0×1021cm-3であり、ソース電極12とのコンタクト抵抗を低減するため、ボディ領域3よりも第2導電型の不純物濃度が高いものとする。
ソース領域5の第1導電型の不純物濃度は、1.0×1018~1.0×1021cm-3であり、ドリフト層2の第1導電型の不純物濃度よりも高い。
保護層7の第2導電型の不純物濃度は、1.0×1014~1.0×1020cm-3とすることが好ましく、濃度プロファイルは均一でなくてもよい。
接続層8の第2導電型の不純物濃度は、1.0×1014~1.0×1020cm-3である。
電界緩和層9の第2導電型の不純物濃度は、接続層8の第2導電型の不純物濃度よりも低い。また、電界緩和層9の第2導電型の不純物濃度は、保護層7の第2導電型の不純物濃度よりも低いことが望ましい。
接続層8と電界緩和層9との境界には、急峻な不純物濃度差があってもよく、あるいは不純物濃度がなだらかに変化してもよい。接続層8から電界緩和層9にかけて、不純物濃度が急峻に変化する位置、または、ボディ領域3底面からの距離に対して不純物濃度をプロットした場合に、距離に対する濃度勾配が徐々に変化していく中で、ある距離において勾配が近辺の勾配よりも大きくなる位置が存在する場合は、その大きな濃度差が生じる位置を接続層8と電界緩和層9との境界とする。また、接続層8の下部付近から電界緩和層9にかけて不純物濃度がなだらかに低くなっていく場合には、不純物濃度が接続層8の最大値の半分となる位置を接続層8と電界緩和層9との境界とする。
次に、炭化珪素半導体装置100の動作について簡単に説明する。
図1において、ゲート電極11に閾値電圧以上の電圧が印加されている場合、ボディ領域3において、導電型が反転した、すなわち、第1導電型のチャネルがトレンチ6の側面に沿って形成される。そうすると、ソース電極12からドレイン電極13までの間に同一の導電型の電流経路が形成されるため、電流が流れることとなる。このようにゲート電極11に閾値電圧以上の電圧が印加された状態が、炭化珪素半導体装置100のオン状態である。
一方、ゲート電極11に閾値電圧以下の電圧が印加されている場合、ボディ領域3にはチャネルが形成されないため、オン状態の場合のような電流経路が形成されない。そのため、ドレイン電極13とソース電極12との間に電圧を印加したとしても、ドレイン電極13からソース電極12へと電流がほとんど流れない。このようにゲート電極11の電圧が閾値電圧以下の状態が、炭化珪素半導体装置100のオフ状態である。そして、炭化珪素半導体装置100は、ゲート電極11に印加する電圧を制御することで、オン状態とオフ状態とが切り換わり動作する。
次に、炭化珪素半導体装置100の製造方法について、図4から図9を用いて説明する。図4から図9は、炭化珪素半導体装置100の製造方法の各工程を示す断面図である。
図4に示すように、基板1上に炭化珪素からなる第1導電型の半導体層15を形成する。具体的には、第1導電型の炭化珪素基板である基板1上に第1導電型の半導体層15をエピタキシャル結晶成長によって形成すればよい。また、半導体層15における第1導電型の不純物濃度は、上述したドリフト層2における第1導電型の不純物濃度に対応するように形成する。
図5に示すように、半導体層15内の上部に、ボディ領域3、ボディコンタクト領域4およびソース領域5をそれぞれイオン注入によって形成する。第1導電型領域として例えばn型領域を形成する場合には、ドナーイオンとしてN(窒素)やP(リン)などのイオンを注入する。また、第2導電型領域として例えばp型領域を形成する場合には、アクセプタイオンとしてAl(アルミニウム)やB(ホウ素)などのイオンを注入する。各領域は、不純物濃度が上述した値の範囲内に含まれるように形成する。なお、各領域を形成する順序は前後してもよい。また、少なくとも一部の領域についてイオン注入に代えてエピタキシャル結晶成長によって形成することもできる。
図6に示すように、半導体層15上に、開口部を有するマスク16を形成する。そして、このマスク16を用いた反応性イオンエッチング(RIE)によって、ソース領域5の表面からソース領域5およびボディ領域3を貫通してドリフト層2内に達するトレンチ6を形成する。
図7に示すように、トレンチ6の底面に第2導電型のイオン注入を行うことで、保護層7を形成する。保護層7の形成は、図7に示すように、開口を有するマスク16を用いて行ってもよいし、別個にマスクを形成してもよい。なお、保護層7は、トレンチ6を保護層7の厚み分だけ深く形成した後、トレンチ6内にエピタキシャル結晶成長によって形成することもできる。
図8に示すように、トレンチ6の側面に向かって、半導体層15の表面に垂直な方向から角度θ2の傾斜をつけて、アクセプタイオンドーズ量N2を注入エネルギーE2によりイオン注入することで、第2導電型の電界緩和層9を形成する。
図9に示すように、トレンチ6の側面に向かって、半導体層15の表面に垂直な方向から角度θ2よりも大きい角度θ1の傾斜をつけて、アクセプタイオンドーズ量N2よりも高いアクセプタイオンドーズ量N1をイオン注入エネルギーE1によりイオン注入することで、電界緩和層9よりも不純物濃度が高い第2導電型の接続層8を形成する。
このように、図8および図9に示す工程において、注入角度θ1をθ2よりも大きくすることで、接続層8の下方に電界緩和層9を形成することができる。さらに、イオン注入エネルギーE1をE2以上とすることで、電界緩和層9の幅が接続層8の幅以下となるように、電界緩和層9を接続層8の側面に接することなく底面以下の領域に局所的に形成することができる。ここで、電界緩和層9の幅および接続層8の幅は、トレンチ6の幅方向における電界緩和層9の幅および接続層8の幅をそれぞれ意味する。
なお、傾斜注入時には、マスク16を使用してもよいし、除去してもよい。いずれの場合でも、傾斜注入の注入角度が、マスク16またはトレンチ6の一方の側面の上端から対抗するトレンチ6側面の下端までの対角線が側面と織りなす角度と同等か、より小さくすることが好ましく、そうすることでトレンチ6と保護層7の周辺に接続層8および電界緩和層9を形成することができる。
また、接続層8および電界緩和層9は、エピタキシャル結晶成長、垂直イオン注入またはこれらの組み合わせにより形成することもできる。この場合、ボディ領域3下部からトレンチ6下部または保護層7下部までの間が個別のエピタキシャル結晶成長により形成された半導体層であってもよい。また、保護層7下部に電界緩和層9が形成されていてもよい。
ここで、接続層8および電界緩和層9について、図10および図11を用いて詳細を説明する。図10は、接続層8および電界緩和層9をイオン注入により形成した場合における、図9と同様の構造のボディ領域3から保護層7下部のドリフト層2までの領域の拡大図である。また、図11は、図10のA-A´線とB-B´線のそれぞれに沿った第2導電型の不純物濃度プロファイルの一例である。
傾斜注入によって接続層8を形成する場合には、図10に示すように、イオンの注入方向に向かって不純物濃度が徐々に減少するテール領域17が、電界緩和層9の底面と、接続層8および電界緩和層9のドリフト層2側の側面に形成される。テール領域17の不純物濃度の減衰は、図11に示すように、ガウス分布により近似することができる。接続層8および電界緩和層9のドリフト層2側の側面に形成されるテール領域17の幅Wtは、テール領域17を含む電界緩和層9のデバイス縦方向の長さL2よりも小さい。よって、イオン注入により発生するテール領域17と不純物濃度が接続層8よりも低い電界緩和層9とは区別することができる。
製造方法の説明に戻る。その後、トレンチ6内の底面および側面にゲート絶縁膜10を形成し、トレンチ6に埋め込まれるようにゲート絶縁膜10を介してゲート電極11を形成する。そして、ゲート電極11を覆うように層間絶縁膜14を形成した後、ソース領域5の表面とボディコンタクト領域4の表面とに接するようにソース電極12を形成し、基板1の裏面にドレイン電極13を形成する。
以上の工程により、図1に示す炭化珪素半導体装置100が完成する。
このように構成された炭化珪素半導体装置100の効果について説明する。
炭化珪素半導体装置100では、保護層7とボディ領域3とを接続する接続層8が形成されているので、保護層7をボディ領域3とボディコンタクト領域4を介して接続されているソース電極12に電気的に接続することができる。これにより、デバイススイッチング時にはソース電極12への電荷が引き抜かれるため、空乏層の応答が速くなり、スイッチング損失を低減できる。さらに、保護層7をソース電位に接続することにより、デバイスオフ時に保護層7からドリフト層2に向かって空乏層の伸びが促進される結果、トレンチ6底面の電界強度を低減できる。
ここで、電界緩和層9が接続層8の下部に局所的に形成されていることによって奏する効果について、図1および図12から図16を用いて説明する。図12および図13は、炭化珪素半導体装置100との比較例にかかる炭化珪素半導体装置901、902を示す断面図である。また、図14から図16は、それぞれシミュレーションにより算出された炭化珪素半導体装置100、901、902のオフ時の電界分布である。
まず、炭化珪素半導体装置100と比較例にかかる炭化珪素半導体装置901、902との構成の違いについて説明する。
図1に示す炭化珪素半導体装置100では、接続層8の下部に電界緩和層9が設けられている。一方、図12に示す第1の比較例にかかる炭化珪素半導体装置901では、電界緩和層9が設けられておらず、接続層8の底面がドリフト層2に接している点で異なる。
また、図1に示す炭化珪素半導体装置100では、接続層8のトレンチ6に対向する側面はドリフト層2に接している。一方、図13に示す第2の比較例にかかる炭化珪素半導体装置902では、接続層8の側面および底面を覆うようにして、接続層8よりも不純物濃度が低い第2接続層91が形成されている点で異なる。
次に、炭化珪素半導体装置100、901、902のオフ時の電界分布について説明する。
図14から図16では、縦方向にボディ領域3の底面近辺から保護層7下数μmまでの領域の電界分布を示しており、白色に近い領域ほど電界強度がより高く、黒色に近い領域ほど電界強度がより低いことを表す。
図14から図16に示すように、炭化珪素半導体装置100、901、902はいずれもオフ時にドレイン電圧が印加された際、素子内部ではトレンチ6の底面角部に形成されたゲート絶縁膜10と、保護層7の底面とが高電界となっている。すなわち、高電圧印加時にはこれらの点に電界が集中しやすい。
この点、図15に示すように、電界緩和層9を有していない炭化珪素半導体装置901では、接続層8の下部において特に電界が集中している。一方、図14に示すように、炭化珪素半導体装置100においても同様の箇所に電界集中はみられるが、電界緩和層9内に空乏層が広がることで、接合部および接続層8底部の電界強度は低減している。この結果として、炭化珪素半導体装置100のアバランシェ電圧における電界緩和層9底面の電界強度は、炭化珪素半導体装置901の接続層8底面の電界強度と比べて約7%低くなり、電界緩和層9により半導体層15内の接合電界が緩和され、デバイスの耐圧が向上されるといえる。
また、図16に示すように、接続層8よりも不純物濃度が低い第2接続層91が設けられた炭化珪素半導体装置902では、接続層8の側面側に第2接続層91が設けられているため、トレンチ6の側面近傍の第2導電型の領域の幅が広くなるといえるが、接続層8底部の電界強度は図14に示す炭化珪素半導体装置100と同等となっており、第2接続層91の形成による電界緩和の効果は小さい。その上、接続層8の側面に第2接続層91を形成すると、隣接するドリフト層2の幅を狭窄することとなり、JFET抵抗が増大し、これによりオン抵抗が増加することに繋がる。一方、図14に示す炭化珪素半導体装置100では、電界緩和効果が炭化珪素半導体装置902と同等な上に、隣接するドリフト層2の幅を狭窄しないことから、JFET抵抗の増大を抑制することができ、この結果、オン抵抗を低下させることができる。
以上のように、炭化珪素半導体装置100では、電界緩和層9が接続層8下部に局所的に形成されていることによって、デバイスオフ時の電界強度すなわち耐圧を向上し、かつオン抵抗を低下させることができる効果を奏する。このように、耐圧とオン抵抗のトレードオフを改善することができるといえる。
実施の形態1の炭化珪素半導体装置の第1の変形例について、図17および図18を用いて説明する。図17は、本実施の形態の炭化珪素半導体装置100を変形した炭化珪素半導体装置101を示す断面図である。また、図18は、炭化珪素半導体装置101の製造方法の一つの工程を示す断面図である。
図17に示すように、ボディ領域3の下部には、第1導電型の不純物濃度がドリフト層2よりも高い電流拡散層18がさらに形成されていてもよい。この場合は、製造工程では図5で説明した工程において、半導体層15内の上部に、ボディ領域3、ボディコンタクト領域4およびソース領域5をそれぞれイオン注入によって形成する際に、図18に示すように電流拡散層18をさらに形成する。
このように構成された炭化珪素半導体装置101にあっては、ボディ領域3の下部において電流が横方向に拡散されやすくなる、または、ボディ領域3の下部の空乏層幅が小さくなることにより、電流経路を拡大することができる。これにより、接続層8の形成箇所以外のドリフト層2内のオン電流密度を増大することができ、オン抵抗が低下するという効果を奏する。
実施の形態1の炭化珪素半導体装置の第2の変形例について、図19から図25を用いて説明する。図19は、本実施の形態の炭化珪素半導体装置100を変形した炭化珪素半導体装置102を示す断面図である。また、図20から図25は、炭化珪素半導体装置102の製造方法の各工程を示す断面図である。
図19に示すように、炭化珪素半導体装置102は、炭化珪素半導体装置100の半導体層15に備えるドリフト層2に代えて、第1ドリフト層21および第2ドリフト層22の二層構造のドリフト層を備える点で、炭化珪素半導体装置100と異なる。これは、炭化珪素半導体装置102の製造方法に起因する。
炭化珪素半導体装置102の製造方法について、図20から図25を用いて説明する。
図20に示すように、第1導電型の炭化珪素基板である基板1上に第1導電型の第1ドリフト層21をエピタキシャル結晶成長によって形成する。このとき、第1ドリフト層21における第1導電型の不純物濃度は、実施の形態1に係る炭化珪素半導体装置100で説明したドリフト層2における第1導電型の不純物濃度範囲に含まれるように形成する。
図21に示すように、半導体層15上に、開口部を有するマスク26を形成する。そして、このマスク16を用いたイオン注入により、第2導電型の電界緩和層9および接続層8の一部を形成する。このとき、電界緩和層9の第2導電型の不純物濃度が、接続層8の第2導電型の不純物濃度よりも低くなるようにする。
図22に示すように、図21中のマスク26よりも間隔を狭くした開口部を有するマスク27を形成する。このマスク27を用いたイオン注入により、図21で形成した電界緩和層9および接続層8の一部の領域に第2導電型の保護層7を形成する。
図23に示すように、第1ドリフト層21上に、第1導電型の第2ドリフト層22をエピタキシャル結晶成長によって形成する。このとき、第2ドリフト層22の第1導電型の不純物濃度は、上述したドリフト層2における第1導電型の不純物濃度範囲に含まれていればよく、第1ドリフト層21の第1導電型の不純物濃度と同じであっても異なっていてもよい。
図24に示すように、第2ドリフト層22にボディ領域3、ボディコンタクト領域4およびソース領域5を形成する。ボディ領域3は、イオン注入またはエピタキシャル結晶成長により形成することができる。
図25に示すように、ボディコンタクト領域4およびソース領域5上に、開口部を有するマスク28を形成する。反応性イオンエッチング(RIE)によって、マスク28の開口部に露出されたソース領域5の表面からソース領域5およびボディ領域3を貫通して第2ドリフト層22の底面すなわち保護層7の表面まで達するトレンチ6を形成する。
その後、半導体層15のトレンチ6の側面に向かって、表面に垂直な方向から傾斜イオン注入することで、既に第1ドリフト層21内に形成されている接続層8の一部の表面に接するように、第2ドリフト層22内にボディ領域3に接する接続層8の残りの部分を形成する。このとき、接続層8の幅は不均一でもよい。また、接続層8は表面に垂直な方向にイオン注入を行って形成してもよい。
さらに、トレンチ6内の底面および側面にゲート絶縁膜10を形成し、トレンチ6に埋め込まれるようにゲート絶縁膜10上にゲート電極11を形成する。そして、ゲート電極11を覆うように層間絶縁膜14を形成した後、ソース領域5の表面とボディコンタクト領域4の表面とに接するようにソース電極12を形成し、基板1の裏面にドレイン電極13を形成する。
以上の工程により、図19に示す炭化珪素半導体装置102が完成する。
このように構成された炭化珪素半導体装置102にあっては、電界緩和層9の形成後に第2ドリフト層22を形成したデバイス構造とするため、電界緩和層9をドリフト層のより深い位置に形成することができる。これにより、トレンチ6の下方においてはトレンチ6の幅に関わらず電界緩和層9の幅を広く形成することが可能となる効果を奏する。
実施の形態2.
実施の形態2の炭化珪素半導体装置について、図26を用いて説明する。図26は、本実施の形態の炭化珪素半導体装置200を示す断面図である。
実施の形態2の炭化珪素半導体装置について、図26を用いて説明する。図26は、本実施の形態の炭化珪素半導体装置200を示す断面図である。
炭化珪素半導体装置200は、実施の形態1の炭化珪素半導体装置100と比較して、保護層7の構成およびその製造方法が異なる。炭化珪素半導体装置200のその他の構成および製造方法については、炭化珪素半導体装置100と同様であるため、説明を省略する。
図26に示すように、炭化珪素半導体装置200では、トレンチ6の下方に設けられた第2導電型の保護層7は、不純物濃度が高い第1保護層7aおよび第1保護層7aの下方に設けられ第1保護層7aよりも不純物濃度が低い第2保護層7bの二層から構成されている。
炭化珪素半導体装置200の製造方法について説明する。
実施の形態1の炭化珪素半導体装置100の製造方法において、図4から図6で説明したのと同様にトレンチ6の形成まで完了した後、トレンチ6底面のドリフト層2中に第2保護層7bをイオン注入により形成する。
その後、第2保護層7bを形成する際よりも小さい注入エネルギーにより、トレンチ6の下方および第2保護層7bの上部に不純物濃度が第2保護層7bよりも高い第1保護層7aをイオン注入により形成する。
このようにして第1保護層7aおよび第2保護層7bからなる保護層7を形成した後に、実施の形態1の炭化珪素半導体装置100の製造方法において図8以降で説明したのと同様な工程で、その他の構成を形成して、炭化珪素半導体装置200が完成する。
なお、第1保護層7aおよび第2保護層7bからなる保護層7は、トレンチ6を形成した後に形成する製造方法に限られるものではなく、例えば、実施の形態1の炭化珪素半導体装置100の製造方法として説明した図4に示す半導体層15の表面から第1保護層7aおよび第2保護層7bを半導体層15内に局所的に形成することもできる。
また、炭化珪素半導体装置102の製造方法として説明した図22に示す保護層7をイオン注入により形成した工程と同様な工程で、第1保護層7aおよび第2保護層7bをイオン注入により形成し、その後、第2ドリフト層22をエピタキシャル結晶成長により形成することもできる。
このように構成された炭化珪素半導体装置200の効果について説明する。
トレンチゲート型炭化珪素半導体装置では、デバイスオフ時に保護層7底面近傍に電界が集中する。そのため、保護層7が、第1保護層7aおよびその下方に設けられ第1保護層7aよりも不純物濃度が低い第2保護層7bによって構成されることにより、不純物濃度が低い第2保護層7b内に広がる空乏層の幅を拡大し、空乏層内の接合部における電界強度を低減することができるため、耐圧をより向上することができるという効果を奏する。
また、第2保護層7bの不純物濃度は、隣接する電界緩和層9の不純物濃度以上とすることが好ましい。保護層7および電界緩和層9底部へ電界が集中する際、最も高電界となりやすいのは底面と側面がドリフト層2に露出する電界緩和層9の角部である。そのため、第2保護層7bを電界緩和層9と同等、またはそれよりも高い不純物濃度とすることで、第2保護層7b内に広がる空乏層の接合部からの幅は、電界緩和層9内に広がる空乏層の幅以下となる。これにより、第2保護層7bの底面に電界が印加されやすくすることで、電界緩和層9へ集中する電界を緩和し、耐圧を向上することができる効果をさらに奏する。
実施の形態3.
実施の形態3の炭化珪素半導体装置について、図27を用いて説明する。図27は、本実施の形態の炭化珪素半導体装置300を示す断面図である。
実施の形態3の炭化珪素半導体装置について、図27を用いて説明する。図27は、本実施の形態の炭化珪素半導体装置300を示す断面図である。
炭化珪素半導体装置300は、実施の形態1の炭化珪素半導体装置100と比較して、接続層8および電界緩和層9の構成ならびにその製造方法が異なる。炭化珪素半導体装置300のその他の構成および製造方法については、炭化珪素半導体装置100と同様であるため、説明を省略する。
図27に示すように、炭化珪素半導体装置300では、接続層8の底面および保護層7の底面に接するようにして、電界緩和層9が設けられている。すなわち、トレンチ6を介して対向する接続層8の下方に位置する電界緩和層9は、保護層7の下方で繋がって設けられる。
炭化珪素半導体装置300の製造方法について説明する。
実施の形態1の炭化珪素半導体装置100の製造方法において、図4から図7で説明したのと同様に保護層7の形成まで完了した後、マスク16を形成したまま、あるいはマスク16を除去して、トレンチ6内壁から傾斜イオン注入を行う。このとき、トレンチ6の側面に対して小さい注入角度でかつ保護層7形成時の注入エネルギーよりも高いエネルギーでイオン注入を行い、保護層7底面の下方へ電界緩和層9を形成する。
このようにして電界緩和層9を保護層7の下方に形成した後に、実施の形態1の炭化珪素半導体装置100の製造方法において図9以降で説明したのと同様に、その他の構成を形成して、炭化珪素半導体装置300が完成する。
なお、電界緩和層9は保護層7の底面で繋がって設けられるものに限られず、保護層の底面の少なくとも一部に接するようにして、それぞれ離間して設けてられもよい。
また、接続層8および電界緩和層9をトレンチ6の第1の側面6aまたは第2の側面6bのいずれか一方にのみ形成する場合は、電界緩和層9の少なくとも一部が保護層7の底面に接するようにして電界緩和層9が設けられてもよい。あるいは、電界緩和層9は、炭化珪素半導体装置102のように第1ドリフト層21にイオン注入にて形成し、その後第2ドリフト層22を形成して、保護層7が電界緩和層9に接するように形成してもよい。
このように構成された炭化珪素半導体装置300の効果について説明する。
炭化珪素半導体装置300では、保護層7の下方に電界緩和層9が形成されていることにより、デバイスオフ時に電界緩和層9内に空乏層が広がり、当該部分の電界を緩和できる。電界緩和層9は保護層7よりも不純物濃度が低いため、層内の空乏層幅は保護層7内の空乏層幅よりも広くなるので、接合部の電界強度が低くなる結果、素子の耐圧を向上することができる効果を奏する。
また、電界緩和層9が接続層8と保護層7底面に跨るように形成されているため、当該部分のドリフト層2との接合の位置が一定となり、接合部の凹凸による局所的な電界集中を抑制することができる。なお、この場合は、保護層7底面と接続層底面の深さは一定であることが好ましい。一定とすることで、保護層7と接続層8底面の濃度プロファイルが一様となり、保護層7角部および接続層8底部への局所的な電界集中を緩和し、耐圧を向上することができる効果をさらに奏する。また、電界緩和層9のデバイス縦方向における厚みがデバイス横方向において一定となるため、縦方向に空乏層が一様に広がり、保護層7下部近傍の電界強度を低減することができる効果を奏する。
実施の形態4.
実施の形態4の炭化珪素半導体装置について、図28を用いて説明する。図28は、本実施の形態の炭化珪素半導体装置400を示す断面図である。
実施の形態4の炭化珪素半導体装置について、図28を用いて説明する。図28は、本実施の形態の炭化珪素半導体装置400を示す断面図である。
炭化珪素半導体装置400は、実施の形態1の炭化珪素半導体装置100と比較して、接続層8の側面に第1導電型の低抵抗層23が設けられている点が異なる。炭化珪素半導体装置400のその他の構成および製造方法については、炭化珪素半導体装置100と同様であるため、説明を省略する。
図28に示すように、炭化珪素半導体装置400では、接続層8の側面に接するようにして、第1導電型の不純物濃度がドリフト層2よりも高い低抵抗層23が設けられている。低抵抗層23は、接続層8のトレンチ6側面と対向する第1の側面に接するように設けられる。
炭化珪素半導体装置400の製造方法について説明する。
実施の形態1の炭化珪素半導体装置100の製造方法において、図4から図6で説明したのと同様な工程でトレンチ6の形成まで完了した後、トレンチ6の側面に向かって、ドナーイオンを傾斜注入することで、第1導電型の不純物濃度がドリフト層2よりも高い低抵抗層23を形成する。
このようにして低抵抗層23を形成した後に、実施の形態1の炭化珪素半導体装置100の製造方法において図7以降で説明したのと同様な工程で、その他の構成を形成して、炭化珪素半導体装置400が完成する。
なお、低抵抗層23の形成においては、半導体層15の表面から垂直にドナーイオンを注入し、保護層7の側面の少なくとも一部に接するように低抵抗層23を形成してもよい。
このように構成された炭化珪素半導体装置400の効果について説明する。
接続層8はトレンチ6の側方に形成されるため、チャネルとオン電流経路の近傍に形成されているといえる。このため、接続層8側面に接するドリフト層2よりも高濃度の低抵抗層23が設けられることにより、接続層8からドリフト層2に向かって伸びる空乏層の幅が縮小され、当該部分のJFET抵抗を低減することができる。これにより、ドリフト層2を介して向かい合う接続層8の間の領域のJFET抵抗を低減することができる。このようにして、接続層8が形成されているトレンチ6の延在方向と直行する方向において隣り合う接続層8の距離を縮めることができる。すなわち、トレンチ6の間隔およびセルピッチを縮めることができるため、オン抵抗を低減できるとともに、デバイスオフ時の保護層7底部近傍への電界集中が抑制され、耐圧を向上することができるという効果を奏する。
また、低抵抗層23によりJFET抵抗が低減されることで、接続層8が形成されているトレンチ6の延在方向において隣り合う接続層8の間隔を縮めることができる。これにより、デバイスオフ時には接続層8底部への電界集中を抑制して耐圧を向上することができ、さらに保護層7が接続層8に接する総面積を大きくできるため、保護層7とソース電極12との間の抵抗を低減できる結果、スイッチング時の損失を低減することができる効果を奏する。
実施の形態4の炭化珪素半導体装置の変形例について、図29を用いて説明する。図29は、本実施の形態の炭化珪素半導体装置400を変形した炭化珪素半導体装置を示す平面図である。
図29に示すように、接続層8のトレンチ6の側面と対向する第1の側面はドリフト層2に接し、第1の側面と交差する第2の側面および第2の側面に対向する第3の側面に接するように、低抵抗層23が設けられてもよい。このとき、チャネルが形成される活性領域内において、接続層8に接しないトレンチ6の側面は低抵抗層23に覆われていることが好ましい。
このように構成された炭化珪素半導体装置400にあっては、接続層8周辺のJFET抵抗をさらに低減できるという効果を奏する。低抵抗層23は、接続層8のトレンチ6と対向する側面に形成された場合には、セルピッチを縮小することができるため、オン抵抗の低減と耐圧の向上を両立することができる。さらに、トレンチ6の延在方向に離間して接続層8が形成される場合において、接続層8間に低抵抗層23が形成される場合には、接続層8の間隔を狭め、保護層7と接続層8の接続面積拡大によるスイッチング損失を低減することができ、かつ、各接続層底面の電界強度を低減することができる効果を奏する。
実施の形態5.
本実施の形態は、上述した実施の形態1から4にかかる炭化珪素半導体装置を電力変換装置に適用したものである。本開示は特定の電力変換装置に限定されるものではないが、以下、実施の形態5として、三相のインバータに本発明を適用した場合について説明する。
本実施の形態は、上述した実施の形態1から4にかかる炭化珪素半導体装置を電力変換装置に適用したものである。本開示は特定の電力変換装置に限定されるものではないが、以下、実施の形態5として、三相のインバータに本発明を適用した場合について説明する。
図30は、本実施の形態にかかる電力変換装置を適用した電力変換システムの構成を示すブロック図である。
図30に示す電力変換システムは、電源510、電力変換装置500、負荷520から構成される。電源510は、直流電源であり、電力変換装置500に直流電力を供給する。電源510は種々のもので構成することが可能であり、例えば、直流系統、太陽電池、蓄電池で構成することができるし、交流系統に接続された整流回路やAC/DCコンバータで構成することとしてもよい。また、電源510を、直流系統から出力される直流電力を所定の電力に変換するDC/DCコンバータによって構成することとしてもよい。
電力変換装置500は、電源510と負荷520の間に接続された三相のインバータであり、電源510から供給された直流電力を交流電力に変換し、負荷520に交流電力を供給する。電力変換装置500は、図30に示すように、直流電力を交流電力に変換して出力する主変換回路501と、主変換回路501の各スイッチング素子を駆動する駆動信号を出力する駆動回路502と、駆動回路502を制御する制御信号を駆動回路502に出力する制御回路503とを備えている。
負荷520は、電力変換装置500から供給された交流電力によって駆動される三相の電動機である。なお、負荷520は特定の用途に限られるものではなく、各種電気機器に搭載された電動機であり、例えば、ハイブリッド自動車や電気自動車、鉄道車両、エレベーター、もしくは、空調機器向けの電動機として用いられる。
以下、電力変換装置500の詳細を説明する。主変換回路501は、スイッチング素子と還流ダイオードを備えており(図示せず)、スイッチング素子がスイッチングすることによって、電源510から供給される直流電力を交流電力に変換し、負荷520に供給する。主変換回路501の具体的な回路構成は種々のものがあるが、本実施の形態にかかる主変換回路501は2レベルの三相フルブリッジ回路であり、6つのスイッチング素子とそれぞれのスイッチング素子に逆並列された6つの還流ダイオードから構成することができる。主変換回路501の各スイッチング素子には、上述した実施の形態1から4のいずれかにかかる半導体装置を適用する。6つのスイッチング素子は2つのスイッチング素子ごとに直列接続され上下アームを構成し、各上下アームはフルブリッジ回路の各相(U相、V相、W相)を構成する。そして、各上下アームの出力端子、すなわち主変換回路501の3つの出力端子は、負荷520に接続される。
駆動回路502は、主変換回路501のスイッチング素子を駆動する駆動信号を生成し、主変換回路501のスイッチング素子の制御電極に供給する。具体的には、後述する制御回路503からの制御信号に従い、スイッチング素子をオン状態にする駆動信号とスイッチング素子をオフ状態にする駆動信号とを各スイッチング素子の制御電極に出力する。スイッチング素子をオン状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以上の電圧信号(オン信号)であり、スイッチング素子をオフ状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以下の電圧信号(オフ信号)となる。
制御回路503は、負荷520に所望の電力が供給されるよう主変換回路501のスイッチング素子を制御する。具体的には、負荷520に供給すべき電力に基づいて主変換回路501の各スイッチング素子がオン状態となるべき時間(オン時間)を算出する。例えば、出力すべき電圧に応じてスイッチング素子のオン時間を変調するPWM制御によって主変換回路501を制御することができる。そして、各時点においてオン状態となるべきスイッチング素子にはオン信号を、オフ状態となるべきスイッチング素子にはオフ信号が出力されるよう、駆動回路502に制御指令(制御信号)を出力する。駆動回路502は、この制御信号に従い、各スイッチング素子の制御電極にオン信号又はオフ信号を駆動信号として出力する。
本実施の形態に係る電力変換装置では、主変換回路501のスイッチング素子として実施の形態1から4にかかる炭化珪素半導体装置を適用するため、高効率な動作を実現することができる。
本実施の形態では、2レベルの三相インバータに本発明を適用する例を説明したが、これに限られるものではなく、種々の電力変換装置に適用することができる。本実施の形態では、2レベルの電力変換装置としたが3レベルやマルチレベルの電力変換装置であっても構わないし、単相負荷に電力を供給する場合には単相のインバータに本発明を適用しても構わない。また、直流負荷等に電力を供給する場合にはDC/DCコンバータやAC/DCコンバータに本発明を適用することも可能である。
また、本開示における電力変換装置は、上述した負荷が電動機の場合に限定されるものではなく、例えば、放電加工機やレーザー加工機、又は誘導加熱調理器や非接触給電システムの電源装置として用いることもでき、さらには太陽光発電システムや蓄電システム等のパワーコンディショナーとして用いることも可能である。
なお、各実施の形態を、適宜、組み合わせたり、変形や省略することも、本開示の範囲に含まれる。
1 基板、2 ドリフト層、3 ボディ領域、4 ボディコンタクト領域、5 ソース領域、6 トレンチ、7 保護層、8 接続層、9 電界緩和層、10 ゲート絶縁膜、11 ゲート電極、12 ソース電極、13 ドレイン電極、14 層間絶縁膜、15 半導体層、17 テール領域、18 電流拡散層、21 第1ドリフト層、22 第2ドリフト層、23 低抵抗層、100、101、102、200、300、400 炭化珪素半導体装置、500 電力変換装置、501 主変換回路、502 駆動回路、503 制御回路、510 電源、520 負荷
Claims (12)
- 第1導電型の基板と、
前記基板上に設けられ、炭化珪素からなる第1導電型のドリフト層と、
前記ドリフト層上に設けられた第2導電型のボディ領域と、
前記ボディ領域上に設けられた第1導電型のソース領域と、
前記ソース領域に接続されたソース電極と、
前記ボディ領域および前記ソース領域を貫通し、底面が前記ドリフト層中に位置するトレンチの内面に設けられたゲート絶縁膜と、
前記ゲート絶縁膜を介して前記トレンチ内に設けられたゲート電極と、
前記ゲート絶縁膜の下方に設けられた第2導電型の保護層と、
前記ドリフト層内に設けられ、前記保護層と前記ボディ領域とに接する第2導電型の接続層と、
前記接続層の底面に接して前記接続層より下方に設けられ、前記接続層よりも第2導電型の不純物濃度が低い第2導電型の電界緩和層と、
を備えた炭化珪素半導体装置。 - 前記電界緩和層の第2導電型の不純物濃度は、前記保護層の第2導電型の不純物濃度よりも低いこと
を特徴とする請求項1に記載の炭化珪素半導体装置。 - 前記保護層は、
前記トレンチの底面側に設けられ、前記ボディ領域よりも第2導電型の不純物濃度が高い高濃度保護層と、
前記高濃度保護層の下方に接して設けられ、前記高濃度保護層よりも第2導電型の不純物濃度が低い低濃度保護層と、から構成されること
を特徴とする請求項1または2に記載の炭化珪素半導体装置。 - 前記接続層の側面に接して設けられ、前記ドリフト層よりも第1導電型の不純物濃度が高い第1導電型の低抵抗層をさらに有すること
を特徴とする請求項1から3のいずれか1項に記載の炭化珪素半導体装置。 - 前記電界緩和層は、前記保護層の底面に接すること
を特徴とする請求項1から4のいずれか1項に記載の炭化珪素半導体装置。 - 前記接続層は、前記トレンチを介して互いに対向するように設けられ、
前記電界緩和層は、前記トレンチを介して対向する前記接続層の底面および前記保護層の底面に接して前記保護層の下方で繋がって設けられること
を特徴とする請求項1から5のいずれか1項に記載の炭化珪素半導体装置。 - 前記電界緩和層の幅が前記接続層の幅以下であること
を特徴とする請求項1から4のいずれか1項に記載の炭化珪素半導体装置。 - 前記ドリフト層は、第1ドリフト層と第2ドリフト層の二層から構成されること
を特徴とする請求項1から7のいずれか1項に記載の炭化珪素半導体装置。 - 請求項1から8のいずれか1項に記載の炭化珪素半導体装置を有し、入力される電力を変換して出力する主変換回路と、
前記炭化珪素半導体装置に駆動信号を出力する駆動回路と、
前記駆動回路に制御信号を出力する制御回路と、
を備えた電力変換装置。 - 基板上に炭化珪素からなる第1導電型の半導体層を形成する工程と、
前記半導体層内の上部に第2導電型のボディ領域を形成する工程と、
前記ボディ領域の表面に第1導電型のソース領域を形成する工程と、
前記ソース領域の表面から前記ボディ領域を貫通するトレンチを形成する工程と、
前記トレンチの内面にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜を介して前記トレンチ内にゲート電極を形成する工程と、
前記ゲート絶縁膜の下方に第2導電型の保護層を形成する工程と、
前記保護層の側方領域に傾斜イオン注入することにより第2導電型の電界緩和層を形成する工程と、
前記電界緩和層の上方領域に傾斜イオン注入することにより、前記電界緩和層よりも第2導電型の不純物濃度が高い第2導電型の接続層を形成する工程と、
を含む炭化珪素半導体装置の製造方法。 - 前記接続層は、前記ソース領域の表面に垂直な方向から角度θ1の傾斜をつけた傾斜イオン注入により形成され、
前記電界緩和層は、前記ソース領域の表面に垂直な方向から角度θ2の傾斜をつけた傾斜イオン注入により形成され、
前記角度θ1は前記角度θ2よりも大きいこと
を特徴とする請求項10に記載の炭化珪素半導体装置の製造方法。 - 基板上に炭化珪素からなる第1導電型の第1ドリフト層を形成する工程と、
前記第1ドリフト層内に第2導電型の電界緩和層を形成する工程と、
前記第1ドリフト層内の上部において前記電界緩和層の表面に接するように、前記電界緩和層よりも第2導電型の不純物濃度が高い第2導電型の接続層の一部を形成する工程と、
前記電界緩和層および前記接続層が形成された領域の一部に保護層を形成する工程と、
前記第1ドリフト層上に第1導電型の第2ドリフト層をエピタキシャル結晶成長により形成する工程と、
前記第2ドリフト層内の上部に第2導電型のボディ領域を形成する工程と、
前記ボディ領域の表面に第1導電型のソース領域を形成する工程と、
前記ソース領域の表面から前記ボディ領域を貫通するトレンチを形成する工程と、
前記接続層の一部と表面側で接するように、前記第2ドリフト層内に前記接続層の他部を形成する工程と、
前記トレンチの内面にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜を介して前記トレンチ内にゲート電極を形成する工程と、
を含む炭化珪素半導体装置の製造方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2019/046600 WO2021106152A1 (ja) | 2019-11-28 | 2019-11-28 | 炭化珪素半導体装置、電力変換装置および炭化珪素半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2021106152A1 JPWO2021106152A1 (ja) | 2021-06-03 |
JP7170910B2 true JP7170910B2 (ja) | 2022-11-14 |
Family
ID=76130479
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021561074A Active JP7170910B2 (ja) | 2019-11-28 | 2019-11-28 | 炭化珪素半導体装置、電力変換装置および炭化珪素半導体装置の製造方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20220406897A1 (ja) |
JP (1) | JP7170910B2 (ja) |
CN (1) | CN114730802A (ja) |
DE (1) | DE112019007917T5 (ja) |
WO (1) | WO2021106152A1 (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017112161A (ja) | 2015-12-15 | 2017-06-22 | 三菱電機株式会社 | 半導体装置 |
WO2018225600A1 (ja) | 2017-06-06 | 2018-12-13 | 三菱電機株式会社 | 半導体装置および電力変換装置 |
JP2019079833A (ja) | 2017-10-19 | 2019-05-23 | トヨタ自動車株式会社 | スイッチング素子とその製造方法 |
WO2019186785A1 (ja) | 2018-03-28 | 2019-10-03 | 三菱電機株式会社 | 炭化珪素半導体装置およびその製造方法 |
-
2019
- 2019-11-28 DE DE112019007917.4T patent/DE112019007917T5/de active Pending
- 2019-11-28 JP JP2021561074A patent/JP7170910B2/ja active Active
- 2019-11-28 WO PCT/JP2019/046600 patent/WO2021106152A1/ja active Application Filing
- 2019-11-28 CN CN201980102420.1A patent/CN114730802A/zh active Pending
- 2019-11-28 US US17/777,070 patent/US20220406897A1/en active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017112161A (ja) | 2015-12-15 | 2017-06-22 | 三菱電機株式会社 | 半導体装置 |
WO2018225600A1 (ja) | 2017-06-06 | 2018-12-13 | 三菱電機株式会社 | 半導体装置および電力変換装置 |
JP2019079833A (ja) | 2017-10-19 | 2019-05-23 | トヨタ自動車株式会社 | スイッチング素子とその製造方法 |
WO2019186785A1 (ja) | 2018-03-28 | 2019-10-03 | 三菱電機株式会社 | 炭化珪素半導体装置およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN114730802A (zh) | 2022-07-08 |
JPWO2021106152A1 (ja) | 2021-06-03 |
US20220406897A1 (en) | 2022-12-22 |
WO2021106152A1 (ja) | 2021-06-03 |
DE112019007917T5 (de) | 2022-09-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110709997B (zh) | 半导体装置以及电力变换装置 | |
US11637184B2 (en) | Silicon carbide semiconductor device, power converter, method of manufacturing silicon carbide semiconductor device, and method of manufacturing power converter | |
US10784349B2 (en) | Semiconductor device | |
US11158704B2 (en) | Semiconductor device and power conversion device | |
US11063122B2 (en) | Silicon carbide semiconductor device and power conversion device | |
JP6874158B2 (ja) | 炭化珪素半導体装置および電力変換装置 | |
WO2017175460A1 (ja) | 半導体装置および電力変換装置 | |
JP6981585B1 (ja) | 半導体装置、電力変換装置、および半導体装置の製造方法 | |
JPWO2019124384A1 (ja) | 炭化珪素半導体装置および電力変換装置 | |
JP6377309B1 (ja) | 炭化珪素半導体装置、電力変換装置、炭化珪素半導体装置の製造方法、および電力変換装置の製造方法 | |
JP7170910B2 (ja) | 炭化珪素半導体装置、電力変換装置および炭化珪素半導体装置の製造方法 | |
JP7094439B2 (ja) | 炭化珪素半導体装置および電力変換装置 | |
WO2022091218A1 (ja) | 半導体装置、電力変換装置及び半導体装置の製造方法 | |
JP7330396B2 (ja) | 半導体装置及び電力変換装置 | |
WO2024024073A1 (ja) | 半導体装置、電力変換装置および半導体装置の製造方法 | |
WO2023286235A1 (ja) | 炭化珪素半導体装置および電力変換装置 | |
JP2018064022A (ja) | 炭化珪素半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20211112 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20221004 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20221101 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7170910 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |