CN109300978A - 一种超结igbt器件结构及其制造方法 - Google Patents
一种超结igbt器件结构及其制造方法 Download PDFInfo
- Publication number
- CN109300978A CN109300978A CN201811251706.XA CN201811251706A CN109300978A CN 109300978 A CN109300978 A CN 109300978A CN 201811251706 A CN201811251706 A CN 201811251706A CN 109300978 A CN109300978 A CN 109300978A
- Authority
- CN
- China
- Prior art keywords
- conduction type
- type
- substrate
- epitaxial layer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 239000000758 substrate Substances 0.000 claims abstract description 59
- 238000009792 diffusion process Methods 0.000 claims abstract description 49
- 238000007667 floating Methods 0.000 claims abstract description 12
- 238000002955 isolation Methods 0.000 claims abstract description 3
- 239000010410 layer Substances 0.000 claims description 105
- 238000000034 method Methods 0.000 claims description 48
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 32
- 150000002500 ions Chemical class 0.000 claims description 29
- 239000002356 single layer Substances 0.000 claims description 21
- 229910052751 metal Inorganic materials 0.000 claims description 16
- 239000002184 metal Substances 0.000 claims description 16
- 239000000377 silicon dioxide Substances 0.000 claims description 16
- 239000000463 material Substances 0.000 claims description 13
- 229910052796 boron Inorganic materials 0.000 claims description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 11
- 238000000151 deposition Methods 0.000 claims description 11
- 229910052710 silicon Inorganic materials 0.000 claims description 11
- 239000010703 silicon Substances 0.000 claims description 11
- 238000002347 injection Methods 0.000 claims description 10
- 239000007924 injection Substances 0.000 claims description 10
- 238000000137 annealing Methods 0.000 claims description 9
- 230000008021 deposition Effects 0.000 claims description 9
- 229920002120 photoresistant polymer Polymers 0.000 claims description 7
- 238000005224 laser annealing Methods 0.000 claims description 6
- 238000001259 photo etching Methods 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- -1 boron ion Chemical class 0.000 claims description 5
- 239000002019 doping agent Substances 0.000 claims description 5
- 238000002161 passivation Methods 0.000 claims description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- 235000007164 Oryza sativa Nutrition 0.000 claims description 3
- 235000009566 rice Nutrition 0.000 claims description 3
- 241000209094 Oryza Species 0.000 claims 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 7
- 238000005530 etching Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000000407 epitaxy Methods 0.000 description 2
- 230000003628 erosive effect Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000012163 sequencing technique Methods 0.000 description 2
- 241000790917 Dioxys <bee> Species 0.000 description 1
- 240000007594 Oryza sativa Species 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910003978 SiClx Inorganic materials 0.000 description 1
- 238000004026 adhesive bonding Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000003153 chemical reaction reagent Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000004408 titanium dioxide Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
- H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明公开了一种超结IGBT器件，包括：第一导电类型衬底；设置在所述第一导电型衬底上的第二导电类型外延层；设置在所述第二导电类型外延层内的第一导电类型柱形扩散区；第一导电类型阱区，所述第一导电类型阱区与所述第一导电类型柱形扩散区通过一浮空区隔离；设置在所述第一导电类型阱区内的第一导电类型重掺杂区；第二导电类型重掺杂区；以及栅极。
Description
技术领域
本发明涉及半导体器件技术领域，尤其涉及一种超结IGBT器件结构及其制造方法。
背景技术
绝缘栅双极型晶体管(IGBT)是一种常用的功率器件，在工业、电气、新能源等领域具有广泛应用。其结构是在传统纵向双扩散金属氧化物半导体晶体管(VD MOS)器件底部加入P型区，形成了一种MOS器件和双极器件的复合结构。IGBT具有电压控制、电容输入、输入阻抗大、驱动电流小、控制电路简单、工作温度高、热稳定性好等特点。
对于常规单一导电类型的功率器件而言，要得到较高的击穿电压，就必须形成较厚的外延层漂移区与较低的掺杂浓度，因而导通电阻会随着击穿电压的增大而急剧增大。然而，导通电阻一般较高且无法进一步降低。
超结结构作为一种先进的漂移区结构越来越受到工业界的重视。超结结构的漂移区采用交替的PN结结构，这种结构的优点在于，在相同耐压下，超结结构漂移区的掺杂浓度可提高一个数量级，因此导通电阻可降低5-10倍。
目前超结结构主要由两种工艺方法实现：1)多次外延和多次离子注入工艺；2)深槽中沉积埋入第一导电类型外延工艺。在半导体领域，降低成本通常以增加器件集成密度，实现量产效应来实现。为了克服现有IGBT器件的高成本问题，本发明提出一种新型的超结IGBT器件结构及其制造方法显著缩小了器件的尺寸，从而降低了IGBT整个类别的器件成本。
发明内容
针对现有技术中存在的IGBT器件的高成本问题，根据本发明的一个实施例，提供一种超结IGBT器件，包括：
第一导电类型衬底；
设置在所述第一导电型衬底上的第二导电类型外延层；
设置在所述第二导电类型外延层内的第一导电类型柱形扩散区；
第一导电类型阱区，所述第一导电类型阱区与所述第一导电类型柱形扩散区通过一浮空区隔离；
设置在所述第一导电类型阱区内的第一导电类型重掺杂区；
第二导电类型重掺杂区；以及
栅极。
在本发明的一个实施例中，第一导电类型衬底内硼离子注入剂量为1E12至1E16。
在本发明的一个实施例中，第一导电类型衬底的厚度为1微米至20微米。
在本发明的一个实施例中，第二导电类型外延层的厚度为30微米至80微米。
在本发明的一个实施例中，浮空区的距离小于5微米。
在本发明的一个实施例中，第一导电类型重掺杂区的离子掺杂浓度大于所述第一导电类型阱区内的离子掺杂浓度。
在本发明的一个实施例中，第一导电类型柱形扩散区通过多次外延层沉积结合图形化离子注入形成。
在本发明的一个实施例中，第一导电类型柱形扩散区通过深沟槽刻蚀结合第一导电类型的外延层沉积埋入形成。
在本发明的一个实施例中，第二导电类型重掺杂区位于所述第一导电类型重掺杂区的表面边界处。
在本发明的一个实施例中，栅极为位于所述第二导电类型外延层上方的平面栅极。
在本发明的一个实施例中，栅极为埋入所述第二导电类型外延层的沟槽埋入栅极。
在本发明的一个实施例中，超结IGBT器件还包括：
位于所述第二导电类型外延层及所述栅极上方的金属互连和介质层；以及
位于所述第一导电类型衬底下方的金属区。
根据本发明的另一个实施例，提供一种超结IGBT器件的制造方法，包括：
提供第一导电类型的衬底；
在所述第一导电类型的衬底上形成超结结构，所述超结结构包括第二导电类型的外延层和第一导电类型的柱型扩散区；
在所述超结结构上形成第二导电类型的外延薄层；
在所述第二导电类型的外延薄层上形成栅极；
对所述第二导电类型的外延薄层的对应区域进行离子注入形成掺杂区；
进行高温推阱；
形成正面的金属互连层和表面钝化层；
减薄所述第一导电类型的衬底；
对减薄后的第一导电类型的衬底进行第一导电类型的离子注入；
进行退火处理；以及
在所述完成第一导电类型的离子注入的所述第一导电类型的衬底背面形成金属区。
在本发明的另一个实施例中，第一导电类型的衬底的电阻率在4Ohm·cm到25Ohm·cm之间。
在本发明的另一个实施例中，在所述第一导电类型的衬底上形成超结结构进一步包括：
在所述第一导电类型的衬底上形成单层第二导电类型的外延层；
在所述单层第二导电类型的外延层上光刻定义出第一导电类型柱形扩散区；
将第一导电类型掺杂离子注入到所述单层第二导电类型的外延层内的柱形扩散区；
去除掩模层和表面氧化层；
判断超结结构的总厚度是否达到预定值，若小于预定值，则返回开始步骤继续形成单层第二导电类型的外延层并制作柱形扩散区，若达到预定值，则进入下一步；以及
进行高温推阱，使得各单层第二导电类型的外延层和第一导电类型的柱形扩散区分别在垂直方向上形成连接，得到交替的第二导电类型的外延层和第一导电类型的柱形扩散区。
在本发明的另一个实施例中，单层第二导电类型的外延层的厚度为5微米至10微米。
在本发明的另一个实施例中，将第一导电类型掺杂离子注入到单层第二导电类型的外延层的方法是：使用千电子伏特级至兆电子伏特级能量对注入离子进行加速，从而使得柱形扩散区能达到预定掺杂浓度和预定掺杂深度。
在本发明的另一个实施例中，在所述第一导电类型的衬底上形成超结结构进一步包括：
在第一导电类型衬底上依次形成第二导电类型的外延层和二氧化硅；
光刻定义出第一导电类型柱形扩散区并去除该区域的二氧化硅；
去除光刻胶；
以二氧化硅为掩膜在第二导电类型外延中刻蚀出第一导电类型柱形扩散区深槽；
在深槽中沉积第一导电类型外延材料；以及
去除硅片表面的第一导电类型外延材料。
在本发明的另一个实施例中，第二导电类型的外延层的厚度为30微米至80微米。
在本发明的另一个实施例中，在深槽中沉积第一导电类型外延材料前，还包括：
在深槽表面生成二氧化硅和氮化硅；以及
湿法去除生成二氧化硅和氮化硅。
在本发明的另一个实施例中，对所述第二导电类型的外延层的对应区域进行离子注入形成掺杂区的方法进一步包括：
形成第一导电类型的阱区；
在所述第一导电类型的阱区内形成第一导电类型重掺杂区；以及
在所述第一导电类型重掺杂区边界处与栅极之间形成第二导电类型重掺杂区。
在本发明的另一个实施例中，进行高温推阱使所述第一导电类型的阱区与所述第一导电类型的柱型扩散区之间形成不超过5微米的浮空区。
在本发明的另一个实施例中，减薄所述第一导电类型的衬底后，其厚度为1微米至15微米。
在本发明的另一个实施例中，对减薄后的第一导电类型的衬底进行第一导电类型的离子注入为进行1E12至1E16剂量的硼离子注入。
在本发明的另一个实施例中，退火处理为激光退火或者炉管退火，其中激光退火的能量在1～4毫焦的范围内，时间为0.5～4微秒，炉管退火的温度在300～350摄氏度的范围内。
本发明提供一种超结IGBT器件结构及其制造方法，通过在硅片表面制作超结结构，背面采用P-衬底，同时进行背面硼注入，然后采用背面热退火的方式形成一种全新结构的IGBT器件。基于本发明的该种超结IGBT器件在其性能与现有的IGBT器件性能相匹配的前提下，芯片尺寸可以缩小30％以上，实现了IGBT器件产品的成本降低，提高产品的竞争力。
附图说明
为了进一步阐明本发明的各实施例的以上和其它优点和特征，将参考附图来呈现本发明的各实施例的更具体的描述。可以理解，这些附图只描绘本发明的典型实施例，因此将不被认为是对其范围的限制。在附图中，为了清楚明了，相同或相应的部件将用相同或类似的标记表示。
图1示出根据本发明的一个实施例的一种超结IGBT器件结构100的截面示意图。
图2示出根据本发明的又一实施例的一种超结IGBT器件结构200的截面示意图。
图3示出根据本发明的再一实施例的一种超结IGBT器件结构300的截面示意图。
图4A至图4J示出根据本发明的一个实施例形成一种超结IGBT器件结构300的过程截面示意图。
图5示出的是根据本发明的一个实施例形成一种超结IGBT器件结构300的流程图500。
图6示出根据本发明一个实施例形成一种超结IGBT器件结构300的超结结构的流程图600。
图7示出根据本发明又一实施例形成一种超结IGBT器件结构300的超结结构的流程图700。
具体实施方式
在以下的描述中，参考各实施例对本发明进行描述。然而，本领域的技术人员将认识到可在没有一个或多个特定细节的情况下或者与其它替换和/或附加方法、材料或组件一起实施各实施例。在其它情形中，未示出或未详细描述公知的结构、材料或操作以免使本发明的各实施例的诸方面晦涩。类似地，为了解释的目的，阐述了特定数量、材料和配置，以便提供对本发明的实施例的全面理解。然而，本发明可在没有特定细节的情况下实施。此外，应理解附图中示出的各实施例是说明性表示且不一定按比例绘制。
在本说明书中，对“一个实施例”或“该实施例”的引用意味着结合该实施例描述的特定特征、结构或特性被包括在本发明的至少一个实施例中。在本说明书各处中出现的短语“在一个实施例中”并不一定全部指代同一实施例。
需要说明的是，本发明的实施例以特定顺序对工艺步骤进行描述，然而这只是为了方便区分各步骤，而并不是限定各步骤的先后顺序，在本发明的不同实施例中，可根据工艺的调节来调整各步骤的先后顺序。
本发明提供一种超结IGBT器件结构及其制造方法，通过在硅片表面制作超结结构，背面采用P-衬底，同时进行背面硼注入，然后采用背面热退火的方式形成一种全新结构的IGBT器件。基于本发明的该种超结IGBT器件在其性能与现有的IGBT器件性能相匹配的前提下，芯片尺寸可以缩小30％以上，实现了IGBT器件产品的成本降低，提高产品的竞争力。
下面结合图1来详细介绍根据本发明的一个实施例的一种超结IGBT器件结构。图1示出根据本发明的一个实施例的一种超结IGBT器件结构100的截面示意图。如图1所示，该超结IGBT器件结构100包括第一导电类型衬底101，第二导电类型外延层102，第一导电类型柱形扩散区103-1、103-2，第一导电类型阱区104-1、104-2，第一导电类型重掺杂区105，第二导电类型重掺杂区106，平面栅极107以及浮空区108。
在本发明的一个实施例中，第一导电类型衬底101为P-型衬底，其厚度为1微米至20微米，具有特定的初始掺杂浓度，其电阻率在4Ohm·cm到25Ohm·cm之间。在本发明的一个具体实施例中，该第一导电类型衬底101通过衬底的背面减薄和背面离子注入形成，离子注入为1E12至1E16剂量硼的注入。
第二导电类型外延层102设置在第一导电类型衬底101之上，其中第二导电类型与第一导电类型不同。在本发明的一个实施例中，第二导电类型外延层102的厚度约为30微米至80微米。
第一导电类型柱形扩散区103-1、103-2位于第二导电类型外延层102内部。在本发明的一个实施例中，第一导电类型柱形扩散区103-1、103-2是通过多次外延层沉积结合预定浓度的硼离子注入形成的柱形扩散区。在本发明的另一实施例中，还可以通过深沟槽刻蚀结合填充形成第一导电类型柱形扩散区103-1、103-2。
第一导电类型阱区104-1、104-2位于第一导电类型柱形扩散区103-1、103-2上方，但两者分离开，且具有小于5微米的浮空区108。
第一导电类型重掺杂区105位于第一导电类型阱区104内，两者导电类型相同。第一导电类型重掺杂区105的掺杂浓度要大于第一导电类型阱区104的掺杂浓度。
第二导电类型重掺杂区106位于第一导电类型重掺杂区105的表面边界处。第二导电类型重掺杂区106的掺杂浓度要大于第二导电类型外延层102的掺杂浓度。
平面栅极107设置在第二导电类型外延层102上方。
下面结合图2介绍根据本发明的又一实施例的一种超结IGBT器件结构。图2示出根据本发明的又一实施例的超结IGBT器件结构200的截面示意图。如图2所示，该超结IGBT器件结构200包括第一导电类型衬底201，第二导电类型外延层202，第一导电类型柱型扩散区203-1、203-2，第一导电类型阱区204-1、204-2，第一导电类型重掺杂区205，第二导电类型重掺杂区206，埋入栅极207，浮空区208。该超结IGBT器件结构200与前述超结IGBT器件结构100类似，其区别仅在于其栅极207为埋入式栅极。具体情况不再详述。
下面结合图3详细介绍根据本发明的再一实施例的一种超结IGBT器件结构。图3示出根据本发明的再一实施例的一种超结IGBT器件结构300的截面示意图。如图3所示，该超结IGBT器件结构300包括第一导电类型衬底301，第二导电类型外延层302，第一导电类型柱型扩散区303-1、303-2，第一导电类型阱区304-1、304-2，第一导电类型重掺杂区305，第二导电类型重掺杂区306，平面栅极307，浮空区308，正面金属层309，绝缘介质层310以及背面金属区311。
该超结IGBT器件结构300在前述超结IGBT器件结构100的基础上对芯片正面进行了金属互连和钝化层保护，同时对背面也进行了金属制备。其他结构完全相同。
下面结合图4A至图4J以及图5来详细描述形成超结IGBT器件结构300的方法和过程。图4A至图4J示出根据本发明的一个实施例形成一种超结IGBT器件结构300的过程截面示意图；图5示出的是根据本发明的一个实施例形成一种超结IGBT器件结构300的流程图500。
首先，在步骤501，如图4A所示，提供第一导电类型的衬底410。在本发明的一个实施例中，第一导电类型的衬底410为P-型衬底，具有特定的初始掺杂浓度，其电阻率在4Ohm·cm到25Ohm·cm之间。
接下来，在步骤502，如图4B所示，在第一导电类型的衬底410上形成超结结构420。超结结构420进一步包括第二导电类型的外延层421和第一导电类型的柱型扩散区422-1、422-2。其中第二导电类型与第一导电类型不同。超结结构420可以通过两种方法形成：一种是多层外延结合离子注入形成超结结构；另一种是深沟槽刻蚀结合埋入外延超结结构。具体的形成方法在后续说明书中再详细说明。
然后，在步骤503，如图4C所示，在超结结构420上形成第二导电类型的外延层430。在本发明的一个实施例中，该第二导电类型的外延层430的厚度为3微米至6微米。其中第二导电类型的外延层430的掺杂浓度为预定的浓度，与第二导电类型的外延层421的掺杂浓度基本相同。
接下来，在步骤504，如图4D所示，在第二导电类型的外延层430上形成栅极440。栅极440位于第一导电类型的柱型扩散区422-1、422-2之间的外延层的正上方。在本发明的一个实施例中，栅极440为位于第二导电类型的外延层430表面上方的平面栅，在本发明的另一实施例中，栅极440为位于第二导电类型的外延层430内部的埋入栅。具体形成工艺可以通过光刻、沉积、掺杂等形成。
然后，在步骤505，如图4E所示，对第二导电类型的外延层430的对应区域进行离子注入，形成掺杂区450。更具体地包括通过光刻、离子注入等工艺依次形成第一导电类型的阱区451、第一导电类型重掺杂区452以及第二导电类型重掺杂区453。其中第一导电类型重掺杂区452位于第一导电类型阱区451内，两者导电类型相同。第一导电类型重掺杂区452的掺杂浓度要大于第一导电类型阱区451的掺杂浓度；第二导电类型重掺杂区453位于第一导电类型重掺杂区452的表面边界处。第二导电类型重掺杂区453的掺杂浓度要大于第二导电类型外延层430的掺杂浓度。在本发明的一个具体实施例中，通过掺杂硼形成第一导电类型阱区451；通过掺杂硼形成第一导电类型重掺杂区452；通过掺杂砷和或磷形成第二导电类型重掺杂区453。
接下来，在步骤506，如图4F所示，进行高温推阱。高温推阱后第二导电类型外延层421和430一体化，同时需要控制第一导电类型的阱区451与第一导电类型的柱型扩散区422的推阱深度，使两者不连接，之间形成小于5微米的浮空区460。
然后，在步骤507，如图4G所示，制作芯片正面的金属互连层470和表面钝化层480。其中金属互连层470进一步包括通孔层和互连线路层。具体的形成工艺可以通过金属层沉积、金属层图形化刻蚀、钝化层沉积等工艺形成；还以可以通过大马士革工艺等形成。
接下来，在步骤508，如图4H所示，进行第一导电类型的衬底410的减薄。减薄后第一导电类型的衬底410的剩余厚度约为1微米至15微米。
然后，在步骤509，如图4I所示，对减薄后的第一导电类型的衬底410进行第一导电类型的离子注入。在本发明的一个实施例中进行1E12至1E16剂量的硼离子注入。
接下来，在步骤510，进行退火处理。具体的退火工艺可以是激光退火或者炉管退火处理。激光退火的能量在1～4毫焦的范围内，时间为0.5～4微秒；炉管退火的温度在300～350摄氏度的范围内。
最后，在步骤511，制备形成背面金属区490。
下面再结合图6来详细描述形成超结IGBT器件结构300的超结结构303方法和过程。图6示出根据本发明一个实施例形成超结IGBT器件结构300的超结结构303的流程图600。
首先，在步骤601，在第一导电类型的衬底上形成单层第二导电类型的外延层。在本发明的一个示例实施例中，衬底可以是P-型硅衬底，而单层第二导电类型的外延层是通过外延生长在P-型硅衬底上的预定厚度的第二导电类型的硅外延层。例如，在本发明的实施例中，单层第二导电类型的外延层的厚度范围在6微米至8微米之间。在本发明的另一个实施例中，单层第二导电类型的外延层的厚度可超过8微米、达到或大于10微米。
接下来，在步骤602，在单层第二导电类型的外延层上光刻定义出第一导电类型的柱形扩散区。
然后，在步骤603，将第一导电类型掺杂离子注入到单层第二导电类型的外延层内的柱形扩散区，以形成第一导电类型掺杂柱形扩散区。在本发明的实施例中，使用千电子伏特级至兆电子伏特级能量对注入离子进行加速，从而使得柱形扩散区能达到预定浓度和预定深度。
接下来，在步骤604，去除掩模层和表面氧化层。并进行表面检查，以确保掩模层被去除干净。在掩模层是光刻胶层的实施例中，可以采用化学试剂湿法去除光刻胶，或者也可以采用等离子体干法技术剥离光刻胶。这种干法技术不仅能够剥离大量光刻胶，而且还能去除一些残余有机物。去除表面氧化层，以保证表面适合下一层外延的正常生长。
然后，在步骤605，判断超结结构的总厚度是否达到预定值，如果总厚度小于预定值，则返回步骤601；如果外延层的总厚度达到预定值，则进入步骤606。
最后，在步骤606，进行高温推阱，使得各单层第二导电类型的外延层和第一导电类型的柱形扩散区分别在垂直方向上形成连接，得到交替的第二导电类型的外延层和第一导电类型的柱形扩散区。
在上述过程中，由于离子注入浓度精度可以控制在2％以内，相比只有10％左右精度的外延掺杂浓度精度，可以提高第一导电类型区域的浓度稳定性和一致性，最终提高超结器件的电学一致性。
下面结合图7来详细描述另一种形成超结IGBT器件结构300的超结结构303方法和过程。图7示出根据本发明又一实施例形成超结IGBT器件结构300的超结结构的流程图700。
首先，在步骤701，在第一导电类型衬底上依次形成第二导电类型的外延层和二氧化硅。在本发明的一个示例实施例中，通过在第一导电类型衬底上生长30微米至80微米厚度、预定浓度的第二导电类型的外延层，然后在该外延层表面生长预定厚度的二氧化硅，二氧化硅用于后续工艺的刻蚀掩膜作用。
接下来，在步骤702，光刻定义出第一导电类型柱形扩散区并去除该区域的二氧化硅。具体的工艺包括涂胶/贴胶、光刻、显影、二氧化硅刻蚀(可以干法RIE刻蚀或者湿法刻蚀)等。
然后，在步骤703，去除光刻胶。这样就暴露出第一导电类型柱形扩散区图形。
接下来，在步骤704，以二氧化硅为掩膜在第二导电类型外延中刻蚀出第一导电类型柱形扩散区深槽。具体刻蚀方法可以为RIE干法刻蚀或者湿法刻蚀。
然后，在步骤705，可选的在上述步骤刻蚀形成的深槽表面生成二氧化硅和氮化硅然后湿法去除。该工艺步骤的目的是为了去除深槽内的刻蚀残留、改善深槽的结构尺寸并增加后续的外延沉积材料的结合力。
接下来，在步骤706，在深槽中沉积第一导电类型外延材料。
最后，在步骤707，去除硅片表面的第一导电类型外延材料及残留的二氧化硅掩膜。因为CVD等工艺沉积第一导电类型外延材料时不可避免的在填充完深槽后会继续覆盖硅片表面，通过化学机械抛光等工艺可以获得想要的超结结构。
基于本发明提供的该种超结IGBT器件结构及其制造方法，通过在硅片表面制作超结结构，背面采用P-衬底，同时进行背面硼注入，然后采用背面热退火的方式形成一种全新结构的IGBT器件。基于本发明的该种超结IGBT器件在其性能与现有的IGBT器件性能相匹配的前提下，芯片尺寸可以缩小30％以上，实现了IGBT器件产品的成本降低，提高产品的竞争力。
尽管上文描述了本发明的各实施例，但是，应该理解，它们只是作为示例来呈现的，而不作为限制。对于相关领域的技术人员显而易见的是，可以对其做出各种组合、变型和改变而不背离本发明的精神和范围。因此，此处所公开的本发明的宽度和范围不应被上述所公开的示例性实施例所限制，而应当仅根据所附权利要求书及其等同替换来定义。
Claims (25)
1.一种超结IGBT器件，包括：
第一导电类型衬底；
设置在所述第一导电型衬底上的第二导电类型外延层；
设置在所述第二导电类型外延层内的第一导电类型柱形扩散区；
第一导电类型阱区，所述第一导电类型阱区与所述第一导电类型柱形扩散区通过一浮空区隔离；
设置在所述第一导电类型阱区内的第一导电类型重掺杂区；
第二导电类型重掺杂区；以及
栅极。
2.如权利要求1所述的超结IGBT器件，其特征在于，所述第一导电类型衬底内硼离子注入剂量为1E12至1E16。
3.如权利要求1所述的超结IGBT器件，其特征在于，所述第一导电类型衬底厚度为1微米至20微米。
4.如权利要求1所述的超结IGBT器件，其特征在于，所述第二导电类型外延层的厚度为30微米至80微米。
5.如权利要求1所述的超结IGBT器件，其特征在于，所述浮空区的距离小于5微米。
6.如权利要求1所述的超结IGBT器件，其特征在于，所述第一导电类型重掺杂区的离子掺杂浓度大于所述第一导电类型阱区内的离子掺杂浓度。
7.如权利要求1所述的超结IGBT器件，其特征在于，所述第一导电类型柱形扩散区通过多次外延层沉积结合图形化离子注入形成。
8.如权利要求1所述的超结IGBT器件，其特征在于，所述第一导电类型柱形扩散区通过深沟槽刻蚀结合第一导电类型外延层沉积埋入形成。
9.如权利要求1所述的超结IGBT器件，其特征在于，所述第二导电类型重掺杂区位于所述第一导电类型重掺杂区的表面边界处。
10.如权利要求1所述的超结IGBT器件，其特征在于，所述栅极为位于所述第二导电类型外延层上方的平面栅极。
11.如权利要求1所述的超结IGBT器件，其特征在于，所述栅极为埋入所述第二导电类型外延层的沟槽埋入栅极。
12.如权利要求1所述的超结IGBT器件，其特征在于，还包括：
位于所述第二导电类型外延层及所述栅极上方的金属互连和介质层；以及
位于所述第一导电类型衬底下方的金属区。
13.一种超结IGBT器件的制造方法，包括：
提供第一导电类型的衬底；
在所述第一导电类型的衬底上形成超结结构，所述超结结构包括第二导电类型的外延层和第一导电类型的柱型扩散区；
在所述超结结构上形成第二导电类型的外延薄层；
在所述第二导电类型的外延薄层上形成栅极；
对所述第二导电类型的外延薄层的对应区域进行离子注入形成掺杂区；
进行高温推阱；
形成正面的金属互连层和表面钝化层；
减薄所述第一导电类型的衬底；
对减薄后的第一导电类型的衬底进行第一导电类型的离子注入；
进行退火处理；以及
在所述完成第一导电类型的离子注入的所述第一导电类型的衬底背面形成金属区。
14.如权利要求13所述的方法，其特征在于，所述第一导电类型的衬底的电阻率在4Ohm·cm到25Ohm·cm之间。
15.如权利要求13所述的方法，其特征在于，在所述第一导电类型的衬底上形成超结结构进一步包括：
在所述第一导电类型的衬底上形成单层第二导电类型的外延层；
在所述单层第二导电类型的外延层上光刻定义出第一导电类型柱形扩散区；
将第一导电类型掺杂离子注入到所述单层第二导电类型的外延层内的柱形扩散区；
去除掩模层和表面氧化层；
判断超结结构的厚度是否达到预定值，若小于预定值，则返回开始步骤继续形成单层第二导电类型的外延层并制作柱形扩散区，若达到预定值，则进入下一步；以及
进行高温推阱，使得各单层第二导电类型的外延层和第一导电类型的柱形扩散区分别在垂直方向上形成连接，得到交替的第二导电类型的外延层和第一导电类型的柱形扩散区。
16.如权利要求15所述的方法，其特征在于，所述单层第二导电类型的外延层的厚度为5微米至10微米。
17.如权利要求15所述的方法，其特征在于，所述将第一导电类型掺杂离子注入到单层第二导电类型的外延层的方法是：使用千电子伏特级至兆电子伏特级能量对注入离子进行加速，从而使得柱形扩散区能达到预定掺杂浓度和预定掺杂深度。
18.如权利要求13所述的方法，其特征在于，所述在所述第一导电类型的衬底上形成超结结构进一步包括：
在第一导电类型衬底上依次形成第二导电类型的外延层和二氧化硅；
光刻定义出第一导电类型柱形扩散区并去除该区域的二氧化硅；
去除光刻胶；
以二氧化硅为掩膜在第二导电类型外延中刻蚀出第一导电类型柱形扩散区深槽；
在深槽中沉积第一导电类型外延材料；以及
去除硅片表面的第一导电类型外延材料。
19.如权利要求18所述的方法，其特征在于，所述第二导电类型的外延层的厚度为30微米至80微米。
20.如权利要求18所述的方法，其特征在于，在深槽中沉积第一导电类型外延材料前，还包括：
在深槽表面生成二氧化硅和氮化硅；以及
湿法去除生成二氧化硅和氮化硅。
21.如权利要求13所述的方法，其特征在于，对所述第二导电类型的外延层的对应区域进行离子注入形成掺杂区的方法进一步包括：
形成第一导电类型的阱区；
在所述第一导电类型的阱区内形成第一导电类型重掺杂区；以及
在所述第一导电类型重掺杂区边界处与栅极之间形成第二导电类型重掺杂区。
22.如权利要求13或21所述的方法，其特征在于，所述进行高温推阱使所述第一导电类型的阱区与所述第一导电类型的柱型扩散区之间形成不超过5微米的浮空区。
23.如权利要求13所述的方法，其特征在于，减薄所述第一导电类型的衬底后，其厚度为1微米至15微米。
24.如权利要求13所述的方法，其特征在于，对减薄后的第一导电类型的衬底进行第一导电类型的离子注入为进行1E12至1E16剂量的硼离子注入。
25.如权利要求13所述的方法，其特征在于，所述退火处理为激光退火或者炉管退火，其中激光退火的能量在1～4毫焦的范围内，时间为0.5～4微秒，炉管退火的温度在300～350摄氏度的范围内。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811251706.XA CN109300978A (zh) | 2018-10-25 | 2018-10-25 | 一种超结igbt器件结构及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811251706.XA CN109300978A (zh) | 2018-10-25 | 2018-10-25 | 一种超结igbt器件结构及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109300978A true CN109300978A (zh) | 2019-02-01 |
Family
ID=65158902
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811251706.XA Pending CN109300978A (zh) | 2018-10-25 | 2018-10-25 | 一种超结igbt器件结构及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109300978A (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102569354A (zh) * | 2010-12-16 | 2012-07-11 | 三菱电机株式会社 | 绝缘栅型双极晶体管及其制造方法 |
| US20160293745A1 (en) * | 2015-03-30 | 2016-10-06 | Semiconductor Manufacturing International (Shanghai) Corporation | Power semiconductor device and fabrication method thereof |
| CN106158941A (zh) * | 2016-09-29 | 2016-11-23 | 中国科学院微电子研究所 | 一种双向耐压的绝缘栅双极晶体管结构 |
| US20170288021A1 (en) * | 2016-03-29 | 2017-10-05 | Rohm Co., Ltd. | Semiconductor device |
| CN208819886U (zh) * | 2018-10-25 | 2019-05-03 | 上海超致半导体科技有限公司 | 一种超结igbt器件结构 |
-
2018
- 2018-10-25 CN CN201811251706.XA patent/CN109300978A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102569354A (zh) * | 2010-12-16 | 2012-07-11 | 三菱电机株式会社 | 绝缘栅型双极晶体管及其制造方法 |
| US20160293745A1 (en) * | 2015-03-30 | 2016-10-06 | Semiconductor Manufacturing International (Shanghai) Corporation | Power semiconductor device and fabrication method thereof |
| US20170288021A1 (en) * | 2016-03-29 | 2017-10-05 | Rohm Co., Ltd. | Semiconductor device |
| CN106158941A (zh) * | 2016-09-29 | 2016-11-23 | 中国科学院微电子研究所 | 一种双向耐压的绝缘栅双极晶体管结构 |
| CN208819886U (zh) * | 2018-10-25 | 2019-05-03 | 上海超致半导体科技有限公司 | 一种超结igbt器件结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN208819886U (zh) | 一种超结igbt器件结构 | |
| CN103456791B (zh) | 沟槽功率mosfet | |
| CN107710418A (zh) | 多屏蔽沟槽栅极场效应晶体管 | |
| CN206490066U (zh) | 边缘终止的半导体器件 | |
| US8004051B2 (en) | Lateral trench MOSFET having a field plate | |
| CN103187442B (zh) | 集成异质结半导体器件和用于生产该半导体器件的方法 | |
| CN101529570A (zh) | 具有直接沟槽多晶硅接触的横向沟槽金属氧化物半导体场效应晶体管及其形成方法 | |
| CN104733531A (zh) | 使用氧化物填充沟槽的双氧化物沟槽栅极功率mosfet | |
| CN104078462A (zh) | 半导体器件及其制造方法 | |
| CN102208439B (zh) | 半导体装置及其制造方法 | |
| CN105914234A (zh) | 分离栅功率mos管结构及制作方法 | |
| CN105870194A (zh) | 一种沟槽型CoolMOS及其制作方法 | |
| CN103022006A (zh) | 一种基于外延技术的三维集成功率半导体及其制作方法 | |
| CN106298935A (zh) | Ldmos器件及其制造方法 | |
| CN104659090B (zh) | Ldmos器件及制造方法 | |
| CN107799419A (zh) | 超级结功率器件及其制备方法 | |
| KR20120021240A (ko) | 반도체 장치 및 그 제조 방법 | |
| CN104253050B (zh) | 一种槽型横向mosfet器件的制造方法 | |
| CN104810287A (zh) | 双扩散金属氧化物晶体管制作方法及晶体管器件 | |
| CN108807502A (zh) | 一种nldmos器件和ldmos功率器件的制造方法 | |
| CN105977285A (zh) | 半导体器件及其制造方法 | |
| CN104966732B (zh) | GaAs基pHEMT器件及其制备方法 | |
| CN102054866B (zh) | 横向高压mos器件及其制造方法 | |
| CN104821334B (zh) | N型ldmos器件及工艺方法 | |
| CN109300978A (zh) | 一种超结igbt器件结构及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |