CN101840884B - 衬底的蚀刻方法以及*** - Google Patents

衬底的蚀刻方法以及*** Download PDF

Info

Publication number
CN101840884B
CN101840884B CN201010138555.4A CN201010138555A CN101840884B CN 101840884 B CN101840884 B CN 101840884B CN 201010138555 A CN201010138555 A CN 201010138555A CN 101840884 B CN101840884 B CN 101840884B
Authority
CN
China
Prior art keywords
gas
etching
silicon
substrate
work procedure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201010138555.4A
Other languages
English (en)
Other versions
CN101840884A (zh
Inventor
宇贺神肇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN101840884A publication Critical patent/CN101840884A/zh
Application granted granted Critical
Publication of CN101840884B publication Critical patent/CN101840884B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供一种衬底的蚀刻方法以及***，在对在硅的表面上形成有硅氧化膜的衬底进行蚀刻的方法中，能够将接触电阻降低。将包含卤素的气体和碱性气体供应到衬底(W)上，生成使包含卤素的气体、碱性气体与硅氧化膜发生化学反应得到的凝结层(105)，从而对硅氧化膜(104)进行蚀刻。将包含从F2气、XeF2气以及ClF3气的组中选择的至少一者的硅蚀刻气体供应到衬底W上，通过硅蚀刻气体对衬底(W)上的硅进行蚀刻。在结束硅氧化膜(104)的蚀刻和硅的蚀刻之后，将衬底上的(105)凝结层加热而去除该凝结层。

Description

衬底的蚀刻方法以及***
技术领域
本发明涉及对在硅表面上形成有硅氧化膜的衬底进行蚀刻的蚀刻方法以及装置，特别是涉及对在接触(contact)孔的底部的硅表面上形成的自然氧化膜进行蚀刻的蚀刻方法以及***。
背景技术
当制造作为集成电路的代表性器件的晶体管时，需要在源极/漏极的硅区域以及多晶硅的栅极电极上的层间绝缘膜上开出用于引出电极的接触孔的工序。在以下工序中通过钨、多晶硅等导电性材料填充接触孔，以使得能够将硅表面和金属电极电连接。
可是，公知以下情况：如果在含有氧元素的空气中放置硅，则会在硅表面上形成薄的自然氧化膜。如果在接触点和硅表面之间存在自然氧化膜，则接触点的电阻增大，妨碍集成电路的高速化。因此，需要在通过导电性材料填充接触孔之前去除自然氧化膜。
作为去除自然氧化膜的方法，在专利文献1中公开了将CF系的气体离子化，并使用腐蚀剂(基态/离子态)对自然氧化膜进行蚀刻的方法。但是，在使用了离子化的腐蚀剂的蚀刻方法中，蚀刻速率很高，具有不能控制薄薄地形成在硅表面上的自然氧化膜的蚀刻量的问题、以及大幅度地消除了其他的硅氧化膜例如形成接触孔的CVD硅氧化膜而形状改变的问题。另外，还具有对自然氧化膜下侧的硅造成损坏的问题，需要用于去除蚀刻损伤层的进一步的蚀刻工序。
为了解决该问题，在专利文献2和专利文献3中公开了在不将蚀刻气体离子化的状态下对自然氧化膜等薄的硅氧化膜进行蚀刻的方法。该蚀刻方法包括：向硅氧化膜的表面供应包含HF气体以及NH3气体的混合气体，使硅氧化膜和混合气体进行化学反应，并使硅氧化膜变质而产生凝结层的凝结层生成工序；以及加热凝结层使其升华的加热工序。该蚀刻方法被称为COR(Chemical Oxide Removal)处理(化学氧化物去除处理)。由于蚀刻速率低并适于控制薄的硅氧化膜的蚀刻量，因此近年来广泛用于自然氧化膜等的蚀刻。
专利文献1：日本专利文献特开平2-119134号公报；
专利文献2：日本专利文献特开2007-180418号公报；
专利文献3：日本专利文献特许第2501295号公报；
专利文献4：日本专利文献特开2003-23000号公报。
发明内容
(发明所要解决的问题)
可是，如果通过COR处理来对接触孔的底部的自然氧化膜进行蚀刻，则尽管去除了自然氧化膜，但接触点电阻还变高。接触点的电阻与湿蚀刻(BHF)相比还有时增大101～5倍左右。
发明人寻找了接触点电阻增大的原因。其结果，认为接触点电阻增大的原因在于进入硅中的碳以及由离子引起的硅单结晶衬底损坏。碳来自于对层间绝缘膜进行干蚀刻时的CF系的气体或光刻胶膜中的碳。
在湿蚀刻(BHF)中，由于会多少消除硅，因此认为也能够去除碳层和硅单结晶损坏层，从而接触点电阻也会下降。在进行COR处理的干蚀刻方法中，由于不能完全消除硅，因此认为碳层也会就那样残留，从而由于该原因接触点电阻升高。
在专利文献4中，公开了去除硅内部的高电阻层(SiC或SiOx)的方法，在通过离子刻蚀形成接触孔之后，在同一腔室内连续进行H2离子处理。由于H2离子对硅进行蚀刻，因此能够去除接触孔底的硅内部的高电阻层。可是，即使去除进入硅中的碳，也会由于使用H2离子而残留由离子引起的硅的损坏。
在专利文献4的发明中，由于在离子蚀刻之后进一步进行湿蚀刻，因此能够在去除氧化膜的同时去除损坏层，损坏层不会成为问题。可是，如上所述，由于COR处理不会完全蚀刻硅，因此即使在专利文献4的离子蚀刻之后进行COR处理，由离子引起的硅的损坏会残留。因此，除基于COR的干蚀刻以外，还需要用其他方式对硅进行湿蚀刻的工序。
因此，本发明目的在于提供一种能够降低接触点电阻的新的蚀刻方法以及***。
(解决问题的手段)
为了解决上述问题，本发明的一个方式是一种蚀刻方法，对在硅的表面上形成有硅氧化膜的衬底进行蚀刻，所述蚀刻方法包括：硅氧化膜蚀刻工序，将碱性气体和包含卤素的气体供应到衬底上，生成使所述包含卤素的气体、所述碱性气体与硅氧化膜发生化学反应得到的凝结层，从而对硅氧化膜进行蚀刻；硅蚀刻工序，将包含从F2气、XeF2气以及ClF3气的组中选择的至少一者的硅蚀刻气体供应到衬底上，通过所述硅蚀刻气体对硅进行蚀刻；以及凝结层去除工序，在结束所述硅氧化膜蚀刻工序和所述硅蚀刻工序之后，将衬底上的所述凝结层加热而去除该凝结层。
本发明的其他方式是一种蚀刻***，对在硅的表面上形成有硅氧化膜的衬底进行蚀刻，所述蚀刻***包括干蚀刻装置以及加热衬底的热处理装置，所述干蚀刻装置包括：处理容器，其具有载置衬底的载置台；气体导入管道，将包含卤素的气体、碱性气体、以及硅蚀刻气体导入到所述处理容器中，该硅蚀刻气体包含从F2气、XeF2气、以及ClF3气的组中选择的至少一者；以及排气管道，从所述处理容器内排出气体；在所述干蚀刻装置中，将所述包含卤素的气体和所述碱性气体供应到衬底上，生成使所述包含卤素的气体、所述碱性气体与硅氧化膜发生化学反应得到的凝结层而对硅氧化膜进行蚀刻，并将所述硅蚀刻气体供应到衬底上，通过所述硅蚀刻气体对硅进行蚀刻，通过所述热处理装置将衬底上的所述凝结层加热而去除该凝结层。
本发明的再其他方式是一种记录介质，记录能够通过对在硅的表面上形成有硅氧化膜的衬底进行蚀刻的蚀刻***的控制部来执行的程序，所述程序由所述控制部来执行，从而使所述蚀刻***执行以下工序：硅氧化膜蚀刻工序，将包含卤素的气体和碱性气体供应到衬底上，生成使所述包含卤素的气体、所述碱性气体与硅氧化膜发生化学反应得到的凝结层，从而对硅氧化膜进行蚀刻；硅蚀刻工序，将包含从F2气、XeF2气以及ClF3气的组中选择的至少一者的硅蚀刻气体供应到衬底上，通过硅蚀刻气体对硅进行蚀刻；以及凝结层去除工序，在结束所述硅氧化膜蚀刻工序和所述硅蚀刻工序之后，将衬底上的所述凝结层加热而去除该凝结层。
(发明效果)
根据本发明，由于能够与湿蚀刻同样地去除进入硅中的碳层，因此能够降低接触点电阻。在对硅进行蚀刻时，最然通过硅的表面上的硅氧化膜和HF/NH3的反应/蚀刻来形成硅氧化膜变质了的凝结层，但是由于包含从F2气、XeF2气以及ClF3气的组中选择的至少一者的硅蚀刻气体透过凝结层，能够将蚀刻凝结层下侧的硅也蚀刻。另外，由于是使用了气体的干蚀刻，能够防止产生湿蚀刻的水渍(当溶液蒸发时微粒集中的状态)。
附图说明
图1是简要示出可执行本发明的第一和第二实施方式的蚀刻方法的蚀刻***的平面图；
图2是简要示出干蚀刻装置的一个例子的截面图；
图3是简要示出热处理装置的一个例子的截面图；
图4是示出本发明的第一实施方式的蚀刻方法的一个例子的工序图；
图5是示出本发明的第一实施方式的蚀刻方法中的腔室内的压力、气体的供应正时的时序图；
图6是遵照了参考例的硅氧化物的去除方法的情况下的、自然氧化膜去除之后的晶片的放大截面图；
图7是本发明的第一实施方式的蚀刻方法的、自然氧化膜去除之后的晶片的放大截面图；
图8是通过存在凝结层的情况和不存在凝结层的情况对多晶硅的蚀刻量进行比较而得到的曲线图；
图9是比较热氧化膜、氧化硅系绝缘膜以及多晶硅的蚀刻量的曲线图；
图10是示出蚀刻时间与热氧化膜(T-Ox)、多晶硅(Poly-Si)的蚀刻量之间的关系的曲线图；
图11是示出第二实施方式的干蚀刻方法中的腔室内部的压力、气体的供应时间的时序图；
图12是示出蚀刻时间与硅氧化膜(热氧化膜)的蚀刻量之间的关系的曲线图；
图13是示出蚀刻时间与硅(多晶硅)的蚀刻量之间的关系的曲线图；
图14是简要示出干蚀刻装置的其他例子的截面图。
具体实施方式
基于以下附图来说明本发明的一实施方式的蚀刻方法以及***。在该说明中，在参考的所有附图中，对相同的部分标注相同的参考标号。
<本发明的一实施方式的蚀刻***>
图1示出一实施方式的蚀刻***100。蚀刻***100包括：运入/运出被处理体即在本实施方式中为半导体晶片(以下仅称为晶片)的运入运出部1；与运入运出部1邻接设置的加载互锁室2；用作对晶片进行干蚀刻处理的干蚀刻装置的干蚀刻部3；用作在干蚀刻处理结束之后对晶片进行加热处理的热处理装置的热处理部4；以及控制蚀刻***100的各部的控制部5。
在本实施方式的蚀刻***100中，加载互锁室2、干蚀刻部3以及热处理部4各设置两个。上述的加载互锁室2、干蚀刻部3以及热处理部4相对于运入运出部1按照加载互锁室2、热处理部4以及干蚀刻部3的顺序配置成一直线。在运入运出部1和加载互锁室2之间、加载互锁室2和热处理部4之间、以及热处理部4和干蚀刻部3之间设置闸阀(没有图示)。通过闸阀，运入运出部1和加载互锁室2之间、加载互锁室2和热处理部4之间、以及热处理部4和干蚀刻部3之间能够打开和关闭。
运入运出部1具有配置了能够运送晶片的运送机构(没有图示)的运送室11。在运送室11的长度方向的侧部设置载置台12。载置台12为多个，在本实施方式中设置了三个。在这些载置台12上载置能够排列并容纳多个晶片的晶片载体C。在运送室11的宽度方向的侧部例如设置使晶片旋转而光学求出偏心量并进行位置调整的定方位器(orienter)13。配置在运送室11中的运送机构在晶片载体C、定方位器13以及两个加载互锁室2之间将晶片例如一张一张地运送。
加载互锁室2构成为能够将内部的压力在大气状态和真空状态之间进行切换，并在内部配置运送机构(没有图示)。
在将晶片从运送室11向加载互锁室2运送时，将加载互锁室2内部的压力设为大气状态，并打开运送室11侧的闸阀。接着，使用配置在运送室11内的运送机构而将晶片向配置在加载互锁室2内的运送机构交接。
在将晶片从加载互锁室2向干蚀刻部3运送时，关闭运送室11侧的闸阀，并将加载互锁室2内部的压力设为与热处理部4内部以及干蚀刻部3内部的压力同等的压力(真空状态)。接着，打开热处理部4侧的闸阀以及热处理部4与干蚀刻部3之间的闸阀。接着，使用配置在加载互锁室2内的运送机构而将晶片从加载互锁室2通过热处理部4而运送到干蚀刻部3。
在将晶片从热处理部4向加载互锁室2运送时，打开热处理部4侧的闸阀，使用配置在加载互锁室2内的运送机构而将晶片从热处理部4运送到加载互锁室2。
在将完成了干蚀刻处理和热处理的晶片从加载互锁室2返回运送室11时，关闭运送室11侧和热处理部4侧的闸阀，并将加载互锁室2内部的压力设为与运送室11内部的压力同等的压力(大气状态)。接着，打开运送室11侧的闸阀，将晶片从配置在加载互锁室2内的运送机构向配置在运送室11内的运送机构交接。
图2是简要示出干蚀刻部3的一个例子的截面图。如图2所示，干蚀刻部包括容纳晶片W的密闭构造的腔室31，在腔室31内设置载置台32，晶片W以水平状态载置在该载置台32上。在载置台32上设置对晶片W进行冷却或加热而将其调节为预定的温度的调温机构33。在腔室31的侧壁上，在腔室31的侧壁与热处理部4之间设置用于运入运出晶片W的运入运出出口(没有图示)。
在干蚀刻部3上连接向腔室31内作为蚀刻气体而供应氟化氢(HF)气的HF气供应管道34a、供应氨(NH3)气的NH3气供应管道34b、供应氟(F2)气的F2气供应管道34c、作为惰性气体而供应氮(N2)气的N2气供应管道34d、供应氩(Ar)气的Ar气供应管道34e。
HF气供应管道34a的一端经由可开闭且可调节HF气的供应流量的流量调节阀35a与HF气供应源36a连接。同样地，NH3气供应管道34b的一端经由流量调节阀35b与NH3气供应源36b连接，F2气供应管道34c的一端经由流量调节阀35c与F2气供应源36c连接，N2气供应管道34d的一端经由流量调节阀35d与N2气供应源36d连接，Ar气供应管道34e的一端经由流量调节阀35e与Ar气供应源36e连接。
在腔室31的顶壁上设置喷头37。HF气供应管道34a、NH3气供应管道34b、F2气供应管道34c、N2气供应管道34d以及Ar气供应管道34e各自的另一端与喷头37连接。HF气、NH3气、F2气、N2气以及Ar气供应到喷头37内的扩散空间37a，并经由面向载置台32设置的多个气体喷出孔37b喷出到腔室31内部的处理空间31a。
在腔室31的底壁上连接排气管道38a。在排气管道38a上设置压力控制器38b以及用于进行强制排气的排气泵38c。腔室31内部的压力能够通过在使排气泵38c工作的同时调整压力控制器38b来控制到预定的减压状态。
图3是简要示出热处理部4的一个例子的截面图。如图3所示，热处理装置4包括容纳晶片W的密闭构造的腔室41，在腔室41内设置载置台42，晶片W以水平状态被载置在该载置台42上。在载置台42上设置用于将晶片W加热到预定的温度的加热器43。在腔室41的侧壁上设置用于在腔室41的侧壁与干蚀刻部3之间运入运出晶片W的运入运出口(没有图示)、以及用于在腔室41的侧壁与加载互锁室2之间运入运出晶片W的运入运出口(没有图示)。
在热处理部4上连接向腔室41内供应用作气体介质的惰性气体，例如供应N2气的N2气供应管道44。N2气供应管道44的一端经由可开闭且可调节N2气的供应流量的流量调节阀45与N2气供应管道46连接。
在腔室41的顶壁上设置喷头47。N2气供应线44的另一端与喷头47连接。N2气被供应到喷头47内的扩散空间47a，并经由面向载置台42设置的多个气体喷出孔47b而喷出到腔室41内部的处置空间41a。
在腔室41的底壁上连接排气管道48a。在排气管道48a上设置压力控制器48b以及用于进行强制排气的排气泵48c。腔室41内部的压力能够通过在使排气泵48c工作的同时调整压力控制器48b来控制到预定的减压状态。
控制部5包括：由微处理器(计算机)构成的过程控制器51；具有操作员为了管理蚀刻***100而对指令进行输入操作等的键盘或者使蚀刻***100的运转状态以可视化的状态显示的显示器等的用户界面52；存储用于通过过程控制器51的控制来实现通过蚀刻***100执行的各种处理的控制程序或各种数据以及根据处理条件来使蚀刻***100执行处理的程序即配方的存储部53。
配方被存储在存储部53中的存储介质中。存储介质既可以是硬盘，也可以是CD-ROM、DVD、闪存等可移动性的介质。另外，也可以从其他的装置例如经由专用线路适当地传输配方。根据需要，通过来自用户界面52的指示等从存储部53调用任意的配方并使过程控制器51执行，由此在过程控制器51的控制下蚀刻***100进行干蚀刻处理。
<本发明的第一实施方式的干蚀刻方法、以及编入该干蚀刻方法的半导体装置的制造方法>
其次，说明本发明的第一实施方式涉及的干蚀刻方法。图4的(a)至(g)示出了编入干蚀刻方法的半导体装置的制造方法的一个例子。在该例子中，示出了将本实施方式的干蚀刻方法应用于到达半导体晶片例如硅衬底的接触孔底部的清洁的例子。但是，并非仅应用于到达硅衬底的接触孔底部的清洁，例如还能够应用于到达包含硅或多晶硅的导电体层的接触点孔的形成、这种接触点孔的底部的清洁等。
首先，如图4的(a)所示，在晶片(硅衬底)W上形成例如氧化硅系的绝缘膜，例如由BPSG构成的层间绝缘膜102。接着，在层间绝缘膜102上涂敷光刻胶，形成光刻胶膜103。接着，在光刻胶103上使用光刻技术形成与接触孔的图案相对应的孔103a。
其次，如图4的(b)所示，将光刻胶膜103用于掩膜，例如使用CF系的蚀刻气体对层间绝缘膜102进行干蚀刻，在层间绝缘膜102中形成接触孔102a。
其次，如图4的(c)所示，对光刻胶膜103例如进行灰化而将其去除。此时，在接触孔102a的底部所露出并显现的晶片W的表面上形成自然氧化膜(SiO2膜)104。
其次，如图4的(d)所示，将形成有自然氧化膜104的晶片W运入图1所示的蚀刻***100中，并在干蚀刻部3中进行接触孔102a的底部的清洁(自然氧化膜104的干蚀刻)。
此时，在本实施方式中，如下述那样地进行接触孔102a的底部的清洁。图5是示出清洁中的腔室内部的压力及气体的供应正时的时序图的一个例子。
首先，将形成有图4的(c)所示的自然氧化膜104的晶片W运入到干蚀刻部3的腔室31内。接着，向腔室31内例如以流量1000sccm供应N2气、以流量200sccm供应Ar气，并将腔室31内部的压力例如设为2000mTorr，将晶片W的温度例如设为40℃。将该状态例如保持60秒(步骤1)。N2气、Ar气用于对之后供应的HF气和NH3气进行稀释。如果N2气、Ar气少，则在喷头37内HF气与NH3气将会发生反应而生成NH4F，NH4F可能会阻塞气体孔。
其次，使N2气的流量从1000sccm下降到500sccm，并重新将NH3例如以流量40sccm供应。将该状态保持例如30秒(步骤2)。在HF气之前将NH3气供应到晶片W上是为了使晶片W先吸附NH3气。由此，能够保护BPSG等与HF气发生反应的膜。
其次，停止N2气的供应，使Ar气的流量从200sccm下降到34sccm，并将腔室31内部的压力减压为例如40mTorr。将该状态保持例如10秒(步骤3)。步骤3是为了调整步骤4时的压力的事先阶段。
其次，重新以例如流量40sccm供应HF气，并以例如流量113sccm供应F2气。将该状态保持例如110秒(步骤4)。通过向晶片W上供应HF气和NH3气，自然氧化膜(SiO2)104对HF气、NH3气发生化学反应，在晶片W上形成由(NH4)2SiF6构成的凝结层105。然后，凝结层105的下侧的硅被F2气被蚀刻。
其次，停止HF气和F2气的供应，并使Ar气的流量从34sccm增加到200sccm。另外，将腔室31内部的压力减压到约0mTorr。将该状态保持例如5秒(步骤5)。
其次，停止NH3气和Ar气的供应。将该状态保持例如60秒(步骤6)。
通过这样的清洁，如图4的(e)所示，自然氧化膜104从接触孔102a的底部被去除，同时在接触孔102a的底部上形成作为使HF气、NH3气与硅氧化膜发生化学反应得到的凝结层的氟硅酸铵((NH4)2SiF6)。
其次，将堆积有如图4的(e)所示的凝结层105的晶片W运入热处理部4的腔室41内。其次，在向腔室41内供应N2气的同时，将晶片W加热到例如100至200℃，将腔室41内的压力设为500至1000mTorr。由此，如图4的(f)所示，凝结层升华，从接触孔102a的底部将其去除，从而晶片W的表面露出。
其次，如图4的(g)所示，将接触孔102a的内部通过导电体106例如导电性多晶硅等来填充。
通过这样的制造方法，能够制造出在接触孔102a的底部无自然氧化膜104、晶片(硅衬底)W与导电体106之间的接触电阻小、具有良好的接触特性的半导体装置。
<本发明的第一实施方式的干蚀刻方法的优点>
其次，通过与参考例进行对比来详细地说明本实施方式的干蚀刻方法的优点的一个例子和上述自然氧化膜104的去除机理。
参考例是作为用于去除自然氧化膜104的蚀刻气体仅使用了HF气以及NH3气的例子。图6是将遵照了参考例的硅氧化物的去除方法的情况下的、自然氧化膜去除之后不久的截面放大示出的图。
如图6所示，在作为蚀刻气体仅使用了HF气以及NH3气的参考例中，在晶片(硅衬底)W和导电体106之间具有变质层107。经EDX分析的结果，可知变质层107是包含了碳元素(C)的物质。从变质层107包含C来看，可推测变质层107例如是包含在光刻胶膜103中的C或者包含在形成接触孔102a时使用的CF系的蚀刻气中的C从暴露并显现在接触孔102a的底部的晶片(硅衬底)W的表面进入晶片W的内部而形成的。另外，可知如果残留有变质层107，则尽管去除了自然氧化膜104，但抑制接触电阻的增大的效果仍小。
因此，在本实施方式的干蚀刻方法中，向用于去除自然氧化膜104的HF气、NH3气进一步加入F2气。
图7是示出遵照了本发明的第一实施方式的干蚀刻方法的情况下的、硅衬底的截面图。如图7所示，在作为蚀刻气体而使用了HF气NH3气以及F2气的第一实施方式的干蚀刻方法中，从晶片(硅衬底)W和导电体106之间去除了变质层107。
至于变质层107被去除的理由，可推测是由于加入F2气，不仅是自然氧化膜104，晶片W、即Si的表层以及进入了表层中的C与参考例相比更大幅度地被蚀刻了。反应式如下。
(Si(晶片)以及C(变质层)的蚀刻)
Si+C+4F2→SiF4+CF4
根据该反应式，由于Si以及C汽化，因此蚀刻到凝结层105下侧的Si，进而能够将进入了Si的内部的C也去除。虽然在Si的上侧形成有凝结层105，但如果使腔室31内的压力高，则F2气将透过凝结层105，因此能够对凝结层105下侧的Si进行蚀刻。
如果在Si之上存在SiO2膜，则由于硅蚀刻气体(F2气)不会透过SiO2膜，因此不能对其下的Si进行蚀刻。但是，发明人仔细研究的结果，发现硅蚀刻气体(F2气)能够透过凝结层105而对其下的Si进行蚀刻。在同一腔室31内，由于能够与COR(化学反应)工序同时地进行Si蚀刻，因此变得不需要准备另外的装置来进行Si蚀刻，能够提高总生产量并降低器件的制造成本。
并且，可知由于存在凝结层105，能够比不存在凝结层105的情况增加Si的蚀刻量。在多晶硅之上存在/不不存在凝结层的两个情况下，以完全相同的条件进行硅蚀刻(F2气、NH3气的导入)并经比较的实验结果为图8。从图8可以明了，在多晶硅之上存在凝结层的情况下的多晶硅的蚀刻量与不存在凝结层的情况相比为两倍以上。推测这是由于包含在凝结层的内部的NH3促进了硅与F2的反应。即使在硅之上存在凝结层105，不仅能够通过透过而进行蚀刻，还能够促进蚀刻，因此能够使生产量格外地上升。
自然氧化膜104的蚀刻的反应式与通常的COR一样，由以下的(1)～(3)组成。
(SiO2(自然氧化膜)的蚀刻)
SiO2+4HF→SiF4+2H2O…(1)
(凝结层的生成)
SiF4+2NH3+2HF→(NH4)2SiF6…(2)
(凝结层的升华)
(NH4)2SiF6→SiF4+2NH3+2HF…(3)
由于上述(1)的反应的活化能量高，因此仅通过使SiO2与HF气接触是不能进行的。为了使上述(1)的反应容易进行，需要向F2气中混合NH3气，并通过(2)的反应生成凝结层105。通过(2)的反应式生成凝结层105，由此使(1)的反应式即SiO2的蚀刻可实现。如果降低晶片W的温度，则由于上述(2)的反应式向右方向进行，因此蚀刻量增加。但是，也存在如后述那样当提高晶片W的温度时蚀刻量增加的情况。晶片W的温度调节是为了控制SiO2的蚀刻量而进行的。
图9是示出作为蚀刻气体而使用了HF/NH3、F2、F2/HF/NH3时的热氧化膜(T-Ox)、氧化硅系绝缘膜(BPSG)、以及多晶硅(Poly-Si)的蚀刻量的曲线图。在该实验中，使用了形成有热氧化膜(T-Ox)的晶片W、形成有氧化硅系绝缘膜(BPSG)的晶片W、以及形成有多晶硅(Poly-Si)的晶片W。可以将热氧化膜(T-Ox)视为自然氧化膜104，将氧化硅系绝缘膜(BPSG)视为层间绝缘膜，将多晶硅(Poly-Si)视为晶片(硅衬底)W。
如图9所示，在参考例(HF/NH3)的情况下，虽然热氧化膜(T-Ox)以及氧化硅系绝缘膜(BPSG)的蚀刻量很大，但是多晶硅(Poly-Si)的蚀刻量极小，几乎未被消除。
在作为蚀刻气体仅使用了F2气的情况(F2)下，虽然与参考例相比，多晶硅(Poly-Si)的蚀刻量变大，但热氧化膜(T-Ox)以及氧化硅系绝缘膜(BPSG)的蚀刻量变小。并且，氧化硅系绝缘膜(BPSG)的蚀刻量为热氧化膜(T-Ox)的蚀刻量的约18倍。这样会产生如下问题，即：如果例如适用在了接触孔102a的底部的清洁，则层间绝缘膜被蚀刻，接触孔102a的直径变大量地变宽。
相反，在作为蚀刻气体同时供应了F2气、HF气、NH3气的情况(F2/HF/NH3)下，与参考例以及仅使用了F2气的情况相比，多晶硅(Poly-Si)的蚀刻量变大。与仅通过F2气进行了蚀刻的情况(F2)相比，在通过F2气、HF气、NH3气进行了蚀刻的情况下多晶硅(Poly-Si)的蚀刻量变大的是因为是在多晶硅(Poly-Si)上形成有自然氧化膜104的状态下的蚀刻。多晶硅(Poly-Si)容易自然氧化。可认为基于F2气的多晶硅(Poly-Si)的蚀刻受自然氧化膜104的阻碍。
另外，在作为蚀刻气体同时供应了F2气、HF气、NH3气的的情况(F2/HF/NH3)下，热氧化膜(T-Ox)的蚀刻量也变大。反过来说，还可以得到以下优点：在参考例以及仅使用F2气的情况下是没能获得的、氧化硅系绝缘膜(BPSG)的蚀刻量比热氧化膜(T-Ox)的蚀刻量小。如果使用湿蚀刻(BHF)，则氧化硅系绝缘膜(BPSG)的蚀刻量变大为热氧化膜(T-Ox)的蚀刻量的十倍左右。可进一步得到以下优点：根据本实施方式的该优点可在基本不会蚀刻层间绝缘膜102的情况下，去除形成在接触孔102a的底部的薄的自然氧化膜104。
因此，可以说本实施方式的干蚀刻方法有利于适用于接触孔102a的底部的清洁。并且，在本实施方式的干蚀刻方法中，能够在途中清除蚀刻气体，而不切换为其他的蚀刻气体就能够连续地进行处理。并且，由于仅在热处理中使用离子，因此能够在减少对层间绝缘膜102等的周围的构造的损伤的基础上去除自然氧化膜104。如此，根据本实施方式的干蚀刻方法，不需要切换处理气体，并且能够减轻对层间绝缘膜等的周围的构造的损伤。
<本发明的第二实施方式的干蚀刻方法>
知道了以下情况：如第一实施方式的干蚀刻方法那样，在作为蚀刻气体同时供应F2气、HF气、NH3气的情况(F2/HF/NH3)下，虽然能够蚀刻多晶硅(Poly-Si)但不能控制其蚀刻量。图10是示出蚀刻时间(图5的步骤4的时间)与热氧化膜(T-Ox)、多晶硅(Poly-Si)的蚀刻量的关系的曲线图。如该图10所示，如果延长蚀刻时间，则热氧化膜(T-Ox)的蚀刻量增加。可是，多晶硅(Poly-Si)的蚀刻量无论将时间延长多长都基本不变，而在约0.39nm处停止。进入有碳的变质层107厚的为10nm左右。如果蚀刻量为约0.39nm，则不能去除厚的变质层107。因此，为了控制多晶硅(Poly-Si)的蚀刻量，研究出了本发明的第二实施方式的蚀刻方法。
第二实施方式的干蚀刻方法的特征在于，不同时供应F2气、HF气、NH3气，而是首先进行供应HF气以及NH3气而蚀刻自然氧化膜104的工序，之后进行供应F2气而蚀刻硅的工序。
图11是示出第二实施方式的干蚀刻方法中的腔室内部的压力、气体的供应正时的时序图的一个例子。将形成有自然氧化膜104的晶片W运入到干蚀刻部3的腔室31内之后，向腔室31内以例如流量2000sccm供应N2气、以例如流量200sccm供应用于稀释的Ar气，并将腔室31内部的压力设定为例如2000mTorr，将晶片W的温度设定为例如40℃。该状态保持例如10秒(步骤1)。N2气和Ar气用于稀释之后供应的HF气和NH3气。
其次，使N2气的流量从2000sccm下降到1500sccm，并重新将NH3以例如流量80sccm供应。将该状态保持例如30秒(步骤2)。在HF气之前将NH3气供应到晶片W上是为了使晶片W先吸附NH3气。
其次，停止N2气的供应，使Ar气的流量从200sccm下降到80sccm，并将腔室31内部的压力减压到例如20mTorr。将该状态保持例如10秒(步骤3)。步骤3是用于调整步骤4的压力的事先阶段。
其次，重新将HF气以例如流量80sccm供应。将该状态保持例如60秒(步骤4)。在该步骤4中进行自然氧化膜104的蚀刻。
即，
SiO2+4HF→SiF4+2H2O…(1)
SiF4+2NH3+2HF→(NH4)2SiF6…(2)
通过上述反应，自然氧化膜(SiO2)104与HF气、NH3气进行化学反应，在晶片W上形成由(NH4)2SiF6形成的固态的凝结层105。
其次，停止HF气的供应，并使Ar气的流量从80sccm增加到200sccm，将腔室31内部的压力减压到例如约0mTorr(步骤5)。步骤5成为用于减压到步骤6的压力的事先阶段。
其次，停止NH3气和Ar气的供应，将腔室31内部的压力减压到约0mTorr，并将该状态保持例如20秒(步骤6)。由于使真空泵在工作，因此如果停止NH3气和Ar气的供应，则HF气和NH3气从腔室31被排出。从腔室31内排出是为了使堆积在凝结层105之上的NH4F升华，以及为了去除残留气体并防止与接下来的步骤的气体的反应。
在步骤4的自然氧化膜104的蚀刻工序中，同时供应NH3气和HF气。因此，
SiF4+2NH3+2HF→(NH4)2SiF6…(2)
在通过上述(2)的反应式生成由(NH4)2SiF6形成的凝结层105的同时，
NH3+HF→NH4F…(4)
通过上述(4)的反应式生成NH4F。
可推测该NH4F堆积在凝结层105之上，会阻碍基于F2气的硅蚀刻。这是因为F2气难以透过NH4F。只要在供应NH3气和HF气，NH4F就会生成并堆积在凝结层105之上。通过步骤6的清除工序，能够使堆积在凝结层105之上的NH4F容易地升华。只要不将凝结层105成为高温就不会升华，即使通过步骤6的清除工序也会仍然残留在晶片W上。
其次，以流量1000sccm供应N2气，将腔室31内部的压力提高到例如1000mTorr(步骤7)。在步骤7中，在将腔室31内的压力提高到步骤8的蚀刻压力之后供应F2气。
其次，停止N2气，以与N2气相同的流量1000sccm供应F2气，将腔室31内部的压力保持在例如1000mTorr(步骤8)。将该状态保持例如60秒。通过供应F2气，
Si+C+4F2→SiF4+CF4
通过上述反应，Si和C被汽化，因此能够蚀刻凝结层105下侧的硅。由于在步骤4的氧化膜蚀刻工序中自然氧化膜104已被去除，并且腔室31内的压力足够高，F2气会透过凝结层105，因此能够蚀刻凝结层105下侧的硅。
如果在Si之上存在SiO2膜，则由于硅蚀刻气体(F2气)不会透过SiO2膜，因此不能蚀刻其下的Si。可是，如上所述，发明人仔细研究的结果，发现蚀刻气体(F2气)能够透过凝结层105而蚀刻其下的Si。在同一腔室31内，由于能够连续于COR(化学反应)工序进行Si蚀刻，因此变得不需要准备另外的装置来进行Si蚀刻，能够提高总生产量并降低器件的制造成本。并且，如上所述，由于存在凝结层105，能够比不存在凝结层105的情况增加Si的蚀刻量。即使在硅之上存在凝结层105，不仅能够透过进行蚀刻，还能够促进蚀刻，因此能够使生产量格外地提高。
通过这样的清洁，在从接触孔102a的底部去除自然氧化膜104的同时，在接触孔102a的底部形成作为使硅氧化膜与HF气、NH3气发生化学反应得到的凝结层105的氟硅酸铵((NH4)2SiF6)(参考图4(e))。
将堆积有凝结层105的晶片W运入热处理部4的腔室31内。使凝结层105升华，并从接触孔102a的底部去除的这点与第一实施方式的干蚀刻方法相同。
图12示出了步骤4中的蚀刻时间与硅氧化膜(热氧化膜)的蚀刻量的关系，图13示出了步骤8中的蚀刻时间与硅(多晶硅)的蚀刻量的关系。如这些图12和图13所示，通过分成步骤4的蚀刻和步骤8的蚀刻，使得能够分别控制硅氧化膜(热氧化膜)的蚀刻量和硅(多晶硅)的蚀刻量。
表1示出了在步骤8的硅的蚀刻工序中作为蚀刻气体仅使用了F2气、使用了F2气和HF气、以及使用了NH3气和F2气时的各个膜的选取比(将Si设为1的情况)。如该表所示，如果不同时供应F2气、HF气以及NH3气，也可以除F2气以外使用将F2气与HF气或NH3气混合的气体。
表1
  Si   SiN   SiO2
  F2   1   0.1   0
  HF/F2   1   0.1～10   0
  NH3/F2   1   0.01～1   0～10
在存在层间绝缘膜102的情况下，优选在F2气中混合NH3气。由于NH3气吸附于层间绝缘膜102，因此在层间绝缘膜102上形成保护膜，使得能够在抑制层间绝缘膜102的蚀刻量的同时蚀刻硅。另外，在不想蚀刻SiN时，优选单独通过F2气来进行蚀刻，在想蚀刻SiN时，优选在F2气中混合HF气。HF气具有促进SiN膜的反应的效果。
以上，通过第一和第二实施方式的干蚀刻方法说明了本发明，但本发明不限定于上述第一和第二实施方式，可以进行各种变更。
例如，在上述第一实施方式中，将晶片W的温度定为40℃来进行蚀刻，但晶片的温度不限于40℃，例如在10℃以上60℃以下的范围内选择即可。另外，在供应HF气、NH3气以及F2气的期间，腔室内部的压力被设为40mTorr，但其不限于40mTorr，例如在10mTorr以上40mTorr以下的范围内选择即可。还有，F2气的流量也不限于113sccm，例如在HF气、NH3气以及F2气的合计流量为5％以上25％以下的范围内选择即可。如果F2气的流量超过HF气、NH3气以及F2气的合计流量的25％，则会促进由F2气引起的SiO2的蚀刻反应，例如层间绝缘膜的消除变大。另外，如果小于5％，则Si的蚀刻量下降到与未添加F2气的情况相同的水平。还有，优选HF气和NH3气的气体比为1∶1。也可以在该条件上附加例如调节N2气、Ar气等惰性气体的流量并调整压力。
另外，在第二实施方式的干蚀刻方法中，不需要必须设置步骤6的清除工序。如果停止NH3气或者HF气的供应，则在步骤8的蚀刻工序中，由于不同时供应F2气、HF气以及NH3气，因此能够对硅进行蚀刻。
还有，在上述第一和第二实施方式的干蚀刻方法中，说明了从形成在晶片上的接触孔的底部去除自然氧化膜的工序，但只要是自然氧化膜的去除，则也可以使用于除从形成在晶片上的接触孔的底部去除自然氧化膜的工序以外的其他地方。不限于接触孔，也可以适用于连接配线之间的桥孔、埋入电极或者配线的开孔。还有，在自然氧化膜的蚀刻工序中，既可以代替HF气而使用含有卤素的气体，也可以代替NH3气而使用碱性气体，在硅的蚀刻工序中，也可以代替F2气而使用XeF2气或者ClF3气。
还有，在上述实施方式的干蚀刻部中，记载了由干蚀刻部和热处理部分别具有N2气供应源的例子，但N2气供应源也可以由干蚀刻部和热处理部共用。也可以使干蚀刻部和热处理部兼用，通过干蚀刻部对衬底进行热处理而去除凝结层。在该情况下，如果在干蚀刻部内的载置台上配置加热器，则能够对形成有凝结层的衬底进行加热。或者，也可以如图14所示那样，在干蚀刻部3的腔室31内另外单独设置用作热处理装置的加热灯61，通过辐射热对衬底W直接加热。

Claims (7)

1.一种蚀刻方法，对在硅的表面上形成有硅氧化膜的衬底进行蚀刻，所述蚀刻方法包括：
硅氧化膜蚀刻工序，将碱性气体和包含卤素的气体供应到衬底上，生成使所述包含卤素的气体、所述碱性气体与硅氧化膜发生化学反应得到的凝结层，从而对硅氧化膜进行蚀刻；
硅蚀刻工序，将包含从F2气、XeF2气以及ClF3气的组中选择的至少一者的硅蚀刻气体供应到衬底上，通过所述硅蚀刻气体对硅进行蚀刻；以及
凝结层去除工序，在结束所述硅氧化膜蚀刻工序和所述硅蚀刻工序之后，将衬底上的所述凝结层加热而去除该凝结层，
将所述包含卤素的气体、所述碱性气体、以及所述硅蚀刻气体同时供应到衬底上，
同时进行所述硅氧化膜蚀刻工序和所述硅蚀刻工序。
2.一种蚀刻方法，对在硅的表面上形成有硅氧化膜的衬底进行蚀刻，所述蚀刻方法包括：
硅氧化膜蚀刻工序，将碱性气体和包含卤素的气体供应到衬底上，生成使所述包含卤素的气体、所述碱性气体与硅氧化膜发生化学反应得到的凝结层，从而对硅氧化膜进行蚀刻；
硅蚀刻工序，将包含从F2气、XeF2气以及ClF3气的组中选择的至少一者的硅蚀刻气体供应到衬底上，通过所述硅蚀刻气体对硅进行蚀刻；以及
凝结层去除工序，在结束所述硅氧化膜蚀刻工序和所述硅蚀刻工序之后，将衬底上的所述凝结层加热而去除该凝结层，
在结束所述硅氧化膜蚀刻工序之后，进行所述硅蚀刻工序，
在所述硅蚀刻工序中，将所述包含卤素的气体、所述碱性气体、以及所述硅蚀刻气体不同时供应到衬底上，而将包含所述硅蚀刻气体的气体供应到衬底上，对在所述硅氧化膜蚀刻工序中生成了的所述凝结层下侧的硅进行蚀刻。
3.根据权利要求2所述的蚀刻方法，其特征在于，
在所述硅氧化膜蚀刻工序和所述硅蚀刻工序之间包括清除工序，该清除工序排出处理容器内的残留气体。
4.根据权利要求2所述的蚀刻方法，其特征在于，
在所述硅蚀刻工序中，仅将所述硅蚀刻气体供应到衬底上，或者将所述硅蚀刻气体和所述碱性气体供应到衬底上，或者将所述硅蚀刻气体和所述包含卤素的气体供应到衬底上。
5.根据权利要求1至4中任一项所述的蚀刻方法，其特征在于，
所述包含卤素的气体是HF气，
所述碱性气体是NH3气，
所述硅蚀刻气体是F2气。
6.根据权利要求1至4中任一项所述的蚀刻方法，其特征在于，
所述硅氧化膜是形成在层间绝缘膜上的接触孔的底部的自然氧化膜。
7.根据权利要求6所示的蚀刻方法，其特征在于，
所述层间绝缘膜是氧化硅系的绝缘膜。
CN201010138555.4A 2009-03-19 2010-03-19 衬底的蚀刻方法以及*** Active CN101840884B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2009-067868 2009-03-19
JP2009067868 2009-03-19
JP2010-045893 2010-03-02
JP2010045893A JP4968861B2 (ja) 2009-03-19 2010-03-02 基板のエッチング方法及びシステム

Publications (2)

Publication Number Publication Date
CN101840884A CN101840884A (zh) 2010-09-22
CN101840884B true CN101840884B (zh) 2013-03-27

Family

ID=42738037

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010138555.4A Active CN101840884B (zh) 2009-03-19 2010-03-19 衬底的蚀刻方法以及***

Country Status (6)

Country Link
US (1) US8440568B2 (zh)
JP (1) JP4968861B2 (zh)
KR (1) KR101165970B1 (zh)
CN (1) CN101840884B (zh)
SG (1) SG165262A1 (zh)
TW (1) TWI458010B (zh)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101297926B1 (ko) * 2009-03-26 2013-08-19 가부시키가이샤 알박 진공 처리 방법 및 진공 처리 장치
CN103081071B (zh) * 2010-08-03 2015-09-30 东京毅力科创株式会社 基板处理方法和基板处理装置
WO2012061436A2 (en) * 2010-11-01 2012-05-10 Intevac, Inc. Dry etching method of surface texture formation on silicon wafer
US8828880B2 (en) * 2010-11-11 2014-09-09 Tokyo Electron Limited Method and apparatus for manufacturing semiconductor device
US8716128B2 (en) 2011-04-14 2014-05-06 Tsmc Solid State Lighting Ltd. Methods of forming through silicon via openings
KR20130010362A (ko) * 2011-07-18 2013-01-28 삼성전자주식회사 반도체 장치의 제조방법
JP6056136B2 (ja) 2011-09-07 2017-01-11 セントラル硝子株式会社 ドライエッチング方法
KR101256797B1 (ko) * 2012-01-20 2013-04-22 주식회사 테스 반도체소자 제조방법
KR101707295B1 (ko) * 2012-05-23 2017-02-15 도쿄엘렉트론가부시키가이샤 산화물 에칭 방법
CN103021812B (zh) * 2012-12-20 2016-02-17 中国科学院上海微***与信息技术研究所 一种ⅲ-ⅴoi结构的制备方法
KR101429432B1 (ko) * 2013-04-10 2014-08-12 주식회사 테스 기판처리방법
JP6161972B2 (ja) 2013-06-25 2017-07-12 東京エレクトロン株式会社 エッチング方法及び記録媒体
JPWO2015016149A1 (ja) * 2013-07-29 2017-03-02 株式会社日立国際電気 基板処理装置、半導体装置の製造方法およびプログラム
US9472416B2 (en) 2013-10-21 2016-10-18 Applied Materials, Inc. Methods of surface interface engineering
JP6405958B2 (ja) * 2013-12-26 2018-10-17 東京エレクトロン株式会社 エッチング方法、記憶媒体及びエッチング装置
US9299557B2 (en) * 2014-03-19 2016-03-29 Asm Ip Holding B.V. Plasma pre-clean module and process
JP6418794B2 (ja) * 2014-06-09 2018-11-07 東京エレクトロン株式会社 改質処理方法及び半導体装置の製造方法
JP6435667B2 (ja) * 2014-07-01 2018-12-12 東京エレクトロン株式会社 エッチング方法、エッチング装置及び記憶媒体
JP6294194B2 (ja) * 2014-09-02 2018-03-14 東京エレクトロン株式会社 基板処理方法及び基板処理装置
CN107078040B (zh) 2014-10-17 2021-01-15 盛美半导体设备(上海)股份有限公司 阻挡层的去除方法和半导体结构的形成方法
JP6426489B2 (ja) * 2015-02-03 2018-11-21 東京エレクトロン株式会社 エッチング方法
US10373850B2 (en) 2015-03-11 2019-08-06 Asm Ip Holding B.V. Pre-clean chamber and process with substrate tray for changing substrate temperature
JP6643045B2 (ja) * 2015-11-05 2020-02-12 東京エレクトロン株式会社 基板処理方法及び基板処理装置
US9786505B2 (en) * 2015-12-30 2017-10-10 Taiwan Semiconductor Manufacturing Co., Ltd. FinFET device using dummy fins for smooth profiling
KR101874822B1 (ko) * 2016-04-01 2018-07-06 주식회사 테스 실리콘산화막의 선택적 식각 방법
JP6770825B2 (ja) * 2016-04-27 2020-10-21 東京エレクトロン株式会社 基板処理方法及び基板処理装置
JP6656082B2 (ja) * 2016-05-19 2020-03-04 東京エレクトロン株式会社 酸化膜除去方法および除去装置、ならびにコンタクト形成方法およびコンタクト形成システム
US10378105B2 (en) * 2016-05-31 2019-08-13 Tokyo Electron Limited Selective deposition with surface treatment
JP6726610B2 (ja) * 2016-12-13 2020-07-22 東京エレクトロン株式会社 エッチング方法及び基板処理システム
US20180261464A1 (en) * 2017-03-08 2018-09-13 Tokyo Electron Limited Oxide film removing method, oxide film removing apparatus, contact forming method, and contact forming system
JP6956551B2 (ja) * 2017-03-08 2021-11-02 東京エレクトロン株式会社 酸化膜除去方法および除去装置、ならびにコンタクト形成方法およびコンタクト形成システム
JP6869765B2 (ja) * 2017-03-23 2021-05-12 株式会社日立ハイテク プラズマ処理装置及びプラズマ処理方法
JP6399141B1 (ja) * 2017-04-17 2018-10-03 株式会社Sumco シリコンウェーハの金属汚染分析方法およびシリコンウェーハの製造方法
DE102017219312A1 (de) * 2017-10-27 2019-05-02 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. 2-stufiger Trockenätzprozess zur Texturierung kristalliner Siliziumscheiben
JP6981267B2 (ja) * 2018-01-17 2021-12-15 東京エレクトロン株式会社 エッチング方法及びエッチング装置
CN108847391B (zh) * 2018-06-01 2021-06-08 北京北方华创微电子装备有限公司 一种非等离子干法刻蚀方法
JP7362258B2 (ja) * 2019-02-08 2023-10-17 東京エレクトロン株式会社 基板処理方法及び成膜システム
KR102278081B1 (ko) * 2019-06-27 2021-07-19 세메스 주식회사 기판 처리 장치 및 방법
US11854688B2 (en) * 2020-02-19 2023-12-26 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method
TW202310038A (zh) * 2021-05-31 2023-03-01 日商東京威力科創股份有限公司 基板處理方法及基板處理裝置
US20240035196A1 (en) * 2022-07-26 2024-02-01 Applied Materials, Inc. Method of selective etching of dielectric materials
CN115376908A (zh) * 2022-08-26 2022-11-22 北京北方华创微电子装备有限公司 GaN衬底的刻蚀方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101154582A (zh) * 2006-09-28 2008-04-02 东京毅力科创株式会社 蚀刻方法以及半导体器件的制造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4738595A (en) 1987-05-22 1988-04-19 Allied Corporation Hydraulic pump with integrated sump and accumulator
JP2626913B2 (ja) 1988-07-29 1997-07-02 三菱電機株式会社 シリコン表面の処理方法
US5282925A (en) 1992-11-09 1994-02-01 International Business Machines Corporation Device and method for accurate etching and removal of thin film
US6124211A (en) * 1994-06-14 2000-09-26 Fsi International, Inc. Cleaning method
JP2003023000A (ja) 2001-07-11 2003-01-24 Hitachi Ltd 半導体装置の製造方法
JP2003340799A (ja) 2002-05-27 2003-12-02 Sumitomo Electric Ind Ltd 微小駆動部品の製造方法
US7780793B2 (en) * 2004-02-26 2010-08-24 Applied Materials, Inc. Passivation layer formation by plasma clean process to reduce native oxide growth
JP4946017B2 (ja) * 2005-11-25 2012-06-06 ソニー株式会社 半導体装置の製造方法
JP4890025B2 (ja) * 2005-12-28 2012-03-07 東京エレクトロン株式会社 エッチング方法及び記録媒体
JP2007317696A (ja) * 2006-05-23 2007-12-06 Tokyo Electron Ltd ガス処理装置、ガス処理方法、フッ化水素ガス供給装置、フッ化水素ガス供給方法、コンピュータ読取可能な記憶媒体
KR20090086238A (ko) * 2006-11-10 2009-08-11 에이전시 포 사이언스, 테크놀로지 앤드 리서치 마이크로기계 구조 및 마이크로기계 구조 제조방법
JP5229711B2 (ja) 2006-12-25 2013-07-03 国立大学法人名古屋大学 パターン形成方法、および半導体装置の製造方法
KR100878015B1 (ko) 2007-01-31 2009-01-13 삼성전자주식회사 산화물 제거 방법 및 이를 이용한 트렌치 매립 방법
US8187486B1 (en) * 2007-12-13 2012-05-29 Novellus Systems, Inc. Modulating etch selectivity and etch rate of silicon nitride thin films
US20090191703A1 (en) * 2008-01-29 2009-07-30 Applied Materials, Inc. Process with saturation at low etch amount for high contact bottom cleaning efficiency for chemical dry clean process
KR100870914B1 (ko) 2008-06-03 2008-11-28 주식회사 테스 실리콘 산화막의 건식 식각 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101154582A (zh) * 2006-09-28 2008-04-02 东京毅力科创株式会社 蚀刻方法以及半导体器件的制造方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JP特开2003-340799A 2003.12.02
JP特开2007-180418A 2007.07.12

Also Published As

Publication number Publication date
US8440568B2 (en) 2013-05-14
KR20100105398A (ko) 2010-09-29
US20100240218A1 (en) 2010-09-23
JP2010245512A (ja) 2010-10-28
SG165262A1 (en) 2010-10-28
TW201108323A (en) 2011-03-01
TWI458010B (zh) 2014-10-21
KR101165970B1 (ko) 2012-07-18
CN101840884A (zh) 2010-09-22
JP4968861B2 (ja) 2012-07-04

Similar Documents

Publication Publication Date Title
CN101840884B (zh) 衬底的蚀刻方法以及***
CN110235228B (zh) 用于高深宽比结构的移除方法
US9593422B2 (en) Substrate processing apparatus and semiconductor device manufacturing method
JP5374039B2 (ja) 基板処理方法、基板処理装置及び記憶媒体
US7368392B2 (en) Method of fabricating a gate structure of a field effect transistor having a metal-containing gate electrode
US10923360B2 (en) Method of etching film and plasma processing apparatus
US20080057729A1 (en) Etch methods to form anisotropic features for high aspect ratio applications
US20070202700A1 (en) Etch methods to form anisotropic features for high aspect ratio applications
JP2002222861A (ja) プラズマ前処理モジュールを具備した装置における半導体素子の製造方法
US8124536B2 (en) Manufacturing method of capacitor electrode, manufacturing system of capacitor electrode, and storage medium
JP7401593B2 (ja) 空隙を形成するためのシステム及び方法
KR100747671B1 (ko) 드라이 에칭 방법 및 반도체 장치의 제조 방법
US8198197B2 (en) Plasma etching method
JP6561093B2 (ja) シリコン酸化膜を除去する方法
US20220059366A1 (en) Methods for etching structures with oxygen pulsing
KR20190063940A (ko) 고 선택적 실리콘 산화물 제거를 위한 건식 세정 장치 및 방법
JP2008263093A (ja) エッチング方法、エッチングシステムおよびエッチング装置
CN109300781A (zh) Ono膜层的制造方法
TW202412087A (zh) 高選擇性氧化矽移除之方法
JP5292450B2 (ja) エッチング方法、エッチングシステムおよびエッチング装置
JP2005191280A (ja) 半導体装置の製造方法
KR20200113170A (ko) 막을 에칭하는 방법 및 플라즈마 처리 장치
JP2005086080A (ja) 半導体装置の製造方法
JP2001007088A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant