JP6770825B2 - 基板処理方法及び基板処理装置 - Google Patents

基板処理方法及び基板処理装置 Download PDF

Info

Publication number
JP6770825B2
JP6770825B2 JP2016089146A JP2016089146A JP6770825B2 JP 6770825 B2 JP6770825 B2 JP 6770825B2 JP 2016089146 A JP2016089146 A JP 2016089146A JP 2016089146 A JP2016089146 A JP 2016089146A JP 6770825 B2 JP6770825 B2 JP 6770825B2
Authority
JP
Japan
Prior art keywords
gas
fluorine
nitrogen
gas supply
based gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016089146A
Other languages
English (en)
Other versions
JP2017199782A (ja
Inventor
守谷 修司
修司 守谷
正彦 冨田
正彦 冨田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2016089146A priority Critical patent/JP6770825B2/ja
Priority to US15/486,145 priority patent/US10312101B2/en
Publication of JP2017199782A publication Critical patent/JP2017199782A/ja
Application granted granted Critical
Publication of JP6770825B2 publication Critical patent/JP6770825B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008Making conductor-insulator-semiconductor electrodes
    • H01L21/28017Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158Making the insulator
    • H01L21/28167Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67017Apparatus for fluid treatment
    • H01L21/67063Apparatus for fluid treatment for etching
    • H01L21/67069Apparatus for fluid treatment for etching for drying etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67242Apparatus for monitoring, sorting or marking
    • H01L21/67248Temperature monitoring

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)

Description

本発明は、プラズマを用いずに基板のシリコンをエッチングする基板処理方法及び基板処理装置に関する。
通常、半導体ウエハ(以下、単に「ウエハ」という。)のシリコンをエッチングするためにプラズマが用いられてきたが、シリコンのエッチングには塩素(Cl)ガスや臭化水素(HBr)ガス等からプラズマを生成する必要があるため、周辺環境に高い負荷を強い、さらにコストが高くなるという問題がある。そこで、低環境負荷及び低コストの観点からプラズマを用いずにシリコンをエッチングすることが求められている。
プラズマを用いずにシリコンをエッチングする方法としては、弗素(F)ガス及び一酸化窒素(NO)ガスを用いる方法や弗化ニトロシル(FNO)ガスを用いる方法が提案されている。具体的には、弗素ガスや一酸化窒素ガスを同時に流してシリコン堆積物を除去する方法が知られている(例えば、特許文献1参照。)。
ところで、弗素ガス、一酸化窒素ガスや弗化ニトロシルガスを同時に流す場合、弗素ガス、一酸化窒素ガスや弗化ニトロシルガスのいずれもエッチング種として作用するため、各エッチング種による同時エッチングが生じ、エッチングレートやエッチング後の形状等の制御が困難である。一方、近年、弗素ガス、一酸化窒素ガスや弗化ニトロシルガスを同時に流す際のウエハの温度を変更した際、エッチングの形態が変化することが確認されている(例えば、非特許文献1参照。)。具体的には、ウエハの温度が230℃以上である場合、エッチングレートが高まるが、面方位性が現れてエッチング後の形状は制御しやすい。ウエハの温度が230℃未満且つ60℃以上である場合、エッチングレートは低下し、エッチング後の形状は円滑となる。したがって、エッチング種として作用する複数種のガスを同時に流す場合、ウエハの温度を制御することにより、所望のエッチングの形態を得ることができる。
特許4739709号
田嶋聡美、外2名,「プラズマを利用しないMEMS犠牲層Siエッチング」, nanotechJapan Bulletin Vol. 7, No. 4, 2014, 企画特集「ナノテクノロジー EXPRESS」<第26回>−1〜5
しかしながら、最も実用的なウエハの温度である60℃未満では、弗素、一酸化窒素及び弗化ニトロシルの凝集層が発生し、凝集層において各エッチング種が異なるエッチングレートでシリコンと反応するため、エッチングレートが非常に高まり、さらにエッチング後の形状が乱れる。すなわち、依然として、エッチング種として作用する複数種のガスを同時に流す場合、エッチングレートやエッチング後の形状を適切に制御するのが困難である。
本発明の目的は、シリコン系の膜のエッチングを適切に制御することができる基板処理方法及び基板処理装置を提供することにある。
上記目的を達成するために、本発明の基板処理方法は、シリコン系の膜を有する基板を収容する処理室の内部に弗素系ガスを供給する弗素系ガス供給ステップと、前記供給された弗素系ガスを排出するためのパージガスを前記処理室の内部に供給するパージガス供給ステップと、前記弗素系ガスが排出された前記処理室の内部に窒素系ガスを供給する窒素系ガス供給ステップと、前記供給された窒素系ガスを排出するためのパージガスを前記処理室の内部に供給する他のパージガス供給ステップと、を有し、前記弗素系ガス供給ステップ、前記パージガス供給ステップ、前記窒素系ガス供給ステップ及び前記他のパージガス供給ステップを経て前記シリコン系の膜がエッチングされ、前記弗素系ガス供給ステップ、前記パージガス供給ステップ、前記窒素系ガス供給ステップ及び前記他のパージガス供給ステップにおいてプラズマを用いず、前記弗素系ガス供給ステップ、前記パージガス供給ステップ、前記窒素系ガス供給ステップ及び前記他のパージガス供給ステップをこの順で繰り返し、少なくとも前記弗素系ガス供給ステップ及び前記パージガス供給ステップにおいて前記基板の温度を60℃以下に維持することを特徴とする。
上記目的を達成するために、本発明の基板処理装置は、シリコン系の膜を有する基板を収容する処理室を備える基板処理装置であって、前記処理室の内部に弗素系ガスを供給する弗素系ガス供給系と、前記処理室の内部にパージガスを供給するパージガス供給系と、前記処理室の内部に窒素系ガスを供給する窒素系ガス供給系と、前記基板の温度を調整する温度調整器と、各構成要素の動作を制御する制御部とを備え、前記制御部は、前記弗素系ガス供給系、前記パージガス供給系及び前記窒素系ガス供給系を用いて前記処理室の内部に前記弗素系ガスを供給し、前記供給された弗素系ガスを排出するためのパージガスを前記処理室の内部に供給し、前記弗素系ガスが排出された前記処理室の内部に前記窒素系ガスを供給し、さらに、前記供給された窒素系ガスを排出するためのパージガスを前記処理室の内部に供給し、前記弗素系ガスの供給、前記弗素系ガスを排出するためのパージガスの供給、前記窒素系ガスの供給及び前記窒素系ガスを排出するためのパージガスの供給を経て前記シリコン系の膜がエッチングされ、前記弗素系ガスの供給、前記弗素系ガスを排出するためのパージガスの供給、前記窒素系ガスの供給及び前記窒素系ガスを排出するためのパージガスの供給においてプラズマを用いず、前記制御部は、前記弗素系ガスの供給、前記弗素系ガスを排出するためのパージガスの供給、前記窒素系ガスの供給及び前記窒素系ガスを排出するためのパージガスをこの順で繰り返し、前記温度調整器を用いて前記処理室の内部に前記弗素系ガス及び前記パージガスが供給される際、前記基板の温度を60℃以下に維持することを特徴とする。
本発明によれば、まず、シリコン系の膜を有する基板を収容する処理室の内部に弗素系ガスが供給され、供給された弗素系ガスを排出するためのパージガスが処理室の内部に供給され、さらに、弗素系ガスが排出された処理室の内部に窒素系ガスが供給される。さらに、シリコン系の膜のエッチングにはプラズマが用いられず、少なくとも弗素系ガスを処理室の内部へ供給する際及びパージガスを処理室の内部へ供給する際において基板の温度が60℃以下に維持される。これにより、弗素系ガス及び窒素系ガス等の複数のエッチング種が処理室の内部に同時に存在することがなく、複数のエッチング種による同時エッチングが生じるのを回避することができる。その結果、エッチングが無秩序に進行して基板の表面が荒れるのを防止することができ、もって、シリコン系の膜のエッチングを適切に制御することができる。
本発明の実施の形態に係る基板処理装置としてのエッチング装置の構成を概略的に示す断面図である。 図1のエッチング装置が実行する本発明の実施の形態に係る基板処理方法としてのシリコン系の膜のエッチング処理を示す工程図である。 図2のエッチング処理を示すフローチャートである。
以下、本発明の実施の形態について、図面を参照して詳細に説明する。
図1は、本発明の実施の形態に係る基板処理装置としてのエッチング装置の構成を概略的に示す断面図である。
図1において、エッチング装置10は、処理室であるチャンバ11と、チャンバ11の内部に配置された載置台12と、チャンバ11の上部に載置台12と対向するように配置されたシャワーヘッド13と、チャンバ11の内部のガスを排気する排気ユニット14とを備える。エッチング装置10は、シリコン系の膜が表面に形成され、若しくはシリコンからなるウエハWにエッチングを施すが、その際、ウエハWは載置台12に載置される。
シャワーヘッド13は板状体を呈し、内部にバッファ室15を有する。バッファ室15は複数のガス通気孔16を介してチャンバ11の内部に連通する。また、シャワーヘッド13はガス供給管17を介して弗素ガス供給系18(弗素系ガス供給系)、一酸化窒素ガス供給系19(窒素系ガス供給系)及びパージガス供給系20(パージガス供給系)に接続される。弗素ガス供給系18は、ガス供給管17に接続される弗素ガス供給管21と、弗素ガス供給管21に配された弗素ガスバルブ22と、弗素ガス供給管21に接続される弗素ガス供給部23とを有する。一酸化窒素ガス供給系19は、ガス供給管17に接続される一酸化窒素ガス供給管24と、一酸化窒素ガス供給管24に配された一酸化窒素ガスバルブ25と、一酸化窒素ガス供給管24に接続される一酸化窒素ガス供給部26とを有する。パージガス供給系20は、ガス供給管17に接続されるパージガス供給管27と、パージガス供給管27に配されたパージガスバルブ28と、パージガス供給管27に接続されるパージガス供給部29とを有する。
弗素ガス供給系18は、ガス供給管17を介してバッファ室15へ弗素ガスを供給し、その際に供給する弗素ガスの流量を調節する。弗素ガスバルブ22は弗素ガス供給管21の遮断・連通を自在に行う。一酸化窒素ガス供給系19は、ガス供給管17を介してバッファ室15へ一酸化窒素ガスを供給し、その際に供給する一酸化窒素ガスの流量を調節する。一酸化窒素ガスバルブ25は一酸化窒素ガス供給管24の遮断・連通を自在に行う。パージガス供給系20は、ガス供給管17を介してバッファ室15へパージガス、例えば、アルゴン(Ar)ガスや窒素(N)ガスを供給し、その際に供給するパージガスの流量を調節する。パージガスバルブ28はパージガス供給管27の遮断・連通を自在に行う。
シャワーヘッド13は、バッファ室15に供給された弗素ガス、一酸化窒素ガス又はパージガスを、各ガス通気孔16を介してチャンバ11の内部へ供給する。このとき、エッチング装置10では、弗素ガスバルブ22、一酸化窒素ガスバルブ25及びパージガスバルブ28の開閉を切り替えることによってバッファ室15、ひいてはチャンバ11の内部へ供給するガス種を選択的に切り替える。
載置台12はチャンバ11の底部に配置される。載置台12の内部には、載置台12の温度を調節する温度調整器30が設けられる。温度調整器30は、例えば、水等の温度調節用媒体が循環する管路を備え、当該管路を流れる温度調節用媒体と熱交換が行われることにより、載置台12の温度が調節され、結果として載置台12に載置されるウエハWの温度が制御される。
また、エッチング装置10は、当該エッチング装置10の各構成要素を制御する制御ユニット31(制御部)を備える。制御ユニット31はマイクロプロセッサ(コンピュータ)を有するプロセスコントローラやメモリからなる記憶部を有する。記憶部は、エッチング装置10で実行される所望の処理に用いられる各種ガスの供給やチャンバ11の内部の排気等をプロセスコントローラの制御にて実現するための制御プログラムや、処理条件に応じてエッチング装置10の各構成要素に所定の処理を実行させるための制御プログラムである処理レシピ、各種データベース等を格納する。制御ユニット31は、処理レシピ等を記憶部から呼び出してプロセスコントローラに実行させることにより、所望の処理、例えば、シリコン系の膜のエッチング処理を実行する。
図2は、図1のエッチング装置が実行する本発明の実施の形態に係る基板処理方法としてのシリコン系の膜のエッチング処理を示す工程図であり、図3は、同エッチング処理を示すフローチャートである。
まず、載置台12に載置されたウエハWの温度を温度調整器30によって60℃以下に維持し(ステップS31)、その後、チャンバ11の内部に弗素ガス供給系18から弗素ガスを供給する(ステップS32)(弗素系ガス供給ステップ)。
このとき、図2(A)に示すように、供給された弗素ガスの一部はウエハWの表面のシリコン系の膜と化学反応し、その結果、ウエハWの表層が変質して弗化硅素膜32が生成される。ここで生成される弗化硅素膜32は、SiF(xは1〜3の自然数)からなる。弗化硅素膜32を構成する主な弗化硅素分子における弗素原子の数はウエハWの温度に左右され、弗素原子と珪素原子の結合には高いエネルギーが必要であることから、ウエハWの温度が低いと弗化硅素分子における弗素原子の数は少なくなることが知られている。例えば、ウエハWの温度が−23℃(250K)以下であれば、弗素原子の数は1となり、ウエハWの温度が27℃(300K)以上且つ177℃(450K)以下であれば、弗素原子の数は2となり、ウエハWの温度が257℃(530K)以上であれば、弗素原子の数は3となることが知られている(例えば、論文「V.S. Aliev、外2名,「Adsorption of molecular fluorine on the Si(100) surface: an ellipsometric study」, Surface Science 347(1996)97-104」参照。)。
また、供給された弗素ガスの他の一部は、ウエハWの表面、すなわち、弗化硅素膜32の表面に物理吸着する(図2(A))。弗素ガスはウエハWの温度が低いと表面に物理吸着し易く(上記論文参照)、特に、ウエハWの温度が60℃以下の場合、弗化硅素膜32の表面に比較的強固に物理吸着する。なお、残り(余剰)の弗素ガスはチャンバ11の内部を漂う(図2(A))。
次いで、ウエハWの温度を温度調整器30によって60℃以下に維持したまま、パージガス供給系20からチャンバ11の内部にパージガス、例えば、アルゴンガスや窒素ガスを供給する(ステップS33)(パージガス供給ステップ)。このとき、チャンバ11の内部に供給されたパージガス33はチャンバ11の内部を漂う余剰の弗素ガスを排気ユニット14を介してチャンバ11の外部へ排出する。一方、弗化硅素膜32の表面に存在する弗素ガスは、ウエハWの温度が60℃以下に維持されるため、比較的強固に当該表面へ物理吸着している。したがって、弗化硅素膜32の表面に存在する弗素ガスはパージガス33によってチャンバ11の外部へ排出されず、当該表面に留まる(図2(B))。その結果、弗化硅素膜32の表面には、厚み方向に1つの弗素ガス分子のみが配置される、複数の弗素ガス分子からなる弗素ガス分子層34が形成される(図2(C))。
次いで、図2(D)に示すように、余剰の弗素ガスがチャンバ11の外部へ排出された後、一酸化窒素ガス供給系19からチャンバ11の内部に一酸化窒素ガスを供給する(ステップS34)(窒素系ガス供給ステップ)。このとき、供給された一酸化窒素ガスの一酸化窒素分子は、弗化硅素膜32の表面に物理吸着した弗素ガス分子層34の弗素ガス分子と下記式(1)に示すような化学(還元)反応を起こし、弗化ニトロシルと弗素ラジカルを生成する。
+ NO → FNO↑ + F …(1)
弗化ニトロシルは常温でガス化するため、直ちに弗化ニトロシルガスとなってチャンバ11の内部を漂う。一方、弗化硅素膜32の各弗化硅素分子における弗素原子の数は3以下であり、珪素原子には未結合手が存在するため、弗素ラジカルは各弗化硅素分子における弗素原子と下記式(2)に示すように結合する。
+ SiF(xは1〜3の自然数) → SiF↑ …(2)
その結果、弗化硅素膜32から四弗化硅素(SiF)が生成される。四弗化硅素も昇華されやすいため、直ちにガス化して四弗化硅素ガスとしてチャンバ11の内部を漂う(図2(E))。
次いで、パージガス供給系20からチャンバ11の内部にパージガスを供給する(ステップS35)(他のパージガス供給ステップ)。このとき、チャンバ11の内部に供給されたパージガス33はチャンバ11の内部を漂う弗化ニトロシルガスや四弗化硅素ガスをチャンバ11の外部へ排出する(図2(F))。
以上、ステップS31乃至S35の工程を経て弗化硅素膜32が除去され、結果として、ウエハWのシリコン系の膜がエッチングされる。その後、エッチングされたシリコン系の膜の量が所定量に到達したか否かを判別し(ステップS36)、所定量に到達していない場合はステップS32に戻り、所定量に到達している場合は本処理を終了する。
上述したエッチング処理によれば、まず、ウエハWを収容するチャンバ11の内部に弗素ガスが供給され、供給された弗素ガスをパージするためのパージガスがチャンバ11の内部に供給され、さらに、弗素ガスが排出されたチャンバ11の内部に一酸化窒素ガスが供給される。これにより、弗素ガス及び一酸化窒素ガス等の複数のエッチング種がチャンバ11の内部に同時に存在することがなく、複数のエッチング種(例えば、弗素ガス、一酸化窒素ガスや弗化ニトロシルガス)による同時エッチングが生じるのを回避することができる。その結果、エッチングが無秩序に進行してウエハWの表面が荒れるのを防止することができる。
また、上述したエッチング処理によれば、チャンバ11の内部へ弗素ガス及びパージガスが供給される際、ウエハWの温度が60℃以下に維持されるので、ウエハWの表面に弗素ガスが比較的強固に物理吸着するとともに、ウエハWの表層が弗化硅素膜32に変質し、さらに、物理吸着していない弗素ガスがパージガスによってチャンバ11の外部へ排出される。その後、一酸化窒素ガスが供給されると、一酸化窒素ガスの還元によって弗素ガスから生じた弗素ラジカルと弗化硅素膜32の弗化硅素分子が反応して昇華する。このとき、弗素ラジカルを供給する弗素ガスはウエハWの表面に物理吸着する弗素ガスに限られるので、供給される弗素ラジカルの量が限られ、さらに弗素ラジカルと反応して昇華する弗化硅素膜32の量が限られる。具体的には、弗化硅素膜32の表面に形成される弗素ガス分子層34は厚み方向に1つの弗素ガス分子のみが配置され、上記式(1),(2)に示すように、1つの弗化硅素分子の昇華には1つの弗素ガス分子が必要となるので、1回のエッチング(弗化硅素膜32の除去)において除去される弗化硅素膜32の厚さも1つの弗化硅素分子の大きさに相当する。すなわち、1回のエッチングはALE(Atomic layer Etching)となる。その結果、上述したエッチング処理において除去されるウエハWの表層のシリコン系の膜の量も限られる。すなわち、ウエハWの温度を60℃以下に維持したまま、除去されるシリコン系の膜の量を限定することができるため、実用的なウエハWの温度においてシリコン系の膜のエッチングを適切に制御することができる。
さらに、上述したエッチング処理によれば、チャンバ11の内部への弗素ガスの供給、供給された弗素ガスの排出、チャンバ11の内部への一酸化窒素ガスの供給及び弗化ニトロシルガスや四弗化硅素ガスの排出がこの順で繰り返されるので、繰り返しの数を調整することにより、エッチングされるシリコン系の膜の量を容易に制御することができる。
ところで、生成される弗化硅素膜32が主に三弗化硅素(SiF)からなる場合、各弗化硅素分子に1つの弗素ラジカルを供給すると直ちに四弗化硅素が生成されるため、弗化硅素膜32の除去促進の観点からは、弗化硅素膜32を主に三弗化硅素で構成するのが好ましい。しかしながら、上述したように、弗化硅素膜32を主に三弗化硅素で構成するためにはウエハWの温度を257℃以上に維持する必要がある。このとき、弗素ガスは熱による運動エネルギーが上昇するため、弗化硅素膜32の表面に留まりにくく、弗素ガス分子層34は弗化硅素膜32の表面において部分的に存在する。その結果、一酸化窒素ガスの供給に起因する四弗化硅素の昇華も弗化硅素膜32の表面において部分的に発生するため、弗化硅素膜32は部分的に除去され、エッチング後に円滑な表面を得ることができない。これに対し、上述したエッチング処理では、ウエハWの温度が60℃以下に維持されるので、ウエハWの表面に弗素ガスが比較的強固に物理吸着して弗素ガス分子層34は弗化硅素膜32の全面を覆うように存在する。これにより、一酸化窒素ガスの供給に起因する四弗化硅素の昇華を弗化硅素膜32の全面において発生させることができ、弗化硅素膜32を全体的に除去することができる。その結果、エッチング後に円滑な表面を得ることができる。
なお、上述したエッチング処理におけるシリコン系の膜の化学反応は下記式(3)〜(6)の様にも表される。
Si + 2F → SiF2−F(吸着) …(3)
SiF2−F + NO → SiF3 + FNO↑ …(4)
SiF3 + F → SiF3−F(吸着) …(5)
SiF3−F + NO → SiF4↑+ FNO↑ …(6)
また、上述したエッチング処理では、チャンバ11の内部へ供給されるガス種の切り替えにより、弗化硅素膜32の生成及び除去を行う。すなわち、同一のチャンバ11の内部において弗化硅素膜32の生成及び除去を行うので、弗化硅素膜32の生成及び除去のそれぞれを実行する2つのチャンバを準備する必要を無くすことができ、もって、エッチング装置10の構成を簡素化することができる。
以上、本発明の実施の形態について説明したが、本発明は上記実施の形態に限定されるものではない。
例えば、上述したエッチング処理では、一貫してウエハWの温度が60℃以下に維持されるが、エッチング後に表面が多少荒れることを許容するなら、ウエハWの表面に弗素ガスを比較的強固に物理吸着させて弗素ガス分子層34を弗化硅素膜32の全面を覆うように存在させる必要が無いため、チャンバ11の内部に弗素ガスを供給する際(ステップS32)やパージガスを供給する際(ステップS33)、ウエハWの温度を60℃より高くしてもよい。
また、上述したエッチング処理では、弗素ガスをチャンバ11の内部に供給してウエハW(弗化硅素膜32)の表面に物理吸着させたが、弗素ガスの代わりにウエハWの表面に物理吸着可能な弗素系ガスを供給してもよく、例えば、弗化水素(HF)ガスを供給してもよい。また、上述したエッチング処理では、一酸化窒素ガスをチャンバ11の内部に供給して弗素ガス分子を還元して弗素ラジカルを生成したが、一酸化窒素ガスの代わりに弗素ガス分子を還元可能な窒素系ガスを供給してもよい。
また、本発明の目的は、上述した実施の形態の機能を実現するソフトウェアのプログラムコードを記録した記憶部を、制御ユニット31が備えるプロセスコントローラに供給し、プロセスコントローラのCPUが記憶部に格納されたプログラムコードを読み出して実行することによっても達成される。
この場合、記憶部から読み出されたプログラムコード自体が上述した実施の形態の機能を実現することになり、プログラムコード及びそのプログラムコードを記憶した記憶部は本発明を構成することになる。
また、記憶部としては、例えば、RAM、NV−RAM、フロッピー(登録商標)ディスク、ハードディスク、光磁気ディスク、CD−ROM、CD−R、CD−RW、DVD(DVD−ROM、DVD−RAM、DVD−RW、DVD+RW)等の光ディスク、磁気テープ、不揮発性のメモリカード、他のROM等の上記プログラムコードを記憶できるものであればよい。或いは、上記プログラムコードは、インターネット、商用ネットワーク、若しくはローカルエリアネットワーク等に接続される不図示のコンピュータやデータベース等からダウンロードすることによってプロセスコントローラに供給されてもよい。
また、プロセスコントローラが読み出したプログラムコードを実行することにより、上記実施の形態の機能が実現されるだけでなく、そのプログラムコードの指示に基づき、CPU上で稼動しているOS(オペレーティングシステム)等が実際の処理の一部又は全部を行い、その処理によって上述した実施の形態の機能が実現される場合も含まれる。
さらに、記憶部から読み出されたプログラムコードが、プロセスコントローラに挿入された機能拡張ボードやプロセスコントローラに接続された機能拡張ユニットに備わるメモリに書き込まれた後、そのプログラムコードの指示に基づき、その機能拡張ボードや機能拡張ユニットに備わるCPU等が実際の処理の一部又は全部を行い、その処理によって上述した実施の形態の機能が実現される場合も含まれる。
上記プログラムコードの形態は、オブジェクトコード、インタプリタにより実行されるプログラムコード、OSに供給されるスクリプトデータ等の形態から成ってもよい。
W ウエハ
10 エッチング装置
11 チャンバ
18 弗素ガス供給系
19 一酸化窒素ガス供給系
20 パージガス供給系
30 温度調整器
31 制御ユニット

Claims (4)

  1. シリコン系の膜を有する基板を収容する処理室の内部に弗素系ガスを供給する弗素系ガス供給ステップと、
    前記供給された弗素系ガスを排出するためのパージガスを前記処理室の内部に供給するパージガス供給ステップと、
    前記弗素系ガスが排出された前記処理室の内部に窒素系ガスを供給する窒素系ガス供給ステップと
    前記供給された窒素系ガスを排出するためのパージガスを前記処理室の内部に供給する他のパージガス供給ステップと、を有し、
    前記弗素系ガス供給ステップ、前記パージガス供給ステップ、前記窒素系ガス供給ステップ及び前記他のパージガス供給ステップを経て前記シリコン系の膜がエッチングされ、
    前記弗素系ガス供給ステップ、前記パージガス供給ステップ、前記窒素系ガス供給ステップ及び前記他のパージガス供給ステップにおいてプラズマを用いず、
    前記弗素系ガス供給ステップ、前記パージガス供給ステップ、前記窒素系ガス供給ステップ及び前記他のパージガス供給ステップをこの順で繰り返し、
    少なくとも前記弗素系ガス供給ステップ及び前記パージガス供給ステップにおいて前記基板の温度を60℃以下に維持することを特徴とする基板処理方法。
  2. 前記弗素系ガスは弗素(F)ガスであることを特徴とする請求項1に記載の基板処理方法。
  3. 前記窒素系ガスは一酸化窒素(NO)ガスであることを特徴とする請求項1又は2に記載の基板処理方法。
  4. シリコン系の膜を有する基板を収容する処理室を備える基板処理装置であって、
    前記処理室の内部に弗素系ガスを供給する弗素系ガス供給系と、
    前記処理室の内部にパージガスを供給するパージガス供給系と、
    前記処理室の内部に窒素系ガスを供給する窒素系ガス供給系と、
    前記基板の温度を調整する温度調整器と、
    各構成要素の動作を制御する制御部とを備え、
    前記制御部は、前記弗素系ガス供給系、前記パージガス供給系及び前記窒素系ガス供給系を用いて前記処理室の内部に前記弗素系ガスを供給し、前記供給された弗素系ガスを排出するためのパージガスを前記処理室の内部に供給し、前記弗素系ガスが排出された前記処理室の内部に前記窒素系ガスを供給し、さらに、前記供給された窒素系ガスを排出するためのパージガスを前記処理室の内部に供給し、
    前記弗素系ガスの供給、前記弗素系ガスを排出するためのパージガスの供給、前記窒素系ガスの供給及び前記窒素系ガスを排出するためのパージガスの供給を経て前記シリコン系の膜がエッチングされ、
    前記弗素系ガスの供給、前記弗素系ガスを排出するためのパージガスの供給、前記窒素系ガスの供給及び前記窒素系ガスを排出するためのパージガスの供給においてプラズマを用いず、
    前記制御部は、前記弗素系ガスの供給、前記弗素系ガスを排出するためのパージガスの供給、前記窒素系ガスの供給及び前記窒素系ガスを排出するためのパージガスをこの順で繰り返し、前記温度調整器を用いて前記処理室の内部に前記弗素系ガス及び前記パージガスが供給される際、前記基板の温度を60℃以下に維持することを特徴とする基板処理装置。
JP2016089146A 2016-04-27 2016-04-27 基板処理方法及び基板処理装置 Active JP6770825B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016089146A JP6770825B2 (ja) 2016-04-27 2016-04-27 基板処理方法及び基板処理装置
US15/486,145 US10312101B2 (en) 2016-04-27 2017-04-12 Substrate processing method and substrate processing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016089146A JP6770825B2 (ja) 2016-04-27 2016-04-27 基板処理方法及び基板処理装置

Publications (2)

Publication Number Publication Date
JP2017199782A JP2017199782A (ja) 2017-11-02
JP6770825B2 true JP6770825B2 (ja) 2020-10-21

Family

ID=60156909

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016089146A Active JP6770825B2 (ja) 2016-04-27 2016-04-27 基板処理方法及び基板処理装置

Country Status (2)

Country Link
US (1) US10312101B2 (ja)
JP (1) JP6770825B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7114554B2 (ja) 2019-11-22 2022-08-08 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
JP7182577B2 (ja) * 2020-03-24 2022-12-02 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0582450A (ja) * 1991-09-20 1993-04-02 Fujitsu Ltd 半導体装置製造用気相反応装置
US20050082002A1 (en) 2003-08-29 2005-04-21 Yuusuke Sato Method of cleaning a film-forming apparatus and film-forming apparatus
JP4739709B2 (ja) * 2003-08-29 2011-08-03 レール・リキード−ソシエテ・アノニム・プール・レテュード・エ・レクスプロワタシオン・デ・プロセデ・ジョルジュ・クロード 成膜装置のクリーニング方法
JP4968861B2 (ja) * 2009-03-19 2012-07-04 東京エレクトロン株式会社 基板のエッチング方法及びシステム
JP5549761B2 (ja) * 2013-06-04 2014-07-16 東京エレクトロン株式会社 熱処理装置のクリーニング方法
JP2015192063A (ja) * 2014-03-28 2015-11-02 東京エレクトロン株式会社 アモルファスシリコン膜形成装置の洗浄方法、アモルファスシリコン膜の形成方法およびアモルファスシリコン膜形成装置
US9773683B2 (en) * 2014-06-09 2017-09-26 American Air Liquide, Inc. Atomic layer or cyclic plasma etching chemistries and processes
US20160181116A1 (en) * 2014-12-18 2016-06-23 Lam Research Corporation Selective nitride etch
US9502238B2 (en) * 2015-04-03 2016-11-22 Lam Research Corporation Deposition of conformal films by atomic layer deposition and atomic layer etch

Also Published As

Publication number Publication date
JP2017199782A (ja) 2017-11-02
US10312101B2 (en) 2019-06-04
US20170316947A1 (en) 2017-11-02

Similar Documents

Publication Publication Date Title
JP5254351B2 (ja) 酸化物スペーサを使用したピッチ低減
US9318341B2 (en) Methods for etching a substrate
US9653326B2 (en) Method of cleaning, method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
JP5275093B2 (ja) 基板処理方法
JP4818140B2 (ja) 基板の処理方法及び基板処理装置
JP2010219106A (ja) 基板処理方法
US9966261B1 (en) Method of manufacturing semiconductor device
US20070170146A1 (en) Fin structure formation
JP6770825B2 (ja) 基板処理方法及び基板処理装置
TWI719198B (zh) 用於化學蝕刻矽的方法
JP2012134199A (ja) 炭素含有薄膜のスリミング方法及び酸化装置
JPWO2012018010A1 (ja) 基板処理方法および基板処理装置
JP4849614B2 (ja) 基板処理方法及び基板処理システム
US20230395400A1 (en) Etching method and etching apparatus
US8034720B2 (en) Substrate processing method and substrate processing apparatus
JP2016201476A (ja) プラズマエッチング方法、パターン形成方法及びクリーニング方法
JP2019129313A (ja) エッチング方法
WO2022220170A1 (ja) エッチング方法及び処理装置
KR102111876B1 (ko) 기판 처리 방법 및 붕소 첨가 규소의 제거 방법
JP7462065B2 (ja) 基板処理方法、半導体装置の製造方法、プログラム、および基板処理装置
JP5344824B2 (ja) レジストパターンの形成方法および記録媒体
JP2019201102A (ja) シリコン含有膜のエッチング方法、コンピュータ記憶媒体、及びシリコン含有膜のエッチング装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181102

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190819

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190910

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191031

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200204

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200325

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200901

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200928

R150 Certificate of patent or registration of utility model

Ref document number: 6770825

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250