JP2005191280A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2005191280A
JP2005191280A JP2003430809A JP2003430809A JP2005191280A JP 2005191280 A JP2005191280 A JP 2005191280A JP 2003430809 A JP2003430809 A JP 2003430809A JP 2003430809 A JP2003430809 A JP 2003430809A JP 2005191280 A JP2005191280 A JP 2005191280A
Authority
JP
Japan
Prior art keywords
insulating film
interlayer insulating
hard mask
etching
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003430809A
Other languages
English (en)
Inventor
Kiminori Kiyono
公師 清野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Leading Edge Technologies Inc
Original Assignee
Semiconductor Leading Edge Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Leading Edge Technologies Inc filed Critical Semiconductor Leading Edge Technologies Inc
Priority to JP2003430809A priority Critical patent/JP2005191280A/ja
Publication of JP2005191280A publication Critical patent/JP2005191280A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】 微細なコンタクトホールを安定して形成でき、かつコンタクト抵抗のウェーハ面内ばらつきも極めて小さくすることができる半導体装置の製造方法を提供する。
【解決手段】 コンタクト領域を有する半導体層の上に第1の層間絶縁膜、第2の層間絶縁膜、前記第1の層間絶縁膜と略同一の材料からなり開口を有するハードマスクを形成し、前記ハードマスクの前記開口に露出する前記第2の層間絶縁膜を第1のエッチング条件によりエッチングすることにより、前記第1の層間絶縁膜に至る第1の接続孔を前記第2の層間絶縁膜に形成し、前記ハードマスクと、前記第1の接続孔の底に露出している前記第1の層間絶縁膜と、を前記第1のエッチング条件と異なる第2のエッチング条件によりエッチングすることにより、前記コンタクト領域に至る第2の接続孔を前記第1の層間絶縁膜に形成する半導体装置の製造方法を提供する。
【選択図】 図1

Description

本発明は、半導体装置の製造方法に関し、特に、半導体装置の素子基板部分と配線層との絶縁構造及び電気接続構造を形成するための半導体装置の製造方法に関する。
半導体装置、特に半導体集積回路の高集積化、微細化が進展するにつれてゲート電極が細線化され、ゲート酸化膜も薄膜化され、それに伴い、基板と配線層とを接続するコンタクト形成工程においても微細加工の限界に達しつつある。このようなコンタクト形成工程は、例えば特許文献1に開示されている。これら接続孔形成工程においても、現在開発途上にある技術は「65nmノード」とよばれるものであり、目標の接続孔の径は90nm程度となる。また、微細化の進展に伴い、接続孔部分が素子分離領域内に落ちることがあり、素子分離の機能が果たせずリーク電流発生につながるおそれもある。素子分離領域を保護するため、酸化膜のみの絶縁層の下に酸化膜以外の絶縁膜、例えば窒化膜を用いて、素子分離部分の酸化膜を保護する工夫も行われている。
特開2002−025979号公報
しかし、通常の接続孔の形成プロセスにおいては、レジストパターン率が極めて高く、終点検出が不可能である。そのために必要以上のオーバーエッチングを行う必要があり、コンタクト抵抗値等の電気特性値に対して「ばらつき」が生じることがある。
本発明は、かかる課題の認識に基づいてなされたものであり、その目的は、微細なコンタクトホールを安定して形成でき、かつコンタクト抵抗のウェーハ面内ばらつきも極めて小さくすることができる半導体装置の製造方法を提供することにある。
上記目的を達成するため、本発明によれば、コンタクト領域を有する半導体層の上に第1の層間絶縁膜を形成する工程と、前記第1の層間絶縁膜の上に第2の層間絶縁膜を形成する工程と、前記第2の層間絶縁膜の上に、前記第1の層間絶縁膜と略同一の材料からなり開口を有するハードマスクを形成する工程と、前記ハードマスクの前記開口に露出する前記第2の層間絶縁膜を第1のエッチング条件によりエッチングすることにより、前記第1の層間絶縁膜に至る第1の接続孔を前記第2の層間絶縁膜に形成する工程と、前記ハードマスクと、前記第1の接続孔の底に露出している前記第1の層間絶縁膜と、を前記第1のエッチング条件と異なる第2のエッチング条件によりエッチングすることにより、前記コンタクト領域に至る第2の接続孔を前記第1の層間絶縁膜に形成する工程と、を備えたことを特徴とする半導体装置の製造方法が提供される。
ここで、前記第1のエッチング条件は、前記第2の層間絶縁膜のエッチング速度が、前記ハードマスク及び前記第1の層間絶縁膜のエッチング速度よりも大なる条件であるものとすることができる。
また、前記第2のエッチング条件は、前記第1の層間絶縁膜及び前記ハードマスクのエッチング速度が、前記第2の層間絶縁膜のエッチング速度よりも大なる条件であるものとすることができる。
また、前記第2の接続孔を形成する工程において、前記ハードマスクの有無を測定し、前記測定の結果に基づいて前記エッチングの終点を判断するものとすることができる。
ここでさらに、前記ハードマスクが実質的に無くなったと測定された時点から所定の時間だけ前記エッチングを継続するものとすることができる。
一方、前記第2の接続孔を形成する工程において、前記ハードマスクと前記第1の接続孔の底に露出している前記第1の層間絶縁膜とが前記エッチングにより略同時に消失するものとすることができる。
また、前記ハードマスクの厚みは、前記第1の層間絶縁膜の厚みよりも大なるものとすることができる。
また、前記ハードマスクは、前記開口が前記第2の層間絶縁膜に向けて徐々に縮小する順テーパ状の断面を有するものとすることができる。
また、前記第1の層間絶縁膜と前記ハードマスクは、シリコン窒化物、シリコン炭化物、シリコン炭酸化物及びシリコン酸窒化物よりなる群から選択されたいずれかからなるものとすることができる。
また、前記第2の層間絶縁膜は、シリコン酸化物、シリコン酸フッ化物、ホウ素リン・ケイ酸ガラス、リン・ケイ酸ガラス及び有機シリコンよりなる群から選択されたいずれかからなるものとすることができる。
また、前記コンタクト領域は、トランジスタのソース及びドレインの少なくともいずれかに接続されたものとすることができる。
また、前記コンタクト領域は、金属のシリサイドを含むものとすることができる。

すなわち、本発明においては、例えば、半導体層の上の第1の層間絶縁膜およびハードマスク部分にシリコン窒化膜を用いた場合において、シリコン窒化膜の上に所望の接続孔のパターンを有するレジストパターンを形成する。その後、CF系ガスや酸素などを用いてエッチングを行う。この際、形状がハードマスクの断面が順テーパ状あれば、さらなる微細コンタクトホールの加工が可能となる。
次いで、酸素プラズマにてレジストを除去する。さらに、例えば、第2の層間絶縁膜としてシリコン酸化膜を用いた場合には、CF系ガス、ArおよびOを用い接続孔を形成する。さらに、CF系ガス、酸素等を用いて第1の層間絶縁膜およびハードマスクのエッチングを行う。これらの膜厚を適宜設定することにより、ハードマスクの除去とほぼ同時に第1の層間絶縁膜に接続孔を形成できる。すなわち、ハードマスクの有無をモニタすることによりエッチングの終点検出が可能となり、安定した性状のコンタクトホールを形成できる。
本発明によれば、微細なコンタクトホールを安定して形成でき、かつコンタクト抵抗のウェーハ面内ばらつきも極めて小さくすることができる半導体装置の製造方法を提供することができ、産業上のメリットは多大である。
以下、図面を参照しつつ本発明の実施の形態について説明する。
図1は、本発明により製造される半導体装置の要部断面構造を例示する模式図である。 すなわち、同図は、半導体集積回路を構成するMOSFET(Metal Oxide Semiconductor Field Effect Transister)の要部断面構造を表す。
シリコン基板の表面部分が素子分離領域101により絶縁分離され、これら分離されたウエル102のそれぞれにMOSFETが形成されている。それぞれのMOSFETは、ソース領域107、ドレイン領域108と、これらの間に設けられたチャネル103と、を有する。チャネル103の上には、ゲート絶縁膜104を介してゲート電極106が設けられている。ソース・ドレイン領域107、108とチャネル103との間には、いわゆる「ショートチャネル効果」などを防ぐ目的で、LDD(lightly doped drain)領域103Dが設けられている。そして、これらLDD領域103Dの上には、ゲート電極106に隣接してゲート側壁105が設けられている。ゲート側壁105は、LDD領域103Dをセルフアライン(自己整合)的に形成するために設けられている。
また、ソース・ドレイン領域107、108とゲート電極106の上には、電極とのコンタクトを改善するためにシリサイド層119が設けられている。これら構造体の上は、シリコン窒化膜110と層間絶縁膜111により覆われ、これらを貫通するコンタクトホールを介して、ソース配線115S、ゲート配線115G、ドレイン配線115Dが形成されている。
以上説明したような半導体装置を製造するに際して、本発明によれば、シリコン窒化膜110と同様のシリコン窒化膜からなるハードマスク層(図示せず)を層間絶縁膜111の上に形成し、これを用いて層間絶縁膜111にコンタクトホールを形成する。しかる後に、シリコン窒化膜110にコンタクトホールを開口する際にこのハードマスク層をエッチング終点検出用モニタとして用いることができ、エッチング量のばらつきを抑制して安定したコンタクト抵抗が得られる。
図2乃至図4は、本発明の実施の形態にかかる半導体装置の製造方法を表す工程断面図である。
まず、図2(a)に表したように、MOSトランジスタの要部を形成する。すなわち、Si基板上に素子分離領域101、ウェル102、チャネル103、ゲート絶縁膜104、ゲート電極106、LDD注入サイドウォール105を順次形成し、ソース領域107、ドレイン領域108の形成を行う。さらに、コバルトスパッタ、RTP(rapid thermalprocessing)を順次行い、シリサイド領域109を形成する。
次に、図2(b)に表したように、第1の層間絶縁膜110及び第2の層間絶縁膜111を形成する。すなわち、第1の層間絶縁膜110として、ジクロロシランとアンモニアガスを用い、LP−CVD(low pressure chemical vapor deposition)により760℃において厚みが50nmのシリコン窒化膜を形成する。次いで、第2の層間絶縁膜111として、TEOS(tetra ethoxy silane)ガスを用い、プラズマCVDにより600℃において厚みが600nmのシリコン酸化膜を形成する。
次に、図2(c)に表したように、この上にハードマスク112として、第1の層間絶縁膜110と同様にLP−CVDにより760℃において例えば厚み120nm程度のシリコン窒化膜を形成する。さらに、レジストを塗布してパターニングすることにより、レジストパターン113を形成する。レジストパターン113は、例えば、ArF露光機を用いて120nm径に露光することにより形成する。
次に、図3(a)に表したように、レジストパターン113をマスクとしてハードマスク112のエッチングを行う。エッチング方法としては、例えば、ICP(induction coupled prasma)型反応性イオンエッチング装置を用いることができる。ハードマスク112のエッチングに際しては、例えば、CH:50sccm O:50sccm の混合ガスを用いて6.7パスカル(Pa)にてエッチングすることにより、ハードマスク112に開口部114を形成することができる。
次に、図3(b)に表したように、酸素プラズマによるアッシングを実施してレジストマスク113を除去する。
その後、図3(c)に表したように、第2の層間絶縁膜111に接続孔(コンタクトホール)を形成する。第2の層間絶縁膜111の接続孔形成を行う際には、C:50sccm、CO:50sccm、O:50sccmおよびAr:200sccmの混合ガスを用いて6.7パスカルにて反応性イオンエッチング行う。このようにして、第2の層間絶縁膜111の接続孔115を形成する。
この時に、シリコン窒化膜からなるハードマスク112をエッチングマスクして用いることにより、安定したエッチングができる。すなわち、第2の層間絶縁膜111を構成するシリコン酸化膜と、ハードマスク112を構成するシリコン窒化膜とでは、エッチング速度を異ならせることにより、大きなエッチング選択比を得ることが容易である。従って、ハードマスク112により確実にマスクされた状態を維持しつつ、第2の層間絶縁膜111をエッチングできる。つまり、マスクの劣化によるエッチング開口サイズの変動などの問題を解消して、所望の開口を安定的に形成することがてきる。
さらに、第1の層間絶縁膜110もハードマスク112と同一のシリコン窒化膜により形成されているので、エッチングストッパとして確実に作用する。つまり、オーバーエッチングやアンダーエッチングなどによる問題を解消することもできる。
次に、図4(a)に表したように、第1の層間絶縁膜110に接続孔を形成する。ここで、ハードマスク112のエッチング量をモニタすることにより終点検出することができる。すなわち、反応性イオンエッチング法により、CH:50sccm O:50sccmおよびAr:200sccmの混合ガスを用いて6.7パスカルにてエッチング行う。
このエッチングの際に、ハードマスク112をエッチングモニタとして用いることができる。すなわち、第1の層間絶縁膜110とハードマスク112とは同一の材料により形成されているので、エッチングも同時に進行する。従って、ハードマスク112のエッチングの進行状況をモニタすることにより、第1の層間絶縁膜110のエッチングの終点検出することができる。このためには、例えば、C(炭素)−N(窒素)結合に対応する波長385.5ナノメータ特性光の発光強度を測定することにより、ハードマスク112の有無を調べることができる。
図5は、終点検出の具体例を表すグラフ図である。
すなわち、第1の層間絶縁膜110のエッチングが進行すると、ハードマスク112のエッチングも進行する。そして、ハードマスク112がエッチングされてなくなると、特性光の検出強度も減少するこの時点を第1の層間絶縁膜110のエッチング終点とすることができる。この後、さらに、所定の時間、オーバーエッチングすることにより、接続孔のコンタクトを安定して得ることができる。
具体的には、例えば、385.6ナノメータ特性光の減少波形による終点検出作用を利用して、ハードマスク112を構成するシリコン窒化膜が除去されることを確認し、さらに例えば10パーセントのオーバーエッチングを行うことにより、第1の層間絶縁膜110の接続孔116を形成する。なお、この際得られた接続孔116の直径は、表面付近で110ナノメータ程度であった。
この後、接続孔部分を金属電極で埋め込むことにより、図4(b)に表したような構造が得られる。さらに、図示しない金属配線の形成を適宜行うことにより、半導体装置の要部が完成する。
以上説明したように、本実施形態によれば、第1の層間絶縁膜110と同一の材料からなるハードマスク112を設けることにより、これをエッチングマスクとして用いて、図3(c)に表したように第2の層間絶縁膜111に接続孔115を開口できる。
そしてさらに、図3(c)乃至図4(a)に表したように、その下の第1の層間絶縁膜110に接続孔116を開口するエッチング工程においては、ハードマスク112の残量をモニタすることにより、エッチング終点を確実且つ容易に検出できる。従って、オーバーエッチング量も精度よくコントロールできる。その結果として、エッチング量の「ばらつき」に起因するコンタクト抵抗の「ばらつき」を抑制できる。
図6は、ハードマスク112による終点検出作用を説明するための模式断面図である。 すなわち、基体Sの上に形成された第1の層間絶縁膜110に接続孔を形成するエッチング工程において、反応性イオンエッチングなどの方法により上方からエッチングを進行させる。
この時、第1の層間絶縁膜110とハードマスク112とは同一の材料(例えば、シリコン窒化膜)により形成されているので、図6(a)及び(b)に表したように、それぞれエッチングが進行し、同図(c)に表したように、第1の層間絶縁膜110が完全にエッチング除去された時点でハードマスク112も同時にエッチング除去されるようにすることができる。従って、ハードマスク112の残量をモニタすることにより、第1の層間絶縁膜110のエッチング残量を検出できる。
ただし、ハードマスク112はウェーハの最表面に露出し、一方、第1の層間絶縁膜110はコンタクト開口Tの底に露出しているので、これらのエッチング速度は必ずしも同一ではない。すなわち、コンタクト開口Tの開口幅Wが小さく、深さDが大きい場合には、その底に露出する第1の層間絶縁膜110のエッチング速度は相対的に低下する。これは、エッチャントの供給速度が低下するからである。従って、コンタクト開口Tのアスペクト比(開口幅Wに対する深さDの割合)に応じて、ハードマスク112の膜厚を適宜調節することが望ましい。
本発明者の実験によれば、例えば、コンタクト開口の幅Wが100ナノメータで、深さが500ナノメータ程度の場合には、第1の層間絶縁膜110のエッチング速度は、ハードマスク112のエッチング速度の1/3程度にまで低下することが分かった。つまり、この場合には、ハードマスク112の膜厚を第1の層間絶縁膜110の膜厚の3倍程度とすると、エッチングがほぼ同時に終了する。このように、コンタクト開口のアスペクト比に応じて、ハードマスク112の膜厚を適宜決定すれば、第1の層間絶縁膜110のエッチングの終点を確実且つ容易に検出することができる。
本発明者が上記具体例にかかる半導体装置の製造方法を実施した結果8インチウェーハ内で、コンタクトホールの寸法ばらつきが3ナノメータ以下、コンタクト抵抗の平均値が30オームで、そのばらつきがプラスマイナス1.5オーム以下であった。
なお、第1の層間絶縁膜110及びハードマスク112の材料としては、上記具体例において用いたシリコン窒化物(SiN)の他にも、例えば、シリコン炭化物(SiC)、シリコン炭酸化物(SiC)あるいはシリコン酸窒化物(SiO)などを用いることができる。また、第2の層間絶縁膜111の材料としては、上記具体例の他にも、例えば、BPSG(Boron-doped Phospho-Silicate Glass:ホウ素・リン・ケイ酸ガラス)、PSG(Phospho-Silicate Glass:リン・ケイ酸ガラス)、酸化フッ化シリコン(SiO)などを用いることもできる。またさらに、第2の層間絶縁膜111の材料としては、有機シリコンを用いることもできる。すなわち、第1の層間絶縁膜110及びハードマスク112と、第2の層間絶縁膜111と、の間で適切なエッチング選択比が得られればよい。
図7は、本発明の比較例としての半導体装置の製造方法の一部を表す工程断面図である。
本比較例の要部について簡単に説明すると以下の如くである。
すなわちまず、Si基板上に素子分離領域301、ウェル302、チャネル303、ゲート絶縁膜304、ゲート電極膜305、LDD注入サイドウォール306形成し、さらにソース領域307、ドレイン領域308を形成した。
その後、コバルト(Co)をスパッタし、RTPを順次行いシリサイド領域309を形成した。その後、ジクロロシランとアンモニアガスを用い、LP−CVDにより760℃にて形成した50nmの窒化膜を第1の層間絶縁膜310として形成した。
次に、TEOSガスを用い、プラズマCVDにより600℃にて形成した600nmの酸化膜を第2の層間絶縁膜311として形成した。そして、この上に、図7(a)に表したように、レジストパターン313をマスクとしてエッチングを行った。なお、レジストマスクはArF露光機を用いて120nm径に露光した。
次に、図7(b)に表したように、接続孔を開口した。
まず第2の層間絶縁膜311の接続孔形成を行う際には、C:50sccm、CO:50sccm、O:50sccmおよびAr:200sccmの混合ガスを用いて6.7パスカルにてエッチング行い、第2の層間絶縁膜部分311の接続孔314を形成した。次に、レジストパターン313を酸素プラズマにて除去した後に、CH:50sccm O:50sccmおよびAr:200sccmの混合ガスを用いて6.7パスカルにてエッチング行い、第1の層間絶縁膜部分の接続孔315を形成した。
なお、この際得られた接続孔の直径は表面部分で110nm程度であった。以後、接続孔部分を金属電極で埋め込み、さらに金属配線の形成を行った。その結果、8インチウェーハ内で、コンタクトホールの寸法ばらつきが10ナノメータ以下、コンタクト抵抗の平均値が30オームで、そのばらつきがプラスマイナス7オーム以下であった。
図8及び図9は、本発明の第2の具体例の半導体装置の製造方法を表す工程断面図である。
すなわち、本具体例においては、ハードマスク212をエッチングする際のエッチング条件を変えることにより、その開口形状を略テーパ状とする。こうすることにより、より微小なコンタクトホールを形成することができる。
すなわちまず、図8(a)に表したように、Si基板上に素子分離領域201、ウェル202、チャネル203、ゲート絶縁膜204、ゲート電極膜205、LDD注入サイドウォール206形成し、さらに、ソース領域207、ドレイン領域208を形成する。さらに、コバルトスパッタ、RTPを順次行いシリサイド領域209を形成する。
その後、50nmの窒化膜を第1の層間絶縁膜210として形成し、600nmの酸化膜を第2の層間絶縁膜211として形成する。これらの形成条件は、図2に関して前述したものと同様とすることができる。
そして、この上に、厚さ150nmの窒化膜をハードマスク212として形成した。その上に、図8(a)に表したように、レジストパターン213を形成した。なお、レジストパターン213は、ArF露光機を用いて120nm径の開口をパターニングした。
次に、図8(b)に表したように、レジストパターン213をマスクとしてハードマスク212のエッチングを行った。エッチング方法としてはICP型反応性イオンエッチング装置を用いた。ここで、ハードマスク212の形成を行うため、CH:50sccm O:50sccm の混合ガスを用いて13.3パスカルにて窒化膜をエッチングしハードマスクの開口部214を形成した。この時、エッチング圧力を図2に関して前述し条件(6.7パスカル)よりも上げることにより、図8(b)に表したように、窒化膜からなるハードマスク212を略テーパ状にエッチングすることができる。
この後、図8(c)に表したように、酸素プラズマによるアッシングにてレジストパターン213を除去する。
しかる後に、図9(a)に表したように、第2の層間絶縁膜部分211の接続孔を形成する。このエッチング条件は、図3に関して前述したものと同様とすることができる。そして、この場合も、シリコン窒化膜からなるハードマスク212をマスクとして用い、さらに、これと同一の材料からなる第1の層間絶縁膜210をエッチングストッパとして用いることにより、所望のサイズの接続孔を安定して形成することができる。
この後、図9(b)に表したように、ハードマスク212と第1の層間絶縁膜210を同時にエッチングする。この際にも、図4乃至図6に関して前述したように、例えば、C−N結合385.5ナノメータの特性光の減少波形を測定することにより、ハードマスク212の残量を測定でき、これにより、第1の層間絶縁膜210のエッチングの終点検出を行うことができる。なお、本具体例においては、接続孔の幅が狭くなるので、第1の層間絶縁膜210のエッチング速度がハードマスク212のエッチング速度よりも相対的に低下する。そこで、ハードマスク212の厚みを増加させることより、これら第1の層間絶縁膜210とハードマスク212のエッチングが同時に終了させることができる。
これ以降、図4に関して前述したものと同様の工程により半導体装置の要部が完成する。
以上説明したように、本具体例においては、ハードマスク212を略テーパ状にエッチングすることにより、接続孔(コンタクトホール)のサイズを縮小させ、素子サイズをさらに微細化させて、集積度を上げることができる。
本具体例において、第1の層間絶縁膜210に形成された接続孔216の直径は、表面部分で90nm程度であった。その結果、8インチウェーハ内で、コンタクトホールの寸法ばらつきが2.5ナノメータ以下、コンタクト抵抗の平均値が40オームでばらつきがプラスマイナス2オーム以下であった。
すなわち、本変型例においても、図2乃至図4に関して前述したものと同様にコンタクトホールのサイズのばらつきやコンタクト抵抗のばらつきが極めて小さく、同時に、安定して低いコンタクト抵抗が得られた。
以上、具体例を参照しつつ本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。
例えば、半導体装置の具体的な構造やサイズ、材料などついては、当業者が適宜設計変更して適用したものも、本発明の要旨を含む限り、本発明の範囲に包含される。
また、各層の形成方法、形成条件、加工条件、エッチング条件、熱処理条件などについても、具体例にとして前述したもの以外にも当業者が適宜設計したものも本発明の範囲に包含される。
その他、本発明の要素を具備し、当業者が適宜設計変更しうる全ての触媒CVD装置及び触媒CVD法は、本発明の範囲に包含される。
本発明により製造される半導体装置の要部断面構造を例示する模式図である。 本発明の実施の形態にかかる半導体装置の製造方法を表す工程断面図である。 本発明の実施の形態にかかる半導体装置の製造方法を表す工程断面図である。 本発明の実施の形態にかかる半導体装置の製造方法を表す工程断面図である。 終点検出の具体例を表すグラフ図である。 ハードマスク112による終点検出作用を説明するための模式断面図である。 本発明の比較例としての半導体装置の製造方法の一部を表す工程断面図である。 本発明の第2の具体例の半導体装置の製造方法を表す工程断面図である。 本発明の第2の具体例の半導体装置の製造方法を表す工程断面図である。
符号の説明
101 素子分離領域
102 ウェル
103 チャネル
103D LDD領域
104 ゲート絶縁膜
105 ゲート側壁
106 ゲート電極
107 ソース領域
108 ドレイン領域
109 シリサイド領域
110 第1の層間絶縁膜(シリコン窒化膜)
111 第2の層間絶縁膜(シリコン酸化膜)
112 ハードマスク(シリコン窒化膜)
113 レジストパターン
114 開口部
115 接続孔
115D ドレイン配線
115G ゲート配線
115S ソース配線
116 接続孔
119 シリサイド層
201 素子分離領域
202 ウェル
203 チャネル
204 ゲート絶縁膜
205 ゲート電極膜
206 側壁
207 ソース領域
208 ドレイン領域
209 シリサイド領域
210 第1の層間絶縁膜
211 第2の層間絶縁膜
212 ハードマスク
213 レジストパターン
214 開口部
216 接続孔
301 素子分離領域
302 ウェル
303 チャネル
304 ゲート絶縁膜
305 ゲート電極膜
306 側壁(注入サイドウォール)
307 ソース領域
308 ドレイン領域
309 シリサイド領域
310 第1の層間絶縁膜
311 第2の層間絶縁膜
313 レジストパターン
314 接続孔
315 接続孔
S 基体
T コンタクト開口

Claims (11)

  1. コンタクト領域を有する半導体層の上に第1の層間絶縁膜を形成する工程と、
    前記第1の層間絶縁膜の上に第2の層間絶縁膜を形成する工程と、
    前記第2の層間絶縁膜の上に、前記第1の層間絶縁膜と略同一の材料からなり開口を有するハードマスクを形成する工程と、
    前記ハードマスクの前記開口に露出する前記第2の層間絶縁膜を第1のエッチング条件によりエッチングすることにより、前記第1の層間絶縁膜に至る第1の接続孔を前記第2の層間絶縁膜に形成する工程と、
    前記ハードマスクと、前記第1の接続孔の底に露出している前記第1の層間絶縁膜と、を前記第1のエッチング条件と異なる第2のエッチング条件によりエッチングすることにより、前記コンタクト領域に至る第2の接続孔を前記第1の層間絶縁膜に形成する工程と、
    を備えたことを特徴とする半導体装置の製造方法。
  2. 前記第1のエッチング条件は、前記第2の層間絶縁膜のエッチング速度が、前記ハードマスク及び前記第1の層間絶縁膜のエッチング速度よりも大なる条件であることを特徴とする請求項1記載の半導体装置の製造方法。
  3. 前記第2のエッチング条件は、前記第1の層間絶縁膜及び前記ハードマスクのエッチング速度が、前記第2の層間絶縁膜のエッチング速度よりも大なる条件であることを特徴とする請求項1または2に記載の半導体装置の製造方法。
  4. 前記第2の接続孔を形成する工程において、前記ハードマスクの有無を測定し、前記測定の結果に基づいて前記エッチングの終点を判断することを特徴とする請求項1〜3のいずれか1つに記載の半導体装置の製造方法。
  5. 前記ハードマスクが実質的に無くなったと測定された時点から所定の時間だけ前記エッチングを継続することを特徴とする請求項4記載の半導体装置の製造方法。
  6. 前記第2の接続孔を形成する工程において、前記ハードマスクと前記第1の接続孔の底に露出している前記第1の層間絶縁膜とが前記エッチングにより略同時に消失することを特徴とする請求項1〜5のいずれか1つに記載の半導体装置の製造方法。
  7. 前記ハードマスクの厚みは、前記第1の層間絶縁膜の厚みよりも大なることを特徴とする請求項1〜6のいずれか1つに記載の半導体装置の製造方法。
  8. 前記ハードマスクは、前記開口が前記第2の層間絶縁膜に向けて徐々に縮小する順テーパ状の断面を有することを特徴とする請求項1〜7のいずれか1に記載の半導体装置の製造方法。
  9. 前記第1の層間絶縁膜と前記ハードマスクは、シリコン窒化物、シリコン炭化物、シリコン炭酸化物及びシリコン酸窒化物よりなる群から選択されたいずれかからなることを特徴とする請求項1〜8のいずれか1つに記載の半導体装置の製造方法。
  10. 前記第2の層間絶縁膜は、シリコン酸化物、シリコン酸フッ化物、ホウ素リン・ケイ酸ガラス、リン・ケイ酸ガラス及び有機シリコンよりなる群から選択されたいずれかからなることを特徴とする請求項1〜9のいずれか1つに記載の半導体装置の製造方法。
  11. 前記コンタクト領域は、金属のシリサイドを含むことを特徴とする請求項1〜10のいずれか1つに記載の半導体装置の製造方法。


JP2003430809A 2003-12-25 2003-12-25 半導体装置の製造方法 Pending JP2005191280A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003430809A JP2005191280A (ja) 2003-12-25 2003-12-25 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003430809A JP2005191280A (ja) 2003-12-25 2003-12-25 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2005191280A true JP2005191280A (ja) 2005-07-14

Family

ID=34789073

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003430809A Pending JP2005191280A (ja) 2003-12-25 2003-12-25 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2005191280A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008166326A (ja) * 2006-12-27 2008-07-17 Nec Electronics Corp 半導体装置の製造方法
JP2009506531A (ja) * 2005-08-23 2009-02-12 インターナショナル・ビジネス・マシーンズ・コーポレーション 磁気デバイスおよびその形成方法
JP2009152438A (ja) * 2007-12-21 2009-07-09 Fujitsu Microelectronics Ltd 半導体装置の製造方法
JP2011517841A (ja) * 2007-06-29 2011-06-16 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 狭間隔のラインを含む構造の上に信頼性の高い層間絶縁材料を形成するための技術

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009506531A (ja) * 2005-08-23 2009-02-12 インターナショナル・ビジネス・マシーンズ・コーポレーション 磁気デバイスおよびその形成方法
JP4939537B2 (ja) * 2005-08-23 2012-05-30 インターナショナル・ビジネス・マシーンズ・コーポレーション 磁気デバイスおよびその形成方法
JP2008166326A (ja) * 2006-12-27 2008-07-17 Nec Electronics Corp 半導体装置の製造方法
JP2011517841A (ja) * 2007-06-29 2011-06-16 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 狭間隔のラインを含む構造の上に信頼性の高い層間絶縁材料を形成するための技術
JP2009152438A (ja) * 2007-12-21 2009-07-09 Fujitsu Microelectronics Ltd 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
KR100679375B1 (ko) 마스킹 방법
US7670891B2 (en) Method of manufacturing semiconductor device
US7256137B2 (en) Method of forming contact plug on silicide structure
US20170186616A1 (en) Spacers with Rectangular Profile and Methods of Forming the Same
US7126198B2 (en) Protruding spacers for self-aligned contacts
JP2006041337A (ja) 窒化珪素膜の製造方法及び半導体装置の製造方法
US5872063A (en) Self-aligned contact structures using high selectivity etching
JP2010258221A (ja) 半導体装置及びその製造方法
KR100597768B1 (ko) 반도체 소자의 게이트 스페이서형성방법
WO2005083795A8 (ja) 半導体装置の製造方法及びプラズマ酸化処理方法
KR100626928B1 (ko) 자기 정합 콘택 식각용 실리사이드 게이트 스택을 형성하는 방법
JP2005191280A (ja) 半導体装置の製造方法
US7928000B2 (en) Method for forming self aligned contacts for integrated circuit devices
KR100372894B1 (ko) 반도체 장치의 콘택홀 형성 방법
KR100733421B1 (ko) 반도체 장치의 제조방법
US20010051386A1 (en) Method of manufacturing a semiconductor device
JP2005136097A (ja) 半導体装置の製造方法
JP2005191279A (ja) 半導体装置の製造方法
KR100641548B1 (ko) 반도체 소자의 제조 방법
KR100756772B1 (ko) 트랜지스터의 제조 방법
JPH11135481A (ja) エッチング方法
KR100661237B1 (ko) 반도체 소자의 제조 방법
US8741760B2 (en) Method of manufacturing semiconductor device including first conductive pattern and second conductive pattern having top surface which decreases in height
JP2007042885A (ja) 半導体製造方法
JPH08330442A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Effective date: 20050427

Free format text: JAPANESE INTERMEDIATE CODE: A711

RD03 Notification of appointment of power of attorney

Effective date: 20050729

Free format text: JAPANESE INTERMEDIATE CODE: A7423

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20050809