TWI458010B - Etching method, etching system and recording medium - Google Patents

Etching method, etching system and recording medium Download PDF

Info

Publication number
TWI458010B
TWI458010B TW099107931A TW99107931A TWI458010B TW I458010 B TWI458010 B TW I458010B TW 099107931 A TW099107931 A TW 099107931A TW 99107931 A TW99107931 A TW 99107931A TW I458010 B TWI458010 B TW I458010B
Authority
TW
Taiwan
Prior art keywords
gas
etching
oxide film
substrate
coacervate
Prior art date
Application number
TW099107931A
Other languages
English (en)
Other versions
TW201108323A (en
Inventor
Hajime Ugajin
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of TW201108323A publication Critical patent/TW201108323A/zh
Application granted granted Critical
Publication of TWI458010B publication Critical patent/TWI458010B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

蝕刻方法、蝕刻系統及記錄媒體
本發明係關於一種對矽表面上形成有矽氧化膜之基板進行蝕刻之蝕刻方法及裝置，特別係關於對形成於接觸孔底部之矽表面上的自然氧化膜進行蝕刻之蝕刻方法及系統。
製造積體電路的代表元件之電晶體時，需要有在源極‧汲極之矽區域、以及多晶矽閘極電極上的層間絕緣膜處開口而形成將電極引出用之接觸孔的步驟。在後續步驟中以鎢或多晶矽等導電材料來填補接觸孔，以使得矽表面與金屬電極之間呈電連接。
然而，已知將矽放置在含有氧氣的氣體環境中，矽表面上會形成薄薄的自然氧化膜。當接觸體與矽表面之間存在有自然氧化膜時，則接觸體的電阻會增加，而阻礙積體電路的高速化。為此，有必要在接觸孔填入導電材料之前先去除自然氧化膜。
關於去除自然氧化膜的方法，專利文獻1係揭露一種將CF系氣體電漿化，並且對自然氧化膜使用蝕刻劑(自由基/離子)來進行蝕刻的方法。但是，在使用經電漿化之蝕刻劑的蝕刻方法中，會有蝕刻率相當地高而無法控制矽表面上所形成之薄自然氧化膜的蝕刻量之問題，或其他的矽氧化膜(例如形成接觸孔之CVD矽氧化膜)被大量削除而使得形狀改變之問題。又，亦有對自然氧化膜下方之矽會造成損傷之問題，因此為了除去蝕刻損傷層而需有進一步的蝕刻步驟。
為了解決此問題，專利文獻2和專利文獻3揭露一種在不將蝕刻氣體電漿化的情況下來對自然氧化膜等薄矽氧化膜進行蝕刻的方法。所採取的方法係包含：供給含有HF氣體及NH3 氣體的混合氣體至矽氧化膜表面，並使矽氧化膜與混合氣體產生化學反應，來使矽氧化膜變質以形成凝聚層的凝聚層形成步驟；以及加熱並使凝聚層昇華的加熱步驟。該蝕刻方法稱之為COR(Chemical Oxide Removal)處理(化學性氧化物去除處理)。由於蝕刻率較低，而適合用於控制薄矽氧化膜的蝕刻量，因此近年來多使用於自然氧化膜等蝕刻。
專利文獻1：日本特開平2-119134號公報
專利文獻2：日本特開2007-180418號公報
專利文獻3：日本特許第2501295號公報
專利文獻4：日本特開2003-23000號公報
但是，藉由COR處理來對接觸孔底部的自然氧化膜進行蝕刻時，即使已將自然氧化膜去除，仍有接觸電阻變高之情事。亦有接觸體的電阻較濕式蝕刻(BHF)要高101～5 倍左右之情事。
發明者尋找接觸電阻增加的原因。其結果發現，接觸電阻增加的原因來自於被打入矽中的碳，以及電漿所造成對單晶矽基板的損傷。碳係來自對層間絕緣膜進行乾式蝕刻時之CF系氣體或光阻膜中的碳。
由於濕式蝕刻(BHF)會削除部份的矽，故推測碳層及單晶矽損傷層會被去除，且接觸電阻亦會降低。而進行COR處理的乾式蝕刻方法卻完全無法削除矽，故推測碳層依然會殘留著，而此為造成接觸電阻增加的原因。
專利文獻4揭露一種去除矽內部之高電阻層(SiC或SiOx )的方法，其係藉由電漿蝕刻而形成接觸孔之後，在同一腔體內連續地進行H2 電漿處理。由於H2 電漿會將矽蝕刻，所以可去除接觸孔底之矽內部的高電阻層。但即便是可去除被打入矽中的碳，由於係使用H2 電漿，仍會留下因電漿所造成之矽的損傷。
在專利文獻4的發明中，由於係在電漿蝕刻後更進一步地進行溼式蝕刻，故去除氧化膜的同時損傷層亦會被去除，所以損傷層才沒有造成問題。但是，正如前所述，由於COR處理完全無法將矽蝕刻，故即使於專利文獻4之電漿蝕刻後進行了COR處理，仍會留下電漿所造成之矽的損傷。所以，除了利用COR之乾式蝕刻以外，亦需要額外地對矽進行溼式蝕刻之製程。
因此，本發明之目的在於提供一種可降低接觸電阻之新式蝕刻方法及系統。
為解決前述問題，本發明其中一樣態為一種蝕刻方法，係對矽表面上形成有矽氧化膜之基板進行蝕刻，其包含：矽氧化膜蝕刻步驟，係供給含有鹵素之氣體和鹼性氣體至基板上，並使該含有鹵素之氣體和該鹼性氣體產生化學反應而在矽氧化膜處形成凝聚層，來對矽氧化膜進行蝕刻；矽蝕刻步驟，係供給至少含有一種自F2 氣體、XeF2 氣體及ClF3 氣體的群組中所選出之矽蝕刻氣體至基板上，並利用矽蝕刻氣體來對矽進行蝕刻；以及凝聚層去除步驟，係於該矽氧化膜蝕刻步驟和該矽蝕刻步驟結束後，加熱以去除基板上的該凝聚層。
本發明之其他樣態為一種蝕刻系統，係對矽表面上形成有矽氧化膜之基板進行蝕刻，其包含：乾式蝕刻裝置，係具有：具備了承載基板之承載台的處理容器；將包含鹵素之氣體、鹼性氣體、以及至少含有一種自F2 氣體、XeF2 氣體及ClF3 氣體的群組中所選出之矽蝕刻氣體導入至該處理容器的氣體導入管；以及自該處理容器內排出氣體的排氣管；以及熱處理裝置，係用以加熱基板；其中在該乾式蝕刻裝置中，係供給該含有鹵素之氣體及該鹼性氣體至基板上，並使該含有鹵素之氣體和該鹼性氣體產生化學反應而在矽氧化膜處形成凝聚層，來對矽氧化膜進行蝕刻，並供給該矽蝕刻氣體至基板上，而利用該矽蝕刻氣體來對矽進行蝕刻；並且藉由該熱處理裝置來加熱以去除基板上的該凝聚層。
本發明之另一其他樣態為一種記錄媒體，係記錄有能藉由蝕刻系統的控制部而被加以執行的程式，該蝕刻系統的控制部係對矽表面上形成有矽氧化膜之基板進行蝕刻；其中該程式係藉由該控制部而被加以執行，以使該蝕刻系統進行下述步驟：矽氧化膜蝕刻步驟，係供給含有鹵素之氣體和鹼性氣體至基板上，並使該含有鹵素之氣體和該鹼性氣體產生化學反應而在矽氧化膜處形成凝聚層，來對矽氧化膜進行蝕刻；矽蝕刻步驟，係供給至少含有一種自F2 氣體、XeF2 氣體及ClF3 氣體的群組中所選出之矽蝕刻氣體至基板上，並利用矽蝕刻氣體來對矽進行蝕刻；以及凝聚層去除步驟，係於該矽氧化膜蝕刻步驟和該矽蝕刻步驟結束後，加熱以去除基板上的該凝聚層。
根據本發明，由於可如同濕式蝕刻般地去除被打入矽中的碳層，故可降低接觸電阻。在對矽進行蝕刻時，雖會因矽表面上的矽氧化膜與HF/NH3 之反應、蝕刻而形成有矽氧化膜變質後的凝聚層，但因為至少含有一種自F2 氣體、XeF2 氣體及ClF3 氣體的群組中所選出之矽蝕刻氣體會透過凝聚層，故亦可將凝聚層下側的矽蝕刻。又，由於係使用有氣體的乾式蝕刻，故亦可防止溼式蝕刻的水漬(溶液蒸發時微粒子聚集的狀態)產生。
以下根據附加圖式來針對本發明之一實施形態的蝕刻方法及系統進行說明。此說明中，所參照之所有圖式對於相同的元件係賦予相同之元件符號。
<本發明之一實施形態的蝕刻系統>
第1圖係顯示一實施形態的蝕刻系統100。蝕刻系統100具備：將被處理體(本實施形態係指半導體晶圓；以下僅稱「晶圓」)搬入‧取出的搬出入部1、鄰接於搬出入部1所設置的預抽腔室2、作為對晶圓進行乾式蝕刻處理之乾式蝕刻裝置的乾式蝕刻部3、作為乾式蝕刻處理結束後對晶圓進行加熱處理之加熱處理裝置的熱處理部4、以及控制蝕刻系統100各部構件的控制部5。
於本實施形態的蝕刻系統100中，各設置有2個預抽腔室2、乾式蝕刻部3及熱處理部4。該些預抽腔室2、乾式蝕刻部3及熱處理部4係以預抽腔室2、熱處理部4、乾式蝕刻部3的順序而相對於搬出入部1一直線地配置。搬出入部1與預抽腔室2之間、預抽腔室2與熱處理部4之間、以及熱處理部4與乾式蝕刻部3之間設置有閘閥(圖中未顯示)。搬出入部1與預抽腔室2之間、預抽腔室2與熱處理部4之間、以及熱處理部4與乾式蝕刻部3之間可藉由閘閥而開啟關閉。
搬出入部1具有配置有可搬運晶圓之搬運機構(圖中未顯示)的搬運室11。搬運室11長邊方向之側部處設置有承載台12。承載台12的數量係設置為複數個，在本實施形態中為3個。該些承載台12承載了併排容納有複數個晶圓的晶圓載體C。搬運室11短邊方向之側部處係設置有例如旋轉晶圓且光學性地量測其偏心量以進行位置校準的對準器13。搬運室11所配置之搬運機構係可在晶圓載體C、對準器13及2個預抽腔室2之間例如一片片地搬運晶圓。
預抽腔室2之構造為可在大氣狀態與真空狀態之間切換內部壓力，且內部配置有搬運機構(圖中未顯示)。
自搬運室11搬運晶圓到預抽腔室2時，係使得預抽腔室2內部的壓力為大氣狀態，並開啟搬運室11側的閘閥。接著，利用搬運室11內所配置之搬運機構，來將晶圓傳遞至預抽腔室2內所配置之搬運機構。
自預抽腔室2搬運晶圓到乾式蝕刻部3時，係關閉搬運室11側的閘閥，並使得預抽腔室2內部的壓力為與熱處理部4內部及乾式蝕刻部3內部的壓力相等之壓力(真空狀態)。接著，開啟熱處理部4側的閘閥及熱處理部4與乾式蝕刻部3之間的閘閥。接著，利用預抽腔室2內所配置之的搬運機構，而自預抽腔室2通過熱處理部4來將晶圓搬運至乾式蝕刻部3。
自熱處理部4搬運晶圓到預抽腔室2時，係開啟熱處理部4側的閘閥，並利用預抽腔室2所配置之搬運機構，來將晶圓自熱處理部4搬運到預抽腔室2。
將完成乾式蝕刻處理及熱處理的晶圓自預抽腔室2搬回搬運室11時，係關閉搬運室11側和熱處理部4側的閘閥，以使得預抽腔室2內部的壓力為與搬運室11內部的壓力相等之壓力(大氣狀態)。接著，開啟搬運室11側的閘閥，而自配置於預抽腔室2內之搬運機構來將晶圓傳遞至配置於搬運室11內之搬運機構。
第2圖係概略地顯示乾式蝕刻部3之一實施例的剖面圖。如第2圖所示，乾式蝕刻部具備有容納晶圓W的密閉構造腔體31，腔體31內設置有以水平狀態來承載晶圓W的承載台32。承載台32設置有冷卻或加熱晶圓W以調節至特定溫度的控溫機構33。腔體31之側壁處在與熱處理部4之間設置有將晶圓W搬出入用的搬出入口(圖中未顯示)。
乾式蝕刻部3連接有供給作為蝕刻氣體之氟化氫(HF)氣體的HF氣體供給管34a、供給氨(NH3 )氣的NH3 氣體供給管34b、供給氟(F2 )氣的F2 氣體供給管34c、供給作為非活性氣體之氮(N2 )氣的N2 氣體供給管34d、及供給氬(Ar)氣的Ar氣體供給管34e，上述供給管皆係將氣體供給至腔體31內。
HF氣體供給管34a的一端係透過可開關及可調節HF氣體的供給流量之流量調節閥35a而連接至HF氣體供應源36a。同樣地，NH3 氣體供給管34b的一端係透過流量調節閥35b而連接至NH3 氣體供給源36b，F2 氣體供給管34c的一端係透過流量調節閥35c而連接至F2 氣體供給源36c，N2 氣體供給管34d的一端係透過流量調節閥35d而連接至N2 氣體供給源36d，Ar氣體供給管34e的一端係透過流量調節閥35e而連接至Ar氣體供給源36e。
腔體31的頂壁係設置有淋氣頭37。HF氣體供給管34a、NH3 氣體供給管34b、F2 氣體供給管34c、N2 氣體供給管34d及Ar氣體供給管34e各自的另一端係連接至淋氣頭37。HF氣體、NH3 氣體、F2 氣體、N2 氣體及Ar氣體會被供給至淋氣頭37內的擴散空間37a，經由面向承載台32所設置之複數個氣體噴出孔37b而被噴出至腔體31內部的處理空間31a。
腔體31的底壁連接有排氣管38a。排氣管38a設置有壓力控制器38b，以及強制進行排氣用的排氣泵38c。腔體31內部的壓力係在一邊驅動排氣泵38c之情況下，一邊調整壓力控制器38b來控制在特定的減壓狀態。
第3圖係概略地顯示熱處理部4之一實施例的剖面圖。如第3圖所示，熱處理裝置4具備有容納晶圓W的密閉構造腔體41，腔體41內設置有以水平狀態來承載晶圓W的承載台42。承載台42設置有用以將晶圓W加熱至特定溫度的加熱器43。腔體41的側壁處設置有在與乾式蝕刻部3之間將晶圓W搬出入用的搬出入口(圖中未顯示)，以及在與預抽腔室2之間將晶圓W搬出入用的搬出入口(圖中未顯示)。
熱處理部4係連接有將作為環境氣體的非活性氣體(例如N2 氣體)供給至腔體41內的N2 氣體供給管44。N2 氣體供給管44的一端係透過可開關及可調節N2 氣體的供給流量之流量調節閥45而連接至N2 氣體供應源46。
腔體41的頂壁設置有淋氣頭47。N2 氣體供給管44的另一端係連接至淋氣頭47。N2 氣體會被供給至淋氣頭47內的擴散空間47a，經由面向承載台42所設置之複數個氣體噴出孔47b而被噴出至腔體41內部的處理空間41a。
腔體41的底壁連接有排氣管48a。排氣管48a設置有壓力控制器48b及強制進行排氣用之排氣泵48c。腔體41內部的壓力可在一邊驅動排氣泵48c之情況下，一邊調整壓力控制器48b以控制在特定的減壓狀態。
控制部5具備有微處理器(電腦)所構成的製程控制器51、包含有操作者為了管理蝕刻系統100而對指令進行輸入操作等之鍵盤或可視化地顯示蝕刻系統100的運轉狀態之顯示器等之使用者介面52、收納有藉由製程控制器51之控制來實現蝕刻系統100所執行之各種處理用的控制程式和各種資料、及對應於處理條件而讓蝕刻系統100進行處理用之程式(即製程配方)的記憶部53。
製程配方係被記憶在記憶部53中的記憶媒體。記憶媒體可為硬碟，抑或CD-ROM、DVD、快閃記憶體等可移動之物品。又，亦可從其他裝置例如透過專用線路來適當地傳送製程配方。亦可依需要來將任意的製程配方利用來自使用者介面52的指示而從記憶部53呼叫出，並藉由在製程控制器51被加以執行，則蝕刻系統100會在製程控制器51的控制下進行乾式蝕刻處理。
<本發明之第一實施形態的乾式蝕刻方法，及內建有該乾式蝕刻方法的半導體裝置製造方法>
接著，說明關於本發明之第一實施形態的乾式蝕刻方法。第4(a)圖至第4(g)圖係顯示內建有乾式蝕刻方法的半導體裝置製造方法之一實施例。本實施例係例示將本實施形態乾式蝕刻方法應用於深達半導體晶圓(例如矽基板)之接觸孔底部的清洗。但是，不僅是可應用於深達矽基板之接觸孔底部的清洗，而亦可應用於深達包含有例如矽或多晶矽之導電體層的接觸孔的形成，抑或如前述般之接觸孔底部的清洗。
首先，如第4(a)圖所示，在晶圓(矽基板)W上形成有例如氧化矽系的絕緣膜(例如BPSG所構成之層間絕緣膜102)，接著，在層間絕緣膜102上塗佈光阻而形成光阻膜103。接著，利用光微影技術而在光阻膜103形成對應於接觸孔的圖樣之窗103a。
接著，如第4(b)圖所示，將光阻膜103用作遮罩，並使用例如CF系蝕刻氣體來對層間絕緣膜102進行乾式蝕刻，而在層間絕緣膜102形成接觸孔102a。
其次，如第4(c)圖所示，對光阻膜103進行例如灰化以除去光阻膜103。此時，裸露在接觸孔102a底部的晶圓W表面會形成有自然氧化膜(SiO2 膜)104。
接著，如第4(d)圖所示，將形成有自然氧化膜104之晶圓W放入第1圖顯示之蝕刻系統100中，並在乾式蝕刻部3中進行接觸孔102a底部之清洗(自然氧化膜104的乾式蝕刻)。
此時，在本實施形態中，如下述般進行接觸孔102a底部之清洗。第5圖係顯示清洗時腔體內部的壓力、供給氣體時機的時序圖之一實施例。
首先，將第4(c)圖顯示之形成有自然氧化膜104的晶圓W放入乾式蝕刻部3的腔體31內。接著，供給N2 氣體(例如流量1000sccm)及Ar氣體(例如流量200sccm)至腔體31內，並使腔體31內部的壓力為例如2000mTorr，而晶圓W的溫度為例如40℃。保持該狀態例如60秒(步驟1)。N2 氣體和Ar氣體係為了稀釋後續供給的HF氣體和NH3 氣體而使用。當N2 氣體和Ar氣體過少時，HF氣體和NH3 氣體會在淋氣頭37內反應而形成NH4 F，並有NH4 F阻塞各個氣體孔之虞。
接著，將N2 氣體的流量自1000sccm降低至500sccm，並重新供給例如流量40sccm的NH3 氣體。保持該狀態例如30秒(步驟2)。NH3 氣體比HF氣體先行被供給至晶圓W上係為了使NH3 氣體先吸附在晶圓W。藉此，可保護會與BPSG等之HF氣體產生反應的膜。
接著，停止供給N2 氣體，並將Ar氣體的流量自200sccm降低至34sccm，而將腔體31內部的壓力減壓至例如40mTorr。保持該狀態例如10秒(步驟3)。步驟3係為了調整步驟4之時點之壓力的前置階段。
接著，重新供給例如流量40sccm的HF氣體，以及流量113sccm的F2 氣體。保持該狀態例如110秒(步驟4)。藉由供給HF氣體及NH3 氣體至晶圓W上，則可使HF氣體及NH3 氣體在自然氧化膜(SiO2 )104產生化學反應，而在晶圓W上形成(NH4 )2 SiF6 所構成的凝聚層105。接著，藉由F2 氣體來對凝聚層105下側的矽進行蝕刻。
接著，停止供給HF氣體和F2 氣體，並將Ar氣體的流量自34sccm增加至200sccm。又，將腔體31內部的壓力減壓至接近0mTorr。保持該狀態例如5秒(步驟5)。
接著，停止供給NH3 氣體和Ar氣體。保持該狀態例如60秒(步驟6)。
藉由前述清洗，如第4(e)圖所示，則可從接觸孔102a底部除去自然氧化膜104，並於接觸孔102a底部形成使HF氣體和NH3 氣體在矽氧化膜產生化學反應之凝聚層(六氟矽酸銨((NH4 )2 SiF6 ))。
接著，將第4(e)圖所示之堆積有凝聚層105的晶圓W放入熱處理部4的腔體41內。接著，在一邊將N2 氣體供給至腔體41內之情況下，一邊將晶圓W加熱至例如100至200℃，並使腔體41內壓力為500至1000mTorr。藉此，如第4(f)圖所示，則凝聚層會昇華且自接觸孔102a底部被去除而露出於晶圓W的表面。
接著，如第4(g)圖所示，接觸孔102a內部填入例如導電性多晶矽等導電物106。
藉由此製造方法，則可製造出於接觸孔102a底部沒有自然氧化膜104，晶圓(矽基板)W與導電物106之間的接觸電阻較小，且具有良好接觸特性的半導體裝置。
<本發明之第一實施形態的乾式蝕刻方法優點>
接著，比較參考例並詳細說明本實施形態之乾式蝕刻方法優點的一實施例以及前述自然氧化膜104去除機制。
參考例係在去除自然氧化膜104時僅使用HF氣體和NH3 氣體來作為蝕刻氣體之範例。第6圖係顯示依據參考例之矽氧化物的去除方法，於剛去除自然氧化膜時的剖面之放大圖。
如第6圖所示，僅使用HF氣體和NH3 氣體作為蝕刻氣體的參考例中，晶圓(矽基板)W與導電物106之間會存在有變質層107。經過EDX分析的結果，可知變質層107係含有碳(C)的物質。由變質層107包含有C一事，推測變質層107係因例如光阻膜103所含有的C或形成接觸孔102a時所使用之CF蝕刻氣體所含有的C自接觸孔102底部露出之晶圓(矽基板)W表面被打入至晶圓W內部所形成。又，亦知當殘留有變質層107時，則即便已將自然氧化膜104去除，但對於抑制接觸電阻增加的效果仍無太大幫助。
因此，於本實施形態的乾式蝕刻方法中，便於去除自然氧化膜104時所使用的HF氣體、NH3 氣體，更添加有F2氣體。
第7圖係顯示依據本發明第一實施形態之乾式蝕刻方法之矽基板的剖面圖。如第7圖所示，於使用HF氣體、NH3 氣體及F2 氣體作為蝕刻氣體的第一實施形態之乾式蝕刻方法中，變質層107會從晶圓(矽基板)與導電物106之間被去除。
變質層107被去除的原因推測為：藉由添加F2 氣體，則不只是自然氧化膜104，連同被打入晶圓W(即Si表層及表層)的C相較於參考例亦會被大大地蝕刻的緣故。反應式如下。
(Si(晶圓)及C(變質層)的蝕刻)
Si+C+4F2 →SiF4 +CF4
根據此反應式，由於Si及C會氣化，因此可蝕刻至凝聚層105下側的Si，且更進一步地可將被打入Si內部的C去除。雖然Si上側形成有凝聚層105，但若提高腔體31內的壓力，則F2 氣體便會穿透凝聚層105，因此可將凝聚層105下側的Si蝕刻。
當Si的上側具有SiO2 膜時，由於矽蝕刻氣體(F2 氣體)無法穿透SiO2 膜，故無法將下側的Si蝕刻。但是，根據發明者致力研究的結果，發現矽蝕刻氣體(F2 氣體)可穿透凝聚層105而將下側的Si蝕刻。在同一個腔體31內，由於COR(化學反應)步驟可與Si蝕刻同時進行，所以不需要準備其他裝置來進行Si蝕刻，而可提高整體產能並降低元件的製造成本。
接著，與無凝聚層的情況相比，亦可知藉由具有凝聚層105可提高Si的蝕刻量。第8圖係於多晶矽上有‧無凝聚層的兩種情況下，以完全相同的條件來進行矽蝕刻(導入F2 氣體和NH3 氣體)的比較實驗圖表。自第8圖中可明顯得知，多晶矽上具有凝聚層情況下的多晶矽蝕刻量為無凝聚層情況下的兩倍以上。推測此乃因為凝聚層內部所含有的NH3 會促進矽與F2 的反應。由於即使是矽上具有凝聚層105，不僅是可穿透凝聚層105來進行蝕刻，而亦可促進蝕刻，因此可大幅提升產能。
自然氧化膜104的蝕刻反應式與通常之COR相同，係由以下(1)～(3)所組成。
(SiO2 (自然氧化膜)的蝕刻)
SiO2 +4HF→SiF4 +2H2 O…(1)
(凝聚層的形成)
SiF4 +2NH3 +2HF→(NH4 )2 SiF6 …(2)
(凝聚層的昇華)
(NH4 )2 SiF6 →SiF4 +2NH3 +2HF…(3)
由於前述反應式(1)的活化能較高，而無法僅以HF氣體接觸SiO2 來進行。為了使前述反應式(1)較易進行，而必需將NH3 氣體混入F2 氣體，再藉由反應式(2)來形成凝聚層105。藉由依據反應式(2)來形成凝聚層105，則可進行反應式(1)，也就是SiO2 的蝕刻。若降低晶圓W的溫度，則前述反應式(2)會往右進行而使得蝕刻量增加。然而，亦有如後述般因提升晶圓W的溫度而使得蝕刻量增加的情況。晶圓W的溫度調節係為了控制SiO2 的蝕刻量而進行。
第9圖係顯示使用HF/NH3 、F2 、F2 /HF/NH3 作為蝕刻氣體時的熱氧化膜(T-Ox)、氧化矽系絕緣膜(BPSG)、以及多晶矽(Poly-Si)蝕刻量的圖表。在該實驗中，使用了形成有熱氧化膜(T-Ox)的晶圓W、形成有氧化矽系絕緣膜(BPSG)的晶圓W、以及形成有多晶矽(Poly-Si)的晶圓W。可將熱氧化膜(T-Ox)視為自然氧化膜104，將氧化矽系絕緣膜(BPSG)視為層間絕緣膜，將多晶矽(Poly-Si)視為晶圓(矽基板)W。
如第9圖所示，在參考例(HF/NH3 )的情況中，雖然熱氧化膜(T-Ox)及氧化矽系絕緣膜(BPSG)的蝕刻量較大，但多晶矽(Poly-Si)的蝕刻量卻極端地小而幾乎沒有減少。
僅使用F2 氣體作為蝕刻氣體的情況(F2 )中，比起參考例，雖多晶矽(Poly-Si)的蝕刻量變大，但熱氧化膜(T-Ox)及氧化矽系絕緣膜(BPSG)的蝕刻量則是變少，而且，氧化矽系絕緣膜(BPSG)的蝕刻量約為熱氧化膜(T-Ox)的18倍左右。此乃因為用於例如接觸孔102a底部的清洗時，則會有層間絕緣膜遭受蝕刻，而使得接觸孔102a的孔徑大幅增加的問題發生。
相反地，於同時供給F2 氣體、HF氣體、NH3 氣體作為蝕刻氣體(F2 /HF/NH3 )的情況中，相較於參考例和僅使用F2 氣體情況，多晶矽(Poly-Si)的蝕刻量係變大。與僅使用F2 氣體進行蝕刻的情況(F2 )相比，在以F2 氣體、HF氣體、NH3 氣體進行蝕刻的情況下，多晶矽(Poly-Si)的蝕刻量變大係因為在多晶矽(Poly-Si)上形成有自然氧化膜104的狀態下進行蝕刻的緣故。多晶矽(Poly-Si)容易自然氧化。推測藉由自然氧化膜104將會妨礙F2 氣體對多晶矽(Poly-Si)的蝕刻。
又，於同時供給F2 氣體、HF氣體、NH3 氣體作為蝕刻氣體(F2 /HF/NH3 )的情況中，熱氧化膜(T-Ox)的蝕刻量亦會變大。反過來說，亦可獲得在參考例和僅使用F2 氣體的情況下所無法獲得之氧化矽系絕緣膜(BPSG)的蝕刻量比熱氧化膜(T-Ox)的蝕刻量更小之優點。使用濕式蝕刻(BHF)時，氧化矽系絕緣膜(BPSG)之蝕刻量將高達熱氧化膜(T-Ox)之蝕刻量的10倍左右。本實施形態之優點不僅是幾乎不會蝕刻層間絕緣膜102，而亦可去除接觸孔102a底部所形成之薄自然氧化膜104，此為進一步的優點。
所以，本實施形態之乾式蝕刻方法可說是具有適用於接觸孔102a底部清洗的優勢。而且，在本實施形態之乾式蝕刻方法中，無需在製程中途清除蝕刻氣體以切換其他蝕刻氣體，而可以連續地進行處理。再者，由於僅使用熱處理而未使用電漿，故可在減少對層間絕緣膜102等周圍構造的損傷之情況下來去除自然氧化膜104。如此一來，根據本實施形態之乾式蝕刻方法，則不需要切換處理氣體，且亦可減少對層間絕緣膜102等周圍構造的損傷。
<本發明之第二實施形態的乾式蝕刻方法>
根據第一實施形態之乾式蝕刻方法，可知在同時供給F2 氣體、HF氣體、NH3 氣體作為蝕刻氣體的情況(F2 /HF/NH3 )下，雖可將多晶矽(Poly-Si)蝕刻但仍無法控制其蝕刻量。第10圖係顯示蝕刻時間(第5圖之步驟4的時間)與熱氧化膜(T-Ox)及多晶矽(Poly-Si)蝕刻量的關係之圖表。如第10圖所示，延長蝕刻時間，則熱氧化膜(T-Ox)的蝕刻量會增加。但是，無論增加多少時間，多晶矽(Poly-Si)的蝕刻量卻幾乎沒有變化而止於大約0.39nm。被打入有碳之變質層107的厚度為大約10nm左右。約0.39nm的蝕刻量並無法去除較厚的變質層107。因此，為控制多晶矽(Poly-Si)的蝕刻量而設計出本發明之第二實施形態的蝕刻方法。
第二實施形態的乾式蝕刻方法的特徵係不同時供給F2 氣體、HF氣體、NH3 氣體，而是先供給HF氣體和NH3 氣體以進行自然氧化膜104蝕刻步驟後，再供給F2 氣體以進行矽蝕刻步驟。
第11圖係顯示第二實施形態的乾式蝕刻方法中腔體內部的壓力、供給氣體時機的時序圖之一實施例。將形成有自然氧化膜104之晶圓W搬入乾式蝕刻部3的腔體31內後，將稀釋用N2 氣體(例如流量2000sccm)及稀釋用Ar氣體(例如流量200sccm)供給至腔體31內，並使腔體31內部的壓力為例如2000mTorr，而晶圓W的溫度為例如40℃。保持該狀態例如10秒(步驟1)。N2 氣體和Ar氣體係為了稀釋後續供給的HF氣體和NH3 氣體而使用。
接著，將N2 氣體的流量自2000sccm降低至1500sccm，並重新供給例如流量80sccm的NH3 氣體。保持該狀態例如30秒(步驟2)。NH3 氣體比HF氣體先行供給至晶圓W上係為了使NH3 氣體先吸附在晶圓W。
接著，停止供給N2 氣體，將Ar氣體的流量自200sccm降低至80sccm，並將腔體31內部的壓力減壓至例如20mTorr。保持該狀態例如10秒(步驟3)。步驟3係調整步驟4之壓力的前置階段。
接著，重新加入例如流量80sccm的HF氣體。保持該狀態例如60秒(步驟4)。在此步驟4中將進行自然氧化膜104的蝕刻。
亦即以下的反應式。
SiO2 +4HF→SiF4 +2H2 O…(1)
SiF4 +2NH3 +2HF→(NH4 )2 SiF6 …(2)
依前述反應式，HF氣體及NH3 氣體會在自然氧化膜(SiO2 )104產生化學反應，而在晶圓W上形成(NH4 )2 SiF6 所構成的固體凝聚層105。
接著，停止供給HF氣體，並將Ar氣體的流量自80sccm增加至200sccm。將腔體31內部的壓力減壓至例如接近0mTorr(步驟5)。步驟5係減壓至步驟6之壓力的前置階段。
接著，停止供給NH3 氣體和Ar氣體，將腔體31內部的壓力減壓至接近0mTorr，並保持該狀態例如20秒(步驟6)。由於真空泵正在進行運轉，故停止供給NH3 氣體和Ar氣體時，HF氣體和NH3 氣體會自腔體31被排出。對腔體31內部進行排氣係為了使堆積在凝聚層105上的NH4 F昇華及去除殘留氣體，以防止其與後續步驟之氣體產生反應。
在步驟4之自然氧化膜104的蝕刻步驟中，係同時供給NH3 氣體及HF氣體。為此，
SiF4 +2NH3 +2HF→(NH4 )2 SiF6 …(2)
根據上述反應式(2)會形成(NH4 )2 SiF6 所構成之凝聚層105，同時
NH3 +HF→NH4 F…(4)
會根據上述反應式(4)而形成NH4 F。
推測該NH4 F會堆積在凝聚層105上，而阻礙到利用F2 氣體所進行之矽蝕刻。其係因為F2 氣體難以穿透NH4 F的緣故。只要供給有NH3 氣體和HF氣體，便會形成NH4 F而堆積在凝聚層105上。藉由步驟6的吹淨步驟，可輕易地讓堆積在凝聚層105上的NH4 F昇華。凝聚層105只要不在高溫下便不會昇華，故在步驟6的吹淨步驟中仍會殘留於晶圓W上。
接著，供給流量1000sccm的N2 氣體，提高腔體31內部的壓力至例如1000mTorr(步驟7)。步驟7中係將腔體31內的壓力提高至步驟8之蝕刻壓力為止後再供給F2 氣體。
接著，停止供給N2 氣體，供給與步驟7中之N2 氣體同為1000sccm流量的F2 氣體，並維持腔體31內部的壓力為例如1000sccm(步驟8)。保持該狀態例如60秒。藉由供給F2 氣體，
Si+C+4F2 →SiF4 +CF4
根據上述反應式，由於Si及C會氣化，因此可將凝聚層105下側的矽蝕刻。由於自然氧化膜104已在步驟4的氧化膜蝕刻步驟中完全被去除，且腔體31內部的壓力相當地高，而F2 氣體會穿透凝聚層105，故可將凝聚層105下側的矽蝕刻。
當Si上具有SiO2 膜時，由於矽蝕刻氣體(F2 氣體)無法透過SiO2 膜，因此無法將其下側的Si蝕刻。但是，如上所述，根據發明者致力研究的結果，發現矽蝕刻氣體(F2 氣體)可穿透凝聚層105而將其下側的Si蝕刻。由於在同一個腔體31內，即可接續COR(化學反應)步驟來進行Si蝕刻，因此不需要準備進行Si蝕刻的其他裝置，而可提高總產能，亦可降低元件的製造成本。接著，如上所述，藉由具備有凝聚層105，則可較無凝聚層105的情況更加增加Si的蝕刻量。即使矽上具備有凝聚層105，不僅是可穿透該凝聚層105來進行蝕刻，而亦可促進蝕刻反應，因此可大幅提高總產能。
藉由此清洗，則可自接觸孔102a底部去除自然氧化膜104，並於接觸孔102a底部形成有HF氣體和NH3 氣體在矽氧化膜產生化學反應所形成之凝聚層105(六氟矽酸銨((NH4 )2 SiF6 ))(參照第4(e)圖)。
將堆積有凝聚層105的晶圓W搬入熱處理部的腔體31內，使凝聚層105昇華而自接觸孔102a底部去除這一點係與第一實施形態之乾式蝕刻方法相同。
第12圖係顯示步驟4中之蝕刻時間與矽氧化膜(熱氧化膜)蝕刻量的關係，第13圖係顯示步驟8中之蝕刻時間與矽(多晶矽)蝕刻量的關係。如第12圖及第13圖所示，藉由將步驟4的蝕刻與步驟8的蝕刻分開，則可分別控制矽氧化膜(熱氧化膜)及矽(多晶矽)的蝕刻量。
表1係顯示步驟8的矽蝕刻步驟中，僅使用F2 氣體、使用F2 氣體及HF氣體、使用NH3 氣體及F2 氣體來分別作為蝕刻氣體時，各膜之選擇比(將Si之選擇比視作1為前提)。如此表所示，如未同時供給F2 氣體、HF氣體及NH3 氣體，則除了F2 氣體以外亦可使用F2 氣體與HF氣體或NH3 氣體的混合氣體。
存在有層間絕緣膜102的情況中，最好是在F2 氣體中混合有NH3 氣體。由於NH3 氣體會吸附於層間絕緣膜102，故在層間絕緣膜102上會形成有保護膜，而可在抑制層間絕緣膜102的蝕刻量之情況下進行矽之蝕刻。又，不想對SiN進行蝕刻時，較佳地可單獨以F2 氣體進行蝕刻，而欲對SiN進行蝕刻時，較佳地可在F2 氣體中混合HF氣體。因為HF氣體係具有促進SiN膜之反應的效果。
以上，雖然已透過第一及第二實施形態之乾式蝕刻方法來說明本發明，但本發明不限於前述第一及第二實施形態而可做各種變化。
舉例而言，在前述第一實施形態中，雖然係將晶圓W的溫度維持於40℃而進行清洗，但晶圓W的溫度並不限定為40℃，亦可選擇例如10℃以上至60℃以下的範圍間。又，供給HF氣體、NH3 氣體及F2 氣體的期間，雖然腔體31內部的壓力係設定為40mTorr，但並不限定於40mTorr，亦可選擇例如10mTorr以上至40mTorr以下的範圍間。接著，F2 氣體的流量也不僅限定為113sccm，較佳地亦可選擇例如HF氣體、NH3 氣體及F2 氣體合計流量的5%以上至25%以下的範圍間。當F2 氣體的流量超過HF氣體、NH3 氣體及F2 氣體合計流量的25%時，則會因F2 氣體而促進SiO2 的蝕刻反應，而使得例如層間絕緣膜的削除量變大。又，當低於5%時，則Si的蝕刻量會降低至相同於未添加F2 氣體的情況的程度。接著，較佳地HF氣體與NH3 氣體的氣體比為1：1。在該條件下，例如亦可調整N2 氣體、Ar氣體等非活性氣體的流量來調整壓力。
又，在第二實施形態的乾式蝕刻方法中，並不一定要具備步驟6的吹淨步驟。若停止供給NH3 氣體或HF氣體，則在步驟8的蝕刻步驟中，便不會同時供給F2 氣體、HF氣體及NH3 氣體，因此可進行矽的蝕刻。
接著，在前述第一及第二實施形態的乾式蝕刻方法中，雖然已說明自形成於晶圓的接觸孔底部去除自然氧化膜的步驟，但此去除自然氧化膜的方法除了自接觸孔底部去除自然氧化膜的製程以外，亦可適用於其他地方。不限定於接觸孔，亦可適用於連接配線之間的穿孔，或填補電極或配線的開孔。接著，在自然氧化膜的蝕刻步驟中，可使用含有鹵素的氣體代替HF氣體，且使用鹼性氣體代替NH3 氣體，在矽的蝕刻步驟中，亦可使用XeF2 氣體或ClF3 氣體來代替F2 氣體。
接著，在前述實施形態的乾式蝕刻部中，雖然記載了乾式蝕刻部與熱處理部係分別具有N2 氣體供應源的例子，但乾式蝕刻部與熱處理部的N2 氣體供應源亦可為共用。乾式蝕刻部與熱處理部亦可相互兼用，而在乾式蝕刻部處對基板進行熱處理以去除凝聚層。這個情況中，如果在乾式蝕刻部內的承載台處配置有加熱器，則可對形成有凝聚層之基板進行加熱。或者如第14圖所示，亦可在乾式蝕刻部3的腔體31內另外設置有作為熱處理裝置的加熱燈61，而藉由輻射熱來直接加熱基板W。
1．．．搬出入部
2．．．預抽腔室
3．．．乾式蝕刻部(乾式蝕刻裝置)
4．．．熱處理部(熱處理裝置)
5．．．控制部
11．．．搬運室
12、32、42．．．承載台
13．．．對準器
31、41．．．腔體(處理容器)
31a、41a．．．內部處理空間
33．．．控溫機構
34a．．．HF氣體供給管
34b．．．NH3 氣體供給管
34c．．．F2 氣體供給管
34d．．．N2 氣體供給管
34e．．．Ar氣體供給管
35a～35e．．．流量調節閥
36a．．．HF氣體供應源
36b．．．NH3 氣體供應源
36c．．．F2 氣體供應源
36d．．．N2 氣體供應源
36e．．．Ar氣體供應源
37．．．淋氣頭
37a．．．擴散空間
37b．．．氣體噴出孔
38a．．．排氣管
38b．．．壓力控制器
38c．．．排氣泵
43．．．加熱器
44．．．氣體供給管
45．．．流量調節閥
46．．．氣體供應源
47．．．淋氣頭
47a．．．擴散空間
47b．．．氣體噴出孔
48a．．．排氣管
48b．．．壓力控制器
48c．．．排氣泵
51．．．製程控制器
52．．．使用者介面
53．．．記憶部
61．．．加熱燈
100．．．蝕刻系統
102．．．層間絕緣膜
102a．．．接觸孔
103．．．光阻膜
103a．．．窗
104．．．自然氧化膜(矽氧化膜)
105．．．凝聚層
106．．．導電物
107．．．變質層
C．．．載體
W．．．晶圓(基板)
第1圖係概略地顯示可實行本發明第一及第二實施形態的蝕刻方法之蝕刻系統的平面圖。
第2圖係概略地顯示乾式蝕刻裝置之一實施例的剖面圖。
第3圖係概略地顯示熱處理裝置之一實施例的剖面圖。
第4(a)~4(g)圖係顯示本發明第一實施形態之蝕刻方法之一實施例的製程圖。
第5圖係顯示本發明第一實施形態之蝕刻方法中，腔體內部的壓力、供給氣體時機的時序圖。
第6圖係顯示依據參考例中矽氧化物的去除方法時，去除自然氧化膜之後的放大剖面圖。
第7圖係顯示本發明第一實施形態之蝕刻方法中，去除自然氧化膜後之晶圓的放大剖面圖。
第8圖係比較有無凝聚層的情況下，多晶矽蝕刻量的圖表。
第9圖係比較熱氧化膜、氧化矽系絕緣膜及多晶矽的蝕刻量之圖表。
第10圖係顯示蝕刻時間與熱氧化膜(T-Ox)及多晶矽(Poly-Si)蝕刻量的關係的圖表。
第11圖係顯示第二實施形態的乾式蝕刻方法中腔體內部的壓力、供給氣體時機的時序圖。
第12圖係顯示蝕刻時間與矽氧化膜(熱氧化膜)蝕刻量的關係之圖表。
第13圖係顯示蝕刻時間與矽(多晶矽)蝕刻量的關係之圖表。
第14圖係概略地顯示乾式蝕刻裝置的其他實施例之剖面圖。
102．．．層間絕緣膜
102a．．．接觸孔
103．．．光阻膜
103a．．．窗
104．．．自然氧化膜(矽氧化膜)
105．．．凝聚層
106．．．導電物
W．．．晶圓(基板)

Claims (13)

  1. 一種蝕刻方法，係對矽表面上形成有矽氧化膜之基板進行蝕刻，其包含：矽氧化膜蝕刻步驟，係供給含有鹵素之氣體和鹼性氣體至基板上，並使該含有鹵素之氣體和該鹼性氣體產生化學反應而在矽氧化膜處形成凝聚層，來對矽氧化膜進行蝕刻；矽蝕刻步驟，係供給至少含有一種自F2 氣體、XeF2 氣體及ClF3 氣體的群組中所選出之矽蝕刻氣體至基板上，並利用該矽蝕刻氣體來對該凝聚層下側的矽進行蝕刻；以及凝聚層去除步驟，係於該矽氧化膜蝕刻步驟和該矽蝕刻步驟結束後，加熱以去除基板上的該凝聚層。
  2. 如申請專利範圍第1項之蝕刻方法，其中該含有鹵素之氣體為HF氣體，該鹼性氣體為NH3 氣體，該矽蝕刻氣體為F2 氣體。
  3. 如申請專利範圍第1項或第2項之蝕刻方法，其中係同時供給該含有鹵素之氣體、該鹼性氣體及該矽蝕刻氣體至基板上，且同時進行該矽氧化膜蝕刻步驟及該矽蝕刻步驟。
  4. 如申請專利範圍第1項或第2項之蝕刻方法，其中係於該矽氧化膜蝕刻步驟結束後進行該矽蝕刻步驟，並且在該矽蝕刻步驟中，不同時供給該含有鹵素之氣體、該鹼性氣體及該矽蝕刻氣體至基板上， 而是供給含有該矽蝕刻氣體之氣體至基板上，來對於該矽氧化膜蝕刻步驟中所形成之該凝聚層下側的矽進行蝕刻。
  5. 如申請專利範圍第4項之蝕刻方法，其中係在該矽氧化膜蝕刻步驟與該矽蝕刻步驟之間，具有排出處理容器內的殘留氣體之吹淨步驟。
  6. 如申請專利範圍第4項之蝕刻方法，其中在該矽蝕刻步驟中，係供給僅有作為該矽蝕刻氣體之F2 氣體，或作為該矽蝕刻氣體之F2 氣體及NH3 氣體，抑或作為該矽蝕刻氣體之F2 氣體及HF氣體至基板上。
  7. 如申請專利範圍第1項或第2項之蝕刻方法，其中該矽氧化膜為形成在層間絕緣膜之接觸孔底部的自然氧化膜。
  8. 如申請專利範圍第7項之蝕刻方法，其中該層間絕緣膜為氧化矽系絕緣膜。
  9. 一種蝕刻系統，係對矽表面上形成有矽氧化膜之基板進行蝕刻，其包含：乾式蝕刻裝置，係具有：具備了承載基板之承載台的處理容器；將包含鹵素之氣體、鹼性氣體、以及至少含有一種自F2 氣體、XeF2 氣體及ClF3 氣體的群組中所選出之矽蝕刻氣體導入至該處理容器的氣體導入管；以及自該處理容器內排出氣體的排氣管；以及 熱處理裝置，係用以加熱基板；其中在該乾式蝕刻裝置中，係供給該含有鹵素之氣體及該鹼性氣體至基板上，並使該含有鹵素之氣體和該鹼性氣體產生化學反應而在矽氧化膜處形成凝聚層，來對矽氧化膜進行蝕刻，並供給該矽蝕刻氣體至基板上，而利用該矽蝕刻氣體來對矽進行蝕刻；並且藉由該熱處理裝置來加熱以去除基板上的該凝聚層。
  10. 如申請專利範圍第9項之蝕刻系統，其中係在該乾式蝕刻裝置中，對基板上的該矽氧化膜進行蝕刻之後，排出該處理容器內的殘留氣體，接著對基板上的該矽進行蝕刻。
  11. 如申請專利範圍第9項或第10項之蝕刻系統，其中該熱處理裝置係設置於該乾式蝕刻裝置內。
  12. 一種記錄媒體，係記錄有能藉由蝕刻系統的控制部而被加以執行的程式，該蝕刻系統的控制部係對矽表面上形成有矽氧化膜之基板進行蝕刻；其中該程式係藉由該控制部而被加以執行，以使該蝕刻系統進行下述步驟：矽氧化膜蝕刻步驟，係供給含有鹵素之氣體和鹼性氣體至基板上，並使該含有鹵素之氣體和該鹼性氣體產生化學反應而在矽氧化膜處形成凝聚層，來對矽氧化膜進行蝕刻；矽蝕刻步驟，係供給至少含有一種自F2 氣體、XeF2 氣體及ClF3 氣體的群組中所選出之矽蝕刻氣體至基板上，並利用矽蝕刻氣體來對該凝聚層下側的矽進行蝕刻；以及凝聚層去除步驟，係於該矽氧化膜蝕刻步驟和該矽蝕刻步驟結束後，加熱以去除基板上的該凝聚層。
  13. 如申請專利範圍第12項之記錄媒體，其中該程式係藉由該控制部而被加以執行，以使該蝕刻系統進行下述步驟：在該矽氧化膜蝕刻步驟與該矽蝕刻步驟之間，進行排出處理容器內的殘留氣體之吹淨步驟。
TW099107931A 2009-03-19 2010-03-18 Etching method, etching system and recording medium TWI458010B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009067868 2009-03-19
JP2010045893A JP4968861B2 (ja) 2009-03-19 2010-03-02 基板のエッチング方法及びシステム

Publications (2)

Publication Number Publication Date
TW201108323A TW201108323A (en) 2011-03-01
TWI458010B true TWI458010B (zh) 2014-10-21

Family

ID=42738037

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099107931A TWI458010B (zh) 2009-03-19 2010-03-18 Etching method, etching system and recording medium

Country Status (6)

Country Link
US (1) US8440568B2 (zh)
JP (1) JP4968861B2 (zh)
KR (1) KR101165970B1 (zh)
CN (1) CN101840884B (zh)
SG (1) SG165262A1 (zh)
TW (1) TWI458010B (zh)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101297926B1 (ko) * 2009-03-26 2013-08-19 가부시키가이샤 알박 진공 처리 방법 및 진공 처리 장치
TWI436421B (zh) * 2010-08-03 2014-05-01 Tokyo Electron Ltd Substrate processing method and substrate processing device
WO2012061436A2 (en) * 2010-11-01 2012-05-10 Intevac, Inc. Dry etching method of surface texture formation on silicon wafer
KR101678266B1 (ko) * 2010-11-11 2016-11-21 도쿄엘렉트론가부시키가이샤 반도체 장치의 제조 방법 및 제조 장치
US8716128B2 (en) * 2011-04-14 2014-05-06 Tsmc Solid State Lighting Ltd. Methods of forming through silicon via openings
KR20130010362A (ko) * 2011-07-18 2013-01-28 삼성전자주식회사 반도체 장치의 제조방법
JP6056136B2 (ja) * 2011-09-07 2017-01-11 セントラル硝子株式会社 ドライエッチング方法
KR101256797B1 (ko) * 2012-01-20 2013-04-22 주식회사 테스 반도체소자 제조방법
WO2013175872A1 (ja) * 2012-05-23 2013-11-28 東京エレクトロン株式会社 ガス処理方法
CN103021812B (zh) * 2012-12-20 2016-02-17 中国科学院上海微***与信息技术研究所 一种ⅲ-ⅴoi结构的制备方法
KR101429432B1 (ko) * 2013-04-10 2014-08-12 주식회사 테스 기판처리방법
JP6161972B2 (ja) * 2013-06-25 2017-07-12 東京エレクトロン株式会社 エッチング方法及び記録媒体
WO2015016149A1 (ja) * 2013-07-29 2015-02-05 株式会社日立国際電気 基板処理装置、半導体装置の製造方法および記録媒体
US9472416B2 (en) 2013-10-21 2016-10-18 Applied Materials, Inc. Methods of surface interface engineering
JP6405958B2 (ja) * 2013-12-26 2018-10-17 東京エレクトロン株式会社 エッチング方法、記憶媒体及びエッチング装置
US9299557B2 (en) * 2014-03-19 2016-03-29 Asm Ip Holding B.V. Plasma pre-clean module and process
JP6418794B2 (ja) * 2014-06-09 2018-11-07 東京エレクトロン株式会社 改質処理方法及び半導体装置の製造方法
JP6435667B2 (ja) * 2014-07-01 2018-12-12 東京エレクトロン株式会社 エッチング方法、エッチング装置及び記憶媒体
JP6294194B2 (ja) * 2014-09-02 2018-03-14 東京エレクトロン株式会社 基板処理方法及び基板処理装置
KR102274848B1 (ko) * 2014-10-17 2021-07-12 에이씨엠 리서치 (상하이) 인코포레이티드 배리어층 제거 방법 및 반도체 구조체 형성 방법
JP6426489B2 (ja) * 2015-02-03 2018-11-21 東京エレクトロン株式会社 エッチング方法
US10373850B2 (en) 2015-03-11 2019-08-06 Asm Ip Holding B.V. Pre-clean chamber and process with substrate tray for changing substrate temperature
JP6643045B2 (ja) * 2015-11-05 2020-02-12 東京エレクトロン株式会社 基板処理方法及び基板処理装置
US9786505B2 (en) 2015-12-30 2017-10-10 Taiwan Semiconductor Manufacturing Co., Ltd. FinFET device using dummy fins for smooth profiling
KR101874822B1 (ko) * 2016-04-01 2018-07-06 주식회사 테스 실리콘산화막의 선택적 식각 방법
JP6770825B2 (ja) * 2016-04-27 2020-10-21 東京エレクトロン株式会社 基板処理方法及び基板処理装置
JP6656082B2 (ja) * 2016-05-19 2020-03-04 東京エレクトロン株式会社 酸化膜除去方法および除去装置、ならびにコンタクト形成方法およびコンタクト形成システム
JP2017222928A (ja) * 2016-05-31 2017-12-21 東京エレクトロン株式会社 表面処理による選択的堆積
JP6726610B2 (ja) * 2016-12-13 2020-07-22 東京エレクトロン株式会社 エッチング方法及び基板処理システム
US20180261464A1 (en) * 2017-03-08 2018-09-13 Tokyo Electron Limited Oxide film removing method, oxide film removing apparatus, contact forming method, and contact forming system
JP6956551B2 (ja) * 2017-03-08 2021-11-02 東京エレクトロン株式会社 酸化膜除去方法および除去装置、ならびにコンタクト形成方法およびコンタクト形成システム
JP6869765B2 (ja) * 2017-03-23 2021-05-12 株式会社日立ハイテク プラズマ処理装置及びプラズマ処理方法
JP6399141B1 (ja) * 2017-04-17 2018-10-03 株式会社Sumco シリコンウェーハの金属汚染分析方法およびシリコンウェーハの製造方法
DE102017219312A1 (de) * 2017-10-27 2019-05-02 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. 2-stufiger Trockenätzprozess zur Texturierung kristalliner Siliziumscheiben
JP6981267B2 (ja) * 2018-01-17 2021-12-15 東京エレクトロン株式会社 エッチング方法及びエッチング装置
CN108847391B (zh) * 2018-06-01 2021-06-08 北京北方华创微电子装备有限公司 一种非等离子干法刻蚀方法
JP7362258B2 (ja) 2019-02-08 2023-10-17 東京エレクトロン株式会社 基板処理方法及び成膜システム
KR102278081B1 (ko) * 2019-06-27 2021-07-19 세메스 주식회사 기판 처리 장치 및 방법
US11854688B2 (en) * 2020-02-19 2023-12-26 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method
TW202310038A (zh) * 2021-05-31 2023-03-01 日商東京威力科創股份有限公司 基板處理方法及基板處理裝置
US20240035196A1 (en) * 2022-07-26 2024-02-01 Applied Materials, Inc. Method of selective etching of dielectric materials
CN115376908A (zh) * 2022-08-26 2022-11-22 北京北方华创微电子装备有限公司 GaN衬底的刻蚀方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6124211A (en) * 1994-06-14 2000-09-26 Fsi International, Inc. Cleaning method
WO2008057055A1 (en) * 2006-11-10 2008-05-15 Agency For Science, Technology And Research A micromechanical structure and a method of fabricating a micromechanical structure
US20080160210A1 (en) * 2004-02-26 2008-07-03 Haichun Yang Passivation layer formation by plasma clean process to reduce native oxide growth

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4738595A (en) 1987-05-22 1988-04-19 Allied Corporation Hydraulic pump with integrated sump and accumulator
JP2626913B2 (ja) 1988-07-29 1997-07-02 三菱電機株式会社 シリコン表面の処理方法
US5282925A (en) 1992-11-09 1994-02-01 International Business Machines Corporation Device and method for accurate etching and removal of thin film
JP2003023000A (ja) 2001-07-11 2003-01-24 Hitachi Ltd 半導体装置の製造方法
JP2003340799A (ja) 2002-05-27 2003-12-02 Sumitomo Electric Ind Ltd 微小駆動部品の製造方法
JP4946017B2 (ja) * 2005-11-25 2012-06-06 ソニー株式会社 半導体装置の製造方法
JP4890025B2 (ja) * 2005-12-28 2012-03-07 東京エレクトロン株式会社 エッチング方法及び記録媒体
JP2007317696A (ja) * 2006-05-23 2007-12-06 Tokyo Electron Ltd ガス処理装置、ガス処理方法、フッ化水素ガス供給装置、フッ化水素ガス供給方法、コンピュータ読取可能な記憶媒体
JP4801553B2 (ja) * 2006-09-28 2011-10-26 東京エレクトロン株式会社 エッチング方法及び半導体デバイスの製造方法
JP5229711B2 (ja) 2006-12-25 2013-07-03 国立大学法人名古屋大学 パターン形成方法、および半導体装置の製造方法
KR100878015B1 (ko) 2007-01-31 2009-01-13 삼성전자주식회사 산화물 제거 방법 및 이를 이용한 트렌치 매립 방법
US8187486B1 (en) * 2007-12-13 2012-05-29 Novellus Systems, Inc. Modulating etch selectivity and etch rate of silicon nitride thin films
US20090191703A1 (en) * 2008-01-29 2009-07-30 Applied Materials, Inc. Process with saturation at low etch amount for high contact bottom cleaning efficiency for chemical dry clean process
KR100870914B1 (ko) 2008-06-03 2008-11-28 주식회사 테스 실리콘 산화막의 건식 식각 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6124211A (en) * 1994-06-14 2000-09-26 Fsi International, Inc. Cleaning method
US20080160210A1 (en) * 2004-02-26 2008-07-03 Haichun Yang Passivation layer formation by plasma clean process to reduce native oxide growth
WO2008057055A1 (en) * 2006-11-10 2008-05-15 Agency For Science, Technology And Research A micromechanical structure and a method of fabricating a micromechanical structure

Also Published As

Publication number Publication date
JP4968861B2 (ja) 2012-07-04
US8440568B2 (en) 2013-05-14
TW201108323A (en) 2011-03-01
SG165262A1 (en) 2010-10-28
JP2010245512A (ja) 2010-10-28
CN101840884B (zh) 2013-03-27
KR20100105398A (ko) 2010-09-29
KR101165970B1 (ko) 2012-07-18
CN101840884A (zh) 2010-09-22
US20100240218A1 (en) 2010-09-23

Similar Documents

Publication Publication Date Title
TWI458010B (zh) Etching method, etching system and recording medium
JP5374039B2 (ja) 基板処理方法、基板処理装置及び記憶媒体
JP4890025B2 (ja) エッチング方法及び記録媒体
TWI604562B (zh) 選擇性氮化方法
JP5274649B2 (ja) 真空処理方法及び真空処理装置
WO2015115002A1 (ja) 微細パターンの形成方法、半導体装置の製造方法、基板処理装置及び記録媒体
JP2007538397A (ja) 基板表面洗浄方法
JP2001244214A (ja) シリサイド膜を備えた半導体素子の製造方法
JP6995997B2 (ja) 半導体装置の製造方法、基板処理装置、プログラム及び基板処理方法
JP2009094307A (ja) エッチング方法及び記録媒体
JP6110848B2 (ja) ガス処理方法
WO2012018010A1 (ja) 基板処理方法および基板処理装置
TWI608536B (zh) Etching method and memory medium
TW201905997A (zh) 蝕刻方法及記錄媒體
KR20180103022A (ko) 산화막 제거 방법 및 제거 장치, 그리고 컨택트 형성 방법 및 컨택트 형성 시스템
TWI620245B (zh) Etching method and recording medium
US11557486B2 (en) Etching method, damage layer removal method, and storage medium
TWI827674B (zh) 蝕刻方法、蝕刻殘渣之去除方法及記憶媒體
JP4312198B2 (ja) 薄膜形成装置の洗浄方法、薄膜形成装置及びプログラム
JP5105866B2 (ja) キャパシタ電極の製造方法、エッチング方法およびエッチングシステム、ならびに記憶媒体
KR101150268B1 (ko) 열처리 장치 및 처리 시스템

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent