JP2001007088A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2001007088A JP2001007088A JP11176808A JP17680899A JP2001007088A JP 2001007088 A JP2001007088 A JP 2001007088A JP 11176808 A JP11176808 A JP 11176808A JP 17680899 A JP17680899 A JP 17680899A JP 2001007088 A JP2001007088 A JP 2001007088A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- reaction chamber
- layer
- reaction
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 エッチング装置の稼働率を低下させずに、そ
の反応室内において積層膜のエッチングを精度良く繰り
返すことが可能な半導体装置の製造方法を提供する。 【解決手段】 同一の反応室内においてポリシリコン層
１２、ＷＳｉ層１３、反射防止膜１４が順次積層された
積層膜をエッチングすることで、ポリシリコン層１２の
上層にＷＳｉ層１３を積層してなるポリサイド構造のゲ
ート配線を形成する方法において、反射防止膜１４をエ
ッチングする際、ＷＳｉ層１３及びポリシリコン層１２
のエッチングにおいて反応室の内壁に堆積する反応生成
物を除去する反応ガスを用いる。
の反応室内において積層膜のエッチングを精度良く繰り
返すことが可能な半導体装置の製造方法を提供する。 【解決手段】 同一の反応室内においてポリシリコン層
１２、ＷＳｉ層１３、反射防止膜１４が順次積層された
積層膜をエッチングすることで、ポリシリコン層１２の
上層にＷＳｉ層１３を積層してなるポリサイド構造のゲ
ート配線を形成する方法において、反射防止膜１４をエ
ッチングする際、ＷＳｉ層１３及びポリシリコン層１２
のエッチングにおいて反応室の内壁に堆積する反応生成
物を除去する反応ガスを用いる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特には反応室内において積層膜のエッチン
グを行う半導体装置の製造方法に関する。
方法に関し、特には反応室内において積層膜のエッチン
グを行う半導体装置の製造方法に関する。
【０００２】
【従来の技術】近年、半導体装置の微細化にともない、
設備投資が増大するという問題が顕著化している。設備
投資した費用の回収を含め、効率的に利益を上げるめに
は、製造プロセスに要するコストの低減と、製造プロセ
スにおける歩留りの向上とが必要不可欠である。特に、
半導体装置の製造プロセスにおいては、プロセス自体の
複雑化と製造装置の複雑化が進み、プロセスの制御方法
及びプロセスの管理方法の改良が大きな課題となってい
る。
設備投資が増大するという問題が顕著化している。設備
投資した費用の回収を含め、効率的に利益を上げるめに
は、製造プロセスに要するコストの低減と、製造プロセ
スにおける歩留りの向上とが必要不可欠である。特に、
半導体装置の製造プロセスにおいては、プロセス自体の
複雑化と製造装置の複雑化が進み、プロセスの制御方法
及びプロセスの管理方法の改良が大きな課題となってい
る。
【０００３】例えば、半導体装置の製造プロセスで、導
電膜や絶縁膜のパターニングに利用されているドライエ
ッチングにおいては、被エッチング膜の除去が完了して
その下地が露出すると、プラズマ中の特定活性種の発光
強度が変化する。このため、この変化量が一定値以上に
なった時点を、ドライエッチングの終了期間と判断する
プロセス制御を行っている。
電膜や絶縁膜のパターニングに利用されているドライエ
ッチングにおいては、被エッチング膜の除去が完了して
その下地が露出すると、プラズマ中の特定活性種の発光
強度が変化する。このため、この変化量が一定値以上に
なった時点を、ドライエッチングの終了期間と判断する
プロセス制御を行っている。
【０００４】ところが、量産プロセスでは、同一の反応
室内において、複数のウエハ（またはロット）に対する
処理を繰り返し行うことで、当該反応室の内壁には反応
生成物が徐々に堆積されてゆき、プラズマパラメータが
変動する。これにともない、エッチング特性も変動する
ため、繰り返し処理を行う過程においてエッチング速度
やエッチング選択比が変動し、加工精度の低下による歩
留りの低下が引き起こされる。また、反応室の内壁に堆
積された反応生成物は、反応室内におけるパーティクル
の発生源にもなり、量産プロセスでは、反応室内におけ
るウエハの処理枚数（または処理ロット数）と共に、パ
ーティクル数が増大する。
室内において、複数のウエハ（またはロット）に対する
処理を繰り返し行うことで、当該反応室の内壁には反応
生成物が徐々に堆積されてゆき、プラズマパラメータが
変動する。これにともない、エッチング特性も変動する
ため、繰り返し処理を行う過程においてエッチング速度
やエッチング選択比が変動し、加工精度の低下による歩
留りの低下が引き起こされる。また、反応室の内壁に堆
積された反応生成物は、反応室内におけるパーティクル
の発生源にもなり、量産プロセスでは、反応室内におけ
るウエハの処理枚数（または処理ロット数）と共に、パ
ーティクル数が増大する。
【０００５】そこで、ドライエッチングにおけるプロセ
スの管理方法としては、必要なエッチング性能を満足さ
せるために、経験的に設定されたウエハの処理枚数（ま
たは処理ロット数）毎に、ドライエッチング装置の定期
的なメンテナンスを行っている。この際、反応室の内壁
に付着した堆積物を除去するために、クリーニングガス
を反応室内に流すドライクリーニングを行っている。ま
た、反応室内を大気開放し、ウェットクリーニングによ
って、反応室の内壁に付着した堆積物を除去する場合も
ある。さらに、パーティクル数のチェックや、エッチン
グレートのチェック等のために、モニター用ウエハのエ
ッチングを行っている。
スの管理方法としては、必要なエッチング性能を満足さ
せるために、経験的に設定されたウエハの処理枚数（ま
たは処理ロット数）毎に、ドライエッチング装置の定期
的なメンテナンスを行っている。この際、反応室の内壁
に付着した堆積物を除去するために、クリーニングガス
を反応室内に流すドライクリーニングを行っている。ま
た、反応室内を大気開放し、ウェットクリーニングによ
って、反応室の内壁に付着した堆積物を除去する場合も
ある。さらに、パーティクル数のチェックや、エッチン
グレートのチェック等のために、モニター用ウエハのエ
ッチングを行っている。
【０００６】このようなプロセス管理は、ドライエッチ
ングに限らず、プラズマＣＶＤ等の他のプラズマ発生装
置を用いたプロセスにおいても同様に行われている。
ングに限らず、プラズマＣＶＤ等の他のプラズマ発生装
置を用いたプロセスにおいても同様に行われている。
【０００７】
【発明が解決しようとする課題】ところが、以上のプロ
セス管理を行う方法においては、反応室の内部をクリー
ニングしている間は、当該反応室内におけるエッチング
処理を行うことはできない。このため、クリーニングを
行う工程を設けること自体が、装置の稼働率を低下させ
る要因になる。
セス管理を行う方法においては、反応室の内部をクリー
ニングしている間は、当該反応室内におけるエッチング
処理を行うことはできない。このため、クリーニングを
行う工程を設けること自体が、装置の稼働率を低下させ
る要因になる。
【０００８】特に、ウェットクリーニングを行う場合に
は、反応室内を大気開放する必要があるため、装置の稼
働を再開する場合には、反応室内を新たに真空引きしな
ければならず、装置の稼働率がさらに低下することにな
る。
は、反応室内を大気開放する必要があるため、装置の稼
働を再開する場合には、反応室内を新たに真空引きしな
ければならず、装置の稼働率がさらに低下することにな
る。
【０００９】そこで本発明は、装置の稼働率を低下させ
ることなく、該装置の反応室内において精度良く積層膜
のエッチングを繰り返すことが可能な半導体装置の製造
方法を提供することを目的とする。
ることなく、該装置の反応室内において精度良く積層膜
のエッチングを繰り返すことが可能な半導体装置の製造
方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】このような目的を達成す
るための本発明は、同一の反応室内において積層膜をエ
ッチングする半導体装置の製造方法において、前記積層
膜のうちの少なくとも一つの層をエッチングする際、当
該積層膜のうちの他の層のエッチングにおいて前記反応
室の内壁に堆積する反応生成物を除去する反応ガスを用
いることを特徴としている。
るための本発明は、同一の反応室内において積層膜をエ
ッチングする半導体装置の製造方法において、前記積層
膜のうちの少なくとも一つの層をエッチングする際、当
該積層膜のうちの他の層のエッチングにおいて前記反応
室の内壁に堆積する反応生成物を除去する反応ガスを用
いることを特徴としている。
【００１１】このような製造方法によれば、積層膜の内
の少なくとも一つの層をエッチングする際、他の層のエ
ッチングにおいて反応室の内壁に堆積する反応生成物が
除去する反応ガスが用いられる。このことから、同一の
反応室内における積層膜のエッチングを繰り返し行う場
合、他の層のエッチングにおいて反応室の内壁に堆積し
た反応生成物が、この反応ガスを用いたエッチングの際
に除去されることになる。このため、特に、反応室の内
壁をクリーニングする工程を設けることなく、積層膜の
エッチングを繰り返し行う中で反応室の内壁がクリーニ
ングされる。
の少なくとも一つの層をエッチングする際、他の層のエ
ッチングにおいて反応室の内壁に堆積する反応生成物が
除去する反応ガスが用いられる。このことから、同一の
反応室内における積層膜のエッチングを繰り返し行う場
合、他の層のエッチングにおいて反応室の内壁に堆積し
た反応生成物が、この反応ガスを用いたエッチングの際
に除去されることになる。このため、特に、反応室の内
壁をクリーニングする工程を設けることなく、積層膜の
エッチングを繰り返し行う中で反応室の内壁がクリーニ
ングされる。
【００１２】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて説明する。図１は、半導体基板上にゲート絶
縁膜を介してゲート配線を形成する方法に本発明を適用
した実施形態を説明するための断面工程図であり、この
図を用いて本発明の一実施形態を説明する。
に基づいて説明する。図１は、半導体基板上にゲート絶
縁膜を介してゲート配線を形成する方法に本発明を適用
した実施形態を説明するための断面工程図であり、この
図を用いて本発明の一実施形態を説明する。
【００１３】先ず、図１（１）に示すように、単結晶シ
リコンからなる基板１０上に、酸化シリコン（Ｓｉ
Ｏ2 ）からなるゲート絶縁膜１１を５ｎｍの膜厚で形成
する。以下に、一例として、熱酸化法によって、酸化シ
リコン（ＳｉＯ2 ）からなるゲート絶縁膜１１を形成す
る場合の形成条件の一例を示す。
リコンからなる基板１０上に、酸化シリコン（Ｓｉ
Ｏ2 ）からなるゲート絶縁膜１１を５ｎｍの膜厚で形成
する。以下に、一例として、熱酸化法によって、酸化シ
リコン（ＳｉＯ2 ）からなるゲート絶縁膜１１を形成す
る場合の形成条件の一例を示す。
【００１４】処理装置：縦型熱処理炉、 加熱温度：８００℃、 加熱時間：１８０秒。
【００１５】次に、図１（２）に示すように、ゲート絶
縁膜１１上に、膜厚１００ｎｍのポリシリコン層１２を
形成する。以下に、一例として、ＣＶＤ（Chemical Vap
or Deposition)法によって、ポリシリコン層１２を形成
する場合の形成条件の一例を示す。
縁膜１１上に、膜厚１００ｎｍのポリシリコン層１２を
形成する。以下に、一例として、ＣＶＤ（Chemical Vap
or Deposition)法によって、ポリシリコン層１２を形成
する場合の形成条件の一例を示す。
【００１６】 処理装置 ：縦型減圧ＣＶＤ装置、 反応ガス及び流量：シラン (SiH4)＝３００ｓｃｃｍ、 ホスフィン(PH3) ＝２００ｓｃｃｍ、 基板加熱温度 ：５５０℃、 反応室内ガス圧力：３５０Ｐａ。
【００１７】その後、図１（３）に示すように、ポリシ
リコン層１２上に、膜厚１００ｎｍのタングステンシリ
サイド（ＷＳｉ）層（以下、ＷＳｉ層と記す）１３を形
成する。以下に、一例としてＣＶＤ法によって、ＷＳｉ
層１３を形成する場合の形成条件の一例を示す。
リコン層１２上に、膜厚１００ｎｍのタングステンシリ
サイド（ＷＳｉ）層（以下、ＷＳｉ層と記す）１３を形
成する。以下に、一例としてＣＶＤ法によって、ＷＳｉ
層１３を形成する場合の形成条件の一例を示す。
【００１８】 処理装置 ：熱ＣＶＤ装置、 反応ガス及び流量：６フッ化タングステン（WF6 ）＝ ５ｓｃｃｍ、 ２塩化シラン（SiH2Cl2 ） ＝１００ｓｃｃｍ、 アルゴン（Ar） ＝４００ｓｃｃｍ、 基板加熱温度 ：６００℃、 反応室内ガス圧力：１３０Ｐａ。
【００１９】次に、図１（４）に示すように、ＷＳｉ層
１３上に、膜厚８０ｎｍの有機系材料〔例えば、Brewer
Science製ＤＵＶ−４２（商品名）〕からなる反射防止
膜１４を、スピンコート法によって形成する。
１３上に、膜厚８０ｎｍの有機系材料〔例えば、Brewer
Science製ＤＵＶ−４２（商品名）〕からなる反射防止
膜１４を、スピンコート法によって形成する。
【００２０】しかる後、この反射防止膜１４上に、リソ
グラフィー技術によってレジストパターン１５を形成す
る。ここでは、例えばエキシマレーザステッパーを用い
た露光を行い、例えば０．２５μｍ幅にパターニングさ
れたレジストパターン１５を得る。
グラフィー技術によってレジストパターン１５を形成す
る。ここでは、例えばエキシマレーザステッパーを用い
た露光を行い、例えば０．２５μｍ幅にパターニングさ
れたレジストパターン１５を得る。
【００２１】以上の後、レジストパターン１５をマスク
に用いて、反射防止膜１４、ＷＳｉ層１３及びポリシリ
コン層１２を順次エッチングする。この際、例えば図３
に示すような誘導結合プラズマ（inductive coupled pl
asma：ＩＣＰ）エッチング装置を用いてエッチングを行
う。
に用いて、反射防止膜１４、ＷＳｉ層１３及びポリシリ
コン層１２を順次エッチングする。この際、例えば図３
に示すような誘導結合プラズマ（inductive coupled pl
asma：ＩＣＰ）エッチング装置を用いてエッチングを行
う。
【００２２】この図に示す誘導結合プラズマエッチング
装置は、反応室１内のウエハステージ２を温調機能付き
の下部電極とし、このウエハステージ２と対向して配置
された石英板３上に、渦巻き状に成形された誘導結合コ
イル４を設け、この誘導結合コイル４とウエハステージ
２とに高周波電源５，６及びアース７，８を接続させた
構成になっている。そして、誘導結合コイル４とウエハ
ステージ２とに１３．５６ＭＨｚのＲＦ（Redio freque
ncy)を印加することで、ウエハステージ２に載置したウ
エハ（基板）Ｗ上に高密度プラズマを発生させ、これに
よってウエハＷ表面のエッチングが行われる。
装置は、反応室１内のウエハステージ２を温調機能付き
の下部電極とし、このウエハステージ２と対向して配置
された石英板３上に、渦巻き状に成形された誘導結合コ
イル４を設け、この誘導結合コイル４とウエハステージ
２とに高周波電源５，６及びアース７，８を接続させた
構成になっている。そして、誘導結合コイル４とウエハ
ステージ２とに１３．５６ＭＨｚのＲＦ（Redio freque
ncy)を印加することで、ウエハステージ２に載置したウ
エハ（基板）Ｗ上に高密度プラズマを発生させ、これに
よってウエハＷ表面のエッチングが行われる。
【００２３】そして特に、反射防止膜１４をエッチング
する際には、反応室１内をクリーニングする作用を有す
るガス系を用いることとする。
する際には、反応室１内をクリーニングする作用を有す
るガス系を用いることとする。
【００２４】すなわち、ここでは、この反射防止膜１４
のエッチングが終了した後、同一のエッチング装置の反
応室１内においてＷＳｉ層１３のエッチングを行う。こ
のエッチングの際には、反応ガスとして塩素（Ｃｌ2 ）
を用いる。このため、反応室１内の側壁には、前回のウ
エハ処理におけるＷＳｉ層１３のエッチングで発生した
塩化シリコン（ＳｉＣｌx ）が堆積した状態になってい
る。また、ＷＳｉ層１３のエッチングが終了した後、同
一のエッチング装置の反応室１内においてポリシリコン
層１２のエッチングを行う。このエッチングの際には、
反応ガスとして塩素（ＨＢｒ）を用いる。このため、反
応室１内の側壁には、前回のウエハ処理におけるポリシ
リコン層１２のエッチングで発生した臭化シリコン（Ｓ
ｉＢｒy）も堆積した状態になっている。
のエッチングが終了した後、同一のエッチング装置の反
応室１内においてＷＳｉ層１３のエッチングを行う。こ
のエッチングの際には、反応ガスとして塩素（Ｃｌ2 ）
を用いる。このため、反応室１内の側壁には、前回のウ
エハ処理におけるＷＳｉ層１３のエッチングで発生した
塩化シリコン（ＳｉＣｌx ）が堆積した状態になってい
る。また、ＷＳｉ層１３のエッチングが終了した後、同
一のエッチング装置の反応室１内においてポリシリコン
層１２のエッチングを行う。このエッチングの際には、
反応ガスとして塩素（ＨＢｒ）を用いる。このため、反
応室１内の側壁には、前回のウエハ処理におけるポリシ
リコン層１２のエッチングで発生した臭化シリコン（Ｓ
ｉＢｒy）も堆積した状態になっている。
【００２５】そこで、この反射防止膜１４のエッチング
においては、塩化シリコン及び臭化シリコンに対するエ
ッチング効果を有する反応ガスを用いるととする。この
ような反応ガスとして、フッ素を含有するガス（例えば
４フッ化メタンＣＦ4 ）を用いることとする。
においては、塩化シリコン及び臭化シリコンに対するエ
ッチング効果を有する反応ガスを用いるととする。この
ような反応ガスとして、フッ素を含有するガス（例えば
４フッ化メタンＣＦ4 ）を用いることとする。
【００２６】以下、誘導結合プラズマエッチング装置を
用いた反射防止膜１４のエッチング条件の一例を示す。 反応ガス及び流量：４フッ化メタン(CF4) ＝１０ｓｃｃｍ、 酸素 (O2) ＝１０ｓｃｃｍ、 反応室内ガス圧力：４．０Ｐａ、 ソースパワー ：２００Ｗ、 バイアスパワー ：１００Ｗ、 基板加熱温度 ： ２０℃、 処理時間 ： ４０秒。
用いた反射防止膜１４のエッチング条件の一例を示す。 反応ガス及び流量：４フッ化メタン(CF4) ＝１０ｓｃｃｍ、 酸素 (O2) ＝１０ｓｃｃｍ、 反応室内ガス圧力：４．０Ｐａ、 ソースパワー ：２００Ｗ、 バイアスパワー ：１００Ｗ、 基板加熱温度 ： ２０℃、 処理時間 ： ４０秒。
【００２７】このエッチングによって、反射防止膜１４
がパターニングされると共に、反応室の側壁に堆積して
いた塩化シリコン（ＳｉＣｌx ）が、下記式（１）に示
す反応によって除去される。また、反応室の側壁に堆積
していた臭化シリコン（ＳｉＢｒy ）が、下記式（２）
に示す反応によって除去される。 ＳｉＣｌx ＋ＣＦ4 ＋Ｏ2 →ＳｉＦ4 ↑＋Ｃｌ2 ↑＋ＣＯ2 ↑…（１） ＳｉＢｒy ＋ＣＦ4 ＋Ｏ2 →ＳｉＦ4 ↑＋Ｂｒ2 ↑＋ＣＯ2 ↑…（２）
がパターニングされると共に、反応室の側壁に堆積して
いた塩化シリコン（ＳｉＣｌx ）が、下記式（１）に示
す反応によって除去される。また、反応室の側壁に堆積
していた臭化シリコン（ＳｉＢｒy ）が、下記式（２）
に示す反応によって除去される。 ＳｉＣｌx ＋ＣＦ4 ＋Ｏ2 →ＳｉＦ4 ↑＋Ｃｌ2 ↑＋ＣＯ2 ↑…（１） ＳｉＢｒy ＋ＣＦ4 ＋Ｏ2 →ＳｉＦ4 ↑＋Ｂｒ2 ↑＋ＣＯ2 ↑…（２）
【００２８】以上の後、図２（２）に示すように、同一
の反応室１内において、ＷＳｉ層１３をエッチングす
る。以下に、誘導結合プラズマエッチング装置を用いた
ＷＳｉ層１３のエッチング条件の一例を示す。 反応ガス及び流量：塩素(Cl2) ＝３０ｓｃｃｍ、 酸素(O2 ) ＝ １ｓｃｃｍ、 反応室内ガス圧力：０．７Ｐａ、 ソースパワー ：２５０Ｗ、 バイアスパワー ：１５０Ｗ、 基板加熱温度 ： ７０℃、 処理時間 ： ２０秒。
の反応室１内において、ＷＳｉ層１３をエッチングす
る。以下に、誘導結合プラズマエッチング装置を用いた
ＷＳｉ層１３のエッチング条件の一例を示す。 反応ガス及び流量：塩素(Cl2) ＝３０ｓｃｃｍ、 酸素(O2 ) ＝ １ｓｃｃｍ、 反応室内ガス圧力：０．７Ｐａ、 ソースパワー ：２５０Ｗ、 バイアスパワー ：１５０Ｗ、 基板加熱温度 ： ７０℃、 処理時間 ： ２０秒。
【００２９】このエッチングにおいては、シリコン（Ｓ
ｉ）と塩素（Ｃｌ）との反応生成物（すなわちＳｉＣｌ
x ）が生成され、この反応生成物が反応室１の内壁に堆
積する。
ｉ）と塩素（Ｃｌ）との反応生成物（すなわちＳｉＣｌ
x ）が生成され、この反応生成物が反応室１の内壁に堆
積する。
【００３０】次に、同一の反応室１内において、ポリシ
リコン層１２をエッチングする。以下に、誘導結合プラ
ズマエッチング装置を用いたポリシリコン層１２のエッ
チング条件の一例を示す。 反応ガス及び流量：臭化水素(HBr) ＝１００ｓｃｃｍ、 酸素 (O2 ) ＝ ２ｓｃｃｍ、 基板加熱温度 ： ７０℃、 反応室内ガス圧力：０．７Ｐａ、 ソースパワー ：２５０Ｗ、 バイアスパワー ： ３０Ｗ、 処理時間 ： 約３０秒に設定し、特定活性種の
モニターによる終点検出を行う。
リコン層１２をエッチングする。以下に、誘導結合プラ
ズマエッチング装置を用いたポリシリコン層１２のエッ
チング条件の一例を示す。 反応ガス及び流量：臭化水素(HBr) ＝１００ｓｃｃｍ、 酸素 (O2 ) ＝ ２ｓｃｃｍ、 基板加熱温度 ： ７０℃、 反応室内ガス圧力：０．７Ｐａ、 ソースパワー ：２５０Ｗ、 バイアスパワー ： ３０Ｗ、 処理時間 ： 約３０秒に設定し、特定活性種の
モニターによる終点検出を行う。
【００３１】このエッチングにおいては、シリコン（Ｓ
ｉ）と臭素（Ｂｒ）との反応生成物（すなわちＳｉＢｒ
y ）が生成され、この反応生成物が反応室１の内壁に堆
積する。
ｉ）と臭素（Ｂｒ）との反応生成物（すなわちＳｉＢｒ
y ）が生成され、この反応生成物が反応室１の内壁に堆
積する。
【００３２】以上のように、同一の反応室１内において
反射防止膜１４、ＷＳｉ層１３及びポリシリコン層１２
からなる積層膜をエッチングすることで、ポリシリコン
層１２の上層にＷＳｉ層１３を積層してなるポリサイド
構造のゲート配線を形成する。
反射防止膜１４、ＷＳｉ層１３及びポリシリコン層１２
からなる積層膜をエッチングすることで、ポリシリコン
層１２の上層にＷＳｉ層１３を積層してなるポリサイド
構造のゲート配線を形成する。
【００３３】そして、上述の一連のエッチング処理が終
了した後、反応室１内からウエハＷを搬出する。その
後、新たにゲート配線の加工処理を行うウエハ（すなわ
ち、基板１０の上方にレジストパターン１５が形成され
たウエハ）Ｗを反応室１内に搬入し、この反応室１内に
おいて上述の一連のエッチング処理を繰り返し行い、ゲ
ート配線を形成する。
了した後、反応室１内からウエハＷを搬出する。その
後、新たにゲート配線の加工処理を行うウエハ（すなわ
ち、基板１０の上方にレジストパターン１５が形成され
たウエハ）Ｗを反応室１内に搬入し、この反応室１内に
おいて上述の一連のエッチング処理を繰り返し行い、ゲ
ート配線を形成する。
【００３４】以上説明した半導体装置の製造方法では、
ＷＳｉ層１３及びポリシリコン層１２のエッチングの際
に反応室１の内壁に堆積した塩化シリコン（ＳｉＣ
ｌx ）や臭化シリコン（ＳｉＢｒy ）が、次のウエハＷ
において反射防止膜１４をエッチングする際に除去され
る。このため、同一の反応室１内における積層膜のエッ
チングを繰り返し行う場合、特に、反応室１の内壁をク
リーニングする工程を設けることなく、プロセス中にお
いて反応室１の内壁がクリーニングされる。この結果、
エッチングの精度を確保しながらもエッチング装置の稼
働率の向上を図ることができる。
ＷＳｉ層１３及びポリシリコン層１２のエッチングの際
に反応室１の内壁に堆積した塩化シリコン（ＳｉＣ
ｌx ）や臭化シリコン（ＳｉＢｒy ）が、次のウエハＷ
において反射防止膜１４をエッチングする際に除去され
る。このため、同一の反応室１内における積層膜のエッ
チングを繰り返し行う場合、特に、反応室１の内壁をク
リーニングする工程を設けることなく、プロセス中にお
いて反応室１の内壁がクリーニングされる。この結果、
エッチングの精度を確保しながらもエッチング装置の稼
働率の向上を図ることができる。
【００３５】尚、実施形態においては、積層膜のエッチ
ングに誘導結合プラズマエッチング装置を用いた場合を
説明した。しかし、積層膜のエッチングに用いるエッチ
ング装置は、これに限定されることはない。また、この
実施形態においては、ゲート配線の形成工程に本発明を
適用した方法を説明した。しかし、本発明は、ゲート配
線の形成工程への適用に限定されることはなく、積層膜
を順次エッチングする他の工程に広く適用可能である。
ングに誘導結合プラズマエッチング装置を用いた場合を
説明した。しかし、積層膜のエッチングに用いるエッチ
ング装置は、これに限定されることはない。また、この
実施形態においては、ゲート配線の形成工程に本発明を
適用した方法を説明した。しかし、本発明は、ゲート配
線の形成工程への適用に限定されることはなく、積層膜
を順次エッチングする他の工程に広く適用可能である。
【００３６】
【発明の効果】以上説明した様に、本発明によれば、積
層膜の内の少なくとも一つの層をエッチングする際、そ
の他の層のエッチングにおいて反応室の内壁に堆積する
反応生成物を同時にエッチング除去する構成にしたこと
で、反応室の内壁をクリーニングする工程を設けること
なく、積層膜のエッチングを繰り返し行うプロセス中に
おいて反応室の内壁をクリーニングすることが可能にな
る。したがって、同一の反応室内において積層膜のエッ
チングを繰り返す際、特別なクリーニング工程を設ける
ことなくエッチングの精度を確保することができる。こ
の結果、エッチング装置の稼働率の向上を図ることが可
能になる。
層膜の内の少なくとも一つの層をエッチングする際、そ
の他の層のエッチングにおいて反応室の内壁に堆積する
反応生成物を同時にエッチング除去する構成にしたこと
で、反応室の内壁をクリーニングする工程を設けること
なく、積層膜のエッチングを繰り返し行うプロセス中に
おいて反応室の内壁をクリーニングすることが可能にな
る。したがって、同一の反応室内において積層膜のエッ
チングを繰り返す際、特別なクリーニング工程を設ける
ことなくエッチングの精度を確保することができる。こ
の結果、エッチング装置の稼働率の向上を図ることが可
能になる。
【図面の簡単な説明】
【図１】実施形態を説明するための断面工程図（その
１）である。
１）である。
【図２】実施形態を説明するための断面工程図（その
２）である。
２）である。
【図３】実施形態で用いるエッチング装置の一例を示す
誘導結合プラズマエッチング装置の構成図である。
誘導結合プラズマエッチング装置の構成図である。
１２…ポリシリコン層、１３…ＷＳｉ層、１４…反射防
止膜
止膜
Claims (3)
- 【請求項１】 同一の反応室内において積層膜をエッチ
ングする半導体装置の製造方法において、 前記積層膜のうちの少なくとも一つの層をエッチングす
る際、当該積層膜のうちの他の層のエッチングにおいて
前記反応室の内壁に堆積する反応生成物を除去する反応
ガスを用いることを特徴とする半導体装置の製造方法。 - 【請求項２】 請求項１記載の半導体装置の製造方法に
おいて、 前記積層膜のうちの少なくとも一つの層は、有機材料か
らなる反射防止膜であることを特徴とする半導体装置の
製造方法。 - 【請求項３】 請求項２記載の半導体装置の製造方法に
おいて、 前記反射防止膜をエッチングする際には、フッ素を含有
する反応ガスを用いることを特徴とする半導体装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11176808A JP2001007088A (ja) | 1999-06-23 | 1999-06-23 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11176808A JP2001007088A (ja) | 1999-06-23 | 1999-06-23 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001007088A true JP2001007088A (ja) | 2001-01-12 |
Family
ID=16020211
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11176808A Pending JP2001007088A (ja) | 1999-06-23 | 1999-06-23 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001007088A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100450567B1 (ko) * | 2001-12-26 | 2004-09-30 | 동부전자 주식회사 | 배선 제조 방법 |
-
1999
- 1999-06-23 JP JP11176808A patent/JP2001007088A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100450567B1 (ko) * | 2001-12-26 | 2004-09-30 | 동부전자 주식회사 | 배선 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7399864B2 (ja) | 粗さを低減するための原子層堆積及びエッチング | |
| CN101064244B (zh) | 形成用于高孔径比应用的各向异性特征图形的蚀刻方法 | |
| EP0473344B1 (en) | Process for etching a conductive bi-layer structure | |
| KR100747671B1 (ko) | 드라이 에칭 방법 및 반도체 장치의 제조 방법 | |
| JPH0955370A (ja) | ドライエッチング方法 | |
| JPH05267157A (ja) | 配線形成法 | |
| WO2001024230A2 (en) | Techniques for improving etching in a plasma processing chamber | |
| JP2004363558A (ja) | 半導体装置の製造方法およびプラズマエッチング装置のクリーニング方法 | |
| JPH11214356A (ja) | シリコン基板のドライエッチング方法 | |
| JPH10178014A (ja) | 半導体装置の製造方法 | |
| WO1996027899A1 (en) | Method for plasma etching an oxide/polycide structure | |
| US20220093406A1 (en) | Method and apparatus for processing a substrate | |
| JP2001007088A (ja) | 半導体装置の製造方法 | |
| US5951879A (en) | Method of etching polysilicon layer | |
| JPH06283477A (ja) | 半導体装置の製造方法 | |
| JP4308018B2 (ja) | エッチング方法 | |
| CN109300781A (zh) | Ono膜层的制造方法 | |
| JP2002289589A (ja) | エッチング方法 | |
| JPH0855838A (ja) | 微細加工装置のクリーニング方法 | |
| JP2002270582A (ja) | 半導体装置の製造方法および半導体装置の製造装置 | |
| JP2684868B2 (ja) | ドライエッチング方法 | |
| JP2005086080A (ja) | 半導体装置の製造方法 | |
| KR100545174B1 (ko) | 반도체 소자의 트렌치 제조 방법 | |
| JP2003243360A (ja) | 半導体素子の製造方法 | |
| JP2000164576A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060216 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080421 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080520 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20081007 |