CN101312157A - 用来制造保护结构的方法 - Google Patents

用来制造保护结构的方法 Download PDF

Info

Publication number
CN101312157A
CN101312157A CNA2008101088279A CN200810108827A CN101312157A CN 101312157 A CN101312157 A CN 101312157A CN A2008101088279 A CNA2008101088279 A CN A2008101088279A CN 200810108827 A CN200810108827 A CN 200810108827A CN 101312157 A CN101312157 A CN 101312157A
Authority
CN
China
Prior art keywords
dopant
semiconductor layer
conduction type
area
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2008101088279A
Other languages
English (en)
Other versions
CN101312157B (zh
Inventor
A·施门
D·索卡
C·阿伦斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN101312157A publication Critical patent/CN101312157A/zh
Application granted granted Critical
Publication of CN101312157B publication Critical patent/CN101312157B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66121—Multilayer diodes, e.g. PNPN diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/548—Amorphous silicon PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

一种用来制造保护结构的方法，包括：提供具有第一导电类型的掺杂的半导体衬底，在半导体衬底的表面施加具有第二导电类型的掺杂的半导体层，在半导体层的第一区域中形成具有第二导电类型的掺杂的掩埋层，其中所述掩埋层制造在半导体层和半导体衬底之间的结处，在掩埋层上的半导体层的第一区域中形成具有第一导电类型的掺杂的第一掺杂剂区，在半导体层的第二区域中形成具有第二导电类型的掺杂的第二掺杂剂区，在半导体层的第一区域和第二区域之间形成电绝缘，为第一掺杂剂区和第二掺杂剂区形成公共连接装置。

Description

用来制造保护结构的方法
技术领域
本发明的示范性实施例涉及用来制造保护结构的方法。
背景技术
静电放电(ESD)可以严重损害半导体部件。因此，现在在大部分半导体部件中都体现了ESD保护的概念。集成在芯片中的ESD保护部件限定了电流路径，通过所述路径ESD电流可以在不引起损害的情况下流动。
尤其是在高速数据传输线的情形下，存在确保ESD保护达到15kV而信号波形失真不严重的需要。为此，保护元件必须具有特别低的电容。
例如从EP0635886B1得知一种ESD保护结构。由于二极管布置的高衬底厚度，所述结构的缺点是复杂和不准确的可生产性。由于同样发生的横向外扩散，通过整个衬底厚度的掺杂剂扩散导致不准确性和高的空间需求。高的衬底厚度引起高的电阻，其有害地影响保护结构的性能。
发明内容
本发明的目的是详述一种用来制造具有高性能的保护结构的节省成本的方法。
本发明的实施例一般地涉及用来制造保护结构的方法，所述方法包括：提供具有第一导电类型的掺杂的半导体衬底，在半导体衬底的表面施加具有第二导电类型的掺杂的半导体层，在半导体层的第一区域中形成具有第二导电类型的掺杂的掩埋层，其中所述掩埋层制造在半导体层和半导体衬底之间的结处，在掩埋层上的半导体层的第一区域中形成具有第一导电类型的掺杂的第一掺杂剂区(dopant zone)，在半导体层的第二区域中形成具有第二导电类型的掺杂的第二掺杂剂区，在半导体层的第一区域和第二区域之间形成电绝缘，以及为第一掺杂剂区和第二掺杂剂区形成公共连接装置。
通过形成适合的半导体层，所述半导体层的厚度可以被限于最低必需(bare essential)。然而小的半导体层厚度允许所述结构的宽度和长度的减小，尤其是依靠工艺时间例如外扩散的缩短，其可以导致成本节约。
此外，通过小的半导体层厚度，电流流过保护结构的电阻被减小，这意味着低的箝位电压并且因此改善了保护结构的性能。
本发明的实施例特别地涉及用来制造保护结构的方法，所述方法包括：提供具有第一导电类型的掺杂的半导体基底衬底，在半导体基底衬底上制造第一外延层，在第一外延层的被划界的注入区域中注入第二导电类型的掺杂剂，在第一外延层上施加具有第二导电类型的掺杂的第二外延层，在第二外延层中形成绝缘区，使得第二外延层被分成第一区域和第二区域，在注入区域上的第一区域中制造具有第一导电类型的掺杂的第一掺杂剂区，在第二区域中制造具有第二导电类型的掺杂的第二掺杂剂区，从注入区域向外扩散掺杂剂以便在第一外延层与第二外延层的第一区域之间的结处形成掩埋层。
借助于第一外延层，具体地说是借助于其厚度，能够适应第一外延层中第一和第二导电类型之间的结的要求，尤其是对于PN结的击穿电压。
第二外延层的厚度再次确定了保护结构的成本和性能，其可以通过第二外延层的相应适应而产生改善。
附图说明
以下参考附图更详细地说明本发明的示范性实施例。然而，本发明并不限于以具体方式描述的实施例，而是可以以合适的方式进行改进和修改。以适当的方式结合一个实施例的单独特征和特征组合与另一个实施例的特征和特征组合以便获得根据本发明的另外的实施例在本发明的范围之内。
在附图中：
图1示出保护结构的截面示意图；
图2示出保护结构的另一个实施例的截面示意图。
具体实施方式
以下参考附图更详细地说明本发明的示范性实施例之前，要指出的是，在附图中相同的元件拥有相同或类似的参考标记，并省略所述元件的重复描述。
图1示出依照根据本发明的方法制造的保护结构100的第一实施例。在提供的半导体衬底110的表面上施加半导体层120，所述衬底具有第一导电类型的掺杂。半导体层120具有第二导电类型的掺杂。半导体层120的掺杂剂浓度被保持得尽可能低以便实现保护结构的最小电容干扰效应。因此，半导体层的掺杂剂浓度不应超过1*1015cm-3。例如，外延地制造半导体层120。具体地说，半导体层120被制造成具有2μm≤d1≤20μm的厚度d1。
半导体衬底110具有至少1×1018cm-3的掺杂剂浓度，而半导体层120被制造成具有比半导体衬底110低的掺杂剂浓度。
在半导体层120的第一区域150中形成具有第二导电类型的掺杂的掩埋层140。掩埋层140制造在半导体层120和半导体衬底110之间的结170处。这是通过例如在半导体衬底110的表面注入掺杂剂以及掺杂剂随后向外扩散到半导体层120中来完成的。
可替换地，也可以以半导体衬底120上的沉积层的形式提供掺杂剂。
为掩埋层140提供掺杂剂通常在将半导体层120制造在半导体衬底110上之前实现。在这种情况下，掩埋层140被形成得具有比半导体层120高的掺杂剂浓度。
在1≤t≤30分钟的时间周期内、在1000℃≤T≤1200℃的温度T下实现掺杂剂的退火以便形成掩埋层，尤其是5分钟、在1150℃。
作为用于掩埋层140的掺杂剂，硼作为P型掺杂剂是合适的，并且As、P作为N型掺杂剂是合适的。
具有第二导电类型的掺杂剂的掩埋层140与半导体衬底110一起形成PN结，即二极管，尤其是TVS(瞬态电压抑制器)二极管。
在掩埋层140的上面，具有第一导电类型的掺杂的第一掺杂剂区180形成在半导体层120的第一区域150中。为此，例如，掺杂剂被注入到半导体层120中并且随后被激活以及向外扩散。外扩散在950℃在大约10秒的时间周期t2内发生以便获得尽可能窄的第一扩散区180。
半导体层120的一部分剩余在第一掺杂剂区180和掩埋层140之间。由具有第一导电类型的掺杂的第一掺杂剂区180、具有很低的第二导电类型的掺杂的半导体层120以及具有第二导电类型的掺杂的掩埋层140构成的层序列形成PIN或NIP二极管。因此掩埋层140首先被用作PIN/NIP二极管的一部分并且其次被用作TVS二极管的一部分。在该情况下PIN/NIP二极管和TVS是串联连接的。
具有第二导电类型的掺杂的第二掺杂剂区190形成在半导体层120的第二区域160中。所述形成同样可以通过掺杂剂的注入和随后掺杂剂的激活和外扩散来实现。以这样的方式再次设置外扩散时间使得尽可能窄的第二掺杂剂区190出现。这节省时间、空间并且因此也节省成本。
在半导体层120的接近表面的侧以与第一掺杂剂区180相同的方式制造第二掺杂剂区190。从而，半导体层120的一部分也剩余在第二掺杂剂区190和半导体衬底110之间。结果，具有第二导电类型的掺杂的第二掺杂剂区190、具有很低的第二导电类型的掺杂的半导体层120以及具有第一导电类型的掺杂的半导体衬底110的层序列形成PIN或NIP二极管。
第一区域150和第二区域160在半导体层120中彼此并排地设置。因此，第一区域150中的串联连接的二极管设置与第二区域中的PIN/NIP二极管是并联的。第一区域150中的PIN/NIP二极管沿相反方向偏置到第二区域160中的NIP/PIN二极管。
电绝缘结构125形成在半导体层120中，所述绝缘结构横向限定第一区域150和第二区域160并且使它们彼此隔离。在该情况下，电绝缘结构125被形成得具有这样的深度使得它从半导体层120的表面通过半导体层120延伸至少远到半导体衬底110。可以以这样的方式制造电绝缘125：更加迅速并且更加节省空间、为半导体层120选择的层厚d1更小。
作为实例，通过第一导电类型的掺杂剂的注入和外扩散制造电绝缘125。由于打算通过整个半导体层120来实现外扩散，所以在大的半导体层厚度d1的情形下需要长的扩散时间。在这种情形下，掺杂剂也将横向向外扩散，其导致结构大大加宽并且因而空间需求增加。长的制造时间和大的空间需求是较高成本的主要因素。因此，半导体层的层厚d1应当被保持得尽可能小。另一方面，PIN/NIP二极管的寄生电容增加了小的层厚，其在保护结构的施加中导致更高的干扰影响，例如信号的失真。因此，必需以这样的方式选择半导体层的厚度d1以获得电容和制造成本之间的折衷。所述折衷通常是层厚d1≈8μm。对于掺杂剂通过半导体层120的外扩散，为此必需在1150°的扩散温度下60分钟的扩散时间。
可替换地，也可以通过穿过半导体层120制造沟槽来制造电绝缘125。所述沟槽尤其也可以至少部分地被填充有电绝缘材料。而且在该情况下，沟槽的尺寸受半导体层120的层厚d1的影响。为了制造深的沟槽，必须增加沟槽的宽度。因此，厚的半导体层也影响沟槽的宽度，其导致对于所述绝缘的更高的空间需求并且因此也增加了成本。
为第一掺杂剂区180和第二掺杂剂区190形成公共连接装置135。这是例如通过在例如半导体层120上制造绝缘层145例如氧化物层来完成的。在所述绝缘层145中，在第一掺杂剂区180上以及在第二掺杂剂区190上形成开口。然后在绝缘层145上以及在开口中制造导电连接结构135，例如金属层或多晶硅层。连接装置145因此与第一掺杂剂区180和第二掺杂剂区190接触。
图1示意性地画出电路的轮廓以便示出保护结构的功能。如果负电压出现在例如输入节点I/O处，则电流将通过第二区域160的PIN二极管向地GND流走。相比之下，如果正电压出现在I/O处，则第二区域160的PIN二极管被反向偏置并且电流通过第一区域150中的正向偏置的PIN二极管传导。然而，仅在最初关断的TVS二极管的电压超过阈值电压时电流才会流动。一旦超过了所述电压TVS二极管就开始导通并且电流可以通过第一区域180流到在半导体衬底110的背侧处的接地连接GND。因此，其中集成了保护结构100的电路被保护不受大于TVS二极管的阈值电压的过电压的影响。
图2示出根据本发明的保护结构的另一实施例。
保护结构200具有图1的保护结构100的改进。因此，作为实例，半导体衬底110由半导体基底衬底210和制造在其上的本征层220构成。
例如本征层被外延地制造，并且没有或仅有非常低的任意导电类型的掺杂。
相比之下，半导体基底衬底210具有非常高的利用第一导电类型的掺杂剂的掺杂。后来的热步骤使掺杂从半导体基底衬底210外扩散到本征层220中。
在该情形下，本征层220为从半导体基底衬底210的外扩散充当缓冲层。本征层220越厚，则掺杂剂从半导体基底衬底210向外扩散到pn结越远。结果，所述结以较低、较平坦的掺杂轮廓出现，其导致击穿电压的增加。因此，可以通过本征层220的厚度设置TVS二极管的击穿电压。
另外，电绝缘以两部分工艺(two-part process)制造在保护结构200中作为保护结构100的改进。在该情形下，首先将掺杂剂注入到半导体衬底110中。在制造半导体层120之后，掺杂剂被再次注入，但是现在是注入到半导体层120中。掺杂剂随后向外扩散，其导致一个位于另一个上面的两个掺杂剂区域125’和125”的形成，其共同形成电绝缘125。结果，能够制造例如更深的进入到半导体衬底110中的电绝缘125。
根据本发明的方法的另一改进是，至少一个连接区230形成在连接装置135和掩埋层140之间。因此，例如可以给掩埋层分配偏置电压。为此，例如利用第二导电类型的掺杂剂并且利用kv＞1×1017cm-3的掺杂剂浓度形成连接区230。此外，可以利用一个位于另一个上面的两个区230’和230”以两部分的形式形成连接区。
与保护结构100相比，保护结构200具有的改进是，在半导体衬底110的背侧制造金属层240，所述金属层可以被用作衬底连接。
然而，衬底连接也可以通过电绝缘125(p型沉子(sinker))通往表面，借此例如WLP封装也变得可能。
保护结构200的所有改进可以一个一个单独地进行或组合地进行，其分别导致本发明的另外的实施例。
虽然已经关于图1进行了解释，但是图2再次利用形成保护结构的二极管示出电路示意图。
参考标记列表
100保护结构
110半导体衬底
120半导体层
125电绝缘
135连接装置
140掩埋层
145绝缘层
150第一区域
160第二区域
170半导体层-半导体衬底结
180第一掺杂剂区
190第二掺杂剂区
200保护结构
210半导体基底衬底
220本征层
230连接区
240金属层。

Claims (18)

1.一种制造保护结构(100，200)的方法，其中所述方法具有下列特征：
提供具有第一导电类型的掺杂的半导体衬底(110)，
在半导体衬底(110)的表面处施加具有第二导电类型的掺杂的半导体层(120)，
在半导体层(120)的第一区域(150)中形成具有第二导电类型的掺杂的掩埋层(140)，其中所述掩埋层(140)制造在半导体层(120)和半导体衬底(110)之间的结(170)处，
在掩埋层(140)上的半导体层(120)的第一区域(150)中形成具有第一导电类型的掺杂的第一掺杂剂区(180)，
在半导体层(120)的第二区域(160)中形成具有第二导电类型的掺杂的第二掺杂剂区(190)，
在半导体层(180)的第一区域(150)和第二区域(160)之间形成电绝缘(125)，以及
为第一掺杂剂区(180)和第二掺杂剂区(190)形成公共连接装置(135)。
2.如权利要求1所述的方法，其中半导体层(120)被外延地制造。
3.如权利要求1或2所述的方法，其中半导体层(120)被制造成具有2μm≤d1≤20μm的厚度d1。
4.如前述权利要求之一所述的方法，其中半导体层(120)被制造成具有k≤1×1015cm-3的掺杂剂浓度。
5.如前述权利要求之一所述的方法，其中半导体层(120)被制造成具有比半导体衬底(110)低的掺杂剂浓度。
6.如前述权利要求之一所述的方法，其中半导体衬底(110)在表面处被提供有本征层(220)。
7.如权利要求6所述的方法，其中本征层(220)具有厚度d2，其中0≤d2≤8μm。
8.如前述权利要求之一所述的方法，其中掩埋层(140)被形成为具有比半导体层(120)更高的掺杂剂浓度。
9.如前述权利要求之一所述的方法，其中通过高度掺杂的掺杂剂区的外扩散制造掩埋层(140)。
10.如权利要求9所述的方法，其中所述高度掺杂的掺杂剂区被注入在半导体衬底(110)的表面处。
11.如权利要求9所述的方法，其中所述高度掺杂的掺杂剂区被沉积在半导体衬底(110)的表面上。
12.如前述权利要求之一所述的方法，其中从半导体层(120)的表面至少远到半导体衬底(110)形成电绝缘(125)。
13.如前述权利要求之一所述的方法，其中通过第一导电类型的掺杂剂的外扩散制造电绝缘(125)。
14.如前述权利要求1到12中的一个所述的方法，其中通过形成沟槽制造电绝缘(125)。
15.如权利要求14所述的方法，其中所述沟槽至少部分地被填充有电绝缘材料。
16.如前述权利要求之一所述的方法，其中在连接装置(135)和掩埋层(140)之间形成至少一个连接区(230)。
17.如权利要求16所述的方法，其中利用第二导电类型的掺杂剂并且利用kv＞1×1017cm-3的掺杂剂浓度形成所述连接区(230)。
18.用来制造保护结构(100，200)的方法，其中所述方法具有下列特征：
提供具有第一导电类型的掺杂的半导体基底衬底(210)，
在半导体基底衬底(210)上制造第一外延层(220)，
在第一外延层(220)的被划界的注入区域中注入第二导电类型的掺杂剂，
在第一外延层(220)上施加具有第二导电类型的掺杂的第二外延层(120)，
在第二外延层(120)中形成绝缘区(125)，使得第二外延层(120)被分成第一区域(150)和第二区域(160)，
在注入区域上的第一区域(150)中制造具有第一导电类型的掺杂的第一掺杂剂区(180)，
在第二区域(160)中制造具有第二导电类型的掺杂的第二掺杂剂区(190)，
从注入区域向外扩散掺杂剂以便在第一外延层(220)与第二外延层(120)的第一区域(150)之间的结(170)处形成掩埋层(140)。
CN2008101088279A 2007-05-24 2008-05-26 用来制造保护结构的方法 Active CN101312157B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102007024355A DE102007024355B4 (de) 2007-05-24 2007-05-24 Verfahren zum Herstellen einer Schutzstruktur
DE102007024355.5 2007-05-24

Publications (2)

Publication Number Publication Date
CN101312157A true CN101312157A (zh) 2008-11-26
CN101312157B CN101312157B (zh) 2010-10-13

Family

ID=39877146

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101088279A Active CN101312157B (zh) 2007-05-24 2008-05-26 用来制造保护结构的方法

Country Status (3)

Country Link
US (6) US7888232B2 (zh)
CN (1) CN101312157B (zh)
DE (1) DE102007024355B4 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101714759A (zh) * 2009-11-11 2010-05-26 上海长园维安微电子有限公司 低电容双向esd保护器件及其制备方法
CN108417534A (zh) * 2018-03-27 2018-08-17 于洋 一种功率元件的保护器件及其制作方法
CN108538827A (zh) * 2017-03-01 2018-09-14 意法半导体(鲁塞)公司 集成的熔丝器件

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8981425B2 (en) * 2013-04-24 2015-03-17 Alpha And Omega Semiconductor Incorporated Optimized configurations to integrate steering diodes in low capacitance transient voltage suppressor (TVS)
US8785971B2 (en) 2011-11-23 2014-07-22 Amazing Microelectronic Corp. Transient voltage suppressor without leakage current
US9853119B2 (en) * 2014-01-31 2017-12-26 Bourns, Inc. Integration of an auxiliary device with a clamping device in a transient voltage suppressor
US20150221630A1 (en) * 2014-01-31 2015-08-06 Bourns, Inc. Integration of an auxiliary device with a clamping device in a transient voltage suppressor
KR101592232B1 (ko) 2014-02-17 2016-02-05 주식회사 시지트로닉스 저정전용량 tvs 제조방법 및 그 방법으로 제조된 tvs 소자
KR101570217B1 (ko) 2014-07-09 2015-11-18 주식회사 케이이씨 과도 전압 억제 소자 및 그 제조 방법
US9601920B2 (en) 2014-07-10 2017-03-21 Infineon Technologies Ag Transient voltage protection circuits and devices
JP6266485B2 (ja) * 2014-09-26 2018-01-24 株式会社東芝 半導体装置
KR102076374B1 (ko) * 2014-11-18 2020-03-03 매그나칩 반도체 유한회사 Ｅｓｄ 장치 및 그 제조 방법
CN104465723B (zh) * 2014-12-30 2017-12-19 北京燕东微电子有限公司 一种低电容瞬态电压抑制器件及其制作方法
KR101657160B1 (ko) * 2015-01-12 2016-09-20 주식회사 케이이씨 과도 전압 억제 소자 및 그 제조 방법
KR101731587B1 (ko) 2015-12-24 2017-05-02 주식회사 케이이씨 과도 전압 억제 소자 및 그 제조 방법
KR101779588B1 (ko) 2016-02-02 2017-09-18 주식회사 케이이씨 과도 전압 억제 소자 및 그 제조 방법
FR3054373A1 (fr) 2016-07-20 2018-01-26 St Microelectronics Tours Sas Dispositif de protection contre des surtensions
CN106558543B (zh) * 2016-08-11 2023-09-01 南京矽力微电子技术有限公司 静电释放保护器件的半导体结构以及制造方法
US20190157263A1 (en) * 2017-11-20 2019-05-23 Littelfuse, Inc. Asymmetric transient voltage suppressor device and methods for formation
TWI643335B (zh) * 2017-12-29 2018-12-01 新唐科技股份有限公司 半導體裝置及其製造方法
US10903204B2 (en) * 2018-07-24 2021-01-26 Amazing Microelectronic Corp. Lateral transient voltage suppressor device
US10930637B2 (en) 2018-09-06 2021-02-23 Amazing Microelectronic Corp. Transient voltage suppressor
FR3106237B1 (fr) 2020-01-09 2022-01-21 St Microelectronics Tours Sas Protection ESD
US20230080466A1 (en) * 2021-09-13 2023-03-16 Infineon Technologies Ag Unidirectional ESD Protection with Lateral and Vertical Device

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54136281A (en) * 1978-04-14 1979-10-23 Toko Inc Semiconductor device and method of fabricating same
US4890146A (en) * 1987-12-16 1989-12-26 Siliconix Incorporated High voltage level shift semiconductor device
US5212400A (en) * 1988-02-18 1993-05-18 International Business Machines Corporation Method of depositing tungsten on silicon in a non-self-limiting CVD process and semiconductor device manufactured thereby
US5212100A (en) * 1991-12-04 1993-05-18 Texas Instruments Incorporated P-well CMOS process using neutron activated doped N-/N+ silicon substrates
EP0629001B1 (en) * 1993-06-10 1998-07-29 Co.Ri.M.Me. Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno Integrated monolithic structure of a vertical bipolar transistor and a vertical MOSFET transistor
FR2708145B1 (fr) * 1993-07-21 1995-10-06 Sgs Thomson Microelectronics Composant monolithique comprenant une diode de protection en parallèle avec une pluralité de paires de diodes en série.
DE19507169C1 (de) * 1995-03-01 1996-06-13 Siemens Ag Integrierte Schaltungsanordnung mit mindestens einem IGBT
DE19743240C1 (de) 1997-09-30 1999-04-01 Siemens Ag Integrierte Halbleiterschaltung mit Schutzstruktur zum Schutz vor elektrostatischer Entladung
JP2000223499A (ja) * 1999-01-28 2000-08-11 Mitsumi Electric Co Ltd 静電保護装置
IT1309699B1 (it) * 1999-02-18 2002-01-30 St Microelectronics Srl Dispositivo con transistore bipolare e transistore mosfet integratiin configurazione emitter switching
JP4597284B2 (ja) * 1999-04-12 2010-12-15 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
DE10028008A1 (de) * 2000-06-06 2001-12-13 Bosch Gmbh Robert Schutzvorrichtung gegen elektrostatische Entladungen
DE10202479A1 (de) * 2002-01-23 2003-08-07 Infineon Technologies Ag Integrierte Schaltungsanordnung mit einer Struktur zur Verringerung eines Minoritätsladungsträgerstromes
US7041572B2 (en) * 2002-10-25 2006-05-09 Vanguard International Semiconductor Corporation Fabrication method for a deep trench isolation structure of a high-voltage device
US7026705B2 (en) * 2003-02-28 2006-04-11 Renesas Technology Corp. Semiconductor device with surge protection circuit capable of preventing current leakage
US7009831B2 (en) * 2004-02-27 2006-03-07 Microsemi Corporation PIN or NIP low capacitance transient voltage suppressors and steering diodes
US20070262377A1 (en) * 2004-11-10 2007-11-15 Gil Asa Transistor Structure and Method of Manufacturing Thereof
JP2006186145A (ja) * 2004-12-28 2006-07-13 Toshiba Corp 半導体装置及びその製造方法
US7880223B2 (en) * 2005-02-11 2011-02-01 Alpha & Omega Semiconductor, Ltd. Latch-up free vertical TVS diode array structure using trench isolation
US20060292809A1 (en) * 2005-06-23 2006-12-28 Enicks Darwin G Method for growth and optimization of heterojunction bipolar transistor film stacks by remote injection
US7081662B1 (en) 2005-08-09 2006-07-25 Taiwan Semiconductor Manufacturing Company, Ltd. ESD protection device for high voltage
DE102005049593B4 (de) * 2005-10-17 2012-02-02 Infineon Technologies Ag Halbleiterbauelementanordnung und Verfahren zu deren Herstellung
WO2007053686A2 (en) * 2005-11-01 2007-05-10 Massachusetts Institute Of Technology Monolithically integrated semiconductor materials and devices
KR100723137B1 (ko) * 2005-11-24 2007-05-30 삼성전기주식회사 포토다이오드 소자 및 이를 이용한 광센서용 포토다이오드어레이
DE602005019244D1 (de) * 2005-11-25 2010-03-25 St Microelectronics Srl Transistorstruktur mit hoher Eingangsimpedanz und hohem Stromvermögen und zugehöriges Herstellungsverfahren
US20080029782A1 (en) * 2006-08-04 2008-02-07 Texas Instruments, Inc. Integrated ESD protection device
US7619262B2 (en) * 2006-11-16 2009-11-17 Delphi Technologies, Inc. Method and device for electrostatic discharge protection
US7538395B2 (en) 2007-09-21 2009-05-26 Semiconductor Components Industries, L.L.C. Method of forming low capacitance ESD device and structure therefor
US7846789B2 (en) * 2007-10-16 2010-12-07 Texas Instruments Incorporated Isolation trench with rounded corners for BiCMOS process

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101714759A (zh) * 2009-11-11 2010-05-26 上海长园维安微电子有限公司 低电容双向esd保护器件及其制备方法
CN108538827A (zh) * 2017-03-01 2018-09-14 意法半导体(鲁塞)公司 集成的熔丝器件
CN108538827B (zh) * 2017-03-01 2024-02-09 意法半导体(鲁塞)公司 集成的熔丝器件
CN108417534A (zh) * 2018-03-27 2018-08-17 于洋 一种功率元件的保护器件及其制作方法
CN108417534B (zh) * 2018-03-27 2020-09-04 南京恒众信息科技有限公司 一种功率元件的保护器件及其制作方法

Also Published As

Publication number Publication date
DE102007024355B4 (de) 2011-04-21
US20150137305A1 (en) 2015-05-21
US8766415B2 (en) 2014-07-01
US20120306060A1 (en) 2012-12-06
US7888232B2 (en) 2011-02-15
US8951879B2 (en) 2015-02-10
US9177950B2 (en) 2015-11-03
CN101312157B (zh) 2010-10-13
US8263481B2 (en) 2012-09-11
DE102007024355A1 (de) 2008-11-27
US20130341771A1 (en) 2013-12-26
US20080290462A1 (en) 2008-11-27
US20140235039A1 (en) 2014-08-21
US20110186972A1 (en) 2011-08-04
US8531011B2 (en) 2013-09-10

Similar Documents

Publication Publication Date Title
CN101312157B (zh) 用来制造保护结构的方法
CN102714205B (zh) 具有集成的瞬态过压保护的接合焊盘
CN206992134U (zh) 雪崩二极管和雪崩二极管阵列
CN100459130C (zh) 半导体结构及其应用、尤其是限制过电压的应用
CN102714206B (zh) Esd保护器件及其制造方法
CN101097915B (zh) 用于半导体器件的静电放电保护方法及器件
CN101617382B (zh) 在集成有暂态电压抑制器的对称与非对称emi滤波器中获得线性电容的方法
CN101425519A (zh) 制造在绝缘物上硅层中的瞬时电压抑制器
CN103579224B (zh) Esd保护
CN101150146A (zh) 半导体器件及其制造方法
CN101373768A (zh) 半导体器件
CN106169508A (zh) 一种双向超低电容瞬态电压抑制器及其制作方法
CN103456798A (zh) Tvs器件及制造方法
US7719118B2 (en) Semiconductor chip scale package incorporating through-vias electrically connected to a substrate and other vias that are isolated from the substrate, and method of forming the package
CN103456797B (zh) Tvs器件及制造方法
CN101447498B (zh) 静电放电保护器件及其制造方法
CN206877995U (zh) 一种过压保护设备
CN1364316A (zh) 横向dmos中改进的击穿结构与方法
CN101236967A (zh) 一种反相器内嵌的可控硅
CN102299102B (zh) 具备漏极电压保护的功率半导体组件及其制作方法
CN108538827B (zh) 集成的熔丝器件
CN104106136B (zh) 在功率半导体中用于电流传感器的半导体布置
CN100380676C (zh) 半导体结构及改善其esd与过负荷强度的方法
CN100437984C (zh) 半导体器件及其制造方法
CN115939132B (zh) 一种低电容双向esd保护器件及制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant