CN101373768A - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN101373768A
CN101373768A CNA2008102136833A CN200810213683A CN101373768A CN 101373768 A CN101373768 A CN 101373768A CN A2008102136833 A CNA2008102136833 A CN A2008102136833A CN 200810213683 A CN200810213683 A CN 200810213683A CN 101373768 A CN101373768 A CN 101373768A
Authority
CN
China
Prior art keywords
interconnection
esd protection
semiconductor device
inner member
protection element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2008102136833A
Other languages
English (en)
Inventor
鹰巢博昭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Publication of CN101373768A publication Critical patent/CN101373768A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

提供一种半导体器件，该半导体器件包括设置在外部连接端与内部电路区域之间的静电放电(ESD)保护元件。在该半导体器件中，从外部连接端延伸到ESD保护元件的互连包括多个金属互连层，以使得从外部连接端延伸到ESD保护元件的互连的电阻小于从ESD保护元件延伸到内部元件的互连的电阻。从ESD保护元件延伸到内部元件的互连包括数量上等于或小于从外部连接端延伸到ESD保护元件的互连中所用的那些互连层的金属互连层。

Description

半导体器件
技术领域
本发明涉及一种具有静电放电(ESD)保护元件的半导体器件，其中该ESD保护元件设置在外部连接端与内部电路区域之间以便保护在内部电路区域中形成的内部元件不会因ESD而被击穿。
背景技术
在包括MOS晶体管的半导体器件中，使用截止晶体管作为ESD保护元件来防止内部电路因从为外部连接提供的衬垫供应的静电而被击穿，该截止晶体管是在关闭状态提供的NMOS晶体管，其栅极电位固定到地电位(Vss)。
为了避免内部元件发生ESD击穿，重要的是将静电脉冲的大部分尽可能多地引(draw)入到截止晶体管中以防止静电脉冲传播到内部元件，或在传递到内部元件之前将快速的大静电脉冲变为缓慢的小信号。
因为与形成诸如逻辑电路的内部电路的普通MOS晶体管不同，截止晶体管必须一次性流过由静电产生的大量电流，所以在许多情况下，该晶体管需要约几百微米的大宽度(宽度W)。
因此，截止晶体管通常采用通过以梳状组合多个漏极区域、源极区域和栅电极而获得的形式。但是，组合多个晶体管的结构使得难以均匀地操作用于ESD保护的全部NMOS晶体管。例如，在较靠近外部连接端的部分中会发生电流集中，从而导致截止晶体管击穿而无法充分地展现原始的ESD保护功能。
作为对策，提出这样一种方法，其中使得在漏极区域上形成的接触孔与栅电极之间的距离变小以加速晶体管的操作，因为距离外部连接端的距离变得更长(例如，参照JP 7-45829 A中的图2)。
但是，当为了均匀操作截止晶体管而使宽度W变小时，不能充分实现保护功能。此外，在JP 7-45829 A的方法中，调整漏极区域中的触点与栅电极之间的距离，从而在局部调整晶体管操作速度。但是，该方法的问题是:无法确保所需的接触位置以及漏极区域的宽度的减小；使得穿过互连(近些年来，包含难熔金属)的互连电阻变小，从而加速电涌传播速度，这会造成这样一种情形，即，无法只通过触点与栅电极之间的距离来调整晶体管操作速度；并且难以使该方法适应其中从垂直于晶体管的宽度方向的方向引入至晶体管的互连的情形。此外，在JP 7-45829 A中，没有公开用于将静电脉冲的大部分尽可能多地引入到截止晶体管中以防止静电脉冲传播到内部元件的方法，或用于在传递到内部元件之前将快速的大静电脉冲变为缓慢的小信号以免内部元件发生ESD击穿的方法。
发明内容
为了解决上述问题，根据本发明的半导体器件配置如下。
本发明提供一种半导体器件，该半导体器件包括:在内部电路区域中形成的内部元件；在外部连接端与内部电路区域之间形成以便保护内部元件不会因静电放电而被击穿的静电放电保护元件；从外部连接端延伸到静电放电保护元件的互连；以及从静电放电保护元件延伸到内部元件的互连，其中从外部连接端延伸到静电放电保护元件的互连的电阻小于从静电放电保护元件延伸到内部元件的互连的电阻。
如上所述，根据本发明，为了避免内部元件发生ESD击穿，可以将静电脉冲的大部分尽可能多地引入到截止晶体管中以防止静电脉冲传播到内部元件，或者可以在传递到内部元件之前将快速的大静电脉冲变为缓慢的小信号。因此，可以获得包括可以实现足够的ESD保护功能的ESD保护元件的半导体器件。
附图说明
在附图中:
图1示出根据本发明的半导体器件的示意性电路图，其中连接外部连接端、ESD保护元件和内部元件；以及
图2是示出根据本发明的一个实施例的半导体器件的示意性截面图。
具体实施方式
第一实施例
图1是根据本发明的半导体器件的示意性电路图，其中连接外部连接端、ESD保护元件和内部元件。
外部连接端801和作为ESD保护元件的ESD保护用NMOS晶体管710的漏极区域经由在外部连接端与ESD保护元件之间形成的互连区域910相互连接。ESD保护用NMOS晶体管710和内部元件990经由在ESD保护元件与内部元件之间形成的互连区域920相互连接。
此外，在外部连接端与ESD保护元件之间形成的互连区域910的电阻配置成小于在ESD保护元件与内部元件之间形成的互连区域920的电阻。
因此，优先将静电脉冲与ESD电涌引入到ESD保护元件中，并且不将快速的大静电脉冲原样传播到内部元件，而是将其变为缓慢的小信号之后再进行传输。
图1示出输入端和内部元件的一部分的一个实例，在输入端中，使用NMOS晶体管用作ESD保护元件，其栅极电位固定到(fixed to)地电位；内部元件是MOS晶体管，其栅电极连接到来自外部连接端的互连。即使在输出端的情况下也可以获得类似效果，在输出端中，用作内部元件的MOS晶体管的漏极区域连接到外部连接端。此外，即使在使用二极管等而不是NMOS晶体管作为ESD保护元件的情况下，或者在取代MOS晶体管而使用另一个元件作为内部元件的情况下，在外部连接端与ESD保护元件之间形成的互连区域910的电阻也配置成小于在ESD保护元件与内部元件之间形成的互连区域920的电阻，由此可以获得类似效果。
第二实施例
图2是示出根据本发明的另一个实施例的半导体器件的示意性截面图。
在p型硅衬底101上，形成包括n型重掺杂杂质区域的源极区域201和漏极区域202。在位于源极区域201与漏极区域202之间的p型硅衬底101上，经由由诸如二氧化硅薄膜的绝缘薄膜形成的栅极绝缘薄膜203设置(arrange)栅电极204，由此形成ESD保护用NMOS晶体管710。这里，源极区域201和栅电极204固定在地电位以采用所谓的截止晶体管的形式。
另外，在源极区域201、漏极区域202和栅电极204上，经由第一绝缘薄膜410形成由包括难熔金属的铝等形成的第一金属互连310。
在漏极区域202上形成的第一绝缘薄膜410上提供大量接触孔510，这些接触孔510电连接第一金属互连310和漏极区域202。这里，在漏极区域202上形成的接触孔510广泛分布从而大体上布置在漏极区域202的整个表面上。这是因为，当ESD保护用NMOS晶体管710通过双极操作实现接收ESD电涌和释放电流的功能时，可以防止该功能发生在单侧部分处。
因为ESD保护用NMOS晶体管710需要管理大电流以实现保护功能，所以将ESD保护用NMOS晶体管710设计成具有大沟道宽度W。但是，例如，接触孔510的局部布置防止完全使用这个大沟道宽度，这使得只能在部分区域中操作，由此导致因大电流的局部集中而被击穿，并且因此无法运用所需的ESD免除(immunity)。
基本上在漏极区域202的整个表面上形成的大量接触孔510的广泛分布和布置使得ESD保护用NMOS晶体管710能够对输入静电脉冲均匀、整体地操作，从而允许在整个沟道宽度有效管理(释放)静电脉冲。
随后，在位于漏极区域202上的一部分上形成的第一金属互连310、外部连接端801区域、和在外部连接端与ESD保护元件之间形成的互连区域910上，经由第二绝缘薄膜420形成由包括难熔金属的铝等形成的第二金属互连320。
在位于漏极区域202上的那部分上形成的第二绝缘薄膜420和外部连接端801区域中形成第一通孔520，其中第二绝缘薄膜420是在第一金属互连310上形成的。第一金属互连310和第二金属互连320经由第一通孔520相互连接。
此外，在第二金属互连320上经由第三绝缘薄膜430形成由包括难熔金属的铝等形成的第三金属互连330。在位于漏极区域202上的那部分处和外部连接端801区域处，在第二金属互连320上形成的第三绝缘薄膜430中形成第二通孔530。第二金属互连320和第三金属互连330经由第二通孔530相互连接。
因为与变成中间层的第一金属互连310和第二金属互连320相比，变成最上层的金属互连的第三金属互连330具有更高的用于诸如蚀刻的制造工序的余量(margin)，所以薄膜厚度可以变得更大。因此，第三金属互连330可以有效地用作具有更低电阻的互连。
由氮化硅薄膜等形成的保护薄膜440覆盖除了外部连接端801区域之外的第三金属互连330和第三绝缘薄膜430。
如上所述，第一金属互连310、第二金属互连320和第三金属互连330是在外部连接端与ESD保护元件之间形成的互连区域910上、以及在ESD保护用NMOS晶体管710的漏极区域202上形成的，它们连接外部连接端801和ESD保护用NMOS晶体管710的漏极区域202。
在此情况下，第一金属互连310、第二金属互连320和第三金属互连330形成为使得当从上往下看时按照相同的图案层叠。第一金属互连310、第二金属互连320和第三金属互连330中的每个互连都不需要额外区域，并且可以连接外部连接端801区域和ESD保护用NMOS晶体管710的漏极区域202。
如上所述，在外部连接端与ESD保护元件之间形成的互连区域910中，通过有效且最佳使用多个金属互连层来实现较低的电阻。
另一方面，在ESD保护元件与内部元件之间形成的互连区域920中，从ESD保护用NMOS晶体管710到内部元件(未示出)的互连只由第一金属互连310形成。互连区域920的电阻大于在外部连接端与ESD保护元件之间形成的互连区域910的电阻。
如目前所述，在如图2所示的本发明的实施例中，在外部连接端与ESD保护元件之间形成的互连区域910的电阻配置成小于在ESD保护元件与内部元件之间形成的互连区域920的电阻。因此，可以优先将ESD电涌或静电脉冲引入到ESD保护元件中，并将快速的大静电脉冲变为缓慢的小信号进行传输，而不是使快速的大静电脉冲原样传播到内部元件。
注意，图2中的本发明的实施例示出这样一个实例，其中在外部连接端与ESD保护元件之间形成的互连区域910使用三个互连用金属互连层，而在ESD保护元件与内部元件之间形成的互连区域920使用一个互连用金属层。但是，金属层的数量不限于那些层数。在外部连接端与ESD保护元件之间形成的互连区域910只要由多个金属互连层形成即可。在ESD保护元件与内部元件之间形成的互连区域920只要由在数量上等于或小于在外部连接端与ESD保护元件之间形成的互连区域910所用的那些金属互连的金属互连层形成即可。
上文描述了使用p型硅衬底101作为半导体衬底的实例，但是也可以使用n型硅衬底以取代p型硅衬底101，并且可以在其上提供p阱区域以在p阱区域中形成ESD保护用NMOS晶体管710。
上文描述了这样一个实例，其中只在ESD保护用NMOS晶体管710的漏极区域202的上部和外部连接端801区域上布置连接第一金属互连310和第二金属互连320的第一通孔520以及连接第二金属互连320和第三金属互连330的第二通孔530。除此之外，可以在外部连接端与ESD保护元件之间形成的互连区域910中适当地设置第一通孔520和第二通孔530以实现第一金属互连310、第二金属互连320和第三金属互连330之间的电连接。
此外，在如图1和2所示的本发明的实施例中，描述了这样一个实例，其中将在外部连接端与ESD保护元件之间形成的互连区域910的金属互连做成多个层以降低电阻，并且因此使其电阻相对小于在ESD保护元件与内部元件之间形成的互连区域920的电阻。在包括ESD保护元件的半导体中，为了使从外部连接端延伸到ESD保护元件的互连的电阻小于从ESD保护元件延伸到内部元件的互连的电阻，也可以通过向在ESD保护元件与内部元件之间形成的互连区域920提供额外电阻，或通过使在ESD保护元件与内部元件之间形成的互连区域920的互连宽度变得窄得多以增加在ESD保护元件与内部元件之间形成的互连区域920的电阻，来使从外部连接端延伸到ESD保护元件的互连的电阻相对小于从ESD保护元件延伸到内部元件的互连的电阻。
如上所述，在根据本发明的半导体器件中，从外部连接端延伸到ESD保护元件的互连的电阻配置成小于从ESD保护元件延伸到内部元件的互连的电阻。因此，优先将静电脉冲与ESD电涌拉入到ESD保护元件中，并且不使快速的大静电脉冲原样传播到内部元件，而是使它们变为缓慢的小信号之后再传送到内部元件。因此，可以获得包括可以实现足够的ESD保护功能的ESD保护元件的半导体器件。

Claims (6)

1.一种半导体器件，包括：
设置在内部电路区域中的内部元件；
设置在外部连接端与所述内部电路区域之间以便保护所述内部元件不会因静电放电而被击穿的静电放电保护元件；
从所述外部连接端延伸到所述静电放电保护元件的第一互连；以及
从所述静电放电保护元件延伸到所述内部元件的第二互连，
其中第一互连的电阻小于第二互连的电阻。
2.如权利要求1所述的半导体器件，其中所述静电放电保护元件包括其中栅极电位固定到地电位的静电放电保护NMOS晶体管。
3.如权利要求1所述的半导体器件：
其中第一互连包括多个互连层；并且
其中第二互连包括数量上等于或小于第一互连所用的所述多个互连层的互连层。
4.如权利要求1所述的半导体器件，其中仅第一互连，或者，第一互连和第二互连这二者都包括多个互连层，从上往下看时，所述多个互连层按相同的图案层叠。
5.如权利要求1所述的半导体器件，其中第一互连和第二互连包括包含难熔金属的金属材料。
6.如权利要求2所述的半导体器件：
其中第一互连包括多个互连层；并且
其中所述静电放电保护NMOS晶体管包括漏极区域，在所述漏极区域中，所述多个互连层布置在所述漏极区域的整个表面上，并且所述漏极区域的互连和所述多个互连层经由接触孔和通孔相互电连接。
CNA2008102136833A 2007-08-23 2008-08-22 半导体器件 Pending CN101373768A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007216583 2007-08-23
JP2007216583A JP5226260B2 (ja) 2007-08-23 2007-08-23 半導体装置

Publications (1)

Publication Number Publication Date
CN101373768A true CN101373768A (zh) 2009-02-25

Family

ID=40381367

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2008102136833A Pending CN101373768A (zh) 2007-08-23 2008-08-22 半导体器件

Country Status (5)

Country Link
US (1) US7893497B2 (zh)
JP (1) JP5226260B2 (zh)
KR (1) KR101523095B1 (zh)
CN (1) CN101373768A (zh)
TW (1) TWI429057B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107431042A (zh) * 2015-04-23 2017-12-01 日立汽车***株式会社 具有片上噪声保护电路的半导体芯片
CN108269776A (zh) * 2016-12-30 2018-07-10 应广科技股份有限公司 焊垫下电路结构及其制造方法

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
PT103601B (pt) * 2006-11-09 2008-10-14 Biosurfit Sa Dispositivo de detecção baseado no efeito de ressonância de plasmão de superfície
GB2464721C (en) 2008-10-23 2013-08-14 Biosurfit Sa Jet deflection device
GB2466644B (en) 2008-12-30 2011-05-11 Biosurfit Sa Liquid handling
JP5546191B2 (ja) * 2009-09-25 2014-07-09 セイコーインスツル株式会社 半導体装置
JP2011071329A (ja) * 2009-09-25 2011-04-07 Seiko Instruments Inc 半導体装置
JP5585366B2 (ja) * 2009-10-22 2014-09-10 セイコーエプソン株式会社 集積回路装置及び電子機器
GB2476474B (en) 2009-12-22 2012-03-28 Biosurfit Sa Surface plasmon resonance detection system
GB2479139A (en) 2010-03-29 2011-10-05 Biosurfit Sa A liquid distribution and metering device
TWI609489B (zh) 2010-10-12 2017-12-21 高通公司 具有薄基體之垂直半導體元件
US9159825B2 (en) 2010-10-12 2015-10-13 Silanna Semiconductor U.S.A., Inc. Double-sided vertical semiconductor device with thinned substrate
WO2013083822A1 (en) 2011-12-08 2013-06-13 Biosurfit S.A. Sequential aliqoting and determination of an indicator of sedimentation rate
JP2014011176A (ja) * 2012-06-27 2014-01-20 Canon Inc 半導体装置の製造方法
CN103943679A (zh) * 2013-01-23 2014-07-23 旺宏电子股份有限公司 用于电流控制的半导体装置及其制造方法
US8748245B1 (en) 2013-03-27 2014-06-10 Io Semiconductor, Inc. Semiconductor-on-insulator integrated circuit with interconnect below the insulator
US9466536B2 (en) 2013-03-27 2016-10-11 Qualcomm Incorporated Semiconductor-on-insulator integrated circuit with back side gate
US9478507B2 (en) 2013-03-27 2016-10-25 Qualcomm Incorporated Integrated circuit assembly with faraday cage
JP6624912B2 (ja) 2015-02-05 2019-12-25 エイブリック株式会社 半導体装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0745829A (ja) 1993-07-28 1995-02-14 Ricoh Co Ltd 半導体集積回路装置
JP3482272B2 (ja) * 1995-04-27 2003-12-22 株式会社ルネサステクノロジ 半導体集積回路装置
US5789783A (en) * 1996-04-02 1998-08-04 Lsi Logic Corporation Multilevel metallization structure for integrated circuit I/O lines for increased current capacity and ESD protection
US6157065A (en) * 1999-01-14 2000-12-05 United Microelectronics Corp. Electrostatic discharge protective circuit under conductive pad
JP4904619B2 (ja) * 2000-11-29 2012-03-28 富士通セミコンダクター株式会社 半導体装置
KR100393220B1 (ko) * 2001-03-23 2003-07-31 삼성전자주식회사 Ｅｓｄ 보호용 반도체 장치
KR100424172B1 (ko) * 2001-06-29 2004-03-24 주식회사 하이닉스반도체 정전기 보호장치가 구비된 반도체 장치의 제조방법
US6657836B2 (en) * 2001-12-18 2003-12-02 Koninklijke Philips Electronics N.V. Polarity reversal tolerant electrical circuit for ESD protection
US6762466B2 (en) * 2002-04-11 2004-07-13 United Microelectronics Corp. Circuit structure for connecting bonding pad and ESD protection circuit
JP2005019452A (ja) * 2003-06-23 2005-01-20 Toshiba Corp 半導体装置
US7019366B1 (en) * 2004-01-14 2006-03-28 Fasl Llc Electrostatic discharge performance of a silicon structure and efficient use of area with electrostatic discharge protective device under the pad approach and adjustment of via configuration thereto to control drain junction resistance
JP2006019511A (ja) * 2004-07-01 2006-01-19 Fujitsu Ltd 半導体装置及びその製造方法
US7646063B1 (en) * 2005-06-15 2010-01-12 Pmc-Sierra, Inc. Compact CMOS ESD layout techniques with either fully segmented salicide ballasting (FSSB) in the source and/or drain regions
US7397089B2 (en) * 2005-08-10 2008-07-08 Skyworks Solutions, Inc. ESD protection structure using contact-via chains as ballast resistors
US7473999B2 (en) * 2005-09-23 2009-01-06 Megica Corporation Semiconductor chip and process for forming the same
JP2007103809A (ja) * 2005-10-07 2007-04-19 Oki Electric Ind Co Ltd 半導体装置及び半導体装置の製造方法
US20080173945A1 (en) * 2007-01-22 2008-07-24 Taiwan Semiconductor Manufacturing Co., Ltd. ESD protection scheme for semiconductor devices having dummy pads

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107431042A (zh) * 2015-04-23 2017-12-01 日立汽车***株式会社 具有片上噪声保护电路的半导体芯片
CN108269776A (zh) * 2016-12-30 2018-07-10 应广科技股份有限公司 焊垫下电路结构及其制造方法

Also Published As

Publication number Publication date
JP5226260B2 (ja) 2013-07-03
KR101523095B1 (ko) 2015-05-26
US7893497B2 (en) 2011-02-22
KR20090020528A (ko) 2009-02-26
US20090050969A1 (en) 2009-02-26
TWI429057B (zh) 2014-03-01
TW200931637A (en) 2009-07-16
JP2009049331A (ja) 2009-03-05

Similar Documents

Publication Publication Date Title
CN101373768A (zh) 半导体器件
US6469354B1 (en) Semiconductor device having a protective circuit
US7939905B2 (en) Electrostatic discharge protection method and device for semiconductor device including an electrostatic discharge protection element providing a discharge path of a surge current
KR101629968B1 (ko) 반도체 장치
US8169760B2 (en) Signal and power supply integrated ESD protection device
CN101290933A (zh) 静电放电保护装置
JP2006005338A (ja) 半導体集積回路構造およびその製造方法
KR100311578B1 (ko) 반도체장치
CN102456687A (zh) 半导体esd器件和方法
CN102208410A (zh) 半导体装置
KR20090020532A (ko) 반도체 디바이스
CN100442512C (zh) 静电放电装置
US20170243888A1 (en) Layout structure for semiconductor integrated circuit
CN102054834A (zh) 半导体集成电路器件
US7772650B2 (en) Layout structure of electrostatic discharge protection circuit
US7196378B2 (en) Electrostatic-protection dummy transistor structure
US10008492B2 (en) Electrostatic discharge (ESD) protection device and method fabricating the ESD protection device
JP2012049444A (ja) 保護回路および半導体装置
US9293452B1 (en) ESD transistor and a method to design the ESD transistor
JP2007019413A (ja) 保護回路用半導体装置
CN1241262C (zh) 静电放电防护电路与相关的金属氧化半导体晶体管结构
US20070145484A1 (en) Regulator circuit and semiconductor device therewith
JP2007242899A (ja) 半導体装置
KR100645069B1 (ko) 정전기 방전 보호 소자 및 그 제조방법
Starke et al. Highly effective junction isolation structures for PICs based on standard CMOS process

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20090225