CN101236967A - 一种反相器内嵌的可控硅 - Google Patents
一种反相器内嵌的可控硅 Download PDFInfo
- Publication number
- CN101236967A CN101236967A CNA2008100600880A CN200810060088A CN101236967A CN 101236967 A CN101236967 A CN 101236967A CN A2008100600880 A CNA2008100600880 A CN A2008100600880A CN 200810060088 A CN200810060088 A CN 200810060088A CN 101236967 A CN101236967 A CN 101236967A
- Authority
- CN
- China
- Prior art keywords
- injection region
- trap
- injection section
- well
- injection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 23
- 239000010703 silicon Substances 0.000 title claims abstract description 23
- 238000002347 injection Methods 0.000 claims abstract description 118
- 239000007924 injection Substances 0.000 claims abstract description 118
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 25
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 229920005591 polysilicon Polymers 0.000 claims description 21
- 239000002184 metal Substances 0.000 claims description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 8
- 229910052681 coesite Inorganic materials 0.000 abstract description 4
- 229910052906 cristobalite Inorganic materials 0.000 abstract description 4
- 239000000377 silicon dioxide Substances 0.000 abstract description 4
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 4
- 229910052682 stishovite Inorganic materials 0.000 abstract description 4
- 229910052905 tridymite Inorganic materials 0.000 abstract description 4
- 230000003068 static effect Effects 0.000 description 6
- 238000000034 method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000001012 protector Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 239000000725 suspension Substances 0.000 description 1
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种反相器内嵌的可控硅，包括P型衬底，P型衬底上设有紧密相连的N阱和P阱，由N阱指向P阱的方向，所述的N阱和P阱上依次设有第一N+注入区、第一P+注入区、第二P+注入区、第二N+注入区、第三N+注入区和第三P+注入区，所述的P阱和N阱边界位于第二P+注入区的下方，第一N+注入区和第一P+注入区之间、第三N+注入区和第三P+注入区通过浅壕沟隔离，第二P+注入区和第二N+注入区紧密相连，第一P+注入区和第二P+注入区之间、第二N+注入区和第三N+注入区之间的N阱或P阱表面覆由多晶硅层，P阱或N阱与多晶硅层通过SiO2氧化层隔离。本发明的本发明提供的反相器内嵌的可控硅触发电压可调，同时整个反相器内嵌于SCR之内，不额外增加面积。
Description
技术领域
本发明涉及集成电路技术领域，尤其涉及一种反相器内嵌的可控硅。
背景技术
静电放电是在一个集成电路浮接的情况下，大量的电荷从外向内灌入集成电路的瞬时过程，整个过程大约耗时100ns。此外，在集成电路放电时会产生数百甚至数千伏特的高压，这会打穿集成电路中的输入级的栅氧化层。随着集成电路中的MOS管的尺寸越来越小，栅氧化层的厚度也越来越薄，在这种趋势下，使用高性能的静电防护电路来泄放静电放电的电荷以保护栅极氧化层不受损害是十分必需的。
静电放电现象的模式主要有四种：人体放电模式(HBM)、机械放电模式(MM)、器件充电模式(CDM)以及电场感应模式(FIM)。对一般集成电路产品来说，一般要经过人体放电模式，机械放电模式以及器件充电模式的测试。为了能够承受如此高的静电放电电压，集成电路产品通常必须使用具有高性能、高耐受力的静电放电保护器件。
为了达成保护芯片抵御静电袭击的目的，目前已有多种静电防护器件被提出，比如二极管，栅极接地的MOS管，其中公认效果比较好的防护器件是可控硅(silicon controlled rectifier SCR)。
现有的可控硅结构如图1所示，P型衬底上为阱区，阱区包括N阱和P阱，N阱和P阱上均有两个注入区，分别是N+注入区和P+注入区。其中N阱的注入区设置在远离P阱的一端，P+注入区设置在靠近P阱的一端；P阱的P+注入区设置在远离N阱的一端，N+注入区设置在靠近N阱的一端。一P+注入区设置在N阱和P阱连接处上方并跨接在N阱和P阱之间，所有注入区之间是用浅壕沟隔离(STI)进行隔离。N阱的N+注入区和P+注入区接电学阳极(Anode)，P阱的N+注入区和P+注入区接电学阴极(Cathode)。图2是和该SCR结构相对应的电原理图。
在集成电路的正常操作下，静电放电保护器件是处于关闭的状态，不会影响集成电路输入输出接合垫上的电位。而在外部的静电灌入集成电路而产生瞬间的高电压的时候，这个器件会开启导通，迅速地排放掉静电电流。但是该SCR触发电压一般较高，而且不易调整，这大大限制了其应用范围。针对于此，如图3所示，一种行之有效的解决方案就是通过外加电容、电阻、反相器搭建辅助触发电路，但是这种方案额外增加了一个反相器的面积，增大了成本。
发明内容
本发明提供了一种成本低廉的反相器内嵌的可控硅。
一种反相器内嵌的可控硅，包括P型衬底，P型衬底上设有紧密相连的N阱和P阱，由N阱指向P阱的方向，所述的N阱和P阱上依次设有第一N+注入区、第一P+注入区、第二P+注入区、第二N+注入区、第三N+注入区和第三P+注入区，所述的P阱和N阱边界位于第二P+注入区的下方，第一N+注入区和第一P+注入区之间、第三N+注入区和第三P+注入区通过浅壕沟隔离，第二P+注入区和第二N+注入区紧密相连，第一P+注入区和第二P+注入区之间、第二N+注入区和第三N+注入区之间的N阱或P阱表面覆有多晶硅层，P阱或N阱与多晶硅层通过SiO2氧化层隔离。
为了使得多个可控硅能够串连使用，N阱和P阱非紧密连接的两端分别设有浅壕沟。
本发明提供的反相器内嵌的可控硅N阱上第一P+注入区和第二P+注入区之间的多晶硅层作为反相器中P管的栅极，P阱中的第二N+注入区和第三N+注入区之间的多晶硅层作为反相器中N管的栅极，跨接于N阱和P阱上第二P+注入区作为反相器中P管的漏极，P阱上的第二N+注入区作为反相器中N管的漏极。
将本发明的反相器内嵌的可控硅应用于集成电路时，电路连接方式如下：
将第二P+注入区和第二N+注入区用金属连接，两个多晶硅层也用金属连接，多晶硅层之间的金属连接线的中间引出两条支线，一条支线通过电阻连接电学阳极，另一条支线又通过电容连接电学阴极。第一N+注入区和第一P+注入区同时连接于电学阳极，第三N+注入区和第三P+注入区同时连接于电学阴极。
本发明提供的反相器内嵌的可控硅经如上方法连接后，该电路可以通过调整电阻和电容的大小来调整可控硅的触发电压，同时整个反相器内嵌于SCR之内，不额外增加面积。
附图说明
图1为现有可控硅的结构示意图；
图2为图1所示可控硅的等效电路原理图；
图3为图1所示可控硅辅助触发电路图；
图4为本发明可控硅的结构示意图；
图5为图4所示可控硅的俯视图。
具体实施方式
如图4和图5所示，一种反相器内嵌的可控硅，包括P型衬底40，P型衬底40上设有紧密相连的N阱41和P阱49。
由N阱41指向P阱49的方向，所述的N阱(41)和P阱(49)上依次设有第一N+注入区42a、第一P+注入区44a、第二P+注入区44b、第二N+注入区42b、第三N+注入区42c和第三P+注入区44c，所述的P阱49和N阱41边界位于第二P+注入区44b的下方。
第一N+注入区42a和第一P+注入区44b之间、第三N+注入区42c和第三P+注入区44c通过浅壕沟43隔离，第二P+注入区44b和第二N+注入区42b紧密相连。
第一P+注入区44a和第二P+注入区44b之间的N阱41表面覆有多晶硅层46a，N阱41与多晶硅层46a通过SiO2氧化层45a隔离。
第二N+注入区42b和第三N+注入区42c之间的P阱49表面覆有多晶硅层46b，P阱49与多晶硅层46b通过SiO2氧化层45b隔离。
N阱41和P阱49非紧密连接的两端分别设有浅壕沟43，这样使得多个可控硅使用时可以串连起来。
上述实施例的可控硅应用于集成电路中用于静电放电保护时，其电路连接方式如下：
第二P+注入区44b和第二N+注入区42b用金属线连接，第一P+注入区44a和第二P+注入区44b之间的多晶硅层46a与第二N+注入区42b和第三N+注入区42c之间的多晶硅层46b之间同样用金属线连接，连接多晶硅层46a和多晶硅层46b的金属线中间引出两条支线，一条支线通过电阻47连接电学阳极，另一条支线通过电容48连接电学阴极，第一N+注入区42a和第一P+注入区44a直接连接电学阳极，第三N+注入区42c和第三P+注入区44c直接连接电学阴极。
N阱41上的第一P+注入区44a、第二P+注入区44b以及二者之间的SiO2氧化层45a和多晶硅层46a共同构成反相器中的P管；P阱49上的第一N+注入区42b、第二N+注入区42c以及二者之间的SiO2氧化层45b和多晶硅层46b共同构成反相器中的N管。
当电学阳极输入正常信号电平时，P管截止，N管导通，整个静电放电保护电路没有通路，因而不干扰内部芯片的正常工作。而在危险的静电信号到来的时候，由于电容48两端的电压不能突变，反相器的输入端为低电平，因而P管导通，致使P管、P阱49以及第三P+注入区44c构成一条电流通路，静电电荷通过该电流通路泄放掉，从而使静电电荷不至于危害到内部芯片，保护了内部芯片的安全。
Claims (3)
1.一种反相器内嵌的可控硅，包括P型衬底(40)，P型衬底(40)上设有紧密相连的N阱(41)和P阱(49)，其特征在于：由N阱(41)指向P阱(49)的方向，所述的N阱(41)和P阱(49)上依次设有第一N+注入区(42a)、第一P+注入区(44a)、第二P+注入区(44b)、第二N+注入区(42b)、第三N+注入区(42c)和第三P+注入区(44c)，所述的P阱(49)和N阱(41)边界位于第二P+注入区(44b)的下方，第一N+注入区(42a)和第一P+注入区(44b)之间、第三N+注入区(42c)和第三P+注入区(44c)通过浅壕沟(43)隔离，第二P+注入区(44b)和第二N+注入区(42b)紧密相连，第一P+注入区(44a)和第二P+注入区(44b)之间、第二N+注入区(42b)和第三N+注入区(42c)之间的N阱(41)或P阱(49)表面覆有多晶硅层(46a，46b)，P阱(49)或N阱(41)与多晶硅层(46a，46b)通过SiO2氧化层(45a，45b)隔离。
2.根据权利要求1所述的可控硅，其特征在于：所述的N阱(41)和P阱(49)非紧密连接的两端分别设有浅壕沟(43)。
3.根据权利要求1所述的可控硅在集成电路中的应用，其特征在于：第二P+注入区(44b)和第二N+注入区(42b)用金属线连接，第一P+注入区(44a)和第二P+注入区(44b)之间的多晶硅层(46a)与第二N+注入区(42b)和第三N+注入区(42c)之间的多晶硅层(46b)之间同样用金属线连接，连接两个多晶硅层(46a，46b)的金属线中间引出两条支线，一条支线通过电阻(47)连接电学阳极，另一条支线通过电容(48)连接电学阴极，第一N+注入区(42a)和第一P+注入区(44a)直接连接电学阳极，第三N+注入区(42c)和第三P+注入区(44c)直接连接电学阴极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2008100600880A CN101236967B (zh) | 2008-03-05 | 2008-03-05 | 一种反相器内嵌的可控硅 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2008100600880A CN101236967B (zh) | 2008-03-05 | 2008-03-05 | 一种反相器内嵌的可控硅 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101236967A true CN101236967A (zh) | 2008-08-06 |
| CN101236967B CN101236967B (zh) | 2012-04-11 |
Family
ID=39920450
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2008100600880A Expired - Fee Related CN101236967B (zh) | 2008-03-05 | 2008-03-05 | 一种反相器内嵌的可控硅 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101236967B (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101814498A (zh) * | 2010-03-10 | 2010-08-25 | 浙江大学 | 一种内嵌nmos辅助触发可控硅结构 |
| CN107275324A (zh) * | 2016-04-08 | 2017-10-20 | 旺宏电子股份有限公司 | 静电放电保护装置及方法 |
| CN107833884A (zh) * | 2017-11-02 | 2018-03-23 | 杰华特微电子（杭州）有限公司 | 用于静电保护的可控硅电路及其器件结构 |
| CN108269800A (zh) * | 2016-12-30 | 2018-07-10 | 中芯国际集成电路制造(上海)有限公司 | 用于高压器件的静电保护单元及其制作方法、电子装置 |
| CN113629052A (zh) * | 2021-10-12 | 2021-11-09 | 微龛(广州)半导体有限公司 | 触发电压可调的esd保护结构及其制备方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1167129C (zh) * | 2000-11-16 | 2004-09-15 | 世界先进积体电路股份有限公司 | 静电放电防护元件及相关的电路 |
| US6498357B2 (en) * | 2001-02-09 | 2002-12-24 | United Microelectronics Corp. | Lateral SCR device for on-chip ESD protection in shallow-trench-isolation CMOS process |
| US6573566B2 (en) * | 2001-07-09 | 2003-06-03 | United Microelectronics Corp. | Low-voltage-triggered SOI-SCR device and associated ESD protection circuit |
| US6750515B2 (en) * | 2002-02-05 | 2004-06-15 | Industrial Technology Research Institute | SCR devices in silicon-on-insulator CMOS process for on-chip ESD protection |
| CN1649142A (zh) * | 2004-01-19 | 2005-08-03 | 财团法人工业技术研究院 | 静电放电防护电路及静电放电防护方法 |
| CN100470804C (zh) * | 2007-03-05 | 2009-03-18 | 浙江大学 | 一种利用多晶硅构建esd泄放通道的防护电路 |
-
2008
- 2008-03-05 CN CN2008100600880A patent/CN101236967B/zh not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101814498A (zh) * | 2010-03-10 | 2010-08-25 | 浙江大学 | 一种内嵌nmos辅助触发可控硅结构 |
| CN107275324A (zh) * | 2016-04-08 | 2017-10-20 | 旺宏电子股份有限公司 | 静电放电保护装置及方法 |
| CN108269800A (zh) * | 2016-12-30 | 2018-07-10 | 中芯国际集成电路制造(上海)有限公司 | 用于高压器件的静电保护单元及其制作方法、电子装置 |
| CN107833884A (zh) * | 2017-11-02 | 2018-03-23 | 杰华特微电子（杭州）有限公司 | 用于静电保护的可控硅电路及其器件结构 |
| CN107833884B (zh) * | 2017-11-02 | 2023-06-23 | 杰华特微电子股份有限公司 | 用于静电保护的可控硅电路及其器件结构 |
| CN113629052A (zh) * | 2021-10-12 | 2021-11-09 | 微龛(广州)半导体有限公司 | 触发电压可调的esd保护结构及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101236967B (zh) | 2012-04-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100583429C (zh) | Pmos管嵌入式双向可控硅静电防护器件 | |
| CN101281909B (zh) | Nmos管嵌入式双向可控硅静电防护器件 | |
| AU2011331918B2 (en) | Single-chip integrated circuit with capacitive isolation | |
| CN100470803C (zh) | 一种增大静电电流有效流通面积的esd防护电路 | |
| US9166037B2 (en) | Power semiconductor device with electrostatic discharge structure | |
| CN102142440B (zh) | 一种可控硅器件 | |
| CN101236967B (zh) | 一种反相器内嵌的可控硅 | |
| CN104979342A (zh) | 具有静电放电保护结构的半导体器件 | |
| CN102769029A (zh) | 具有栅极叠层的器件 | |
| CN103579224A (zh) | Esd保护 | |
| US9018070B2 (en) | Transient voltage suppressor circuit, and diode device therefor and manufacturing method thereof | |
| CN100530652C (zh) | 一种用于静电放电保护的可控硅 | |
| CN100470804C (zh) | 一种利用多晶硅构建esd泄放通道的防护电路 | |
| US20100200922A1 (en) | Electrostatic Discharge Protection Device and Method | |
| CN107293533B (zh) | 瞬态电压抑制器及其制造方法 | |
| CN100448007C (zh) | 一种网格状静电放电防护器件 | |
| CN101814498B (zh) | 一种内嵌nmos辅助触发可控硅结构 | |
| CN107301996B (zh) | 瞬态电压抑制器及其制造方法 | |
| CN101047180A (zh) | 一种分散静电泄放电流的静电放电防护器件 | |
| CN102891186A (zh) | 保护二极管以及具备该保护二极管的半导体装置 | |
| CN102569295B (zh) | 一种基于电容辅助触发的双向可控硅器件 | |
| CN110350025A (zh) | 一种基于FDSOI的gc-NMOS器件 | |
| KR20190058334A (ko) | 비대칭 과도 전압 억제기 장치 및 형성 방법 | |
| US9305913B1 (en) | Electrostatic discharge protection structure | |
| US9991173B2 (en) | Bidirectional semiconductor device for protection against electrostatic discharges |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C53 | Correction of patent for invention or patent application | ||
| CB03 | Change of inventor or designer information |
Inventor after: Ding Koubao Inventor after: Huang Dahai Inventor after: Cui Qiang Inventor after: Huo Mingxu Inventor after: Du Xiaoyang Inventor after: Dong Shurong Inventor after: Han Yan Inventor before: Huang Dahai Inventor before: Cui Qiang Inventor before: Huo Mingxu Inventor before: Du Xiaoyang Inventor before: Ding Koubao Inventor before: Dong Shurong Inventor before: Han Yan |
|
| COR | Change of bibliographic data |
Free format text: CORRECT: INVENTOR; FROM: HUANG DAHAI CUI QIANG HUO MINGXU DU XIAOYANG DING KOUBAO DONG SHURONG HAN YAN TO: DING KOUBAO HUANG DAHAI CUI QIANG HUO MINGXU DU XIAOYANG DONG SHURONG HAN YAN |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20120411 Termination date: 20140305 |