CN115939132B - 一种低电容双向esd保护器件及制作方法 - Google Patents
一种低电容双向esd保护器件及制作方法 Download PDFInfo
- Publication number
- CN115939132B CN115939132B CN202310171355.6A CN202310171355A CN115939132B CN 115939132 B CN115939132 B CN 115939132B CN 202310171355 A CN202310171355 A CN 202310171355A CN 115939132 B CN115939132 B CN 115939132B
- Authority
- CN
- China
- Prior art keywords
- diffusion region
- type
- type diffusion
- layer
- isolation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种低电容双向ESD保护器件及制作方法,属于电子技术以及集成电路静电放电保护领域,该ESD保护器件包括双向ESD结构、两个P型扩散区以及多个隔离槽;所述两个P型扩散区对称设置于双向ESD结构中,且每个所述P型扩散区中均设置有多个隔离槽。本发明在双向ESD结构中增加了两个P型扩散区以及多个隔离槽,可以有效地减少小信号传输下的感应电荷,达到极大降低金属层电容的目的,并且能够有效地实现双向导通。
Description
技术领域
本发明涉及电子技术以及集成电路静电放电(Electrostatic Discharge,ESD)保护领域,具体涉及一种低电容双向ESD保护器件及制作方法。
背景技术
静电放电(ESD)现象是引起集成电路产品损伤甚至失效的重要原因。集成电路产品在其生产、制造、装配以及工作过程中极易受到ESD的影响,造成产品内部损伤和可靠性降低。因此,研究高性能和高可靠性的ESD防护器件,对提高集成电路的成品率和可靠性具有关键作用。通常,ESD保护器件的设计需要考虑电压、电容和泄放能力这三个基本参数。在超高速接口保护中,就需要在保证一定泄放能力的情况下,实现极低电容和高可靠性等其他特性。
如今人工智能结合物联网的时代正式来临,智能家居也在生活中扮演着越来越重要的角色。随着技术的不断发展,物联网所需芯片向着高集成度和更低功耗进一步发展,这就要求其制作工艺的线宽进一步降低。而窄线宽和低功耗也使得芯片遭受到静电放电效应时,显得更脆弱和敏感,导致静电放电的测试越来越严苛。随着物联网5G+的普及,其高速传输特性也要求ESD保护产品的电容也越来越低。
通常ESD保护器件包括二极管、BJT(三极管)和SCR(可控硅)等。BJT结构由于引入注入调制效应,获得浅回扫特性;SCR结构通过PNPN的正反馈机制,实现了深回扫特性;SCR深回扫电压在1.5V左右,明显低于3.3V以及5V等常见电源电压,使得SCR结构在部分应用中,会产生闩锁,无法在ESD脉冲泄放后恢复到阻断状态,从而使得SCR结构器件应用场景受限。
对于应用在高速接口中的ESD保护器件而言,当需要ESD保护器件泄放时残压高于工作电压,一般采用NPN结构。而在采用二极管串进行降容时,只能采用横向NPN结构,这是由于横向NPN能够方便地调节结构及结深等参数,能够实现更优性能,具有更低的电容。
如图1所示,具有双向ESD特性的常规NPN结构包括:在P型衬底材料11上形成N型外延层12、P型扩散区13、轻掺杂P-扩散区14、P+扩散区15、N+扩散区16、隔离槽17、介质层18以及金属层19,金属层19包括电极V1、V2、VA以及VB。其中V1和V2为外接的阴极和阳极,VA和VB为内部的浮空电极。
具有双向ESD特性的常规NPN的等效电路图如图2所示,当阴极V1外接高电位且阳极V2接低电位时,电流从阴极V1流经二极管D1、二极管TVS以及二极管D2路径到达阳极V2。阴极V1外接低电位且阳极V2接高电位时,电流从阳极V2流经二极管D1、二极管TVS以及二极管D2路径到达阴极V1。所以两侧均导通时均通过相同结构的路径,保证双向泄放时的电流能力相同。其中,二极管TVS为NPN结构,二极管D1与二极管D2均为正向导通特性,从阴极V1至阳极V2之间横向出现多个寄生NPNP及PNPN结构,需要在各个器件之间采取槽隔离,来避免寄生SCR的开启。
当芯片在封装时,需要从阴极V1及阳极V2与外部封装引脚相连,因此对阴极V1及阳极V2的面积具有最小尺寸的要求。图1所示器件的电容模型如图3所示,其中,正偏二极管电容C1为二极管D1器件本身PN结的电容,反偏二极管电容C2为二极管D2器件本身PN结的电容,NPN的电容Ct为泄放单元NPN的电容,寄生电容Cp为阴极V1和阳极V2与衬底之间的电容。因此,NPN的电容Ct相比于其他几个电容很大,总电容Cj≈(C1+C2+Cp)/2。当器件电容越来越小时,寄生电容Cp在器件总体电容的占比可以高达40%。
现有结构由于寄生电容较大,很难将总电容Cj控制在0.2pF以内,限制了器件在超高速数据传输端口的应用。而想要降低总电容,其正偏二极管电容C1与反偏二极管电容C2与器件泄放能力有关,无法轻易减小,故只能降低寄生电容Cp。减小寄生电容Cp可以采用减小焊盘区面积以及增加介质层层厚度等方式。但是焊盘区面积跟焊线规格相关,有最小尺寸规格,传统增加介质层厚度需要用到双层金属布线,增加了工艺难度及成本。
故本发明在不改变工艺的前提下,提出一种焊盘区下方的结构,避免了采用双层金属布线,并且可以有效地增加介质层厚度,极大地降低了焊盘区的寄生电容Cp,相较传统结构可以得到更低的电容,实现高速传输对ESD保护器件的低电容需求。
发明内容
本申请的目的在于提供一种低电容双向ESD保护器件及制作方法,解决了现有技术中存在的问题。
本发明通过下述技术方案实现:
第一方面,本发明提供一种低电容双向ESD保护器件,包括双向ESD结构、两个P型扩散区以及多个隔离槽;所述两个P型扩散区对称设置于双向ESD结构中,且每个所述P型扩散区中均设置有多个隔离槽。
在一种可能的实时方式中,所述双向ESD结构包括P型衬底材料,所述P型衬底材料上设置有N型外延层,所述N型外延层中设置有对称的两个P型扩散区,所述对称的两个P型扩散区中均设置有多个隔离槽,所述N型外延层中还设置有另一个无隔离槽的P型扩散区以及两个轻掺杂P型扩散区,所述另一个无隔离槽的P型扩散区以及一个所述轻掺杂P型扩散区均位于对称的两个P型扩散区之间,且一个所述轻掺杂P型扩散区位于另一个无隔离槽的P型扩散区与一个设置有多个隔离槽的P型扩散区之间,另一个所述轻掺杂P型扩散区位于对称的两个P型扩散区的一外侧,且两个所述轻掺杂P型扩散区之间间隔有两个P型扩散区;
所述另一个无隔离槽的P型扩散区中设置有两个N+扩散区,两个所述轻掺杂P型扩散区中均设置有P+扩散区以及N+扩散区,另一个无隔离槽的P型扩散区与另一个设置有多个隔离槽的P型扩散区之间设置有P+扩散区以及N+扩散区,且所述对称的两个P型扩散区的另一外侧设置有P+扩散区以及N+扩散区;
所述N型外延层上设置有绝缘介质层,所述绝缘介质层中设置有若干接触孔,且所述绝缘介质层上设置有两个第一浮空电极、两个第二浮空电极、阴极以及阳极;一个所述第二浮空电极通过第一接触孔与另一个所述轻掺杂P型扩散区中的P+扩散区接触,另一个所述第二浮空电极通过第二接触孔分别与另一个无隔离槽的P型扩散区中的N+扩散区以及一个所述轻掺杂P型扩散区中的N+扩散区接触,所述阴极通过第三接触孔分别与另一个所述轻掺杂P型扩散区中的N+扩散区以及位于另一个无隔离槽的P型扩散区与另一个设置有多个隔离槽的P型扩散区之间的P+扩散区接触,一个所述第一浮空电极通过第四接触孔分别与位于另一个无隔离槽的P型扩散区与另一个设置有多个隔离槽的P型扩散区之间的N+扩散区以及另一个无隔离槽的P型扩散区中的N+扩散区接触,另一个所述第一浮空电极通过第五接触孔与位于对称的两个P型扩散区另一外侧的N+扩散区接触。
第二方面,本申请提供一种低电容双向ESD保护器件的制作方法,包括:
在P型衬底材料上生长N型外延层,并在N型外延层的正面生长牺牲氧化层;
从牺牲氧化层正面向N型外延层中多次光刻注入硼,形成多个P型扩散区以及多个轻掺杂P型扩散区;
从牺牲氧化层正面向N型外延层中多次光刻注入硼,退火后形成多个P+扩散区,从牺牲氧化层正面向N型外延层中多次光刻注入磷,退火后形成多个N+扩散区;
刻蚀绝缘介质层、N型外延层以及P型衬底材料,形成多个槽,并在槽表面生长一层氧化层,并淀积介质层填充槽,进行表面CMP,得到多个隔离槽;
在牺牲氧化层上淀积介质层,使牺牲氧化层以及介质层共同在N型外延层的正面形成绝缘介质层,并从正面光刻绝缘介质层,形成多个接触孔;
从绝缘介质层的正面溅射金属,形成第一浮空电极、第二浮空电极、阴极以及阳极,得到低电容双向ESD保护器件。
在一种可能的实时方式中,所述P型衬底材料的晶向为<100>,电阻率为0.01~0.05Ω.cm;所述N型外延层的电阻率为10~50Ω.cm,所述牺牲氧化层的厚度为300-700Å。
在一种可能的实时方式中,所述P型扩散区的硼注入剂量为3E14-8E14cm-2,能量为120-180KeV;所述轻掺杂P型扩散区的硼注入剂量为2E11-6E11cm-2,能量为120-180KeV。
在一种可能的实时方式中,所述P+扩散区的硼注入剂量为1E15-6E15cm-2,能量为30-50KeV;所述N+扩散区的磷注入剂量为5E15-1E16cm-2,能量为60-100KeV;所述退火的温度条件为850-950℃,时间为15-40min。
在一种可能的实时方式中,所述隔离槽的宽度为1~5μm,深度为20~40μm,所述隔离槽的深度大于N型外延层的深度;所述隔离槽中氧化层厚度为400-800Å;
当淀积介质层填充槽时,介质层淀积厚度为3~5μm;当淀积介质层填充槽后,进行表面CMP来平整表面,保留表面介质层的厚度为5000Å,形成隔离槽;所述介质层所采用的材料为PSG。
在一种可能的实时方式中,在牺牲氧化层上淀积介质层为四乙氧基硅烷,其厚度为6000-10000Å,致密后形成绝缘介质层。
在一种可能的实时方式中,所述从绝缘介质层的正面溅射金属前,先淀积一层TI/TIN,在减小接触电阻的同时可以有效避免金属过热的失效。
在一种可能的实时方式中,所述溅射金属为铝、铝铜或铝硅铜,其厚度为3-5um,温度为320-410℃,时间为15-30min。
本发明的有益效果为:
(1)本发明可以在芯片面积不变的情况下,优化焊盘下方结构,在金属层下方采用隔离槽以及硅表面硼扩散的工艺,优化金属板电容。
(2)本发明提供的隔离槽、PSG介质层以及硅表面硼扩散的组合结构,具有优异的电容特性,现有技术表面结构为N型外延层,介质层为无掺杂介质层,在阴极V1电容小信号正电压变化时,N型外延层迅速感应负电荷,故而得到的电容较大,而当介质层设置为PSG,其内含正电荷,其介质层内负电荷较少,且P扩散层内也为硼掺杂,正电荷为多子,负电荷为少子,故其硅表面感应小信号的负电荷感应速度较慢,因此能够达到减小CP电容的目的。
附图说明
为了更清楚地说明本发明示例性实施方式的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,应当理解,以下附图仅示出了本发明的某些实施例,因此不应被看作是对范围的限定,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他相关的附图。在附图中:
图1为常规结构的双向ESD保护器件对应的剖面结构图。
图2为常规结构的双向ESD保护器件对应的等效结构示意图。
图3为常规结构的双向ESD保护器件对应的电容等效示意图。
图4为本发明提供的一种低电容双向ESD保护器件剖面结构图。
图5为本发明的工艺步骤(1)的示意图。
图6为本发明的工艺步骤(2)的示意图。
图7为本发明的工艺步骤(3)的示意图。
图8为本发明的工艺步骤(4)的示意图。
图9为本发明的工艺步骤(5)的示意图。
图10为本发明的工艺步骤(6)的示意图。
图11为本发明提供的单向器件的器件截面图。
图12为本发明提供的隔离介质槽的版图形状。
图13为常规结构、带P扩散结构以及本发明结构的Cp电容对比曲线实验图。
其中,101-P型衬底材料、102-N型外延层、103-P型扩散区、104-轻掺杂P型扩散区、105-P+扩散区、106-N+扩散区、107-隔离槽、108-绝缘介质层、109-金属层、110-牺牲氧化层、VA-第一浮空电极、VB-第二浮空电极、V1-阴极、V2-阳极。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白,下面结合实施例和附图,对本发明作进一步的详细说明,本发明的示意性实施方式及其说明仅用于解释本发明,并不作为对本发明的限定。
实施例1
如图4所示,本发明提供一种低电容双向ESD保护器件,包括双向ESD结构、两个P型扩散区103以及多个隔离槽107。两个P型扩散区103对称设置于双向ESD结构中,且每个P型扩散区103中均设置有多个隔离槽107。
在一种可能的实施方式中,双向ESD结构包括P型衬底材料101,P型衬底材料101上设置有N型外延层102,N型外延层102中设置有对称的两个P型扩散区103,对称的两个P型扩散区103中均设置有多个隔离槽107,N型外延层102中还设置有另一个无隔离槽的P型扩散区103以及两个轻掺杂P型扩散区104,另一个无隔离槽的P型扩散区103以及一个轻掺杂P型扩散区104均位于对称的两个P型扩散区103之间,且一个轻掺杂P型扩散区104位于另一个无隔离槽的P型扩散区103与一个设置有多个隔离槽107的P型扩散区103之间,另一个轻掺杂P型扩散区104位于对称的两个P型扩散区103的一外侧,且两个轻掺杂P型扩散区104之间间隔有两个P型扩散区103。
另一个无隔离槽的P型扩散区103以及两个轻掺杂P型扩散区104中均设置有P+扩散区105以及N+扩散区106,另一个无隔离槽的P型扩散区103与另一个设置有多个隔离槽107的P型扩散区103之间设置有P+扩散区105以及N+扩散区106,且对称的两个P型扩散区103的另一外侧设置有P+扩散区105以及N+扩散区106。
N型外延层102上设置有绝缘介质层108,绝缘介质层108中设置有若干接触孔,且绝缘介质层108上设置有两个第一浮空电极VA、两个第二浮空电极VB、阴极V1以及阳极V2;一个第二浮空电极VB通过第一接触孔与另一个轻掺杂P型扩散区104中的P+扩散区105接触,另一个第二浮空电极VB通过第二接触孔分别与另一个无隔离槽的P型扩散区103中的N+扩散区106以及一个轻掺杂P型扩散区104中的N+扩散区105接触,阴极V1通过第三接触孔分别与另一个轻掺杂P型扩散区104中的N+扩散区106以及位于另一个无隔离槽的P型扩散区103与另一个设置有多个隔离槽107的P型扩散区103之间的P+扩散区105接触,一个第一浮空电极VA通过第四接触孔分别与位于另一个无隔离槽的P型扩散区103与另一个设置有多个隔离槽107的P型扩散区103之间的N+扩散区106以及另一个无隔离槽的P型扩散区103中的N+扩散区106接触,另一个第一浮空电极VA通过第五接触孔与位于对称的两个P型扩散区103另一外侧的N+扩散区106接触。
值得说明的是,隔离槽107的深度应当大于N型外延层102的深度,即从顶面观察,隔离槽107位于P型扩散区103中;从侧面观察,隔离槽107延伸至P型衬底材料101中。
本发明提供的一种低电容双向ESD保护器件,其等效电路与传统结构的等效电路相同,在双向ESD结构中增加了两个P型扩散区以及多个隔离槽,可以有效地减少小信号传输下的感应电荷,达到极大降低金属层电容的目的。当阴极V1外接高电位且阳极V2接低电位时,电流从阴极V1流经二极管D1、二极管TVS以及二极管D2路径到达二极管V2。阴极V1外接低电位且阳极V2接高电位时,电流从阳极V2流经二极管D1、二极管TVS以及二极管D2路径到达引脚V1,所以两侧均导通时均通过相同结构的路径,保证双向泄放时的电流能力相同。
本发明可以在芯片面积不变的情况下,优化焊盘下方结构,在金属层下方采用隔离槽以及硅表面硼扩散的工艺,优化金属板电容。
实施例2
本发明提供一种低电容双向ESD保护器件的制作方法,包括:
(1)如图5所示,在P型衬底材料101上生长N型外延层102,并在N型外延层102的正面生长牺牲氧化层110。
(2)如图6所示,从牺牲氧化层110正面向N型外延层102中多次光刻注入硼,形成多个P型扩散区103以及多个轻掺杂P型扩散区104。
(3)如图7所示,从牺牲氧化层110正面向N型外延层102中多次光刻注入硼,退火后形成多个P+扩散区105,从牺牲氧化层110正面向N型外延层102中多次光刻注入磷,退火后形成多个N+扩散区106。
(4)如图8所示,刻蚀绝缘介质层108、N型外延层102以及P型衬底材料101,形成多个槽,并在槽表面生长一层氧化层,并淀积介质层填充槽,进行表面CMP,得到多个隔离槽107。
(5)如图9所示,在牺牲氧化层110上淀积介质层,使牺牲氧化层110以及介质层共同在N型外延层102的正面形成绝缘介质层108,并从正面光刻绝缘介质层108,形成多个接触孔。
(6)如图10所示,从绝缘介质层108的正面溅射金属,形成第一浮空电极VA、第二浮空电极VB、阴极V1以及阳极V2,得到低电容双向ESD保护器件。其中,第一浮空电极VA、第二浮空电极VB、阴极V1以及阳极V2共同构成低电容双向ESD保护器件的金属层109。
在一种可能的实施方式中,P型衬底材料101的晶向为<100>,电阻率为0.01~0.05Ω.cm,优选0.02Ω.cm。N型外延层102的电阻率为10~50Ω.cm,优选30Ω.cm;牺牲氧化层110的厚度为300-700Å,优选500Å。
在一种可能的实施方式中,P型扩散区103的硼注入剂量为3E14-8E14cm-2,能量为120-180KeV,剂量优选5E14m-2,能量优选为150KeV。轻掺杂P型扩散区104的硼注入剂量为2E11-6E11cm-2,能量为120-180KeV,剂量优选4E11cm-2,能量优选为150KeV。
在一种可能的实施方式中,P+扩散区105的硼注入剂量为1E15-6E15cm-2,能量为30-50KeV,剂量优选3E15m-2,能量优选为40KeV。N+扩散区106的磷注入剂量为5E15-1E16cm-2,能量为60-100KeV,剂量优选8E15m-2,能量优选为80KeV。退火的温度条件为850-950℃,时间为15-40min,温度优选为900℃,时间优选30min。
在一种可能的实施方式中,隔离槽107的宽度为1~5μm,深度为20~40μm,宽度优选为3μm,深度优选为30μm。隔离槽107的深度大于N型外延层102的深度。隔离槽107中氧化层厚度为400-800Å,优选为600Å。
当淀积介质层填充槽时,介质层淀积厚度为3~5μm。当淀积介质层填充槽后,进行表面CMP来平整表面,保留表面介质层的厚度为5000Å,形成隔离槽107。介质层所采用的材料为PSG(磷硅玻璃)。
在一种可能的实施方式中,在牺牲氧化层110上淀积介质层为四乙氧基硅烷(TEOS),其厚度为6000-10000Å,优选8000Å,致密后形成绝缘介质层108。
在一种可能的实施方式中,从绝缘介质层108的正面溅射金属前,先淀积一层TI/TIN,在减小接触电阻的同时可以有效避免金属过热的失效。
在一种可能的实施方式中,溅射金属为铝、铝铜或铝硅铜,其厚度为3-5μm,温度为320-410℃,时间为15-30min。
可选的,调整击穿电压可以通过调整P型扩散区103的硼注入剂量及其内部两个N+扩散区106的间距来得到3.3V~42V应用范围的击穿电压。可以调整轻掺杂P型扩散区104的硼注入剂量来优化器件本身电容C1以及电容C2。
本发明为双向结构,通过对器件结构进行部分选用及串联,可以得到多路及单向产品的版图布局。其中,单向器件的器件截面图如图11所示,V1为器件阴极,V2器件为器件阳极,VA为布局中的浮空金属层。
可选的,隔离介质槽的版图可以采用图12这种版图形状,可以有效减小图形应力,提高器件可靠性。
本发明通过优化焊盘区下方的掺杂及槽型结构,得到极低的金属板寄生电容Cp,故具有此种方式优化电容特性的器件,针对器件结构做出的改变,包含但不局限于多路单双向的二极管、三极管及SCR结构的ESD保护器件,均属于本发明的保护范围。
通过仿真模拟,在固定面积下,对图1所示的常规结构、在常规结构的金属层V1/金属层V2下方增加P扩散层(无介质层)的结构以及本发明提供的结构进行CP电容的仿真,仿真的结果如图13所示。可以看出,本发明提供的结构可以在不更改工艺流程及版图面积的情况下,降低40~50%金属层的Cp电容。以现有双向结构为例,其中C1+C2约为0.32pF,其单层金属布局下的金属层的Cp电容约为0.33pF。基于图1所示的结构,其总电容Cj≈(C1+C2+Cp1)/2=0.325pF。基于本发明的结构,其总电容Cj≈(C1+C2+Cp3)/2=0.24pF。因此,本申请满足现在最新的USB3.2、Thunderbolt4及HDMI2.1等超高速传输ESD保护需求。
本发明适用性极为广泛,可以广泛适用于横向ESD器件。将原本占比50%左右的焊盘区电容Cp电容降至原本的50%左右。本发明实施例为双向结构,通过版图布局的更改,可以实现多路单向、多路双向以及一路单向等功能,均属于本发明的实施范围内。
以上所述的具体实施方式,对本发明的目的、技术方案和有益效果进行了进一步详细说明,所应理解的是,以上所述仅为本发明的具体实施方式而已,并不用于限定本发明的保护范围,凡在本发明的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (9)
1.一种低电容双向ESD保护器件,其特征在于,包括双向ESD结构、两个P型扩散区(103)以及多个隔离槽(107);所述两个P型扩散区(103)对称设置于双向ESD结构中,且每个所述P型扩散区(103)中均设置有多个隔离槽(107);
所述双向ESD结构包括P型衬底材料(101),所述P型衬底材料(101)上设置有N型外延层(102),所述N型外延层(102)中设置有对称的两个P型扩散区(103),所述对称的两个P型扩散区(103)中均设置有多个隔离槽(107),所述N型外延层(102)中还设置有另一个无隔离槽的P型扩散区(103)以及两个轻掺杂P型扩散区(104),所述另一个无隔离槽的P型扩散区(103)以及一个所述轻掺杂P型扩散区(104)均位于对称的两个P型扩散区(103)之间,且一个所述轻掺杂P型扩散区(104)位于另一个无隔离槽的P型扩散区(103)与一个设置有多个隔离槽(107)的P型扩散区(103)之间,另一个所述轻掺杂P型扩散区(104)位于对称的两个P型扩散区(103)的一外侧,且两个所述轻掺杂P型扩散区(104)之间间隔有两个P型扩散区(103);
所述另一个无隔离槽的P型扩散区(103)中设置有两个N+扩散区(106),两个所述轻掺杂P型扩散区(104)中均设置有P+扩散区(105)以及N+扩散区(106),另一个无隔离槽的P型扩散区(103)与另一个设置有多个隔离槽(107)的P型扩散区(103)之间设置有P+扩散区(105)以及N+扩散区(106),且所述对称的两个P型扩散区(103)的另一外侧设置有P+扩散区(105)以及N+扩散区(106);
所述N型外延层(102)上设置有绝缘介质层(108),所述绝缘介质层(108)中设置有若干接触孔,且所述绝缘介质层(108)上设置有两个第一浮空电极(VA)、两个第二浮空电极(VB)、阴极(V1)以及阳极(V2);一个所述第二浮空电极(VB)通过第一接触孔与另一个所述轻掺杂P型扩散区(104)中的P+扩散区(105)接触,另一个所述第二浮空电极(VB)通过第二接触孔分别与另一个无隔离槽的P型扩散区(103)中的N+扩散区(106)以及一个所述轻掺杂P型扩散区(104)中的P+扩散区(105)接触,所述阴极(V1)通过第三接触孔分别与另一个所述轻掺杂P型扩散区(104)中的N+扩散区(106)以及位于另一个无隔离槽的P型扩散区(103)与另一个设置有多个隔离槽(107)的P型扩散区(103)之间的P+扩散区(105)接触,一个所述第一浮空电极(VA)通过第四接触孔分别与位于另一个无隔离槽的P型扩散区(103)与另一个设置有多个隔离槽(107)的P型扩散区(103)之间的N+扩散区(106)以及另一个无隔离槽的P型扩散区(103)中的N+扩散区(106)接触,另一个所述第一浮空电极(VA)通过第五接触孔与位于对称的两个P型扩散区(103)另一外侧的N+扩散区(106)接触。
2.一种如权利要求1所述低电容双向ESD保护器件的制作方法,其特征在于,包括:
在P型衬底材料(101)上生长N型外延层(102),并在N型外延层(102)的正面生长牺牲氧化层(110);
从牺牲氧化层(110)正面向N型外延层(102)中多次光刻注入硼,形成多个P型扩散区(103)以及多个轻掺杂P型扩散区(104);
从牺牲氧化层(110)正面向N型外延层(102)中多次光刻注入硼,退火后形成多个P+扩散区(105),从牺牲氧化层(110)正面向N型外延层(102)中多次光刻注入磷,退火后形成多个N+扩散区(106);
刻蚀绝缘介质层(108)、N型外延层(102)以及P型衬底材料(101),形成多个槽,并在槽表面生长一层氧化层,并淀积介质层填充槽,进行表面CMP,得到多个隔离槽(107);
在牺牲氧化层(110)上淀积介质层,使牺牲氧化层(110)以及介质层共同在N型外延层(102)的正面形成绝缘介质层(108),并从正面光刻绝缘介质层(108),形成多个接触孔;
从绝缘介质层(108)的正面溅射金属,形成第一浮空电极(VA)、第二浮空电极(VB)、阴极(V1)以及阳极(V2),得到低电容双向ESD保护器件。
3.根据权利要求2所述的低电容双向ESD保护器件的制作方法,其特征在于,所述P型衬底材料(101)的晶向为<100>,电阻率为0.01~0.05Ω.cm;所述N型外延层(102)的电阻率为10~50Ω.cm,所述牺牲氧化层(110)的厚度为300-700Å。
4.根据权利要求2所述的低电容双向ESD保护器件的制作方法,其特征在于,所述P型扩散区(103)的硼注入剂量为3E14-8E14cm-2,能量为120-180KeV;所述轻掺杂P型扩散区(104)的硼注入剂量为2E11-6E11cm-2,能量为120-180KeV。
5.根据权利要求2所述的低电容双向ESD保护器件的制作方法,其特征在于,所述P+扩散区(105)的硼注入剂量为1E15-6E15cm-2,能量为30-50KeV;所述N+扩散区(106)的磷注入剂量为5E15-1E16cm-2,能量为60-100KeV;所述退火的温度条件为850-950℃,时间为15-40min。
6.根据权利要求2所述的低电容双向ESD保护器件的制作方法,其特征在于,所述隔离槽(107)的宽度为1~5μm,深度为20~40μm,所述隔离槽(107)的深度大于N型外延层(102)的深度;所述隔离槽(107)中氧化层厚度为400-800Å;
当淀积介质层填充槽时,介质层淀积厚度为3~5μm;当淀积介质层填充槽后,进行表面CMP来平整表面,保留表面介质层的厚度为5000Å,形成隔离槽(107);所述介质层所采用的材料为PSG。
7.根据权利要求2所述的低电容双向ESD保护器件的制作方法,其特征在于,在牺牲氧化层(110)上淀积介质层为四乙氧基硅烷,其厚度为6000-10000Å,致密后形成绝缘介质层(108)。
8.根据权利要求2所述的低电容双向ESD保护器件的制作方法,其特征在于,所述从绝缘介质层(108)的正面溅射金属前,先淀积一层TI/TIN,在减小接触电阻的同时有效避免金属过热的失效。
9.根据权利要求2所述的低电容双向ESD保护器件的制作方法,其特征在于,所述溅射金属为铝、铝铜或铝硅铜,其厚度为3-5um,温度为320-410℃,时间为15-30min。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310171355.6A CN115939132B (zh) | 2023-02-28 | 2023-02-28 | 一种低电容双向esd保护器件及制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310171355.6A CN115939132B (zh) | 2023-02-28 | 2023-02-28 | 一种低电容双向esd保护器件及制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN115939132A CN115939132A (zh) | 2023-04-07 |
CN115939132B true CN115939132B (zh) | 2023-05-16 |
Family
ID=85833979
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310171355.6A Active CN115939132B (zh) | 2023-02-28 | 2023-02-28 | 一种低电容双向esd保护器件及制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115939132B (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110444541A (zh) * | 2019-08-09 | 2019-11-12 | 成都吉莱芯科技有限公司 | 一种电压可调的双向esd保护器件及其制作方法 |
CN110649017A (zh) * | 2019-10-21 | 2020-01-03 | 启东吉莱电子有限公司 | 一种双向esd保护器件 |
CN111710674A (zh) * | 2020-06-29 | 2020-09-25 | 成都吉莱芯科技有限公司 | 超低压触发器件及其制作方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7384854B2 (en) * | 2002-03-08 | 2008-06-10 | International Business Machines Corporation | Method of forming low capacitance ESD robust diodes |
US8431959B2 (en) * | 2010-10-19 | 2013-04-30 | Semiconductor Components Industries, Llc | Method of forming an ESD protection device and structure therefor |
US8431999B2 (en) * | 2011-03-25 | 2013-04-30 | Amazing Microelectronic Corp. | Low capacitance transient voltage suppressor |
US8610169B2 (en) * | 2012-05-21 | 2013-12-17 | Nanya Technology Corporation | Electrostatic discharge protection circuit |
US10062682B1 (en) * | 2017-05-25 | 2018-08-28 | Alpha And Omega Semiconductor (Cayman) Ltd. | Low capacitance bidirectional transient voltage suppressor |
JP7405550B2 (ja) * | 2019-09-30 | 2023-12-26 | ローム株式会社 | 半導体装置 |
-
2023
- 2023-02-28 CN CN202310171355.6A patent/CN115939132B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110444541A (zh) * | 2019-08-09 | 2019-11-12 | 成都吉莱芯科技有限公司 | 一种电压可调的双向esd保护器件及其制作方法 |
CN110649017A (zh) * | 2019-10-21 | 2020-01-03 | 启东吉莱电子有限公司 | 一种双向esd保护器件 |
CN111710674A (zh) * | 2020-06-29 | 2020-09-25 | 成都吉莱芯科技有限公司 | 超低压触发器件及其制作方法 |
Also Published As
Publication number | Publication date |
---|---|
CN115939132A (zh) | 2023-04-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9911728B2 (en) | Transient voltage suppressor (TVS) with reduced breakdown voltage | |
US9000481B2 (en) | Low capacitance transient voltage suppressor (TVS) with reduced clamping voltage | |
KR100976410B1 (ko) | 정전기 방전 장치 | |
US7868387B2 (en) | Low leakage protection device | |
CN102623454B (zh) | 具有电磁干扰滤波器的垂直瞬态电压抑制器 | |
JP4006398B2 (ja) | 静電放電保護デバイスを有する集積回路 | |
TW200828569A (en) | Latch-up free vertical TVS diode array structure using trench isolation | |
CN111370407A (zh) | 一种低压低电容单向esd保护器件及其制作方法 | |
CN204348725U (zh) | 一种单通道低电容瞬态电压抑制器件 | |
CN212750894U (zh) | 超低压触发器件 | |
CN115939132B (zh) | 一种低电容双向esd保护器件及制作方法 | |
CN110246837B (zh) | 一种双二极管esd保护电路 | |
CN212434623U (zh) | 一种低电容瞬态电压抑制器 | |
US11699696B2 (en) | Silicon-controlled rectifier with back-to-back diodes | |
CN114334953A (zh) | 一种低电容的单向esd保护器件及其制造方法 | |
CN101447498A (zh) | 静电放电保护器件及其制造方法 | |
CN108389899A (zh) | Rc-igbt器件及其工艺方法 | |
CN115831961B (zh) | 一种低电容的esd保护器件及制作方法 | |
CN112447703A (zh) | 静电放电防护元件 | |
CN216773247U (zh) | 一种低电容的单向esd保护器件 | |
CN212342626U (zh) | 一种低压低电容单向esd保护器件 | |
US9991173B2 (en) | Bidirectional semiconductor device for protection against electrostatic discharges | |
CN116581122B (zh) | 一种垂直型双向scr低电容tvs器件 | |
CN217562565U (zh) | 一种双向硅控整流器 | |
CN113764404B (zh) | 一种低电容低残压的双向esd保护器件及其制作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |