WO2014087469A1 - 電圧検出装置 - Google Patents

電圧検出装置 Download PDF

Info

Publication number
WO2014087469A1
WO2014087469A1 PCT/JP2012/081273 JP2012081273W WO2014087469A1 WO 2014087469 A1 WO2014087469 A1 WO 2014087469A1 JP 2012081273 W JP2012081273 W JP 2012081273W WO 2014087469 A1 WO2014087469 A1 WO 2014087469A1
Authority
WO
WIPO (PCT)
Prior art keywords
voltage
frequency
output
amplitude
output voltage
Prior art date
Application number
PCT/JP2012/081273
Other languages
English (en)
French (fr)
Inventor
大悟 松元
茂雄 藤井
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to JP2013505263A priority Critical patent/JP5253687B1/ja
Priority to PCT/JP2012/081273 priority patent/WO2014087469A1/ja
Priority to CN201280077113.0A priority patent/CN104781679B/zh
Priority to US14/426,547 priority patent/US9459291B2/en
Publication of WO2014087469A1 publication Critical patent/WO2014087469A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/0007—Frequency selective voltage or current level measuring
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R15/00—Details of measuring arrangements of the types provided for in groups G01R17/00 - G01R29/00, G01R33/00 - G01R33/26 or G01R35/00
    • G01R15/04—Voltage dividers
    • G01R15/06—Voltage dividers having reactive components, e.g. capacitive transformer

Definitions

  • an intermediate electrode is provided between a central conductor of a gas insulated switchgear (GIS) or the like and a tank to form a voltage dividing unit, and the voltage of the central conductor is measured from the voltage of the voltage dividing unit. Relates to the device.
  • GIS gas insulated switchgear
  • an intermediate electrode is provided between the central conductor and the tank to form a voltage dividing unit, and the voltage of the voltage dividing unit is input to the signal processing circuit.
  • the voltage of the center conductor is detected from the voltage (for example, refer to Patent Document 1).
  • a floating capacitance is formed between the center conductor and the intermediate electrode, and a ground capacitance is formed between the center conductor and the tank.
  • the voltage value of the intermediate electrode determined by the ratio of the floating capacitance to the ground capacitance generally reaches several kV and is not suitable for input to the signal processing circuit.
  • a voltage dividing resistor is provided as shown in FIG.
  • the static capacitance between the central conductor and the intermediate electrode, the electrostatic capacitance between the central conductor and the tank, and the static electricity between the central conductor and the tank are provided.
  • a high-pass filter time differential characteristic
  • a monotonous integration process low-pass filter characteristic
  • the present invention has been made in view of the above, and an object of the present invention is to provide a voltage detection device capable of correctly detecting a high-frequency component transiently generated in an accident or the like over a wide band.
  • a voltage detection device configured by providing an intermediate electrode between a central conductor to which a voltage is applied and a grounded tank to form a voltage dividing unit.
  • a voltage detection device for detecting the voltage of the central conductor based on the voltage of the voltage dividing unit, the floating capacitance between the central conductor and the intermediate electrode, between the intermediate electrode and the tank
  • An integration circuit to which the voltage of the voltage dividing unit having a high-pass filter characteristic formed by a ground capacitance and a voltage dividing resistor connected in parallel with the ground capacitance is input, and an output voltage of the integration circuit is defined
  • a first gain adjusting unit that amplifies the voltage of the voltage dividing unit, a second gain adjusting unit that amplifies or attenuates the voltage of the voltage dividing unit to the specified amplitude, and the first gain adjusting unit Output voltage of the gain adjustment section and the second
  • An adder for adding the output voltage of the resulting adjustment unit, characterized in that it comprises
  • FIG. 1 is a diagram illustrating a configuration example of a voltage detection device according to an embodiment.
  • FIG. 2 is a diagram illustrating an example of the configuration of the integration circuit.
  • FIG. 3 is a diagram illustrating voltage amplitude characteristics at each stage in the voltage detection device of the embodiment.
  • FIG. 4 is a graph showing an example of the voltage divider output voltage (P1, Q1), the analog circuit output voltage (P2, Q2), and the adder output voltage (P3, Q3) in the embodiment.
  • FIG. 5 is a diagram illustrating a configuration example of a conventional voltage detection apparatus 100.
  • FIG. 6 is a diagram showing voltage amplitude characteristics at each stage in the conventional voltage detection apparatus shown in FIG.
  • FIG. 5 is a diagram illustrating a configuration example of a conventional voltage detection apparatus 100.
  • GIS gas insulated switchgear
  • a grounded tank 3 As a part of the configuration of the gas insulated switchgear (GIS), a grounded tank 3, a central conductor 1 disposed in the tank 3 to which a voltage is applied, and the tank 3 and the central conductor 1 An intermediate electrode 2 provided therebetween is schematically shown.
  • the voltage detection device 100 is, for example, a voltage detection device for a transformer device.
  • a floating capacitance 11 is formed between the central conductor 1 and the intermediate electrode 2.
  • the capacitance value of the floating capacitance 11 is represented by C1.
  • a ground capacitance 12 is formed between the intermediate electrode 2 and the tank 3.
  • the capacitance value of the ground capacitance 12 is represented by C2.
  • an external partial pressure resistor 13 connected in parallel with the ground capacitance 12 is provided between the intermediate electrode 2 and the tank 3.
  • the resistance value of the outer partial resistance 13 is represented by R1.
  • the intermediate electrode 2 constitutes a voltage dividing unit 30, and the voltage (ground voltage) E ⁇ b> 1 of the center conductor 1 is divided as the voltage (voltage dividing unit voltage) E ⁇ b> 2 of the intermediate electrode 2 and input to the signal processing circuit 4.
  • the voltage divider 30 having high-pass filter characteristics is formed by the floating capacitance 11, the ground capacitance 12, and the external partial pressure resistor 13.
  • the signal processing circuit 4 includes an analog circuit 5 to which the divided voltage E2 is input, an A / D converter 6 that performs A / D conversion on the analog signal output from the analog circuit 5 and outputs the analog signal, and A And a microcomputer (microcomputer) 7 having an integration processing function and a communication function for the digital signal output from the / D converter 6.
  • the voltage detection apparatus 100 includes the signal processing circuit 4.
  • the voltage divider E2 is amplified to a specified amplitude by the analog circuit 5 and then converted from analog data to digital data by the A / D converter 6.
  • the digital data is integrated by the microcomputer 7 to obtain a voltage signal proportional to the center conductor voltage (ground voltage) E1, and the digital data related to the voltage signal is transmitted to the host device 10.
  • E1 132 / ⁇ 3 [kVrms]
  • the voltage divider voltage E2 is
  • ⁇ ⁇ C1 ⁇ R1 / ⁇ (1+ ( ⁇ ⁇ (C1 + C2) ⁇ R1) 2 ) ⁇
  • ⁇ 2 ⁇ f
  • f is a frequency.
  • the voltage signal waveform of the voltage dividing unit 30 becomes a time differential waveform of the central conductor voltage waveform by the high-pass filter including the floating capacitance 11, the ground capacitance 12, and the external partial voltage resistor 13. Therefore, the signal processing circuit 4 obtains a voltage signal proportional to the center conductor voltage by digitally integrating the digital data obtained by analog / digital conversion by the A / D converter 6 by the microcomputer 7.
  • the amplitude frequency characteristic is monotonously decreased (low-pass filter characteristic) and greatly depends on the sampling frequency, and therefore the amplitude frequency characteristic of the voltage signal of the voltage dividing unit 30 is not flat from the cutoff frequency f1. Therefore, the voltage signal of the center conductor 1 cannot be faithfully reproduced on the high frequency side.
  • the analog circuit 5 since the voltage amplitude of the voltage dividing unit 30 increases as the frequency component increases, the analog circuit 5 may saturate the voltage signal at a higher frequency component.
  • FIG. 6 is a diagram showing voltage amplitude characteristics at each stage in the conventional voltage detection device shown in FIG. 5.
  • FIG. 6A is a diagram in which the horizontal axis indicates the frequency and the vertical axis indicates the input / output voltage amplitude ratio of the voltage dividing unit 30, and both the vertical axis and the horizontal axis are displayed on a logarithmic scale. .
  • FIG. 6B is a diagram in which the horizontal axis indicates the frequency and the vertical axis indicates the voltage amplitude ratio before and after the integration processing by the microcomputer 7. Both the vertical axis and the horizontal axis are displayed in a logarithmic scale.
  • FIG. 6C is a diagram in which the horizontal axis indicates the frequency and the vertical axis indicates the output voltage amplitude characteristic of the signal processing circuit 4, and both the vertical axis and the horizontal axis are displayed on a logarithmic scale.
  • the output voltage amplitude characteristic of the voltage divider 30 is flat (a constant value) in the frequency region above the cut-off frequency f1, and in the frequency region below the cut-off frequency f1, The output voltage amplitude monotonously increases with increase.
  • the output voltage amplitude characteristic by the digital integration process in the microcomputer 7 decreases monotonously with increasing frequency (however, at a frequency higher than (sampling frequency) / 2, it is minimum / maximum). To repeat.)
  • FIG. 6B shows so-called complete integration type integration processing. As shown in FIG.
  • the output voltage amplitude characteristic of the signal processing circuit 4 is cut as a result of canceling out the frequency characteristic of the output voltage amplitude of the voltage dividing unit 30 and the frequency characteristic of the output voltage amplitude by the integration process.
  • the frequency region below the off frequency f1 it becomes flat (a constant value), but in the frequency region above the cut off frequency f1, it becomes a characteristic that monotonously decreases with increasing frequency. That is, in the conventional voltage detection device, it is difficult to faithfully reproduce the center conductor voltage signal waveform on the high frequency side above the cutoff frequency f1.
  • FIG. 1 is a diagram illustrating a configuration example of the voltage detection device 50 according to the present embodiment.
  • FIG. 2 is a diagram illustrating an example of the configuration of the integration circuit 20.
  • FIG. 3 is a diagram showing voltage amplitude characteristics at each stage in the voltage detection apparatus of the present embodiment.
  • FIG. 1 a center conductor 1, an intermediate electrode 2, a tank 3, a floating capacitance 11, a ground capacitance 12, an external partial pressure resistor 13, a voltage dividing section 30, a center conductor voltage (ground voltage) E1, and a voltage dividing section.
  • the voltage E2 and the like are the same as in FIG.
  • the voltage detection device 50 includes a signal processing circuit 4.
  • the signal processing circuit 4 includes an integrating circuit 20 to which the divided voltage E2 is input, an amplifier / attenuator 21 to which the divided voltage E2 is input, and an analog circuit 5 to which the output voltage of the integrating circuit 20 is input.
  • An adder 22 that receives the output voltage of the analog circuit 5 and the output voltage of the amplifier / attenuator 21 and adds both output voltages; an A / D converter 6 that receives the output voltage of the adder 22;
  • a microcomputer 7 to which the output voltage of the / D converter 6 is input. Further, the microcomputer 7 has a communication function, and can transmit an output voltage converted into digital data to the host device 10.
  • the integration circuit 20 and the amplifier / attenuator 21 are arranged in the forefront of the signal processing circuit 4 as compared with the conventional voltage detection device 100 (FIG. 5), and the voltage dividing unit
  • An adder 22 for adding the signal amplified by the analog circuit 5 after integrating the voltage E2 by the integrating circuit 20 and the signal whose gain is adjusted by amplifying or attenuating the voltage divider voltage E2 by the amplifier / attenuator 21 is provided. Provided.
  • the integrating circuit 20 is an incomplete type integrating circuit, which receives the divided voltage E2 as an input, integrates it, and outputs it to the analog circuit 5.
  • the amplitude characteristic of the voltage divider voltage E2 is represented in FIG.
  • the horizontal axis represents the frequency
  • the vertical axis represents the output voltage amplitude characteristic of the voltage dividing unit 30, and both the horizontal axis and the vertical axis are displayed on a logarithmic scale.
  • the output voltage amplitude characteristic of the voltage divider 30 (the amplitude characteristic of the voltage divider voltage E2) is flat (a constant value A1) in the frequency region above the cut-off frequency f1, and is cut off. In the frequency region below the frequency f1, the characteristics monotonously increase with increasing frequency.
  • the integration circuit 20 has a voltage amplitude characteristic as shown in FIG. 3B, the horizontal axis represents frequency, the vertical axis represents the integration circuit voltage amplitude characteristic, and both the horizontal axis and the vertical axis are displayed on a logarithmic scale.
  • the integration circuit voltage amplitude characteristic reflects the fact that it is an incomplete integration type, and there is a flat (constant value) frequency region on the low frequency side. On the other hand, the characteristic decreases monotonously.
  • FIG. 3C is a diagram in which the horizontal axis represents the frequency and the vertical axis represents the output voltage amplitude characteristic of the integrating circuit 20, and the horizontal axis and the vertical axis are both displayed on a logarithmic scale.
  • the voltage dividing unit voltage E2 that is the output of the voltage dividing unit 30 is integrated by the integrating circuit 20 having the integrating circuit voltage amplitude characteristic of FIG. 3B, so that the output voltage characteristic of the integrating circuit 20 is as shown in FIG. c). That is, as a result of multiplying the frequency characteristic of the output voltage amplitude of the voltage dividing unit 30 (FIG. 3A) and the frequency characteristic of the voltage amplitude of the integrating circuit 20 (FIG.
  • the output voltage of the integrating circuit 20 is obtained.
  • the amplitude characteristic (FIG. 3C) is flat (a constant value A2) in the frequency region below the cut-off frequency f1 except for a part on the low frequency side caused by the incomplete integration type.
  • the output voltage amplitude characteristic (FIG. 3C) of the integrating circuit 20 is a characteristic that monotonously decreases with increasing frequency in the frequency region above the cutoff frequency f1.
  • the integrating circuit 20 can be configured as shown in FIG. 2, for example. That is, the integrating circuit 20 includes an operational amplifier 41, an input resistor 42 (resistance value R2) connected to the negative input terminal of the operational amplifier 41, and a feedback capacitor 43 connected between the negative input terminal and the output terminal of the operational amplifier 41. (Capacitance C4) and a resistor 44 connected in parallel with the feedback capacitor 43.
  • the input resistor 42 is connected to the intermediate electrode 2
  • the positive input terminal of the operational amplifier 41 is connected to the tank 3.
  • the integration process is a complete integration type or a substantially complete integration type.
  • an analog circuit generally has a non-zero resistance value.
  • the analog circuit 5 (first gain adjusting unit) amplifies the output voltage of the integrating circuit 20 to a specified amplitude. That is, the output voltage amplitude characteristic of the analog circuit 5 is the same as that of FIG. 3C, but the output voltage in a flat frequency region compared to the integration circuit 20 is amplified to a specified amplitude value.
  • the prescribed amplitude is determined as follows.
  • the magnitude of the amplitude of the input voltage of the A / D converter 6 is determined in advance according to the application application (protection application, measurement application, etc.) of the voltage detection device 50. For example, when the voltage detection device 50 has two applications, the magnitude of the amplitude of the input voltage of the A / D converter 6 is determined as V1 or V2, for example.
  • the analog circuit 5 since the output voltage of the integrating circuit 20 is generally smaller than V1 and V2, the analog circuit 5 is set so that the output voltage of the analog circuit 5 becomes V1 or V2 as shown in FIG. Are previously adjusted.
  • the amplifier / attenuator 21 (second gain adjustment unit) has both the function of an amplifier and the function of an attenuator, and can be used by switching either function.
  • the amplifier / attenuator 21 receives the voltage divider voltage E2.
  • the amplitude characteristic of the voltage divider voltage E2 is represented in FIG.
  • the amplifier / attenuator 21 amplifies or attenuates the voltage divider voltage E2 to the specified amplitude as shown in FIG. Therefore, the output voltage amplitude characteristic of the amplifier / attenuator 21 is the same as that shown in FIG. 3A, but the output voltage in the frequency region (region where the voltage amplitude property is flat) above the cutoff frequency f1 is shown in FIG.
  • the gain of the amplifier / attenuator 21 is adjusted so as to have the same amplitude value as the output voltage of the analog circuit 5 in the frequency region (region where the voltage amplitude characteristic is flat) below the cutoff frequency f1.
  • the amplitude of the input voltage of the A / D converter 6 is either V1 or V2 and V1 ⁇ E2 ⁇ V2 as described above, the amplitude of the input voltage of the A / D converter 6 Is set to V1
  • the gain of the amplifier / attenuator 21 is adjusted so as to function as an attenuator, and the amplitude of the input voltage of the A / D converter 6 is set to V2.
  • the gain of the amplifier / attenuator 21 is adjusted so as to function as an amplifier.
  • the amplifier / attenuator 21 can be configured by combining a conventional amplifier and a conventional attenuator.
  • the adder 22 is an analog circuit that adds the output voltage of the analog circuit 5 and the output voltage of the amplifier / attenuator 21 and outputs the result to the A / D converter 6.
  • the A / D converter 6 converts the analog data output from the adder 22 into digital data and sends it to the microcomputer 7.
  • the divided voltage E2 input to the integrating circuit 20 is integrated by the integrating circuit 20 (FIG. 3 (c)), and the output voltage below the cutoff frequency f1 is further reduced to a specified amplitude value by the analog circuit 5. After being amplified, it is output to the adder 22 (FIG. 3 (d)).
  • the divided voltage E2 input to the amplifier / attenuator 21 is added after the gain is adjusted so that the voltage equal to or higher than the cut-off frequency f1 is equal to the specified amplitude value of the output voltage of the analog circuit 5. Is output to the device 22 (FIG. 3E).
  • the adder 22 adds the output voltage of the analog circuit 5 and the output voltage of the amplifier / attenuator 21.
  • the output voltage amplitude characteristic of the analog circuit 5 substantially appears, and for the frequency equal to or higher than the cutoff frequency f1, the output voltage amplitude characteristic of the amplifier / attenuator 21 appears substantially. As shown in FIG.
  • the entire frequency domain has a substantially flat output voltage amplitude characteristic over the entire frequency domain except for a part on the low frequency side caused by the incomplete integration type of the integrating circuit 20. Is obtained.
  • the horizontal axis represents the frequency
  • the vertical axis represents the output voltage amplitude characteristic of the adder 22
  • both the horizontal axis and the vertical axis are displayed on a logarithmic scale.
  • the output of the adder 22 is input to the A / D converter 6, converted from analog data to digital data by the A / D converter 6, and output to the microcomputer 7. Further, the microcomputer 7 transmits the digital data to the host device 10. In this way, the voltage signal waveform of the central conductor 1 can be faithfully reproduced over a wide band.
  • analog circuit 5 is not saturated due to the high-pass characteristics of the voltage dividing unit by disposing the integrating circuit 20 in front of the analog circuit 5.
  • FIG. 4 is a graph showing an example of the voltage divider output voltage (P1, Q1), analog circuit output voltage (P2, Q2), and adder output voltage (P3, Q3) in the present embodiment.
  • P1 indicates the amplitude characteristic of the output voltage of the voltage divider
  • Q1 indicates the phase characteristic of the output voltage of the voltage divider
  • P2 indicates the amplitude characteristic of the output voltage of the analog circuit 5
  • Q2 indicates the analog circuit.
  • 5 indicates the phase characteristic of the output voltage of the adder 22
  • P3 indicates the amplitude characteristic of the output voltage of the adder 22
  • Q3 indicates the phase characteristic of the output voltage of the adder 22.
  • the adder output voltage is almost flat over a wide band.
  • the integrating circuit 20 is provided in the forefront of the signal processing circuit 4, the output of the voltage dividing unit is integrated by the integrating circuit 20 and then amplified by the analog circuit 5, and the voltage dividing unit
  • the frequency characteristic at the final output stage of the signal processing circuit 4 can be made almost flat over a wide band. Therefore, according to the present embodiment, it is possible to correctly detect a high-frequency component that is transiently generated during an accident or the like over a wide band.
  • the present invention is useful as a voltage detection device for substation equipment.

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Measurement Of Current Or Voltage (AREA)
  • Measuring Instrument Details And Bridges, And Automatic Balancing Devices (AREA)

Abstract

　電圧検出装置５０は、電圧が印加される中心導体１と接地されたタンク３との間に中間電極２を設けて分圧部を構成し、前記分圧部の電圧に基づき中心導体１の電圧を検出する。電圧検出装置５０は、分圧部３０の出力である前記分圧部の電圧が入力される積分回路２０と、積分回路２０の出力電圧を規定の振幅まで増幅するアナログ回路５と、分圧部３０の出力である前記分圧部の電圧が入力され当該分圧部の電圧を前記規定の振幅まで増幅または減衰させる増幅器／減衰器２１と、アナログ回路５の出力電圧と増幅器／減衰器２１の出力電圧とを加算する加算器２２と、を備える。

Description

電圧検出装置
　本発明は、例えばガス絶縁開閉装置（ＧＩＳ）等の中心導体とタンクとの間に中間電極を設けて分圧部を構成し、その分圧部の電圧から中心導体の電圧を測定する電圧検出装置に関する。
　従来の電圧検出装置では、中心導体とタンクとの間に中間電極を設けて分圧部を構成し、その分圧部の電圧を信号処理回路に入力し、信号処理回路にて分圧部の電圧から中心導体の電圧を検出している（例えば、特許文献１参照。）。この構成では、中心導体と中間電極との間に浮遊静電容量が形成され、中心導体とタンクとの間には対地静電容量が形成されるが、更に中心導体とタンクとの間に対地静電容量と並列に分圧抵抗を接続することにより、中間電極の電圧値を信号処理回路に入力可能なレベルにまで下げるようにしている。すなわち、分圧抵抗を設けない場合には、浮遊静電容量と対地静電容量との比で決まる中間電極の電圧値は一般に数ｋＶに達し、信号処理回路への入力に適さないので、上記のように分圧抵抗を設けるようにしている。
特開２００４－３４７３９７号公報
　しかしながら、上記従来の電圧検出装置では、中心導体と中間電極との間の浮遊静電容量および中心導体とタンクとの間の対地静電容量と、中心導体とタンクとの間に設けられ対地静電容量と並列に接続された分圧抵抗とによって、ハイパスフィルタ（時間微分特性）が形成されるので、信号処理回路における単調な積分処理（ローパスフィルタ特性）では事故時などに過渡的に発生する高周波成分がカットされてしまい、事故時などにおける中心導体の電圧波形の応動を正しく計測することが困難であるという問題がある。
　この発明は、上記に鑑みてなされたものであって、事故時などに過渡的に発生する高周波成分も広帯域にわたって正しく検出することが可能な電圧検出装置を提供することを目的とする。
　上述した課題を解決し、目的を達成するために、本発明に係る電圧検出装置は、電圧が印加される中心導体と接地されたタンクとの間に中間電極を設けて分圧部を構成し、前記分圧部の電圧に基づき前記中心導体の電圧を検出する電圧検出装置であって、前記中心導体と前記中間電極との間の浮遊静電容量、前記中間電極と前記タンクとの間の対地静電容量、および前記対地静電容量と並列接続された分圧抵抗により形成されるハイパスフィルタ特性を有する前記分圧部の電圧が入力される積分回路と、この積分回路の出力電圧を規定の振幅まで増幅する第１の利得調整部と、前記分圧部の電圧が入力され、当該分圧部の電圧を前記規定の振幅まで増幅または減衰させる第２の利得調整部と、前記第１の利得調整部の出力電圧と前記第２の利得調整部の出力電圧とを加算する加算器と、を備えることを特徴とする。
　本発明によれば、事故時などに過渡的に発生する高周波成分も広帯域にわたって正しく検出することができる、という効果を奏する。
図１は、実施の形態の電圧検出装置の一構成例を示す図である。 図２は、積分回路の構成の一例を示す図である。 図３は、実施の形態の電圧検出装置における各段での電圧振幅特性を示した図である。 図４は、実施の形態における分圧部出力電圧（Ｐ１，Ｑ１）、アナログ回路出力電圧（Ｐ２，Ｑ２）、および加算器出力電圧（Ｐ３，Ｑ３）の一例を示したグラフである。 図５は、従来の電圧検出装置１００の一構成例を示す図である。 図６は、図５に示す従来の電圧検出装置における各段での電圧振幅特性を示した図である。
　以下に、本発明の実施の形態に係る電圧検出装置を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。
従来の構成．
　まず、従来の電圧検出装置の構成について説明する。図５は、従来の電圧検出装置１００の一構成例を示す図である。図５では、ガス絶縁開閉装置（ＧＩＳ）の構成の一部として、接地されたタンク３と、このタンク３内に配置され電圧が印加される中心導体１と、タンク３と中心導体１との間に設けられた中間電極２とが模式的に示されている。電圧検出装置１００は、例えば変電機器用の電圧検出装置である。
　中心導体１と中間電極２との間には浮遊静電容量１１が形成される。ここで、浮遊静電容量１１の静電容量値はＣ１で表されている。中間電極２とタンク３との間には対地静電容量１２が形成される。ここで、対地静電容量１２の静電容量値はＣ２で表されている。また、中間電極２とタンク３との間には、対地静電容量１２と並列に接続された外部分圧抵抗１３が設けられている。ここで、外部分圧抵抗１３の抵抗値はＲ１で表されている。中間電極２は分圧部３０を構成し、中心導体１の電圧（対地電圧）Ｅ１は中間電極２の電圧（分圧部電圧）Ｅ２として分圧されて信号処理回路４に入力される。なお、浮遊静電容量１１、対地静電容量１２、及び外部分圧抵抗１３により、ハイパスフィルタ特性を有する分圧部３０が形成される。
　信号処理回路４は、分圧部電圧Ｅ２が入力されるアナログ回路５と、アナログ回路５から出力されたアナログ信号をＡ／Ｄ変換してデジタル信号として出力するＡ／Ｄ変換器６と、Ａ／Ｄ変換器６から出力されたデジタル信号に対する積分処理機能及び通信機能を有するマイコン（マイクロコンピュータ）７とを備えて構成される。なお、電圧検出装置１００は信号処理回路４を備えて構成される。
　分圧部電圧Ｅ２は、アナログ回路５にて規定の振幅まで増幅された後、Ａ／Ｄ変換器６によりアナログデータからデジタルデータに変換される。そして、このデジタルデータをマイコン７で積分処理することによって中心導体電圧（対地電圧）Ｅ１に比例した電圧信号が得られ、当該電圧信号に係るデジタルデータが上位装置１０に伝送される。
　ここで、Ｃ１，Ｃ２はそれぞれ数ｐＦオーダーで、Ｃ１：Ｃ２＝１:１０程度の比率である。例として、Ｃ１＝１[ｐＦ]、Ｃ２＝１０[ｐＦ]とする。また、外部分圧抵抗１３が存在しない場合には、分圧部電圧Ｅ２はＥ２＝Ｃ１／（Ｃ１＋Ｃ２）×Ｅ１となり、例として、Ｅ１＝１３２／√３[ｋＶｒｍｓ]の場合には、Ｅ２＝１／１１×１３２／√３≒７[ｋＶｒｍｓ]となり、一般的な電子回路では扱えない電圧値となる。そこで、一般的な電子回路でも扱える電圧値とするため、外部分圧抵抗１３を挿入して分圧する必要がある。このとき、分圧部電圧Ｅ２は、｜Ｅ２｜＝ω×Ｃ１×Ｒ１／√（１＋（ω×（Ｃ１＋Ｃ２）×Ｒ１）２）×｜Ｅ１｜となる。ここで、ω＝２πｆ、ｆは周波数であり、例として定格周波数５０Ｈｚとした場合、Ｅ２＝１[Ｖｒｍｓ]とするにはＲ１は約４２[ｋΩ]となる。
　外部分圧抵抗１３を挿入した場合は、上述したように浮遊静電容量１１、対地静電容量１２、および外部分圧抵抗１３によりハイパスフィルタ特性を有する分圧部３０が形成される。すなわち、分圧部３０はＲＣ型のハイパスフィルタを構成し、分圧部３０はカットオフ周波数ｆ１＝１／（２π×Ｒ１×（Ｃ１＋Ｃ２））の周波数特性を有し、中心導体電圧に比例する分圧部３０の電圧信号波形は、浮遊静電容量１１、対地静電容量１２、および外部分圧抵抗１３から成るハイパスフィルタにより、中心導体電圧波形の時間微分波形となる。そのため、信号処理回路４では、Ａ／Ｄ変換器６によりアナログ／デジタル変換することによって得られたデジタルデータをマイコン７でデジタル積分処理することによって中心導体電圧に比例した電圧信号を得ている。
　しかし、デジタル積分は、振幅周波数特性が単調減少であり（ローパスフィルタ特性）、かつ、サンプリング周波数に大きく依存するため、分圧部３０の電圧信号の振幅周波数特性はカットオフ周波数ｆ１からフラットではなくなるので中心導体１の電圧信号を高域側では忠実に再現できない。また、分圧部３０の電圧振幅は高い周波数成分ほど大きくなるため、高い周波数成分ではアナログ回路５で電圧信号が飽和するおそれがある。
　図６は、図５に示す従来の電圧検出装置における各段での電圧振幅特性を示した図であり、（ａ）分圧部３０の出力電圧振幅の周波数特性、（ｂ）積分処理による出力電圧振幅の周波数特性、（ｃ）積分処理後の出力電圧振幅の周波数特性を示した図である。具体的には、図６（ａ）は、横軸を周波数、縦軸を分圧部３０の入出力電圧振幅比として示した図であり、縦軸、横軸ともに対数スケールで表示している。また、図６（ｂ）は、横軸を周波数、縦軸をマイコン７による積分処理前後の電圧振幅比として示した図であり、縦軸、横軸ともに対数スケールで表示している。また、図６（ｃ）は、横軸を周波数、縦軸を信号処理回路４の出力電圧振幅特性として示した図であり、縦軸、横軸ともに対数スケールで表示している。
　図６（ａ）に示すように、分圧部３０の出力電圧振幅特性は、カットオフ周波数ｆ１以上の周波数領域ではフラット（一定値）になり、カットオフ周波数ｆ１以下の周波数領域では、周波数の増加に対して出力電圧振幅が単調増加する特性となる。また、図６（ｂ）に示すように、マイコン７でのデジタル積分処理による出力電圧振幅特性は、周波数の増加に対して単調減少（ただし、（サンプリング周波数）／２より高い周波数では極小・極大を繰り返す。）する特性となる。なお、図６（ｂ）は、いわゆる完全積分型の積分処理を表している。図６（ｃ）に示すように、分圧部３０の出力電圧振幅の周波数特性と積分処理による出力電圧振幅の周波数特性とが相殺された結果、信号処理回路４の出力電圧振幅特性は、カットオフ周波数ｆ１以下の周波数領域ではフラット（一定値）となるが、カットオフ周波数ｆ１以上の周波数領域では周波数の増加に対して単調減少する特性となる。すなわち、従来の電圧検出装置では、中心導体電圧信号波形をカットオフ周波数ｆ１以上の高域側では忠実に再現することが困難となる。
　なお、サージ対策として分圧部３０の後段にコンデンサを実装する場合は、分圧部３０のカットオフ周波数ｆ１が低域側にシフトするため、分圧部３０のハイパスフィルタ構成の影響はより顕著になる。
実施の形態．
　次に、本実施の形態について説明する。図１は、本実施の形態の電圧検出装置５０の一構成例を示す図である。図２は、積分回路２０の構成の一例を示す図である。図３は、本実施の形態の電圧検出装置における各段での電圧振幅特性を示した図である。
　図１において、中心導体１、中間電極２、タンク３、浮遊静電容量１１、対地静電容量１２、外部分圧抵抗１３、分圧部３０、中心導体電圧（対地電圧）Ｅ１、分圧部電圧Ｅ２等については図５と同様であるので説明を省略する。
　電圧検出装置５０は信号処理回路４を備えて構成される。信号処理回路４は、分圧部電圧Ｅ２が入力される積分回路２０と、同じく分圧部電圧Ｅ２が入力される増幅器／減衰器２１と、積分回路２０の出力電圧が入力されるアナログ回路５と、アナログ回路５の出力電圧および増幅器／減衰器２１の出力電圧が入力され両出力電圧を加算する加算器２２と、加算器２２の出力電圧が入力されるＡ／Ｄ変換器６と、Ａ／Ｄ変換器６の出力電圧が入力されるマイコン（マイクロコンピュータ）７とを備えている。また、マイコン７は通信機能を有し、デジタルデータ化された出力電圧を上位装置１０へ送信することができる。
　本実施の形態の電圧検出装置５０では、従来の電圧検出装置１００（図５）と比較して、積分回路２０および増幅器／減衰器２１を信号処理回路４の最前段に配置し、分圧部電圧Ｅ２を積分回路２０で積分した後にアナログ回路５で増幅した信号と分圧部電圧Ｅ２を増幅器／減衰器２１で増幅または減衰することで利得調整した信号とを加算するための加算器２２を設けている。
　積分回路２０は、不完全型の積分回路であり、分圧部電圧Ｅ２を入力とし、これを積分してアナログ回路５に出力する。ここで、分圧部電圧Ｅ２の振幅特性は、図３（ａ）で表される。図３（ａ）では、横軸を周波数、縦軸を分圧部３０の出力電圧振幅特性とし、横軸、縦軸ともに対数スケールで表示している。図３（ａ）に示すように、分圧部３０の出力電圧振幅特性（分圧部電圧Ｅ２の振幅特性）はカットオフ周波数ｆ１以上の周波数領域ではフラット（一定値Ａ１）になり、カットオフ周波数ｆ１以下の周波数領域では、周波数の増加に対して単調増加する特性となる。
　また、積分回路２０は、図３（ｂ）に示すような電圧振幅特性を有する。図３（ｂ）では、横軸を周波数、縦軸を積分回路電圧振幅特性とし、横軸、縦軸ともに対数スケールで表示している。図３（ｂ）に示すように、積分回路電圧振幅特性は、不完全積分型であることを反映して低域側にフラット（一定値）な周波数領域が存在する他は、周波数の増加に対して単調減少する特性となる。
　また、図３（ｃ）は、横軸を周波数として、縦軸に積分回路２０の出力電圧振幅特性を示した図であり、横軸、縦軸ともに対数スケールで表示している。分圧部３０の出力である分圧部電圧Ｅ２は、図３（ｂ）の積分回路電圧振幅特性を有する積分回路２０にて積分されることにより、積分回路２０の出力電圧特性は図３（ｃ）のようになる。すなわち、分圧部３０の出力電圧振幅の周波数特性（図３（ａ））と積分回路２０の電圧振幅の周波数特性（図３（ｂ））とが乗算された結果、積分回路２０の出力電圧振幅特性（図３（ｃ））は、カットオフ周波数ｆ１以下の周波数領域では不完全積分型に起因する低域側の一部を除いてフラット（一定値Ａ２）となる。しかし、積分回路２０の出力電圧振幅特性（図３（ｃ））は、カットオフ周波数ｆ１以上の周波数領域では周波数の増加に対して単調減少する特性となる。
　なお、積分回路２０は、例えば図２のように構成することができる。すなわち、積分回路２０は、オペアンプ４１と、オペアンプ４１の負側入力端子に接続された入力抵抗４２（抵抗値Ｒ２）と、オペアンプ４１の負側入力端子および出力端子間に接続された帰還コンデンサ４３（静電容量Ｃ４）と、帰還コンデンサ４３と並列接続された抵抗４４とを含んで構成される。ここで、入力抵抗４２は中間電極２に接続され、オペアンプ４１の正側入力端子がタンク３に接続される。なお、抵抗４４が存在しない場合またはその抵抗値が非常に大きい場合は、積分処理は完全積分型または実質完全積分型となるが、アナログ回路では一般に非零の抵抗値が存在する。
　アナログ回路５（第１の利得調整部）は、積分回路２０の出力電圧を規定の振幅まで増幅させる。すなわち、アナログ回路５の出力電圧振幅特性は、図３（ｃ）と同様であるが、積分回路２０に比べてフラットな周波数領域における出力電圧が規定の振幅値まで増幅される。ここで、この規定の振幅は次のようにして決まる。Ａ／Ｄ変換器６の入力電圧の振幅の大きさは、電圧検出装置５０の適用用途（保護用途、計測用途等）に応じて予め決まっている。例えば、電圧検出装置５０が二つの適用用途を持つ場合には、Ａ／Ｄ変換器６の入力電圧の振幅の大きさは例えばＶ１またはＶ２のように決まっている。そして、本実施の形態では、積分回路２０の出力電圧は、一般にＶ１およびＶ２よりも小さいので、図３（ｄ）のようにアナログ回路５の出力電圧がＶ１またはＶ２となるようにアナログ回路５の利得が予め調整されている。
　増幅器／減衰器２１（第２の利得調整部）は、増幅器の機能と減衰器の機能とを併せ持ち、いずれかの機能を切り替えて用いることができる。増幅器／減衰器２１には、分圧部電圧Ｅ２が入力される。上述のように、分圧部電圧Ｅ２の振幅特性は、図３（ａ）で表される。増幅器／減衰器２１は、図３（ｅ）のように分圧部電圧Ｅ２を上記規定の振幅まで増幅または減衰させる。したがって、増幅器／減衰器２１の出力電圧振幅特性は、図３（ａ）と同じであるが、カットオフ周波数ｆ１以上の周波数領域（電圧振幅特性がフラットな領域）における出力電圧が、図３（ｄ）のようにカットオフ周波数ｆ１以下の周波数領域（電圧振幅特性がフラットな領域）におけるアナログ回路５の出力電圧と同じ振幅値となるように増幅器／減衰器２１の利得が調整されている。例えば、Ａ／Ｄ変換器６の入力電圧の振幅の大きさが上記のようにＶ１またはＶ２のいずれかでかつＶ１＜Ｅ２＜Ｖ２となる場合において、Ａ／Ｄ変換器６の入力電圧の振幅の大きさがＶ１に設定されるときには、増幅器／減衰器２１は減衰器として機能するようにその利得が調整され、Ａ／Ｄ変換器６の入力電圧の振幅の大きさをＶ２に設定するときには、増幅器／減衰器２１は増幅器として機能するようにその利得が調整される。なお、増幅器／減衰器２１は、従来の増幅器および従来の減衰器を組み合わせて構成することができる。
　加算器２２は、アナログ回路５の出力電圧および増幅器／減衰器２１の出力電圧を加算してＡ／Ｄ変換器６に出力するアナログ回路である。Ａ／Ｄ変換器６は、加算器２２の出力であるアナログデータをデジタルデータに変換し、マイコン７に送出する。
　次に、本実施の形態の動作について説明する。中心導体１の電圧である中心導体電圧（対地電圧）Ｅ１は、分圧部３０を構成するハイパスフィルタによりハイパス特性を備えた分圧部電圧Ｅ２に分圧された後（図３（ａ））、積分回路２０および増幅器／減衰器２１にそれぞれ入力される。
　積分回路２０に入力された分圧部電圧Ｅ２は、積分回路２０にて積分されて（図３（ｃ））、さらにアナログ回路５にてカットオフ周波数ｆ１以下の出力電圧が規定の振幅値まで増幅された後に加算器２２に出力される（図３（ｄ））。
　一方、増幅器／減衰器２１に入力された分圧部電圧Ｅ２は、カットオフ周波数ｆ１以上の電圧がアナログ回路５の出力電圧の上記規定の振幅値と同じになるように利得調整された後に加算器２２に出力される（図３（ｅ））。
　次に、加算器２２は、アナログ回路５の出力電圧および増幅器／減衰器２１の出力電圧を加算する。この際、アナログ回路５の出力電圧振幅特性（図３（ｄ））と増幅器／減衰器２１の出力電圧振幅特性（図３（ｅ））とが加算されることで、カットオフ周波数ｆ１以下の周波数に対しては、実質的にアナログ回路５の出力電圧振幅特性が現れ、カットオフ周波数ｆ１以上の周波数に対しては、実質的に増幅器／減衰器２１の出力電圧振幅特性が現れることとなり、周波数領域全体としては、図３（ｆ）に示すように、積分回路２０が不完全積分型であることに起因する低域側の一部を除いて周波数領域全体にわたってほぼフラットな出力電圧振幅特性が得られる。ここで、図３（ｆ）では、横軸を周波数、縦軸を加算器２２の出力電圧振幅特性とし、横軸、縦軸ともに対数スケールで表示している。
　そして、加算器２２の出力は、Ａ／Ｄ変換器６に入力され、Ａ／Ｄ変換器６によりアナログデータからデジタルデータに変換されてマイコン７に出力される。さらにマイコン７はそのデジタルデータを上位装置１０へ伝送する。このようにして、中心導体１の電圧信号波形を広帯域にわたって忠実に再現することが可能となる。
　なお、積分回路２０をアナログ回路５の前段に配置することにより、分圧部のハイパス特性によってアナログ回路５が飽和することもなくなる。
　図４は、本実施の形態における分圧部出力電圧（Ｐ１，Ｑ１）、アナログ回路出力電圧（Ｐ２，Ｑ２）、および加算器出力電圧（Ｐ３，Ｑ３）の一例を示したグラフである。詳細には、Ｐ１は分圧部の出力電圧の振幅特性を示し、Ｑ１は分圧部の出力電圧の位相特性を示し、Ｐ２はアナログ回路５の出力電圧の振幅特性を示し、Ｑ２はアナログ回路５の出力電圧の位相特性を示し、Ｐ３は加算器２２の出力電圧の振幅特性を示し、Ｑ３は加算器２２の出力電圧の位相特性を示している。Ｐ３，Ｑ３からわかるように、加算器出力電圧は広帯域にわたってほぼフラットになっている。
　このように、本実施の形態では、積分回路２０を信号処理回路４の最前段に設け、分圧部の出力を積分回路２０で積分した後アナログ回路５により増幅した信号と、分圧部の出力を増幅器／減衰器２１により利得調整した信号とを加算器２２により加算することによって、信号処理回路４の最終出力段での周波数特性を広帯域にわたってほぼフラットにすることができる。そのため、本実施の形態によれば、事故時などに過渡的に発生する高周波成分も広帯域にわたって正しく検出することが可能となる。
　以上のように、本発明は、変電機器用の電圧検出装置として有用である。
　１　中心導体、２　中間電極、３　タンク、４　信号処理回路、５　アナログ回路、６　Ａ／Ｄ変換器、７　マイコン、１０　上位装置、１１　浮遊静電容量、１２　対地静電容量、１３　外部分圧抵抗、２０　積分回路、２１　増幅器／減衰器、２２　加算器、３０　分圧部、４１　オペアンプ、４２　入力抵抗、４３　帰還コンデンサ、４４　抵抗、５０，１００　電圧検出装置。

Claims (2)

  1. 　電圧が印加される中心導体と接地されたタンクとの間に中間電極を設けて分圧部を構成し、前記分圧部の電圧に基づき前記中心導体の電圧を検出する電圧検出装置であって、
    　前記中心導体と前記中間電極との間の浮遊静電容量、前記中間電極と前記タンクとの間の対地静電容量、および前記対地静電容量と並列接続された分圧抵抗により形成されるハイパスフィルタ特性を有する前記分圧部の電圧が入力される積分回路と、
    　この積分回路の出力電圧を規定の振幅まで増幅する第１の利得調整部と、
    　前記分圧部の電圧が入力され、当該分圧部の電圧を前記規定の振幅まで増幅または減衰させる第２の利得調整部と、
    　前記第１の利得調整部の出力電圧と前記第２の利得調整部の出力電圧とを加算する加算器と、
    　を備えることを特徴とする電圧検出装置。
  2. 　前記積分回路、前記第１の利得調整部、前記第２の利得調整部、および前記加算器は、それぞれアナログ回路で構成され、
    　前記加算器の出力電圧が入力されるＡ／Ｄ変換器が設けられていることを特徴とする請求項１に記載の電圧検出装置。
PCT/JP2012/081273 2012-12-03 2012-12-03 電圧検出装置 WO2014087469A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2013505263A JP5253687B1 (ja) 2012-12-03 2012-12-03 電圧検出装置
PCT/JP2012/081273 WO2014087469A1 (ja) 2012-12-03 2012-12-03 電圧検出装置
CN201280077113.0A CN104781679B (zh) 2012-12-03 2012-12-03 电压检测装置
US14/426,547 US9459291B2 (en) 2012-12-03 2012-12-03 Voltage detection device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2012/081273 WO2014087469A1 (ja) 2012-12-03 2012-12-03 電圧検出装置

Publications (1)

Publication Number Publication Date
WO2014087469A1 true WO2014087469A1 (ja) 2014-06-12

Family

ID=49041952

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/081273 WO2014087469A1 (ja) 2012-12-03 2012-12-03 電圧検出装置

Country Status (4)

Country Link
US (1) US9459291B2 (ja)
JP (1) JP5253687B1 (ja)
CN (1) CN104781679B (ja)
WO (1) WO2014087469A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106885934A (zh) * 2017-03-09 2017-06-23 华北电力大学 一种建立在三相一体gis罐体封闭端的母线电压测量装置

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015072017A1 (ja) * 2013-11-15 2015-05-21 三菱電機株式会社 電圧検出装置および電圧検出方法
JP6207462B2 (ja) * 2014-05-26 2017-10-04 三菱電機株式会社 部分放電センサ
CN104833837A (zh) * 2015-05-07 2015-08-12 国网安徽省电力公司 一种基于模拟光电转换的隔离型脉冲电压实时测量***
US10802054B2 (en) 2017-09-22 2020-10-13 Schweitzer Engineering Laboratories, Inc. High-fidelity voltage measurement using a capacitance-coupled voltage transformer
WO2019060841A1 (en) * 2017-09-22 2019-03-28 Schweitzer Engineering Laboratories, Inc. HIGH RELIABILITY VOLTAGE MEASUREMENT USING A RESISTIVE DIVIDER IN A CAPACITIVE COUPLING VOLTAGE TRANSFORMER
US11038342B2 (en) 2017-09-22 2021-06-15 Schweitzer Engineering Laboratories, Inc. Traveling wave identification using distortions for electric power system protection
US11187727B2 (en) 2019-04-29 2021-11-30 Schweitzer Engineering Laboratories, Inc. Capacitance-coupled voltage transformer monitoring
CN110501619B (zh) * 2019-08-30 2021-11-12 国网山西省电力公司电力科学研究院 一种高频响应分压测量装置
DE102022201490A1 (de) * 2022-02-14 2023-08-17 Siemens Energy Global GmbH & Co. KG Spannungsmesssystem für eine Hochspannungsanlage

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4121654A1 (de) * 1991-06-29 1993-01-07 Asea Brown Boveri Kombinierter strom- und spannungswandler fuer eine metallgekapselte gasisolierte hochspannungsanlage
CN1858598A (zh) * 2005-05-02 2006-11-08 三菱电机株式会社 气体绝缘设备的电压检测装置
JP2006337358A (ja) * 2005-05-02 2006-12-14 Mitsubishi Electric Corp ガス絶縁機器の電圧検出装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5928678A (ja) * 1982-08-10 1984-02-15 Fuji Photo Film Co Ltd バツテリ−電力残量表示装置
JPS6219774A (ja) * 1985-07-18 1987-01-28 Toshiba Corp 高電圧機器の部分放電検出装置
JP2587970B2 (ja) * 1987-12-23 1997-03-05 株式会社アドバンテスト インピーダンス測定装置
JP3126392B2 (ja) * 1990-12-12 2001-01-22 株式会社東芝 ガス絶縁開閉装置の部分放電検出装置
JPH05281311A (ja) * 1992-01-17 1993-10-29 Fuji Photo Film Co Ltd 周囲温度補償機能付きバッテリー電力残量表示装置
DE19713916B4 (de) * 1997-04-04 2014-08-28 Abb Schweiz Ag Kapazitiver Spannungswandler für eine metallgekapselte, gasisolierte Hochspannungsanlage
JP2002513943A (ja) * 1998-05-07 2002-05-14 エアパックス コーポレーション，エル．エル．シー． 高精度で広い帯域を有するａｃ電流センサー
JP3390691B2 (ja) * 1999-04-14 2003-03-24 三菱電機株式会社 電流測定装置
JP4245236B2 (ja) 1999-08-30 2009-03-25 株式会社エヌエフ回路設計ブロック 電流検出回路
GB0010720D0 (en) * 2000-05-03 2000-06-28 Ghassemi Foroozan Power quality sensors for conventional capacitor coupled voltage transformers
JP2002271924A (ja) 2001-03-08 2002-09-20 Toshiba Corp ガス絶縁開閉装置
JP2002311061A (ja) 2001-04-13 2002-10-23 Nissin Electric Co Ltd 電力用処理装置
JP3921111B2 (ja) * 2002-03-22 2007-05-30 株式会社キューキ 送配電系統の計測装置用電源装置
JP2004117310A (ja) 2002-09-27 2004-04-15 Toshiba Corp 複合形変成器とそれを含む電気測定システム
JP4332623B2 (ja) 2003-02-26 2009-09-16 テクトロニクス・インコーポレイテッド 電流プローブ
JP2004347397A (ja) 2003-05-21 2004-12-09 Mitsubishi Electric Corp 電圧検出器
JP4879072B2 (ja) * 2007-04-05 2012-02-15 三菱電機株式会社 ガス絶縁開閉装置の部分放電検出装置
CN101881791B (zh) * 2009-04-30 2015-08-05 日置电机株式会社 电压检测装置
JP5474707B2 (ja) * 2010-08-30 2014-04-16 日置電機株式会社 電圧検出装置用の検出回路および電圧検出装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4121654A1 (de) * 1991-06-29 1993-01-07 Asea Brown Boveri Kombinierter strom- und spannungswandler fuer eine metallgekapselte gasisolierte hochspannungsanlage
EP0522303A2 (de) * 1991-06-29 1993-01-13 Asea Brown Boveri Ag Kombinierter Strom- und Spannungswandler für eine metallgekapselte gasisolierte Hochspannungsanlage
JPH05251251A (ja) * 1991-06-29 1993-09-28 Asea Brown Boveri Ag 金属で封入したガス絶縁高電圧装置の組み合わせた電流および電圧変成器
US5432438A (en) * 1991-06-29 1995-07-11 Asea Brown Boverti Ltd. Combined current and voltage transformer for a metal-enclosed gas-insulated high-voltage switching station
CN1858598A (zh) * 2005-05-02 2006-11-08 三菱电机株式会社 气体绝缘设备的电压检测装置
JP2006337358A (ja) * 2005-05-02 2006-12-14 Mitsubishi Electric Corp ガス絶縁機器の電圧検出装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106885934A (zh) * 2017-03-09 2017-06-23 华北电力大学 一种建立在三相一体gis罐体封闭端的母线电压测量装置
CN106885934B (zh) * 2017-03-09 2019-10-01 华北电力大学 一种建立在三相一体gis罐体封闭端的母线电压测量装置

Also Published As

Publication number Publication date
CN104781679A (zh) 2015-07-15
CN104781679B (zh) 2017-03-08
US9459291B2 (en) 2016-10-04
JPWO2014087469A1 (ja) 2017-01-05
US20150212121A1 (en) 2015-07-30
JP5253687B1 (ja) 2013-07-31

Similar Documents

Publication Publication Date Title
JP5253687B1 (ja) 電圧検出装置
JP5128021B1 (ja) 変電機器用電圧検出装置
US10393606B2 (en) Dynamic pressure sensor
KR20160005721A (ko) Ｍｅｍｓ 용량성 트랜스듀서들에 대한 신호 처리
US8525529B2 (en) Impedance detection circuit and adjustment method of impedance detection circuit
EP2653846A1 (en) Sensor circuit and a method of calibration
US10070222B1 (en) Microphone system having microphone transducer in feedback loop with adjustable frequency -3dB point and improved settling speed
JP2011169783A (ja) 電荷変化型センサの出力回路
GB2566373B (en) Biasing of electromechanical systems pressure transducer with alternating-current voltage waveform
CN111398662A (zh) 输电线路电流传感器
KR100900734B1 (ko) 서지보호소자의 열화상태 검출모듈
CA2784085C (en) Capacitive measuring circuit insensitive to high-frequency interference
KR20100036567A (ko) 부분방전신호 검출모듈 및 이의 구동방법
US9903891B2 (en) Capacitive sensor
JP3501401B2 (ja) インピーダンス検出回路、インピーダンス検出装置、及びインピーダンス検出方法
US20150145589A1 (en) Capacitance processing circuit and a mems device
JP2013029349A (ja) 衝撃電流検出装置
JP5851316B2 (ja) 電圧検出装置
JP2016014689A (ja) 衝撃電流検出装置
CN114553211A (zh) 输入电路以及测定装置
JP5501043B2 (ja) 容量変化型変位計
JP5684856B2 (ja) 測定装置
Gaboian A statistical survey of common-mode noise
JP6437271B2 (ja) 駆動回路
CN115453301A (zh) 一种空间电荷测试用耦合电路及空间电荷测试***

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2013505263

Country of ref document: JP

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12889658

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 14426547

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12889658

Country of ref document: EP

Kind code of ref document: A1