CN114553211A - 输入电路以及测定装置 - Google Patents
输入电路以及测定装置 Download PDFInfo
- Publication number
- CN114553211A CN114553211A CN202111403665.3A CN202111403665A CN114553211A CN 114553211 A CN114553211 A CN 114553211A CN 202111403665 A CN202111403665 A CN 202111403665A CN 114553211 A CN114553211 A CN 114553211A
- Authority
- CN
- China
- Prior art keywords
- input
- resistor
- resistance
- input circuit
- capacitance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 132
- 230000003071 parasitic effect Effects 0.000 claims abstract description 64
- 239000003985 ceramic capacitor Substances 0.000 claims description 5
- 238000003556 assay Methods 0.000 claims 1
- 230000006866 deterioration Effects 0.000 description 23
- 238000010586 diagram Methods 0.000 description 12
- 238000005259 measurement Methods 0.000 description 10
- 238000000034 method Methods 0.000 description 8
- 239000000523 sample Substances 0.000 description 8
- 230000000694 effects Effects 0.000 description 6
- 230000008878 coupling Effects 0.000 description 5
- 238000010168 coupling process Methods 0.000 description 5
- 238000005859 coupling reaction Methods 0.000 description 5
- 230000003321 amplification Effects 0.000 description 3
- 238000001514 detection method Methods 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 238000004458 analytical method Methods 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000006837 decompression Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
- H03F1/083—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements in transistor amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
- H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/261—Amplifier which being suitable for instrumentation applications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45526—Indexing scheme relating to differential amplifiers the FBC comprising a resistor-capacitor combination and being coupled between the LC and the IC
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Amplifiers (AREA)
Abstract
本发明涉及一种输入电路以及测定装置,供电位信号Vin输入的输入电路(100)具备:运算放大器(10),构成反相放大电路;输入电阻(11),与运算放大器(10)的反相输入端子(-)连接;以及反馈电阻(12),配置于供信号从运算放大器(10)的输出端子向反相输入端子(-)反馈的路径。反馈电阻(12)由串联连接的多个电阻元件(121、122)构成,输入电路(100)包括:补偿电容(13),连接于电阻元件(121、122)彼此的连接点与成为电位信号Vin的基准的基准电位(GND)之间,用于对寄生于输入电阻(11)的电容Cp进行补偿。
Description
技术领域
本发明涉及一种供电位信号输入的输入电路以及测定装置。
背景技术
在JPH11-258273A中公开了一种电路,其具备:多个电阻,用于转换施加于输入端子的电压;以及匹配箱(matching box),用于对因与输入端子连接的电阻的寄生电容导致的频率特性的平坦性的恶化进行补偿。
在如上所述的电路中,除了用于转换施加于输入端子的电压的构成以外,还需要设置电路配置复杂的匹配箱。此外,存在如下问题:在对频率特性的平坦性的恶化进行补偿时,用于对构成匹配箱的多个可变元件进行调整的步骤也复杂。
发明内容
本发明是着眼于这样的问题点而完成的,其目的在于,通过简易的方法来抑制频率特性的平坦性的恶化。
根据本发明的某一方案,供电位信号输入的输入电路包括:运算放大器,构成反相放大电路;输入电阻,与所述运算放大器的反相输入端子连接;以及反馈电阻,连接于所述运算放大器的反相输入端子与输出端子之间,由串联连接的多个电阻元件构成。输入电路进一步包括:补偿电容,连接于所述电阻元件彼此的连接点与成为所述电位信号的基准的基准电位之间,用于对寄生于所述输入电阻的电容进行补偿。
根据上述的方案,通过在构成反馈电阻的电阻元件彼此的连接点与基准电位之间配置补偿电容,能补偿相当于输入电阻的寄生电容的电容成分。因此,能通过简易的方法来抑制因输入电阻的寄生电容导致的频率特性的平坦性的恶化。
附图说明
图1是表示本发明的第一实施方式中的输入电路的构成的电路图。
图2是表示第二实施方式中的输入电路的构成的电路图。
图3是用于对输入电路的频率特性与补偿电容元件的个数的关系进行说明的图。
图4是用于对输入电路的频率特性与补偿电容的合成值的关系进行说明的图。
图5是表示第三实施方式中的输入电路的构成的电路图。
图6是表示第四实施方式中的测定装置的构成的图。
附图标记说明
100~102:输入电路;10:运算放大器;11:输入电阻;12:反馈电阻;13:补偿电容;21:输入电容;22:反馈电容;11(1)~(k)、110:电阻元件;12(1)~(n):电阻元件;13(1)~(n-1)、130:电容元件;21(1)~(k)、210:电容元件;22(1)~(n):电阻元件;111、112:分割电阻(电阻元件);113:分压电阻(电阻元件);211、212:分割电容(电容元件);213:分压电容(电容元件)。
具体实施方式
以下,参照附图对本发明的各实施方式进行说明。
(第一实施方式)
图1是表示第一实施方式中的输入电路100的构成的电路图。
输入电路100是用于转换电位信号的电路,将输入至输入端子1的直流或交流的电位信号升压或减压为不同的电位信号。输入电路100例如设于示波器的探头或测定装置内的输入部等。
例如,1[Hz]至几[MHz]的电位信号Vin输入至输入电路100的输入端子1。本实施方式中的电位信号Vin是表示几[kV]的高电位的信号。
输入电路100由以预先确定的增益对输入信号进行放大的反相放大电路构成。就输入电路100而言,在本实施方式中,对输入至输入端子1的电位信号Vin进行减压,将表示对电位信号Vin进行减压后的电压值的减压信号Vout传递至输出端子2。
本实施方式中的输入电路100具备:运算放大器10、输入电阻11、反馈电阻12、补偿电容13、输入电容21以及反馈电容22。
运算放大器10是构成反相放大电路的一部分的电路元件。运算放大器10可以是一般的运算放大器,或也可以是有效频带的上限为几MHz以上的高速运算放大器。在本实施方式中,运算放大器10由高速运算放大器构成。
运算放大器10以规定的增益对输入至输入电路100的输入端子1的信号进行放大。在此规定的增益G通过下式(1)确定。
需要说明的是,输入阻抗Z1是输入端子1与运算放大器10的反相输入端子(-)之间的阻抗,是将输入电阻11和输入电容21合成而成的阻抗。反馈阻抗Z2是运算放大器10的输出端子与反相输入端子(-)之间的阻抗,是将反馈电阻12和反馈电容22合成而成的阻抗。
如上式(1)所示,输入电路100的增益G相当于反馈阻抗Z2与输入阻抗Z1的比率,例如可调整为1000分之1。
成为电位信号Vin的基准的基准电位输入至运算放大器10的非反相输入端子(+)。在本实施方式中,作为一个例子,将大致表示0[V]的接地电位GND用作基准电位。
输入电阻11是从输入端子1输入电位信号Vin的电阻,用于对构成输入电路100的反相放大电路的增益(放大率)进行调整。输入电阻11由一个或多个电阻元件构成,例如,可通过一般的电阻器或能在比一般的电阻器高的电压下使用的高耐压电阻器来实现。
本实施方式中的输入电阻11由作为电阻元件的一个例子的具有几[MΩ]至几十[MΩ]的电阻值的高耐压电阻器110构成。在该高耐压电阻器110中,形成有在电极间具有许多折回部的曲折形状的电阻图案,以使电阻图案的路径变长。
其结果是,许多电容耦合如分布常数电路那样连续分布在高耐压电阻器110的电阻图案中形成的许多折回部与接地电位GND之间。因此,许多静电电容成分沿着其电极间连续地寄生于高耐压电阻器110。在图1中,将合成了沿着高耐压电阻器110的电极间连续分布的许多电容耦合的合成电容表示为寄生电容Cp。
如此,在本实施方式的输入电阻11中附加有寄生电容Cp。寄生电容Cp的合成值例如具有几[pF]的电容值,由于该寄生电容Cp的存在,由反相放大电路构成的输入电路100的振幅频率特性的平坦性恶化。以下,将输入电路的振幅频率特性简称为频率特性。
输入电容21是供电位信号Vin的交流成分输入的静电电容。输入电容21与输入电阻11并联连接。输入电容21由一个或多个电容元件构成。
在本实施方式中,输入电容21由一个电容元件210构成。电容元件210为了提高频率特性的平坦性,与后述的反馈电容22一起使用。在电容元件210中,一端与高耐压电阻器110的一端连接,另一端与高耐压电阻器110的另一端连接。
反馈电阻12是配置于从运算放大器10的输出端子向反相输入端子(-)反馈的电流路径的电阻。反馈电阻12连接于运算放大器10的输出端子与反相输入端子(-)之间,并且与输入电阻11的输出端连接。通过调整反馈电阻12的电阻值,能变更输入电路100的增益。
在本实施方式中,为了使输入电路100作为衰减器发挥功能,反馈电阻12的电阻值设定为比输入电阻11的电阻值小的值。反馈电阻12的电阻值例如设定为几十[kΩ]。
为了对反馈电阻12附加静电电容,反馈电阻12由多个电阻元件构成。通过对反馈电阻12附加静电电容,能在运算放大器10中抵消因输入电阻11的寄生电容Cp导致的输入信号的紊乱。
在本实施方式中,反馈电阻12由相互串联连接的两个电阻元件121、122构成。需要说明的是,构成反馈电阻12的电阻元件的个数不限定于两个,也可以为三个以上。
反馈电容22是供从运算放大器10的输出端子流向反相输入端子(-)的反馈电流的交流成分输入的静电电容。反馈电容22与上述的输入电容21一起用于提高输入电路100的反相放大电路能够工作的有效频率的上限。反馈电容22与反馈电阻12并联连接。
反馈电容22由串联连接的多个电容元件构成,在本实施方式中,作为一个例子,由两个电容元件221、222构成。电容元件221、222分别与电阻元件121、122并联连接。
在本实施方式中,为了使输入电路100的频率特性平坦,反馈电容22的合成电容值以下式(2)的关系成立的方式确定。反馈电容22的电容值例如设定为几千[pF]的电容值。
需要说明的是,电阻值R1是输入电阻11的电阻值,电阻值R2是反馈电阻12的合成电阻值。并且,电容值C1是输入电容21的电容值,电容值C2是反馈电容22的合成电容值。
通过以上式(2)的关系成立的方式设定反馈电容22的电容值,施加于输入电路100的输入端子1的直流和高频的电位信号Vin均能以相同的增益放大。
然而,因附加于输入电阻11的寄生电容Cp而导致输入电路100的频率特性的平坦性恶化。作为其对策,在本实施方式中,输入电路100具备补偿电容13。
补偿电容13是用于对输入电阻11的寄生电容Cp进行补偿的静电电容。本实施方式中的补偿电容13由一个电容元件130构成。电容元件130例如通过一般的电容器或陶瓷电容器等来实现。
在本实施方式中,电容元件130的一端连接于电阻元件121与电阻元件122的连接点,电容元件130的另一端与具有接地电位GND的壳体或接地线连接。即,电容元件130连接于相互连接的电阻元件121、122的连接点与接地电位GND之间。
本实施方式中的电容元件130由陶瓷电容器构成。由此,与一般的电容器相比,因热变动或经年劣化等导致的电容变化小,因此可抑制输入电路100的频率特性的变动。
补偿电容13的电容值设定为使得输入电路100的频率特性大致平坦。例如,补偿电容13的电容值基于如下的值来确定:输入电阻11的寄生电容Cp,以及输入电阻11与反馈电阻12的比率。更详细而言,补偿电容13的电容值如下式(3)所示设定为:将输入电阻11的寄生电容Cp乘以输入电阻11与反馈电阻12的比率(R1/R2)而得到的值C3。
需要说明的是,上式(3)所示的输入电阻11的寄生电容Cp难以实际计测。因此,通过实验或模拟,调整补偿电容13的电容值,以抑制输入电路100的频率特性的平坦性的恶化。
如此,在本实施方式中,在寄生电容Cp寄生于输入电阻11的输入电路100中,能通过对构成反相放大电路的反馈电阻12附加补偿电容13,来抑制增益的频率特性所产生的平坦性的恶化。
需要说明的是,在本实施方式中,对将输入电容21与输入电阻11并联连接、将反馈电容22与反馈电阻12并联连接的构成例进行了说明,但并不限定于此。即使是从输入电路100中去除输入电容21和反馈电容22的电路配置,也能通过对反馈电阻12附加补偿电容13,来抑制由输入电阻11的寄生电容Cp导致的频率特性的平坦性的恶化。
此外,在本实施方式中,对构成反馈电阻12的电阻元件121、122的个数为两个的例子进行了说明,但并不限定于此,也可以为三个以上。在构成反馈电阻12的电阻元件的个数为三个以上的情况下,将电容元件分别配置于电阻元件彼此的连接点与基准电位之间。
接着,对第一实施方式中的作用效果详细地进行说明。
在本实施方式中,供电位信号Vin输入的输入电路100具备:运算放大器10,构成反相放大电路;输入电阻11,与运算放大器10的反相输入端子连接;以及反馈电阻12,配置于供信号从运算放大器10的输出端子向反相输入端子反馈的路径。
输入电路100进一步具备:补偿电容13,用于对寄生于输入电阻11的电容即寄生电容Cp进行补偿。并且,反馈电阻12由作为串联连接的多个电阻元件的两个电阻元件121、122构成,补偿电容13连接于电阻元件121、122彼此的连接点与接地电位GND之间。接地电位GND起到作为成为电位信号Vin的基准的基准电位的作用。
根据本构成,通过设置如下补偿电容13,能对频率特性的平坦性的恶化进行补偿,所述补偿电容13使由输入电阻11和寄生电容Cp构成的输入阻抗与由反馈电阻12和补偿电容13构成的反馈阻抗接近比例关系。因此,能抑制因输入电阻11的寄生电容Cp导致的输入电路100中的频率特性的平坦性的恶化。
因此,与将为了对寄生电容Cp进行补偿而设置的匹配箱与输入电路100的输出端子2连接而成的通常的电路配置相比,能通过简易的构成来抑制输入电路100的频率特性的平坦性的恶化。
除此以外,上述的匹配箱的电路配置复杂,并且可变元件的调整步骤也复杂,相对于此,在本实施方式中,只要对反馈电阻12附加补偿电容13来调整其电容值即可。因此,根据本实施方式,与通常的电路配置相比,输入电路100的电路配置简单,并且容易使输入电路100的频率特性变得比较平坦。
此外,本实施方式中的补偿电容13如上式(3)所示,基于如下的值来确定:输入电阻11的寄生电容Cp,以及输入电阻11与反馈电阻12的比率(R1/R2)。
根据本构成,能基于寄生电容Cp的实测值或估计值来设定补偿电容13的电容值,因此能减轻输入电路100的频率特性的调整所需的作业负担。
此外,本实施方式中的补偿电容13是陶瓷电容器。该陶瓷电容器与一般的电容器相比,伴随着热变动和经年劣化的电容变化小,因此能抑制因补偿电容13的热变动和经年劣化导致的输入电路100的频率特性的变动。
此外,本实施方式中的输入电路100包括:输入电容21,与输入电阻11并联连接;以及多个电容元件221、222,与反馈电阻12的各电阻元件121、122并联连接。
根据本构成,输入电路100与删除了输入电容21和反馈电容22的电路配置相比,能使高频侧的频率特性接***坦的特性。因此,即使电位信号Vin是高频信号,输入电路100也能以与放大直流信号时的增益相同程度的增益放大高频的电位信号Vin。
(第二实施方式)
还假定在施加于输入端子1的电位信号Vin为超过几[kV]的高电位的情况下,为了确保安全基准中规定的爬电距离(Creepage distance),需要使用多个电阻元件构成输入电阻11。因此,将以多个电阻元件构成输入电阻11的输入电路的构成例作为第二实施方式进行说明。
图2是表示第二实施方式中的输入电路101的构成的电路图。
输入电路101如图1所示的输入电路100那样,具备:运算放大器10、输入电阻11、反馈电阻12、补偿电容13、输入电容21以及反馈电容22。需要说明的是,本实施方式的运算放大器10为与第一实施方式的构成相同的构成,因此省略关于运算放大器10的说明。
输入电阻11由串联连接的多个电阻元件构成,在本实施方式中由根据爬电距离确定的k个电阻元件11(1)至(k)构成。输入电阻11的分割数即个数k为2以上的整数。个数k根据需要来确定,例如可设定为10个左右。
本实施方式中的电阻元件11(1)至(k)通过高耐压电阻器来实现。电阻元件11(1)至(k)的各电阻值可以均为相同的值,也可以为互不相同的值。
与第一实施方式同样,静电电容寄生于输入电阻11与接地电位GND之间。例如,在电阻元件11(1)至(k)分别形成有因电阻图案与接地电位GND之间的电容耦合导致的寄生电容Cp(1)至(k)。
而且,按每个电阻元件11(1)至(k)中邻接的两个电阻元件彼此的连接点,在连接点与接地电位GND之间形成寄生电容Cp2(1)至(k-1)。例如,在第一电阻元件11(1)与第二电阻元件11(2)的连接点形成寄生电容Cp2(1),在第二电阻元件11(2)与第三电阻元件11(3)的连接点也形成寄生电容Cp2(2)。
因此,本实施方式中的输入电阻11的寄生电容成为将图2所示的寄生电容Cp1(1)至Cp1(k)的各电容值和寄生电容Cp2(1)至(k-1)的各电容值合成而成的值。
通常,寄生电容Cp1(1)至(k)的电容值比寄生电容Cp2(1)至(k-1)的电容值大。然而,有时输入电阻11的寄生电容由于寄生电容Cp2(1)至(k-1)的存在而与第一实施方式的寄生电容Cp相比增加。在这样的情况下,若不对反馈电阻12附加补偿电容13,则与寄生电容的增加相应地、输入电路101的频率特性的平坦性会进一步恶化。
输入电容21与输入电阻11同样由串联连接的多个电容元件构成,在本实施方式中由k个电容元件21(1)至(k)构成。电容元件21(1)至(k)分别与电阻元件11(1)至(k)并联连接。
例如,第一电容元件21(1)与第一电阻元件11(1)并联连接,第二电容元件21(2)与第二电阻元件11(2)并联连接,输入电容元件21(k)与电阻元件11(k)并联连接。
反馈电阻12由串联连接的多个电阻元件构成,在本实施方式中,作为一个例子,由n个电阻元件12(1)至(n)构成。表示反馈电阻12的分割数的个数n为2以上的整数。反馈电阻12的分割数n理想地为输入电阻11的分割数k以上。
反馈电阻12的分割数n根据输入电路101的空间或额定功率等确定,例如设定为8个。电阻元件12(1)至(n)的各电阻值可以均为相同的值,也可以为互不相同的值。
反馈电容22与反馈电阻12同样由串联连接的多个电容元件构成,在本实施方式中由n个电容元件22(1)至(n)构成。电容元件22(1)至(n)分别与电容元件22(1)至(n)并联连接。
补偿电容13是用于对输入电阻11的寄生电容Cp1(1)至(k)与寄生电容Cp2(1)至(k-1)的合成电容进行补偿的静电电容。补偿电容13由并联连接于反馈电阻12与接地电位GND之间的多个电容元件构成,在本实施方式中作为一个例子,由n-1个电容元件13(1)至(n-1)构成。
例如,第一电容元件13(1)连接于第一和第二电阻元件12(1)、12(2)彼此的连接点与接地电位GND之间,第二电容元件13(2)连接于第二和第三电阻元件12(2)、12(3)彼此的连接点与接地电位GND之间。
电容元件13(1)至(k-1)的各电容值相互可以为相同的值,也可以为不同的值。将电容元件13(1)至(k-1)的各电容值合成而成的补偿电容13的合成值与第一实施方式同样,调整为抑制输入电路101的频率特性的平坦性的恶化的值。
如此,在本实施方式中,即使在将输入电阻11以多个电阻元件11(1)至(k)分割的情况下,通过对反馈电阻12附加由多个电容元件13(1)至(n-1)构成的补偿电容13,也能改善输入电路101的频率特性的平坦性。
需要说明的是,在本实施方式中也与第一实施方式同样,对将输入电容21与输入电阻11并联连接、将反馈电容22与反馈电阻12并联连接的构成例进行了说明,但并不限定于此。例如,即使是从输入电路101中去除输入电容21和反馈电容22的电路配置,也能通过对反馈电阻12附加补偿电容13来抑制频率特性平坦性的恶化。
接着,参照图3和图4,对通过模拟分析得到的输入电路101的频率特性进行说明。
就输入电路101的模拟条件而言,将输入电阻11的电阻值R1设为24.2[MΩ],将电阻元件11(1)至(k)的个数设为11个,将电阻元件11(1)至(k)的各电阻值设为2.2[MΩ]。而且,将反馈电阻12的电阻值R2设为24.2[kΩ],将输入电路101的衰减增益设为1/1000。
此外,将输入电阻11的寄生电容的电容值设为3.3[pF],将寄生电容Cp1(1)至(k)的各电容值设为0.3[pF]。需要说明的是,寄生电容Cp2(1)至(k)作为小至能忽略对分析结果造成的影响的值而未考虑。
图3是用于对附加于反馈电阻12的电容元件13(1)至(n-1)的个数与输入电路101的频率特性的关系进行说明的图。
如图3所示,在表示未对反馈电阻12附加补偿电容13的状态的“无补偿”下,由于输入电阻11的寄生电容而导致输入电路101的频率特性产生波动,频率特性的平坦性恶化。
相对于此,可知能通过对反馈电阻12附加补偿电容13来抑制输入电路101的频率特性的平坦性的恶化。更详细而言,随着反馈电阻12的分割数增加至3个、5个、10个、20个,即随着电容元件13(1)至(n-1)的个数变多,输入电路101的频率特性接***坦的特性。
其理由可认为是如下原因:输入电阻11的寄生电容如分布常数电路那样,许多电容耦合连续分布。因此,通过使许多电容元件13(1)至(n-1)与输入电阻11的寄生电容同样地连续分布,从而容易改善频率特性的平坦性。
如此,输入电阻11的寄生电容如分布常数电路那样,许多电容耦合沿着电极间连续分布,因此构成补偿电容13的电容元件的个数越多,越抑制输入电路100、101的频率特性的平坦性的恶化。因此,构成反馈电阻12的电阻元件12(1)至(n)的个数优选比构成输入电阻11的电阻元件11(1)至(k)的个数多。
图4是用于对附加于反馈电阻12的补偿电容13的电容值与输入电路101的频率特性的关系进行说明的图。在此,将构成补偿电容13的电容元件13(1)至(n-1)的个数设为7个。
如图4所示,补偿电容13的电容值越大,输入电路101的频率特性所产生的波动的最小点越上升。通过将补偿电容13的电容值设定为相当于由上述式(3)得到的值C3的电容值,能抑制因输入电阻11的寄生电容导致的频率特性的平坦性的恶化。
需要说明的是,在图4中,即使对补偿电容13设定了上式(3)的电容值C3的“中(最佳值)”、频率特性也无法完全平坦的理由可认为是如下原因:电容元件13(1)至(n-1)的个数不充分。
接着,对第二实施方式中的作用效果详细地进行说明。
本实施方式中的输入电路101具有与图1所示的输入电路100相同的构成。由此,能抑制因输入电阻11的寄生电容导致的输入电路101的频率特性的平坦性的恶化。除此以外,也能得到与第一实施方式中的作用效果相同的作用效果。
此外,本实施方式中的输入电阻11由串联连接的多个电阻元件11(1)至(k)构成,输入电容21由分别与构成输入电阻11的电阻元件11并联连接的多个电容元件21(1)至(k)构成。
根据本构成,能确保安全基准中规定的爬电距离。另一方面,也假定由于形成于电阻元件11(1)至(k)彼此的各连接点与接地电位GND之间的寄生电容Cp2(1)至(k-1),输入电阻11的寄生电容增加而对输入电路101的频率特性造成的影响变大。
这样,即使在输入电路101的频率特性的平坦性因输入电阻11的分割而进一步恶化的状况下,也能通过对反馈电阻12附加补偿电容13来改善输入电路101的频率特性的平坦性。因此,能通过简易的方法同时解决确保输入电路101中的爬电距离与改善频率特性的平坦性的相反的问题。
此外,在本实施方式中,构成反馈电阻12的电阻元件12(1)至(n)的个数优选设为构成输入电阻11的电阻元件11(1)至(k)的个数以上。
根据本构成,附加于反馈电阻12的电容元件13(1)至(n-1)接近形成于输入电阻11的寄生电容的分布,因此能使输入电路101的频率特性更接***坦的特性。
(第三实施方式)
图5是表示第三实施方式中的输入电路102的构成的电路图。
输入电路102如图2所示的输入电路101那样,具备:运算放大器10、输入电阻11、反馈电阻12、补偿电容13、输入电容21以及反馈电容22。
除此以外,输入电路102具备:分压电阻113,用于对从输入电阻11向运算放大器10的反相输入端子(-)施加的电位信号进行分压;以及分压电容213,与分压电阻113并联连接。此外,在本实施方式中,输入电阻11具有串联连接的多个分割电阻111、112。
分压电阻113连接于输入电阻11中邻接的分割电阻111、112彼此的连接点与接地电位GND之间。具体而言,分压电阻113的一端连接于输入电阻11中与运算放大器10的反相输入端子(-)连接的一个分割电阻112、和与该一个分割电阻112串联连接的另一个分割电阻111的连接点,分压电阻113的另一端与接地电位GND连接。
分割电阻111、112以及分压电阻113的各电阻值可以均为相同的值,也可以为互不相同的值。分割电阻111、112以及分压电阻113分别可以是一个电阻元件,也可以由串联连接的多个电阻元件构成。在本实施方式中作为电阻元件的一个例子,使用高耐压电阻器。
输入电容21具有分别与分割电阻111、112并联连接的分割电容211、212。分割电容211、212以及分压电容213的各电容值可以均为相同的值,也可以为互不相同的值。
在此,对补偿电容13的电容值的设定方法进行说明。首先,输入电路102的增益G如下式(4)所表示。
需要说明的是,输入阻抗Z11是将第一分割电阻111和第一分割电容211合成而成的阻抗,输入阻抗Z12是将第二分割电阻112和第二分割电容212合成而成的阻抗。并且,输入阻抗Z13是将分压电阻113和分压电容213合成而成的阻抗,反馈阻抗Z2如上所述,是将反馈电阻12和反馈电容22合成而成的阻抗。
在上式(4)中,在下式(5)的条件成立的情况下,上式(4)可以如下式(6)那样近似。
在上式(5)的关系成立的情况下,对于输入电路102的增益G,仅输入阻抗Z11和反馈阻抗Z2有贡献。因此,可知补偿电容13的电容值仅基于阻抗Z11的寄生电容Cp1,与上式(3)同样地确定即可。
因此,补偿电容13的电容值如下式(7)所示,设定为相当于值C3的电容值,值C3是将分割电阻111的寄生电容Cp1乘以分割电阻111的电阻值R11与反馈电阻12的电阻值R2的比率(R11/R2)而得到的。
如此,补偿电容13的电容值C3基于如下的值来确定:分割电阻111的寄生电容Cp1的电容值,以及分割电阻111的电阻值R11与反馈电阻12的电阻值R2的比率(R11/R2)。由此,能通过简易的方法来抑制输入电路102的频率特性的平坦性的恶化。
需要说明的是,在本实施方式中,输入电阻11由两个分割电阻111、112构成,但也可以由三个以上的电阻元件构成。在该情况下,一端与接地电位GND连接的分压电阻113的另一端连接于构成输入电阻11的电阻元件彼此的连接点中的任一点。
接着,对第三实施方式中的作用效果进行说明。
本实施方式中的输入电路102具有与图1和图2所示的输入电路100、101相同的构成。由此,能抑制因输入电阻11的寄生电容导致的输入电路102的频率特性的平坦性的恶化。除此以外,也能得到与第一和第二实施方式中的作用效果相同的作用效果。
此外,本实施方式中的输入电阻11具有两个分割电阻111、112作为串联连接的多个电阻元件。输入电路102进一步具有分压电阻113,该分压电阻113分别连接于输入电阻11中邻接的分割电阻111、112彼此的连接点与基准电位(GND)之间。此外,输入电容21具有分割电容211、212作为多个电容元件,该多个电容元件分别与构成输入电阻11的分割电阻111、112并联连接。
根据本构成,通过将分压电阻113配置于分割电阻111、112的连接点与基准电位(GND)之间,与第一和第二实施方式相比,能降低施加于运算放大器10的反相输入端子(-)的电位。由此,能与第一和第二实施方式同样地改善输入电路102的频率特性的平坦性,并且能根据使用的部件的规格进一步灵活地变更电路配置。
此外,本实施方式中的补偿电容13如上式(7)所示,基于如下的值来确定:寄生于分割电阻111的寄生电容Cp1的电容值,以及分割电阻111的电阻值R11与反馈电阻12的电阻值R2的比率(R11/R2)。分割电阻111是构成输入电阻11的分割电阻111、112中、最远离运算放大器10的非反相输入端子而连接的一个电阻元件,连接于输入电路102的输入端子1与分割电阻111、112的连接点之间。
需要说明的是,有时在输入电路102的输入端子1与一端和基准电位(GND)连接的分压电阻113的另一端之间,即在输入电路102的输入端子1与输入电阻11和分压电阻113的连接点之间,串联连接多个电阻元件来代替分割电阻111。在这样的情况下,补偿电容13基于如下的值来确定:寄生于多个电阻元件的寄生电容的电容值的总和,以及多个电阻元件的电阻值的总和R11与反馈电阻12的电阻值R2的比率。
根据本构成,即使是配置分压电阻113的输入电路102,也可简易地得到补偿电容13的电容值,因此能通过简易的方法来抑制因输入电阻11的寄生电容导致的输入电路102中的频率特性的平坦性的恶化。
(第四实施方式)
图6是表示第四实施方式中的测定装置300的构成例的框图。
测定装置300是对测定对象物所产生的电位信号进行测定的装置,所述测定装置300具备:一对探头310,用于对测定对象物的电压进行检测;以及测定部320,构成为能供探头310连接。
一对探头310具备:上述实施方式的输入电路100、101或102,触头311,以及电缆312。
在本实施方式中,在各探头310的顶端部,触头311与输入电路的输入端子1相互连接,输入电路的输出端子2与电缆312连接。各探头310对施加于输入电路的输入端子1的电位信号Vin进行减压,将经减压的信号即检测信号经由电缆312输出至测定部320。
测定部320基于由探头310输出的检测信号,对触头311间的电压进行测定。即,测定部320基于从输入电路100、101或102输出的信号,对测定对象物的电压进行测定。测定部320显示测定的电压的数值或波形。测定部320例如由示波器构成。
需要说明的是,在本实施方式中,输入电路100、101或102应用于测定装置300的探头310,但也可以代替这种方式或除此以外,在测定部320内置输入电路100、101或102。
接着,对第四实施方式中的作用效果进行说明。
本实施方式中的测定装置300包括:图1、图2或图5所示的输入电路100、101或102;以及测定部320,基于从输入电路100、101或102输出的信号,对电压进行测定。
根据本构成,测定装置300与上述实施方式同样,能抑制输入电路100、101或102的频率特性的平坦性的恶化。因此,因输入电路100、101或102导致的检测信号的失真变小,因此能精度良好地对测定对象物的电压进行测定。
以上,对本发明的各实施方式进行了说明,但上述实施方式只不过示出本发明的应用例的一部分,并不旨在将本发明的技术范围限定于上述实施方式的具体构成。
Claims (9)
1.一种输入电路,供电位信号输入,所述输入电路包括:
运算放大器,构成反相放大电路;
输入电阻,与所述运算放大器的反相输入端子连接;
反馈电阻,配置于供信号从所述运算放大器的输出端子向所述反相输入端子反馈的路径,由串联连接的多个电阻元件构成;以及
补偿电容,连接于所述电阻元件彼此的连接点与成为所述电位信号的基准的基准电位之间,用于对寄生于所述输入电阻的电容进行补偿。
2.根据权利要求1所述的输入电路,其中,
所述补偿电容基于如下的值来确定:寄生于所述输入电阻的电容的电容值,以及所述输入电阻的电阻值与所述反馈电阻的电阻值的比率。
3.根据权利要求1或2所述的输入电路,其中,
所述补偿电容是陶瓷电容器。
4.根据权利要求1至3中任一项所述的输入电路,其中,
所述输入电路包括:
输入电容,与所述输入电阻并联连接;以及
多个电容元件,分别与构成所述反馈电阻的所述电阻元件并联连接。
5.根据权利要求1至4中任一项所述的输入电路,其中,
所述输入电路具有分压电阻,
所述输入电阻由串联连接的多个电阻元件构成,
所述分压电阻连接于所述输入电阻中邻接的电阻元件彼此的连接点与所述基准电位之间,
与所述输入电阻并联连接的输入电容具有:多个电容元件,分别与构成所述输入电阻的电阻元件并联连接。
6.根据权利要求5所述的输入电路,其中,
所述补偿电容基于如下的值来确定:寄生于一个或多个电阻元件的电容的电容值,所述一个或多个电阻元件连接于所述输入电路的输入端子与所述连接点之间;以及所述一个或多个电阻元件的电阻值与所述反馈电阻的电阻值的比率。
7.根据权利要求1至6中任一项所述的输入电路,其中,
所述输入电阻由串联连接的多个电阻元件构成,
构成所述反馈电阻的电阻元件的个数为构成所述输入电阻的电阻元件的个数以上。
8.根据权利要求1至7中任一项所述的输入电路,其中,
所述运算放大器是有效频带的上限为几MHz以上的高速运算放大器。
9.一种测定装置,包括:
权利要求1至8中任一项所述的输入电路;以及
测定部,基于由所述输入电路输出的信号来测定电压。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020194739 | 2020-11-24 | ||
JP2020-194739 | 2020-11-24 | ||
JP2021-162527 | 2021-10-01 | ||
JP2021162527A JP2022083398A (ja) | 2020-11-24 | 2021-10-01 | 入力回路及び測定装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114553211A true CN114553211A (zh) | 2022-05-27 |
Family
ID=81452891
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111403665.3A Pending CN114553211A (zh) | 2020-11-24 | 2021-11-24 | 输入电路以及测定装置 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN114553211A (zh) |
DE (1) | DE102021213125A1 (zh) |
-
2021
- 2021-11-22 DE DE102021213125.5A patent/DE102021213125A1/de active Pending
- 2021-11-24 CN CN202111403665.3A patent/CN114553211A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
DE102021213125A1 (de) | 2022-05-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100508070B1 (ko) | 임피던스 검출 회로, 임피던스 검출 장치 및 임피던스검출 방법 | |
CN103718049B (zh) | 高电压测量*** | |
EP2566048B1 (en) | Amplifier circuit | |
US8487686B2 (en) | Active guarding for reduction of resistive and capacitive signal loading with adjustable control of compensation level | |
WO2015137018A1 (ja) | 非接触電圧計測装置 | |
US9459291B2 (en) | Voltage detection device | |
US8525529B2 (en) | Impedance detection circuit and adjustment method of impedance detection circuit | |
US6313704B1 (en) | Multi-stage signal amplifying circuit | |
US8988063B2 (en) | System and method for current measurement in the presence of high common mode voltages | |
US4152659A (en) | Low noise differential amplifier | |
US6529013B2 (en) | Three-phase voltage sensor with active crosstalk cancellation | |
CN116953309B (zh) | 一种示波器的电源探头和示波器 | |
EP2725368A2 (en) | Impedance source ranging apparatus and method | |
US10135393B2 (en) | Signal detector including a set of resistors and a collection unit for generating a detection signal | |
CN114553211A (zh) | 输入电路以及测定装置 | |
JP2022083398A (ja) | 入力回路及び測定装置 | |
US20240027496A1 (en) | Amplifier circuit and measurement apparatus | |
Karlsen et al. | Characterization of high-precision resistive voltage divider and buffer amplifier for ac voltage metrology | |
CN113994221A (zh) | 电力测定装置以及电力测定方法 | |
CN113795739A (zh) | 用于真空计的电桥电压反转电路和具有该电压反转电路的压力计传感器 | |
US20240120888A1 (en) | Semiconductor Integrated Circuit | |
Carter | Understanding Op amp parameters | |
EP0280516A2 (en) | Differential amplifier circuit | |
JP2024059172A (ja) | 電流増幅回路の広帯域化回路 | |
Gou et al. | An Engineering Voltage Divider for High Frequency and Wide Ranges of Voltage Measurement |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |