JP5253687B1 - 電圧検出装置 - Google Patents

Abstract

電圧検出装置５０は、電圧が印加される中心導体１と接地されたタンク３との間に中間電極２を設けて分圧部を構成し、前記分圧部の電圧に基づき中心導体１の電圧を検出する。電圧検出装置５０は、分圧部３０の出力である前記分圧部の電圧が入力される積分回路２０と、積分回路２０の出力電圧を規定の振幅まで増幅するアナログ回路５と、分圧部３０の出力である前記分圧部の電圧が入力され当該分圧部の電圧を前記規定の振幅まで増幅または減衰させる増幅器／減衰器２１と、アナログ回路５の出力電圧と増幅器／減衰器２１の出力電圧とを加算する加算器２２と、を備える。

Description

本発明は、例えばガス絶縁開閉装置（ＧＩＳ）等の中心導体とタンクとの間に中間電極を設けて分圧部を構成し、その分圧部の電圧から中心導体の電圧を測定する電圧検出装置に関する。

従来の電圧検出装置では、中心導体とタンクとの間に中間電極を設けて分圧部を構成し、その分圧部の電圧を信号処理回路に入力し、信号処理回路にて分圧部の電圧から中心導体の電圧を検出している（例えば、特許文献１参照。）。この構成では、中心導体と中間電極との間に浮遊静電容量が形成され、中心導体とタンクとの間には対地静電容量が形成されるが、更に中心導体とタンクとの間に対地静電容量と並列に分圧抵抗を接続することにより、中間電極の電圧値を信号処理回路に入力可能なレベルにまで下げるようにしている。すなわち、分圧抵抗を設けない場合には、浮遊静電容量と対地静電容量との比で決まる中間電極の電圧値は一般に数ｋＶに達し、信号処理回路への入力に適さないので、上記のように分圧抵抗を設けるようにしている。

特開２００４−３４７３９７号公報

しかしながら、上記従来の電圧検出装置では、中心導体と中間電極との間の浮遊静電容量および中心導体とタンクとの間の対地静電容量と、中心導体とタンクとの間に設けられ対地静電容量と並列に接続された分圧抵抗とによって、ハイパスフィルタ（時間微分特性）が形成されるので、信号処理回路における単調な積分処理（ローパスフィルタ特性）では事故時などに過渡的に発生する高周波成分がカットされてしまい、事故時などにおける中心導体の電圧波形の応動を正しく計測することが困難であるという問題がある。

この発明は、上記に鑑みてなされたものであって、事故時などに過渡的に発生する高周波成分も広帯域にわたって正しく検出することが可能な電圧検出装置を提供することを目的とする。

上述した課題を解決し、目的を達成するために、本発明に係る電圧検出装置は、電圧が印加される中心導体と接地されたタンクとの間に中間電極を設けて分圧部を構成し、前記分圧部の電圧に基づき前記中心導体の電圧を検出する電圧検出装置であって、前記中心導体と前記中間電極との間の浮遊静電容量、前記中間電極と前記タンクとの間の対地静電容量、および前記対地静電容量と並列接続された分圧抵抗により形成されるハイパスフィルタ特性を有する前記分圧部の電圧が入力される積分回路と、この積分回路の出力電圧を規定の振幅まで増幅する第１の利得調整部と、前記分圧部の電圧が入力され、当該分圧部の電圧を前記規定の振幅まで増幅または減衰させる第２の利得調整部と、前記第１の利得調整部の出力電圧と前記第２の利得調整部の出力電圧とを加算する加算器と、を備えることを特徴とする。

本発明によれば、事故時などに過渡的に発生する高周波成分も広帯域にわたって正しく検出することができる、という効果を奏する。

図１は、実施の形態の電圧検出装置の一構成例を示す図である。 図２は、積分回路の構成の一例を示す図である。 図３は、実施の形態の電圧検出装置における各段での電圧振幅特性を示した図である。 図４は、実施の形態における分圧部出力電圧（Ｐ１，Ｑ１）、アナログ回路出力電圧（Ｐ２，Ｑ２）、および加算器出力電圧（Ｐ３，Ｑ３）の一例を示したグラフである。 図５は、従来の電圧検出装置１００の一構成例を示す図である。 図６は、図５に示す従来の電圧検出装置における各段での電圧振幅特性を示した図である。

以下に、本発明の実施の形態に係る電圧検出装置を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。

従来の構成．
まず、従来の電圧検出装置の構成について説明する。図５は、従来の電圧検出装置１００の一構成例を示す図である。図５では、ガス絶縁開閉装置（ＧＩＳ）の構成の一部として、接地されたタンク３と、このタンク３内に配置され電圧が印加される中心導体１と、タンク３と中心導体１との間に設けられた中間電極２とが模式的に示されている。電圧検出装置１００は、例えば変電機器用の電圧検出装置である。

中心導体１と中間電極２との間には浮遊静電容量１１が形成される。ここで、浮遊静電容量１１の静電容量値はＣ１で表されている。中間電極２とタンク３との間には対地静電容量１２が形成される。ここで、対地静電容量１２の静電容量値はＣ２で表されている。また、中間電極２とタンク３との間には、対地静電容量１２と並列に接続された外部分圧抵抗１３が設けられている。ここで、外部分圧抵抗１３の抵抗値はＲ１で表されている。中間電極２は分圧部３０を構成し、中心導体１の電圧（対地電圧）Ｅ１は中間電極２の電圧（分圧部電圧）Ｅ２として分圧されて信号処理回路４に入力される。なお、浮遊静電容量１１、対地静電容量１２、及び外部分圧抵抗１３により、ハイパスフィルタ特性を有する分圧部３０が形成される。

信号処理回路４は、分圧部電圧Ｅ２が入力されるアナログ回路５と、アナログ回路５から出力されたアナログ信号をＡ／Ｄ変換してデジタル信号として出力するＡ／Ｄ変換器６と、Ａ／Ｄ変換器６から出力されたデジタル信号に対する積分処理機能及び通信機能を有するマイコン（マイクロコンピュータ）７とを備えて構成される。なお、電圧検出装置１００は信号処理回路４を備えて構成される。

分圧部電圧Ｅ２は、アナログ回路５にて規定の振幅まで増幅された後、Ａ／Ｄ変換器６によりアナログデータからデジタルデータに変換される。そして、このデジタルデータをマイコン７で積分処理することによって中心導体電圧（対地電圧）Ｅ１に比例した電圧信号が得られ、当該電圧信号に係るデジタルデータが上位装置１０に伝送される。

ここで、Ｃ１，Ｃ２はそれぞれ数ｐＦオーダーで、Ｃ１：Ｃ２＝１:１０程度の比率である。例として、Ｃ１＝１[ｐＦ]、Ｃ２＝１０[ｐＦ]とする。また、外部分圧抵抗１３が存在しない場合には、分圧部電圧Ｅ２はＥ２＝Ｃ１／（Ｃ１＋Ｃ２）×Ｅ１となり、例として、Ｅ１＝１３２／√３[ｋＶｒｍｓ]の場合には、Ｅ２＝１／１１×１３２／√３≒７[ｋＶｒｍｓ]となり、一般的な電子回路では扱えない電圧値となる。そこで、一般的な電子回路でも扱える電圧値とするため、外部分圧抵抗１３を挿入して分圧する必要がある。このとき、分圧部電圧Ｅ２は、｜Ｅ２｜＝ω×Ｃ１×Ｒ１／√（１＋（ω×（Ｃ１＋Ｃ２）×Ｒ１）^２）×｜Ｅ１｜となる。ここで、ω＝２πｆ、ｆは周波数であり、例として定格周波数５０Ｈｚとした場合、Ｅ２＝１[Ｖｒｍｓ]とするにはＲ１は約４２[ｋΩ]となる。

外部分圧抵抗１３を挿入した場合は、上述したように浮遊静電容量１１、対地静電容量１２、および外部分圧抵抗１３によりハイパスフィルタ特性を有する分圧部３０が形成される。すなわち、分圧部３０はＲＣ型のハイパスフィルタを構成し、分圧部３０はカットオフ周波数ｆ１＝１／（２π×Ｒ１×（Ｃ１＋Ｃ２））の周波数特性を有し、中心導体電圧に比例する分圧部３０の電圧信号波形は、浮遊静電容量１１、対地静電容量１２、および外部分圧抵抗１３から成るハイパスフィルタにより、中心導体電圧波形の時間微分波形となる。そのため、信号処理回路４では、Ａ／Ｄ変換器６によりアナログ／デジタル変換することによって得られたデジタルデータをマイコン７でデジタル積分処理することによって中心導体電圧に比例した電圧信号を得ている。

しかし、デジタル積分は、振幅周波数特性が単調減少であり（ローパスフィルタ特性）、かつ、サンプリング周波数に大きく依存するため、分圧部３０の電圧信号の振幅周波数特性はカットオフ周波数ｆ１からフラットではなくなるので中心導体１の電圧信号を高域側では忠実に再現できない。また、分圧部３０の電圧振幅は高い周波数成分ほど大きくなるため、高い周波数成分ではアナログ回路５で電圧信号が飽和するおそれがある。

図６は、図５に示す従来の電圧検出装置における各段での電圧振幅特性を示した図であり、（ａ）分圧部３０の出力電圧振幅の周波数特性、（ｂ）積分処理による出力電圧振幅の周波数特性、（ｃ）積分処理後の出力電圧振幅の周波数特性を示した図である。具体的には、図６（ａ）は、横軸を周波数、縦軸を分圧部３０の入出力電圧振幅比として示した図であり、縦軸、横軸ともに対数スケールで表示している。また、図６（ｂ）は、横軸を周波数、縦軸をマイコン７による積分処理前後の電圧振幅比として示した図であり、縦軸、横軸ともに対数スケールで表示している。また、図６（ｃ）は、横軸を周波数、縦軸を信号処理回路４の出力電圧振幅特性として示した図であり、縦軸、横軸ともに対数スケールで表示している。

図６（ａ）に示すように、分圧部３０の出力電圧振幅特性は、カットオフ周波数ｆ１以上の周波数領域ではフラット（一定値）になり、カットオフ周波数ｆ１以下の周波数領域では、周波数の増加に対して出力電圧振幅が単調増加する特性となる。また、図６（ｂ）に示すように、マイコン７でのデジタル積分処理による出力電圧振幅特性は、周波数の増加に対して単調減少（ただし、（サンプリング周波数）／２より高い周波数では極小・極大を繰り返す。）する特性となる。なお、図６（ｂ）は、いわゆる完全積分型の積分処理を表している。図６（ｃ）に示すように、分圧部３０の出力電圧振幅の周波数特性と積分処理による出力電圧振幅の周波数特性とが相殺された結果、信号処理回路４の出力電圧振幅特性は、カットオフ周波数ｆ１以下の周波数領域ではフラット（一定値）となるが、カットオフ周波数ｆ１以上の周波数領域では周波数の増加に対して単調減少する特性となる。すなわち、従来の電圧検出装置では、中心導体電圧信号波形をカットオフ周波数ｆ１以上の高域側では忠実に再現することが困難となる。

なお、サージ対策として分圧部３０の後段にコンデンサを実装する場合は、分圧部３０のカットオフ周波数ｆ１が低域側にシフトするため、分圧部３０のハイパスフィルタ構成の影響はより顕著になる。

実施の形態．
次に、本実施の形態について説明する。図１は、本実施の形態の電圧検出装置５０の一構成例を示す図である。図２は、積分回路２０の構成の一例を示す図である。図３は、本実施の形態の電圧検出装置における各段での電圧振幅特性を示した図である。

図１において、中心導体１、中間電極２、タンク３、浮遊静電容量１１、対地静電容量１２、外部分圧抵抗１３、分圧部３０、中心導体電圧（対地電圧）Ｅ１、分圧部電圧Ｅ２等については図５と同様であるので説明を省略する。

電圧検出装置５０は信号処理回路４を備えて構成される。信号処理回路４は、分圧部電圧Ｅ２が入力される積分回路２０と、同じく分圧部電圧Ｅ２が入力される増幅器／減衰器２１と、積分回路２０の出力電圧が入力されるアナログ回路５と、アナログ回路５の出力電圧および増幅器／減衰器２１の出力電圧が入力され両出力電圧を加算する加算器２２と、加算器２２の出力電圧が入力されるＡ／Ｄ変換器６と、Ａ／Ｄ変換器６の出力電圧が入力されるマイコン（マイクロコンピュータ）７とを備えている。また、マイコン７は通信機能を有し、デジタルデータ化された出力電圧を上位装置１０へ送信することができる。

本実施の形態の電圧検出装置５０では、従来の電圧検出装置１００（図５）と比較して、積分回路２０および増幅器／減衰器２１を信号処理回路４の最前段に配置し、分圧部電圧Ｅ２を積分回路２０で積分した後にアナログ回路５で増幅した信号と分圧部電圧Ｅ２を増幅器／減衰器２１で増幅または減衰することで利得調整した信号とを加算するための加算器２２を設けている。

積分回路２０は、不完全型の積分回路であり、分圧部電圧Ｅ２を入力とし、これを積分してアナログ回路５に出力する。ここで、分圧部電圧Ｅ２の振幅特性は、図３（ａ）で表される。図３（ａ）では、横軸を周波数、縦軸を分圧部３０の出力電圧振幅特性とし、横軸、縦軸ともに対数スケールで表示している。図３（ａ）に示すように、分圧部３０の出力電圧振幅特性（分圧部電圧Ｅ２の振幅特性）はカットオフ周波数ｆ１以上の周波数領域ではフラット（一定値Ａ１）になり、カットオフ周波数ｆ１以下の周波数領域では、周波数の増加に対して単調増加する特性となる。

また、積分回路２０は、図３（ｂ）に示すような電圧振幅特性を有する。図３（ｂ）では、横軸を周波数、縦軸を積分回路電圧振幅特性とし、横軸、縦軸ともに対数スケールで表示している。図３（ｂ）に示すように、積分回路電圧振幅特性は、不完全積分型であることを反映して低域側にフラット（一定値）な周波数領域が存在する他は、周波数の増加に対して単調減少する特性となる。

また、図３（ｃ）は、横軸を周波数として、縦軸に積分回路２０の出力電圧振幅特性を示した図であり、横軸、縦軸ともに対数スケールで表示している。分圧部３０の出力である分圧部電圧Ｅ２は、図３（ｂ）の積分回路電圧振幅特性を有する積分回路２０にて積分されることにより、積分回路２０の出力電圧特性は図３（ｃ）のようになる。すなわち、分圧部３０の出力電圧振幅の周波数特性（図３（ａ））と積分回路２０の電圧振幅の周波数特性（図３（ｂ））とが乗算された結果、積分回路２０の出力電圧振幅特性（図３（ｃ））は、カットオフ周波数ｆ１以下の周波数領域では不完全積分型に起因する低域側の一部を除いてフラット（一定値Ａ２）となる。しかし、積分回路２０の出力電圧振幅特性（図３（ｃ））は、カットオフ周波数ｆ１以上の周波数領域では周波数の増加に対して単調減少する特性となる。

なお、積分回路２０は、例えば図２のように構成することができる。すなわち、積分回路２０は、オペアンプ４１と、オペアンプ４１の負側入力端子に接続された入力抵抗４２（抵抗値Ｒ２）と、オペアンプ４１の負側入力端子および出力端子間に接続された帰還コンデンサ４３（静電容量Ｃ４）と、帰還コンデンサ４３と並列接続された抵抗４４とを含んで構成される。ここで、入力抵抗４２は中間電極２に接続され、オペアンプ４１の正側入力端子がタンク３に接続される。なお、抵抗４４が存在しない場合またはその抵抗値が非常に大きい場合は、積分処理は完全積分型または実質完全積分型となるが、アナログ回路では一般に非零の抵抗値が存在する。

アナログ回路５（第１の利得調整部）は、積分回路２０の出力電圧を規定の振幅まで増幅させる。すなわち、アナログ回路５の出力電圧振幅特性は、図３（ｃ）と同様であるが、積分回路２０に比べてフラットな周波数領域における出力電圧が規定の振幅値まで増幅される。ここで、この規定の振幅は次のようにして決まる。Ａ／Ｄ変換器６の入力電圧の振幅の大きさは、電圧検出装置５０の適用用途（保護用途、計測用途等）に応じて予め決まっている。例えば、電圧検出装置５０が二つの適用用途を持つ場合には、Ａ／Ｄ変換器６の入力電圧の振幅の大きさは例えばＶ１またはＶ２のように決まっている。そして、本実施の形態では、積分回路２０の出力電圧は、一般にＶ１およびＶ２よりも小さいので、図３（ｄ）のようにアナログ回路５の出力電圧がＶ１またはＶ２となるようにアナログ回路５の利得が予め調整されている。

増幅器／減衰器２１（第２の利得調整部）は、増幅器の機能と減衰器の機能とを併せ持ち、いずれかの機能を切り替えて用いることができる。増幅器／減衰器２１には、分圧部電圧Ｅ２が入力される。上述のように、分圧部電圧Ｅ２の振幅特性は、図３（ａ）で表される。増幅器／減衰器２１は、図３（ｅ）のように分圧部電圧Ｅ２を上記規定の振幅まで増幅または減衰させる。したがって、増幅器／減衰器２１の出力電圧振幅特性は、図３（ａ）と同じであるが、カットオフ周波数ｆ１以上の周波数領域（電圧振幅特性がフラットな領域）における出力電圧が、図３（ｄ）のようにカットオフ周波数ｆ１以下の周波数領域（電圧振幅特性がフラットな領域）におけるアナログ回路５の出力電圧と同じ振幅値となるように増幅器／減衰器２１の利得が調整されている。例えば、Ａ／Ｄ変換器６の入力電圧の振幅の大きさが上記のようにＶ１またはＶ２のいずれかでかつＶ１＜Ｅ２＜Ｖ２となる場合において、Ａ／Ｄ変換器６の入力電圧の振幅の大きさがＶ１に設定されるときには、増幅器／減衰器２１は減衰器として機能するようにその利得が調整され、Ａ／Ｄ変換器６の入力電圧の振幅の大きさをＶ２に設定するときには、増幅器／減衰器２１は増幅器として機能するようにその利得が調整される。なお、増幅器／減衰器２１は、従来の増幅器および従来の減衰器を組み合わせて構成することができる。

加算器２２は、アナログ回路５の出力電圧および増幅器／減衰器２１の出力電圧を加算してＡ／Ｄ変換器６に出力するアナログ回路である。Ａ／Ｄ変換器６は、加算器２２の出力であるアナログデータをデジタルデータに変換し、マイコン７に送出する。

次に、本実施の形態の動作について説明する。中心導体１の電圧である中心導体電圧（対地電圧）Ｅ１は、分圧部３０を構成するハイパスフィルタによりハイパス特性を備えた分圧部電圧Ｅ２に分圧された後（図３（ａ））、積分回路２０および増幅器／減衰器２１にそれぞれ入力される。

積分回路２０に入力された分圧部電圧Ｅ２は、積分回路２０にて積分されて（図３（ｃ））、さらにアナログ回路５にてカットオフ周波数ｆ１以下の出力電圧が規定の振幅値まで増幅された後に加算器２２に出力される（図３（ｄ））。

一方、増幅器／減衰器２１に入力された分圧部電圧Ｅ２は、カットオフ周波数ｆ１以上の電圧がアナログ回路５の出力電圧の上記規定の振幅値と同じになるように利得調整された後に加算器２２に出力される（図３（ｅ））。

次に、加算器２２は、アナログ回路５の出力電圧および増幅器／減衰器２１の出力電圧を加算する。この際、アナログ回路５の出力電圧振幅特性（図３（ｄ））と増幅器／減衰器２１の出力電圧振幅特性（図３（ｅ））とが加算されることで、カットオフ周波数ｆ１以下の周波数に対しては、実質的にアナログ回路５の出力電圧振幅特性が現れ、カットオフ周波数ｆ１以上の周波数に対しては、実質的に増幅器／減衰器２１の出力電圧振幅特性が現れることとなり、周波数領域全体としては、図３（ｆ）に示すように、積分回路２０が不完全積分型であることに起因する低域側の一部を除いて周波数領域全体にわたってほぼフラットな出力電圧振幅特性が得られる。ここで、図３（ｆ）では、横軸を周波数、縦軸を加算器２２の出力電圧振幅特性とし、横軸、縦軸ともに対数スケールで表示している。

そして、加算器２２の出力は、Ａ／Ｄ変換器６に入力され、Ａ／Ｄ変換器６によりアナログデータからデジタルデータに変換されてマイコン７に出力される。さらにマイコン７はそのデジタルデータを上位装置１０へ伝送する。このようにして、中心導体１の電圧信号波形を広帯域にわたって忠実に再現することが可能となる。

なお、積分回路２０をアナログ回路５の前段に配置することにより、分圧部のハイパス特性によってアナログ回路５が飽和することもなくなる。

図４は、本実施の形態における分圧部出力電圧（Ｐ１，Ｑ１）、アナログ回路出力電圧（Ｐ２，Ｑ２）、および加算器出力電圧（Ｐ３，Ｑ３）の一例を示したグラフである。詳細には、Ｐ１は分圧部の出力電圧の振幅特性を示し、Ｑ１は分圧部の出力電圧の位相特性を示し、Ｐ２はアナログ回路５の出力電圧の振幅特性を示し、Ｑ２はアナログ回路５の出力電圧の位相特性を示し、Ｐ３は加算器２２の出力電圧の振幅特性を示し、Ｑ３は加算器２２の出力電圧の位相特性を示している。Ｐ３，Ｑ３からわかるように、加算器出力電圧は広帯域にわたってほぼフラットになっている。

このように、本実施の形態では、積分回路２０を信号処理回路４の最前段に設け、分圧部の出力を積分回路２０で積分した後アナログ回路５により増幅した信号と、分圧部の出力を増幅器／減衰器２１により利得調整した信号とを加算器２２により加算することによって、信号処理回路４の最終出力段での周波数特性を広帯域にわたってほぼフラットにすることができる。そのため、本実施の形態によれば、事故時などに過渡的に発生する高周波成分も広帯域にわたって正しく検出することが可能となる。

以上のように、本発明は、変電機器用の電圧検出装置として有用である。

１ 中心導体、２ 中間電極、３ タンク、４ 信号処理回路、５ アナログ回路、６ Ａ／Ｄ変換器、７ マイコン、１０ 上位装置、１１ 浮遊静電容量、１２ 対地静電容量、１３ 外部分圧抵抗、２０ 積分回路、２１ 増幅器／減衰器、２２ 加算器、３０ 分圧部、４１ オペアンプ、４２ 入力抵抗、４３ 帰還コンデンサ、４４ 抵抗、５０，１００ 電圧検出装置。

Claims (2)

1. 電圧が印加される中心導体と接地されたタンクとの間に中間電極を設けて分圧部を構成し、前記分圧部の電圧に基づき前記中心導体の電圧を検出する電圧検出装置であって、
   前記中心導体と前記中間電極との間の浮遊静電容量、前記中間電極と前記タンクとの間の対地静電容量、および前記対地静電容量と並列接続された分圧抵抗により形成されるハイパスフィルタ特性を有する前記分圧部の電圧が入力される積分回路と、
   この積分回路の出力電圧を規定の振幅まで増幅する第１の利得調整部と、
   前記分圧部の電圧が入力され、当該分圧部の電圧を前記規定の振幅まで増幅または減衰させる第２の利得調整部と、
   前記第１の利得調整部の出力電圧と前記第２の利得調整部の出力電圧とを加算する加算器と、
   を備えることを特徴とする電圧検出装置。
2. 前記積分回路、前記第１の利得調整部、前記第２の利得調整部、および前記加算器は、それぞれアナログ回路で構成され、
   前記加算器の出力電圧が入力されるＡ／Ｄ変換器が設けられていることを特徴とする請求項１に記載の電圧検出装置。

Images