TWI641115B - 記憶體單元及記憶體陣列 - Google Patents

記憶體單元及記憶體陣列 Download PDF

Info

Publication number
TWI641115B
TWI641115B TW106114486A TW106114486A TWI641115B TW I641115 B TWI641115 B TW I641115B TW 106114486 A TW106114486 A TW 106114486A TW 106114486 A TW106114486 A TW 106114486A TW I641115 B TWI641115 B TW I641115B
Authority
TW
Taiwan
Prior art keywords
voltage
write
read
line
coupled
Prior art date
Application number
TW106114486A
Other languages
English (en)
Other versions
TW201830665A (zh
Inventor
陳學威
陳緯仁
孫文堂
Original Assignee
力旺電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 力旺電子股份有限公司 filed Critical 力旺電子股份有限公司
Publication of TW201830665A publication Critical patent/TW201830665A/zh
Application granted granted Critical
Publication of TWI641115B publication Critical patent/TWI641115B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0433—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and one or more separate select transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0441—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing multiple floating gate devices, e.g. separate read-and-write FAMOS transistors with connected floating gates
    • G11C16/0458—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing multiple floating gate devices, e.g. separate read-and-write FAMOS transistors with connected floating gates comprising two or more independent floating gates which store independent data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/20—Initialising; Data preset; Chip identification
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/065—Differential amplifiers of latching type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42328—Gate electrodes for transistors with a floating gate with at least one additional gate other than the floating gate and the control gate, e.g. program gate, erase gate or select gate
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/60—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the control gate being a doped region, e.g. single-poly memory cell
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/70—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the floating gate being an electrode shared by two or more components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Non-Volatile Memory (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

記憶體單元包含寫入選擇電晶體、寫入元件、讀取選擇電晶體、讀取元件、共同浮接閘極及清除元件。寫入選擇電晶體耦接於寫入源極線、寫入選擇線及寫入控制線。寫入元件耦接於寫入選擇電晶體之第二端、寫入位元線及寫入控制線。讀取選擇電晶體耦接於讀取源極線、讀取選擇線及偏壓控制線。讀取元件耦接於讀取選擇電晶體之第二端、讀取位元線及偏壓控制線。清除元件耦接於清除控制線。共同浮接閘極耦接於寫入元件、清除元件及讀取元件。

Description

記憶體單元及記憶體陣列
本發明是有關於一種記憶體單元，特別是一種能夠承受多次寫入操作的記憶體單元。
非揮發性記憶體(Non-volatile memory，NVM)是一種能夠在記憶體區塊無電源供應時，仍能保存儲存訊息的記憶體。
由於非揮發性記憶體能夠應用在各種領域中，因此將非揮發性記憶體嵌入於與主電路相同晶片的需求也成為趨勢，特別是在對於晶片空間要求嚴格的個人電子裝置應用中尤為普遍。
根據寫入次數限制的不同，非揮發性記憶體可分為多次寫入(multi-time programmable，MTP)記憶體和單次寫入(one-time programmable，OPT)記憶體。先前技術中的多次寫入非揮發性記憶體可包含用來儲存資料的浮接閘極電晶體，以及一或兩個用來致能浮接閘極電晶體以進行讀取、寫入及清除操作的選擇電晶體。為了透過電子注入或電子穿隧來寫入或清除記憶體單元，浮接閘極必須承受高電壓。在先前技術中，由於選擇電晶體是直接耦接至浮接閘極以利操作進行，因此選擇電晶體也需以製作耐高壓元件的高壓製程製作。然而，在高壓製程中，選擇電晶體會需要較大的面積，因此與目前縮減晶片面積的趨勢不符。此外，選擇電晶體所需的高導通電壓也會延長讀取操作的時間， 降低讀取操作的速度。
本發明之一實施例提供一種記憶體單元，記憶體單元包含寫入選擇電晶體、寫入元件、讀取選擇電晶體、讀取元件、共同浮接閘極及清除元件。
寫入選擇電晶體具有第一端、第二端、控制端及基極端，寫入選擇電晶體的第一端耦接於寫入源極線，寫入選擇電晶體的控制端耦接於寫入選擇線，而寫入選擇電晶體的基極端耦接於寫入控制線。寫入元件具有第一端、第二端及基極端，寫入元件的第一端耦接於寫入選擇電晶體之第二端，寫入元件的第二端耦接於寫入位元線，而寫入元件的基極端耦接於寫入控制線。讀取選擇電晶體具有第一端、第二端、控制端及基極端，讀取選擇電晶體的第一端耦接於讀取源極線，讀取選擇電晶體的控制端耦接於讀取選擇線，而讀取選擇電晶體的基極端耦接於偏壓控制線。讀取元件具有第一端、第二端及基極端，讀取元件的第一端耦接於讀取選擇電晶體之第二端，讀取元件的第二端耦接於讀取位元線，而讀取元件的基極端耦接於偏壓控制線。共同浮接閘極耦接於寫入元件及讀取元件。清除元件具有第一端、第二端及基極端，清除元件的第一端耦接於清除控制線，而清除元件的第二端耦接於共同浮接閘極。
讀取選擇電晶體之閘極氧化層的厚度小於寫入選擇電晶體之閘極氧化層的厚度。
本發明之另一實施例提供一種記憶體陣列，記憶體陣列包含複數條寫入位元線、複數條寫入選擇線、複數條寫入控制線、複數條清除控制線、複數條寫入源極線、複數條讀取位元線、複數條讀取選擇線、複數條偏壓控制線、複數條讀取源極線及複數列記憶體單元。
每一記憶體單元包含寫入選擇電晶體、寫入元件、讀取選擇電晶體、 讀取元件、共同浮接閘極及清除元件。寫入選擇電晶體具有第一端、第二端、控制端及基極端，寫入選擇電晶體的第一端耦接於對應的寫入源極線，寫入選擇電晶體的控制端耦接於對應的寫入選擇線，而寫入選擇電晶體的基極端耦接於對應的寫入控制線。寫入元件具有第一端、第二端及基極端，寫入元件的第一端耦接於寫入選擇電晶體之第二端，寫入元件的第二端耦接於對應的寫入位元線，而寫入元件的基極端耦接於對應的寫入控制線。讀取選擇電晶體具有第一端、第二端、控制端及基極端，讀取選擇電晶體的第一端耦接於對應的讀取源極線，讀取選擇電晶體的控制端耦接於對應的讀取選擇線，而讀取選擇電晶體的基極端耦接於對應的偏壓控制線。讀取元件具有第一端、第二端及基極端，讀取元件的第一端耦接於讀取選擇電晶體之第二端，讀取元件的第二端耦接於對應的讀取位元線，而讀取元件的基極端耦接於對應的偏壓控制線。共同浮接閘極耦接於寫入元件及讀取元件。清除元件具有第一端、第二端及基極端，清除元件的第一端耦接於對應的清除控制線，而清除元件的第二端耦接於共同浮接閘極。讀取選擇電晶體之閘極氧化層的厚度小於寫入選擇電晶體之閘極氧化層的厚度。
位於同一列之記憶體單元係耦接於相同之寫入選擇線、相同之讀取選擇線、相同之偏壓控制線及相同之清除控制線，且位於同一行之記憶體單元係耦接於相同之讀取位元線、相同之讀取源極線、相同之寫入位元線、相同之寫入源極線及相同之寫入控制線。
100、200、100(1,1)至100(M,N)‧‧‧記憶體單元
110‧‧‧寫入選擇電晶體
120‧‧‧寫入元件
130、230‧‧‧讀取選擇電晶體
140、240‧‧‧讀取元件
150‧‧‧清除元件
SLP、SLP1至SLPN‧‧‧寫入源極線
BLP、BLP1至BLPN‧‧‧寫入位元線
SGP、SGP1至SGPM‧‧‧寫入選擇線
CLP、CLP1至CLPN‧‧‧寫入控制線
EL、EL1至ELM‧‧‧清除控制線
BLR、BLR1至BLRN‧‧‧讀取位元線
SLR、SLR1至SLRN‧‧‧讀取源極線
SGR、SGR1至SGRM‧‧‧讀取選擇線
CLB、CLB1至CLBM‧‧‧偏壓控制線
FG‧‧‧共同浮接閘極
NW‧‧‧N型井
PW‧‧‧P型井
A1、A2‧‧‧重疊區域
P+‧‧‧P型參雜區
N+‧‧‧N型參雜區
VPP‧‧‧第一電壓
VDD‧‧‧第二電壓
VSS‧‧‧第三電壓
VEE‧‧‧第四電壓
VBB‧‧‧第五電壓
Vr‧‧‧第六電壓
Vc‧‧‧第七電壓
10‧‧‧記憶體陣列
第1圖為本發明一實施例之記憶體單元的示意圖。
第2圖為第1圖之記憶體單元的布局圖。
第3圖為第1圖之記憶體單元在寫入操作期間，訊號線所接收之電壓的示意圖。
第4圖為第1圖之記憶體單元在清除操作期間，訊號線所接收之電壓的示意圖。
第5圖為第1圖之記憶體單元在負壓清除操作期間，訊號線所接收之電壓的示意圖。
第6圖為第1圖之記憶體單元在讀取操作期間，訊號線所接收之電壓的示意圖。
第7圖為本發明另一實施例之記憶體單元的示意圖。
第8圖為第7圖之記憶體單元的布局圖。
第9圖為第7圖之記憶體單元在讀取操作期間，其訊號線所接收之電壓的示意圖。
第10圖為本發明一實施例之記憶體陣列的示意圖。
第1圖為本發明一實施例之記憶體單元100的示意圖。記憶體單元100包含寫入選擇電晶體110、寫入元件120、讀取選擇電晶體130、讀取元件140、清除元件150及共同浮接閘極FG。
寫入選擇電晶體110具有第一端、第二端、控制端及基極端，寫入選擇電晶體110之第一端耦接於寫入源極線SLP，寫入選擇電晶體110之控制端耦接於寫入選擇線SGP，而寫入選擇電晶體110的基極端耦接於寫入控制線CLP。
寫入元件120具有第一端、第二端及基極端，寫入元件120之第一端耦接於寫入選擇電晶體110之第二端，寫入元件120之第二端耦接於寫入位元線BLP，而寫入元件120的基極端耦接於寫入控制線CLP。
讀取選擇電晶體130具有第一端、第二端、控制端及基極端，讀取選擇電晶體130之第一端耦接於讀取源極線SLR，讀取選擇電晶體130之控制端耦接於讀取選擇線SGR，而讀取選擇電晶體130的基極端耦接於偏壓控制線CLB。
讀取元件140具有第一端、第二端及基極端，讀取元件140之第一端 耦接於讀取選擇電晶體130之第二端，讀取元件140之第二端耦接於讀取位元線BLR，而讀取元件140的基極端耦接於偏壓控制線CLB。
清除元件150具有第一端及第二端，清除元件150之第一端耦接於清除控制線EL，清除元件150之第二端耦接於共同浮接閘極FG。
再者，清除元件150的第二端、寫入元件120的控制端及讀取元件140的控制端皆耦接於共同浮接閘極FG。
在此情況下，記憶體單元100主要是由寫入選擇電晶體110來選取進行寫入操作及清除操作，並由讀取選擇電晶體130選取進行讀取操作。也就是說，在寫入操作或清除操作中所需的高電壓不會直接施加於讀取選擇電晶體130。因此，讀取選擇電晶體130能夠以製作低耐壓元件的低壓製程來製作，而寫入選擇電晶體110、寫入元件120、清除元件150及讀取元件140則由製作高耐壓元件的高壓製程製作。
舉例來說，讀取選擇電晶體130的閘極氧化層厚度會小於寫入選擇電晶體110的閘極氧化層厚度，且寫入選擇電晶體110、寫入元件120、清除元件150及讀取元件140可具有實質上相同的閘極氧化層厚度。如此一來，寫入選擇電晶體110、寫入元件120、清除元件150及讀取元件140就能夠承受寫入操作及清除操作所需的高電壓，例如7V或甚至高於7V的電壓，而讀取選擇電晶體110則可利用例如為1.5V或甚至低於1.5V的低電壓來進行讀取操作。
第2圖為本發明一實施例之記憶體單元100的布局圖。在第2圖中，寫入選擇電晶體110及寫入元件120可由P型金氧半電晶體(P-type metal-oxide-semiconductors，PMOS)實作，而讀取選擇電晶體130、讀取元件140及清除元件150可由N型金氧半電晶體(N-type metal-oxide-semiconductors，NMOS)實作。
寫入選擇電晶體110及寫入元件120可利用N型井NW中的P型參雜區 P+來形成，且寫入選擇電晶體110及寫入元件120的基極端則可為N型井NW。此外，讀取選擇電晶體130、讀取元件140及清除元件150可利用P型井PW中的N型參雜區N+來形成。讀取選擇電晶體130及讀取元件140的基體端可為其P型井PW。然而，清除元件150的第一端可為P型井中的N型參雜區N+，因此施加於清除控制線EL的電壓並不會影響到讀取選擇電晶體130及讀取元件140。清除元件150還可包含基體端，清除元件150的基體端可為P型井PW。也就是說，讀取選擇電晶體130、讀取元件140及清除元件150的基體端可透過P型井互相連通。
此外，如第2圖所示，讀取元件140之主動區與共同浮接閘極FG重疊之重疊區域A1的面積可小於寫入元件120之主動區與共同浮接閘極FG重疊之重疊區域A2的面積。因此，共同浮接閘極EG的電壓主要會由寫入元件120所控制。
再者，由於讀取選擇電晶體130是以低壓製程製作，因此讀取選擇電晶體130可設置於與清除元件150不相鄰的位置，以避免讀取選擇電晶體130受到清除元件150所接收的高電壓影響而受損。
第3圖為記憶體單元100在寫入操作期間其訊號線所接收之電壓的示意圖。在記憶體單元100的寫入操作期間，寫入源極線SLP、寫入控制線CLP處於第一電壓VPP，寫入選擇線SGP及清除控制線EL處在介於第二電壓VDD及第三電壓VSS之間的電壓範圍，而寫入位元線BLP及偏壓控制線CLB處於第三電壓VSS。讀取源極線SLR、讀取選擇線SGR及讀取位元線BLR可為浮接狀態。第一電壓VPP大於第二電壓VDD，且第二電壓VDD大於第三電壓VSS。舉例來說，第一電壓VPP可為7.5V，第二電壓VDD可為5V，而第一電壓VSS可為地電壓，亦即0V。
在此情況下，寫入元件120的基極端會經由寫入控制線CLP接收到第一電壓VPP，且寫入選擇電晶體110會由寫入選擇線SGP所提供的低電壓導通。因此，耦合至共同浮接閘極FG的高電壓會造成通道熱電子注入。如此一來，電 子會被寫入元件120捕獲，因此記憶體單元100會被寫入。
此外，由於在寫入操作期間，讀取源極線SLR、讀取選擇線SGR及讀取位元線BLR皆處於浮接狀態，因此在寫入操作的過程中讀取選擇電晶體130及讀取元件140不會引致電流。
第4圖為記憶體單元100在清除操作期間其訊號線所接收之電壓的示意圖。在記憶體單元100的清除操作期間，寫入源極線SLP、寫入選擇線SGP、寫入位元線BLP及寫入控制線CLP可皆處於第三電壓VSS，而清除控制線EL可處於第四電壓VEE，第四電壓VEE大於第一電壓VPP。在部分實施例中，第一電壓VPP可為7.5V，而第四電壓VEE則可為15V。此外，偏壓控制線CLB可為第三電壓VSS、讀取源極線SLR、讀取選擇線SGR及讀取位元線BLR可皆為浮接狀態。
在此情況下，寫入元件120的基極端會經由寫入控制線CLP接收到第三電壓VSS，而寫入選擇電晶體110會被截止。此外，經由清除控制線EL，清除元件150會將共同浮接閘極FG耦合至高電壓。由於清除控制線EL處於第四電壓VEE，且第四電壓VEE較第一電壓VPP還要更高，所以在共同浮接閘極FG與清除控制線EL之間的巨大電壓差將造成福諾電子穿隧(Fowler-Nordheim tunneling)。因此，原先經由共同浮接閘極FG被寫入元件120捕獲電子會逃脫，使得記憶體單元100被清除。
此外，由於在清除操作期間，讀取源極線SLR、讀取選擇線SGR及讀取位元線BLR皆處於浮接狀態，因此在清除操作的過程中讀取選擇電晶體130及讀取元件140不會引致電流。
在部分實施例中，清除操作也可由負電壓來操作。第5圖為記憶體單元100在負壓清除操作期間其訊號線所接收之電壓的示意圖。在記憶體單元100的負壓清除操作期間，寫入源極線SLP、及寫入位元線BLP可處於第五電壓VBB，寫入選擇線SGP可處在介於第三電壓至第五電壓VBB減去寫入選擇電晶 體100之臨界電壓Vt之間的電壓範圍，亦即VSS至VBB-Vt之間的電壓，而寫入控制線CLP、清除控制線EL及偏壓控制線CLB可處於第三電壓VSS。第三電壓VSS可大於第五電壓VBB。也就是說，第五電壓VBB可為負電壓，例如為-15V，而第三電壓VSS可為地電壓。
此外，偏壓控制線CLB可處於第三電壓VSS，而讀取源極線SLR、讀取選擇線SGR及讀取位元線BLR可處於浮接狀態。
第6圖為記憶體單元100在讀取操作期間其訊號線所接收之電壓的示意圖。在記憶體單元100的讀取操作期間，寫入源極線SLP、寫入選擇線SGP、寫入位元線BLP、寫入控制線CLP、清除控制線EL及偏壓控制線CLB可皆處於第三電壓VSS。此外，讀取源極線SLR可處於第六電壓Vr，讀取選擇線SGR可處於第七電壓Vc，而讀取位元線BLR可處於第三電壓VSS。第七電壓Vc大於或等於第六電壓Vr，且第六電壓Vr大於第三電壓VSS。舉例來說，第七電壓Vc可為1.2V至1.5V，而第六電壓Vr可為1.2V。
在此情況下，讀取選擇電晶體130可被導通，並可根據共同浮接閘極FG的狀態產生讀取電流。舉例來說，若記憶體單元100被寫入，則電子將被寫入元件120捕捉。因此，共同浮接閘極EG將會處於相對的高電壓，進而產生讀取電流，並經由讀取位元線BLR輸出。相對地，若記憶體單元100並未被寫入，或是在寫入後已被清除，則將不會產生讀取電流。因此，根據讀取電流的強度就能夠判別出記憶體單元100中所儲存的資訊。
此外，讀取元件140和讀取選擇電晶體130是由N型電晶體實作，由於電子元件特性上的差異，因此記憶體單元100產生的讀取電流一般會大於利用P型電晶體實作之記憶體單元所產生的讀取電流。如此一來，記憶體單元100的讀取速度也能進一步提升。
然而，在本發明的其他實施例中，讀取選擇電晶體和讀取元件也可 利用P型電晶體來實作。第7圖為本發明另一實施例之記憶體單元200的示意圖。第8圖為本發明一實施例之記憶體單元200的布局圖。
記憶體單元200與記憶體單元100具有相同的結構，然而記憶體單元200之讀取選擇電晶體230及讀取元件240可由P型電晶體實作。
在第7圖中，寫入選擇電晶體110、寫入元件120、讀取選擇電晶體230及讀取元件240可皆設置於相同的N型井NW，而清除元件150則可由設置於P型井的N型電晶體實作。
在此情況下，由於以低壓製程製造的讀取選擇電晶體230與清除元件150可設置於相異的井區中，因此讀取選擇電晶體230可與清除元件150所接收之高電壓相隔離。
由於記憶體單元200之寫入選擇電晶體110、寫入元件120及清除元件150與記憶體單元100之寫入選擇電晶體110、寫入元件120及清除元件150有相同的構造及連接關係，因此第3至5圖中，各個訊號線於寫入操作期間、清除操作期間及負壓清除操作期間所接收到的電壓仍可應用於記憶體單元200以執行對應操作。
然而，由於讀取選擇電晶體230及讀取元件240為P型電晶體，因此在記憶體單元200的讀取操作期間，讀取源極線SLR可處於第七電壓Vc，讀取選擇線SGR可處於第三電壓VSS，而讀取位元線BLR可處於第六電壓Vr。第9圖為記憶體單元200在讀取操作期間其訊號線所接收之電壓的示意圖。
在此情況下，讀取選擇電晶體230會被導通，並可根據共同浮接閘極FG的狀態產生讀取電流。
由於記憶體單元100的讀取選擇電晶體130及記憶體單元200的讀取選擇電晶體230皆不會接收到高電壓，因此讀取選擇電晶體130及讀取選擇電晶體230可皆由製造低壓元件的低壓製程製作。因此讀取選擇電晶體的閘極氧化層 厚度會小於記憶體單元中其他電晶體的閘極氧化層厚度。如此一來，記憶體單元就能夠利用低電壓來執行讀取操作，因而簡化了讀取操作，同時也提升了讀取速度。
第10圖為本發明一實施例之記憶體陣列10的示意圖。記憶體陣列10包含N條寫入位元線BLP1至BLPN、M條寫入選擇線SGP1至SGPM、N條寫入控制線CLP1至CLPN，M條清除控制線EL1至ELM，N條寫入源極線SLP1至SLPN，N條讀取位元線BLR1至BLRN，M條讀取選擇線SGR1至SGRM，M條偏壓控制線CLB1至CLBM，N條讀取源極線SLR1至SLRN，以及M列的記憶體單元100(1,1)至100(1,N)、...、及100(M,1)至100(M,N)。其中M及N為正整數。
在第10圖中，每一個記憶體單元100(1,1)至100(1,N)、...、及100(M,1)至100(M,N)可與第1圖所示的記憶體單元100具有相同結構，且皆各自耦接於對應的控制線。
在部分實施例中，位於相同一列的記憶體單元會耦接於相同之寫入選擇線、相同之讀取選擇線、相同之偏壓控制線及相同之清除控制線。此外，位於相同一行之記憶體單元則會耦接於相同之讀取位元線、相同之讀取源極線、相同之寫入位元線、相同之寫入源極線及相同之寫入控制線。
舉例來說，記憶體單元100(1,1)及100(1,N)設置於相同一列。因此記憶體單元100(1,1)及100(1,N)會耦接至相同之寫入選擇線SGP1、相同之讀取選擇線SGR1、相同之偏壓控制線CLB1及相同之清除控制線EL1。相似地，記憶體單元100(M,1)及100(M,N)設置於相同一列。因此記憶體單元100(M,1)及100(M,N)會耦接至相同之寫入選擇線SGPM、相同之讀取選擇線SGRM、相同之偏壓控制線CLBM及相同之清除控制線ELM。
此外，記憶體單元100(1,1)及100(M,1)設置於相同一行。因此記憶體單元100(1,1)及100(M,1)會耦接至相同之讀取位元線BLR1、相同之讀取源極線 SLR1、相同之寫入位元線BLP1、相同之寫入源極線SLP1及相同之寫入控制線CLP1。相似地，記憶體單元100(1,N)及100(M,N)設置於相同一行。因此記憶體單元100(1,N)及100(M,N)會耦接至相同之讀取位元線BLRN、相同之讀取源極線SLRN、相同之寫入位元線BLPN、相同之寫入源極線SLPN及相同之寫入控制線CLPN。
在另一實施例中，記憶體陣列10的所有寫入控制線可互相耦接。又在另一實施例中，記憶體陣列10的所有清除控制線可互相耦接。
每一個記憶體單元100(1,1)至100(1,N)、...、及100(M,1)至100(M,N)可利用如第3至6圖之記憶體單元100所接收之訊號電壓來執行對應的寫入操作、清除操作、負壓清除操作及讀取操作。
綜上所述，本發明之實施例所提供的記憶體單元及記憶體陣列可包含用來執行讀取操作的讀取選擇電晶體及讀取元件。由於讀取選擇電晶體不須接收到高電壓，因此讀取選擇電晶體可利用低壓製程來製作。如此一來，記憶體單元及記憶體陣列就能夠利用低電壓訊號執行讀取操作，因而不僅簡化了讀取操作，也提升了讀取速度。以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

Claims (20)

  1. 一種記憶體單元，包含： 一寫入選擇電晶體，具有一第一端耦接於一寫入源極線，一第二端，一控制端耦接於一寫入選擇線，及一基極端耦接於一寫入控制線； 一寫入元件，具有一第一端耦接於該寫入選擇電晶體之該第二端，一第二端耦接於一寫入位元線，及一基極端耦接於該寫入控制線； 一讀取選擇電晶體，具有一第一端耦接於一讀取源極線，一第二端，一控制端耦接於一讀取選擇線，及一基極端耦接於一偏壓控制線； 一讀取元件，具有一第一端耦接於該讀取選擇電晶體之該第二端，一第二端耦接於一讀取位元線，及一基極端耦接於該偏壓控制線； 一共同浮接閘極，耦接於該寫入元件及該讀取元件；及 一清除元件，具有一第一端耦接於一清除控制線，及一第二端耦接於該共同浮接閘極； 其中該讀取選擇電晶體之一閘極氧化層的厚度小於該寫入選擇電晶體之一閘極氧化層的厚度。
  2. 如請求項1所述之記憶體單元，其中： 該寫入選擇電晶體、該寫入元件、該清除元件及該讀取元件係由一高壓製程製作；及 該讀取選擇電晶體係由一低壓製程製作。
  3. 如請求項1所述之記憶體單元，其中： 該讀取元件之一主動區與該共同浮接閘極重疊之一區域小於該寫入元件之一主動區與該共同浮接閘極重疊之一區域。
  4. 如請求項1所述之記憶體單元，其中該寫入選擇電晶體及該寫入元件係由設置於相同之一N型井的P型金氧半電晶體實作，及該清除元件係由N型金氧半電晶體實作。
  5. 如請求項4所述之記憶體單元，其中該讀取選擇電晶體及該讀取元件係由N型金氧半電晶體實作。
  6. 如請求項5所述之記憶體單元，其中： 該讀取選擇電晶體、該讀取元件及該清除元件係設置於相同之一P型井；及 該讀取選擇電晶體係設置在與該清除元件不相鄰處。
  7. 如請求項5所述之記憶體單元，其中在該記憶體單元之一寫入操作期間： 該寫入源極線係處在一第一電壓； 該寫入選擇線係處在介於一第二電壓及一第三電壓之間的一電壓範圍； 該寫入位元線係處在該第三電壓； 該寫入控制線係處在該第一電壓； 該清除控制線係處在介於該第二電壓及該第三電壓之間的一電壓範圍； 該偏壓控制線係處在該第三電壓； 該讀取源極線係處在浮接狀態； 該讀取選擇線係處在浮接狀態；及 該讀取位元線係處在浮接狀態； 其中該第一電壓大於該第二電壓，且該第二電壓大於該第三電壓。
  8. 如請求項5所述之記憶體單元，其中在該記憶體單元之一清除操作期間： 該寫入源極線係處在一第三電壓； 該寫入選擇線係處在該第三電壓； 該寫入位元線係處在該第三電壓； 該寫入控制線係處在該第三電壓； 該清除控制線係處在一第四電壓； 該偏壓控制線係處在該第三電壓； 該讀取源極線係處在浮接狀態； 該讀取選擇線係處在浮接狀態；及 該讀取位元線係處在浮接狀態； 其中該第四電壓大於該第三電壓。
  9. 如請求項5所述之記憶體單元，其中在該記憶體單元之一負壓清除操作期間： 該寫入源極線係處在一第五電壓； 該寫入選擇線係處在介於該第三電壓至該第五電壓減去該寫入選擇電晶體之一臨界電壓的一電壓範圍； 該寫入位元線係處在該第五電壓； 該寫入控制線係處在該第三電壓； 該清除控制線係處在該第三電壓； 該偏壓控制線係處在該第三電壓； 該讀取源極線係處在浮接狀態； 該讀取選擇線係處在浮接狀態；及 該讀取位元線係處在浮接狀態； 其中該第三電壓大於該第五電壓。
  10. 如請求項5所述之記憶體單元，其中在該記憶體單元之一讀取操作期間： 該寫入源極線係處在一第三電壓； 該寫入選擇線係處在該第三電壓； 該寫入位元線係處在該第三電壓； 該寫入控制線係處在該第三電壓； 該清除控制線係處在該第三電壓； 該偏壓控制線係處在該第三電壓； 該讀取源極線係處在一第六電壓； 該讀取選擇線係處在一第七電壓；及 該讀取位元線係處在該第三電壓； 其中該第七電壓大於或等於該第六電壓，且該第六電壓大於該第三電壓。
  11. 如請求項4所述之記憶體單元，其中該讀取選擇電晶體及該讀取元件係由P型金氧半電晶體實作。
  12. 如請求項11所述之記憶體單元，其中： 該讀取選擇電晶體、該讀取元件、該寫入選擇電晶體及該寫入元件係設置於相同之該N型井；及 該清除元件係設置於一P型井。
  13. 如請求項11所述之記憶體單元，其中在該記憶體單元之一寫入操作期間： 該寫入源極線係處在一第一電壓； 該寫入選擇線係處在介於一第二電壓及一第三電壓之間的一電壓範圍； 該寫入位元線係處在該第三電壓； 該寫入控制線係處在該第一電壓； 該清除控制線係處在介於該第二電壓及該第三電壓之間的一電壓範圍； 該偏壓控制線係處在該第三電壓； 該讀取源極線係處在浮接狀態； 該讀取選擇線係處在浮接狀態；及 該讀取位元線係處在浮接狀態； 其中該第一電壓大於該第二電壓，且該第二電壓大於該第三電壓。
  14. 如請求項11所述之記憶體單元，其中在該記憶體單元之一清除操作期間： 該寫入源極線係處在一第三電壓； 該寫入選擇線係處在該第三電壓； 該寫入位元線係處在該第三電壓； 該寫入控制線係處在該第三電壓； 該清除控制線係處在一第四電壓； 該偏壓控制線係處在該第三電壓； 該讀取源極線係處在浮接狀態； 該讀取選擇線係處在浮接狀態；及 該讀取位元線係處在浮接狀態； 其中該第四電壓大於該第三電壓。
  15. 如請求項13所述之記憶體單元，其中在該記憶體單元之一負壓清除操作期間： 該寫入源極線係處在一第五電壓； 該寫入選擇線係處在介於該第三電壓至該第五電壓減去該寫入選擇電晶體之一臨界電壓的一電壓範圍； 該寫入位元線係處在該第五電壓； 該寫入控制線係處在該第三電壓； 該清除控制線係處在該第三電壓； 該偏壓控制線係處在該第三電壓； 該讀取源極線係處在浮接狀態； 該讀取選擇線係處在浮接狀態；及 該讀取位元線係處在浮接狀態； 其中該第三電壓大於該第五電壓。
  16. 如請求項11所述之記憶體單元，其中在該記憶體單元之一讀取操作期間： 該寫入源極線係處在一第三電壓； 該寫入選擇線係處在該第三電壓； 該寫入位元線係處在該第三電壓； 該寫入控制線係處在該第三電壓； 該清除控制線係處在該第三電壓； 該偏壓控制線係處在該第三電壓； 該讀取源極線係處在一第七電壓； 該讀取選擇線係處在該第三電壓；及 該讀取位元線係處在一第六電壓； 其中該第七電壓大於或等於該第六電壓，且該第六電壓大於該第三電壓。
  17. 一種記憶體陣列，包含： 複數條寫入位元線； 複數條寫入選擇線； 複數條寫入控制線； 複數條清除控制線； 複數條寫入源極線； 複數條讀取位元線； 複數條讀取選擇線； 複數條偏壓控制線； 複數條讀取源極線；及 複數列記憶體單元，每一記憶體單元包含： 一寫入選擇電晶體，具有一第一端耦接於一對應的寫入源極線，一第二端，一控制端耦接於一對應的寫入選擇線，及一基極端耦接於一對應的寫入控制線； 一寫入元件，具有一第一端耦接於該寫入選擇電晶體之該第二端，一第二端耦接於一對應的寫入位元線，及一基極端耦接於該對應的寫入控制線； 一讀取選擇電晶體，具有一第一端耦接於一對應的讀取源極線，一第二端，一控制端耦接於一對應的讀取選擇線，及一基極端耦接於一對應的偏壓控制線； 一讀取元件，具有一第一端耦接於該讀取選擇電晶體之該第二端，一第二端耦接於一對應的讀取位元線，及一基極端耦接於該對應的偏壓控制線； 一共同浮接閘極，耦接於該寫入元件及該讀取元件；及 一清除元件，具有一第一端耦接於一對應的清除控制線，及一第二端耦接於該共同浮接閘極； 其中： 該讀取選擇電晶體之一閘極氧化層的厚度小於該寫入選擇電晶體之一閘極氧化層的厚度； 位於同一列之複數個記憶體單元係耦接於相同之一寫入選擇線、相同之一讀取選擇線、相同之一偏壓控制線及相同之一清除控制線；及 位於同一行之複數個記憶體單元係耦接於相同之一讀取位元線、相同之一讀取源極線、相同之一寫入位元線、相同之一寫入源極線及相同之一寫入控制線。
  18. 如請求項17述之記憶體陣列，其中： 該寫入選擇電晶體、該寫入元件、該清除元件及該讀取元件係由一高壓製程製作；及 該讀取選擇電晶體係由一低壓製程製作。
  19. 如請求項17所述之記憶體陣列，其中： 該寫入選擇電晶體及該寫入元件係由設置於相同之一N型井的P型金氧半電晶體實作；及 該讀取選擇電晶體、該讀取元件及該清除元件係由設置於相同之一P型井的N型金氧半電晶體實作。
  20. 如請求項17所述之記憶體陣列，其中： 該寫入選擇電晶體、該寫入元件、該讀取選擇電晶體及該讀取元件係由設置於相同之一N型井的P型金氧半電晶體實作；及 該清除元件係由設置於一P型井的N型金氧半電晶體實作。
TW106114486A 2016-01-19 2017-05-02 記憶體單元及記憶體陣列 TWI641115B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201662280683P 2016-01-19 2016-01-19
US15/408,434 US9812212B2 (en) 2016-01-19 2017-01-18 Memory cell with low reading voltages
US15/408,434 2017-01-18

Publications (2)

Publication Number Publication Date
TW201830665A TW201830665A (zh) 2018-08-16
TWI641115B true TWI641115B (zh) 2018-11-11

Family

ID=56137184

Family Applications (11)

Application Number Title Priority Date Filing Date
TW105121411A TWI578322B (zh) 2016-01-19 2016-07-06 電壓切換電路
TW105123524A TWI613672B (zh) 2016-01-19 2016-07-26 記憶體陣列
TW105133388A TWI587455B (zh) 2016-01-19 2016-10-17 非揮發性記憶體結構
TW106100743A TWI621123B (zh) 2016-01-19 2017-01-10 非揮發性記憶體的驅動電路
TW106100807A TWI614763B (zh) 2016-01-19 2017-01-11 記憶體裝置、其週邊電路及其單一位元組資料寫入方法
TW106101257A TWI618072B (zh) 2016-01-19 2017-01-13 電源切換電路
TW106101517A TWI630615B (zh) 2016-01-19 2017-01-17 記憶體陣列
TW106104042A TWI646665B (zh) 2016-01-19 2017-02-08 具有抹除元件的單層多晶矽非揮發性記憶胞結構
TW106108098A TWI613659B (zh) 2016-01-19 2017-03-13 記憶單元
TW106113346A TWI613654B (zh) 2016-01-19 2017-04-21 記憶體單元及記憶體陣列
TW106114486A TWI641115B (zh) 2016-01-19 2017-05-02 記憶體單元及記憶體陣列

Family Applications Before (10)

Application Number Title Priority Date Filing Date
TW105121411A TWI578322B (zh) 2016-01-19 2016-07-06 電壓切換電路
TW105123524A TWI613672B (zh) 2016-01-19 2016-07-26 記憶體陣列
TW105133388A TWI587455B (zh) 2016-01-19 2016-10-17 非揮發性記憶體結構
TW106100743A TWI621123B (zh) 2016-01-19 2017-01-10 非揮發性記憶體的驅動電路
TW106100807A TWI614763B (zh) 2016-01-19 2017-01-11 記憶體裝置、其週邊電路及其單一位元組資料寫入方法
TW106101257A TWI618072B (zh) 2016-01-19 2017-01-13 電源切換電路
TW106101517A TWI630615B (zh) 2016-01-19 2017-01-17 記憶體陣列
TW106104042A TWI646665B (zh) 2016-01-19 2017-02-08 具有抹除元件的單層多晶矽非揮發性記憶胞結構
TW106108098A TWI613659B (zh) 2016-01-19 2017-03-13 記憶單元
TW106113346A TWI613654B (zh) 2016-01-19 2017-04-21 記憶體單元及記憶體陣列

Country Status (5)

Country Link
US (13) US9847133B2 (zh)
EP (6) EP3196883B1 (zh)
JP (4) JP6122531B1 (zh)
CN (10) CN106981311B (zh)
TW (11) TWI578322B (zh)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9965267B2 (en) 2015-11-19 2018-05-08 Raytheon Company Dynamic interface for firmware updates
US9847133B2 (en) 2016-01-19 2017-12-19 Ememory Technology Inc. Memory array capable of performing byte erase operation
US9633734B1 (en) * 2016-07-14 2017-04-25 Ememory Technology Inc. Driving circuit for non-volatile memory
CN107768373B (zh) * 2016-08-15 2022-05-10 华邦电子股份有限公司 存储元件及其制造方法
US9882566B1 (en) * 2017-01-10 2018-01-30 Ememory Technology Inc. Driving circuit for non-volatile memory
TWI652683B (zh) * 2017-10-13 2019-03-01 力旺電子股份有限公司 用於記憶體的電壓驅動器
US10332597B2 (en) * 2017-11-08 2019-06-25 Globalfoundries Singapore Pte. Ltd. Floating gate OTP/MTP structure and method for producing the same
JP7143326B2 (ja) 2017-12-20 2022-09-28 タワー パートナーズ セミコンダクター株式会社 半導体装置
KR102385951B1 (ko) * 2018-02-23 2022-04-14 에스케이하이닉스 시스템아이씨 주식회사 프로그램 효율이 증대되는 원 타임 프로그래머블 메모리 및 그 제조방법
KR102422839B1 (ko) * 2018-02-23 2022-07-19 에스케이하이닉스 시스템아이씨 주식회사 수평 커플링 구조 및 단일층 게이트를 갖는 불휘발성 메모리 소자
US10522202B2 (en) * 2018-04-23 2019-12-31 Taiwan Semiconductor Manufacturing Co., Ltd. Memory device and compensation method therein
US10964708B2 (en) * 2018-06-26 2021-03-30 Micron Technology, Inc. Fuse-array element
CN108986866B (zh) * 2018-07-20 2020-12-11 上海华虹宏力半导体制造有限公司 一种读高压传输电路
TWI659502B (zh) * 2018-08-02 2019-05-11 旺宏電子股份有限公司 非揮發性記憶體結構
CN110828464A (zh) * 2018-08-08 2020-02-21 旺宏电子股份有限公司 非易失性存储器结构
DE102019120605B4 (de) 2018-08-20 2022-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Speicherschaltung und verfahren zu deren herstellung
US11176969B2 (en) 2018-08-20 2021-11-16 Taiwan Semiconductor Manufacturing Company, Ltd. Memory circuit including a first program device
CN109147851B (zh) * 2018-08-31 2020-12-25 上海华力微电子有限公司 一种锁存电路
KR20200031894A (ko) * 2018-09-17 2020-03-25 에스케이하이닉스 주식회사 메모리 모듈 및 이를 포함하는 메모리 시스템
US10797064B2 (en) * 2018-09-19 2020-10-06 Ememory Technology Inc. Single-poly non-volatile memory cell and operating method thereof
CN109524042B (zh) * 2018-09-21 2020-03-17 浙江大学 一种基于反型模式阻变场效应晶体管的与非型存储阵列
TWI708253B (zh) 2018-11-16 2020-10-21 力旺電子股份有限公司 非揮發性記憶體良率提升的設計暨測試方法
CN111342541B (zh) * 2018-12-19 2021-04-16 智原微电子(苏州)有限公司 电源切换电路
KR20200104669A (ko) * 2019-02-27 2020-09-04 삼성전자주식회사 집적회로 소자
US10924112B2 (en) * 2019-04-11 2021-02-16 Ememory Technology Inc. Bandgap reference circuit
US11508719B2 (en) * 2019-05-13 2022-11-22 Ememory Technology Inc. Electrostatic discharge circuit
CN112086115B (zh) * 2019-06-14 2023-03-28 力旺电子股份有限公司 存储器***
CN112131037B (zh) * 2019-06-24 2023-11-14 华邦电子股份有限公司 存储器装置
JP2021048230A (ja) * 2019-09-18 2021-03-25 キオクシア株式会社 半導体記憶装置
US11521980B2 (en) * 2019-11-14 2022-12-06 Ememory Technology Inc. Read-only memory cell and associated memory cell array
US11217281B2 (en) * 2020-03-12 2022-01-04 Ememory Technology Inc. Differential sensing device with wide sensing margin
US11139006B1 (en) * 2020-03-12 2021-10-05 Ememory Technology Inc. Self-biased sense amplification circuit
JP6887044B1 (ja) * 2020-05-22 2021-06-16 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置および読出し方法
TWI739695B (zh) * 2020-06-14 2021-09-11 力旺電子股份有限公司 轉壓器
US11373715B1 (en) * 2021-01-14 2022-06-28 Elite Semiconductor Microelectronics Technology Inc. Post over-erase correction method with auto-adjusting verification and leakage degree detection
TWI819457B (zh) * 2021-02-18 2023-10-21 力旺電子股份有限公司 多次編程非揮發性記憶體的記憶胞陣列
US11854647B2 (en) * 2021-07-29 2023-12-26 Micron Technology, Inc. Voltage level shifter transition time reduction
US11972800B2 (en) * 2021-12-16 2024-04-30 Ememory Technology Inc. Non-volatile memory cell and non-volatile memory cell array
US12014783B2 (en) 2022-01-10 2024-06-18 Ememory Technology Inc. Driving circuit for non-volatile memory

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5742542A (en) * 1995-07-03 1998-04-21 Advanced Micro Devices, Inc. Non-volatile memory cells using only positive charge to store data
TW201513316A (zh) * 2013-09-27 2015-04-01 Ememory Technology Inc 非揮發性記憶體單元及非揮發性記憶體單元的製作方法

Family Cites Families (168)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4617652A (en) 1979-01-24 1986-10-14 Xicor, Inc. Integrated high voltage distribution and control systems
JP2685966B2 (ja) 1990-06-22 1997-12-08 株式会社東芝 不揮発性半導体記憶装置
US5331590A (en) 1991-10-15 1994-07-19 Lattice Semiconductor Corporation Single poly EE cell with separate read/write paths and reduced product term coupling
JP3180608B2 (ja) 1994-03-28 2001-06-25 松下電器産業株式会社 電源選択回路
JP3068752B2 (ja) 1994-08-29 2000-07-24 松下電器産業株式会社 半導体装置
US5648669A (en) * 1995-05-26 1997-07-15 Cypress Semiconductor High speed flash memory cell structure and method
US5640344A (en) * 1995-07-25 1997-06-17 Btr, Inc. Programmable non-volatile bidirectional switch for programmable logic
US6005806A (en) * 1996-03-14 1999-12-21 Altera Corporation Nonvolatile configuration cells and cell arrays
JP4659662B2 (ja) 1997-04-28 2011-03-30 ペグレ・セミコンダクターズ・リミテッド・ライアビリティ・カンパニー 半導体装置及びその製造方法
FR2767219B1 (fr) * 1997-08-08 1999-09-17 Commissariat Energie Atomique Dispositif memoire non volatile programmable et effacable electriquement compatible avec un procede de fabrication cmos/soi
JP3037236B2 (ja) * 1997-11-13 2000-04-24 日本電気アイシーマイコンシステム株式会社 レベルシフタ回路
US5959889A (en) * 1997-12-29 1999-09-28 Cypress Semiconductor Corp. Counter-bias scheme to reduce charge gain in an electrically erasable cell
DE19808525A1 (de) 1998-02-27 1999-09-02 Siemens Ag Integrierte Schaltung
JP2000021183A (ja) 1998-06-30 2000-01-21 Matsushita Electric Ind Co Ltd 半導体不揮発性メモリ
US5999451A (en) 1998-07-13 1999-12-07 Macronix International Co., Ltd. Byte-wide write scheme for a page flash device
JP3344331B2 (ja) 1998-09-30 2002-11-11 日本電気株式会社 不揮発性半導体記憶装置
JP2000276889A (ja) 1999-03-23 2000-10-06 Toshiba Corp 不揮発性半導体メモリ
WO2001017030A1 (en) * 1999-08-27 2001-03-08 Macronix America, Inc. Non-volatile memory structure for twin-bit storage and methods of making same
JP2001068650A (ja) * 1999-08-30 2001-03-16 Hitachi Ltd 半導体集積回路装置
KR100338772B1 (ko) * 2000-03-10 2002-05-31 윤종용 바이어스 라인이 분리된 비휘발성 메모리 장치의 워드라인 드라이버 및 워드 라인 드라이빙 방법
US6370071B1 (en) * 2000-09-13 2002-04-09 Lattice Semiconductor Corporation High voltage CMOS switch
EP1451969A2 (en) * 2001-11-27 2004-09-01 Koninklijke Philips Electronics N.V. Semiconductor device having a byte-erasable eeprom memory
TW536818B (en) 2002-05-03 2003-06-11 Ememory Technology Inc Single-poly EEPROM
US6621745B1 (en) * 2002-06-18 2003-09-16 Atmel Corporation Row decoder circuit for use in programming a memory device
US6774704B2 (en) 2002-10-28 2004-08-10 Tower Semiconductor Ltd. Control circuit for selecting the greater of two voltage signals
US7038947B2 (en) * 2002-12-19 2006-05-02 Taiwan Semiconductor Manufacturing Co., Ltd. Two-transistor flash cell for large endurance application
CN1224106C (zh) * 2003-03-05 2005-10-19 力旺电子股份有限公司 只读存储器及其制作方法
JP2004326864A (ja) 2003-04-22 2004-11-18 Toshiba Corp 不揮発性半導体メモリ
FR2856185A1 (fr) 2003-06-12 2004-12-17 St Microelectronics Sa Memoire flash programmable par mot
US6963503B1 (en) 2003-07-11 2005-11-08 Altera Corporation. EEPROM with improved circuit performance and reduced cell size
JP2005051227A (ja) * 2003-07-17 2005-02-24 Nec Electronics Corp 半導体記憶装置
US7169667B2 (en) * 2003-07-30 2007-01-30 Promos Technologies Inc. Nonvolatile memory cell with multiple floating gates formed after the select gate
US7081774B2 (en) * 2003-07-30 2006-07-25 Semiconductor Energy Laboratory Co., Ltd. Circuit having source follower and semiconductor device having the circuit
US7145370B2 (en) 2003-09-05 2006-12-05 Impinj, Inc. High-voltage switches in single-well CMOS processes
US20050134355A1 (en) 2003-12-18 2005-06-23 Masato Maede Level shift circuit
US20050205969A1 (en) * 2004-03-19 2005-09-22 Sharp Laboratories Of America, Inc. Charge trap non-volatile memory structure for 2 bits per transistor
US7580311B2 (en) * 2004-03-30 2009-08-25 Virage Logic Corporation Reduced area high voltage switch for NVM
US7629640B2 (en) * 2004-05-03 2009-12-08 The Regents Of The University Of California Two bit/four bit SONOS flash memory cell
DE602004010795T2 (de) * 2004-06-24 2008-12-11 Stmicroelectronics S.R.L., Agrate Brianza Verbesserter Seitenspeicher für eine programmierbare Speichervorrichtung
US6992927B1 (en) 2004-07-08 2006-01-31 National Semiconductor Corporation Nonvolatile memory cell
US7209392B2 (en) * 2004-07-20 2007-04-24 Ememory Technology Inc. Single poly non-volatile memory
KR100633332B1 (ko) * 2004-11-09 2006-10-11 주식회사 하이닉스반도체 음의 전압 공급회로
KR100642631B1 (ko) * 2004-12-06 2006-11-10 삼성전자주식회사 전압 발생회로 및 이를 구비한 반도체 메모리 장치
US7369438B2 (en) 2004-12-28 2008-05-06 Aplus Flash Technology, Inc. Combo memory design and technology for multiple-function java card, sim-card, bio-passport and bio-id card applications
US7193265B2 (en) 2005-03-16 2007-03-20 United Microelectronics Corp. Single-poly EEPROM
US7263001B2 (en) 2005-03-17 2007-08-28 Impinj, Inc. Compact non-volatile memory cell and array system
US7288964B2 (en) 2005-08-12 2007-10-30 Ememory Technology Inc. Voltage selective circuit of power source
JP4800109B2 (ja) 2005-09-13 2011-10-26 ルネサスエレクトロニクス株式会社 半導体装置
JP2007149997A (ja) 2005-11-29 2007-06-14 Nec Electronics Corp 不揮発性メモリセル及びｅｅｐｒｏｍ
US7382658B2 (en) 2006-01-26 2008-06-03 Mosys, Inc. Non-volatile memory embedded in a conventional logic process and methods for operating same
US7391647B2 (en) * 2006-04-11 2008-06-24 Mosys, Inc. Non-volatile memory in CMOS logic process and method of operation thereof
US20070247915A1 (en) * 2006-04-21 2007-10-25 Intersil Americas Inc. Multiple time programmable (MTP) PMOS floating gate-based non-volatile memory device for a general-purpose CMOS technology with thick gate oxide
US7773416B2 (en) * 2006-05-26 2010-08-10 Macronix International Co., Ltd. Single poly, multi-bit non-volatile memory device and methods for operating the same
JP4901325B2 (ja) 2006-06-22 2012-03-21 ルネサスエレクトロニクス株式会社 半導体装置
US7768059B2 (en) 2006-06-26 2010-08-03 Ememory Technology Inc. Nonvolatile single-poly memory device
TWI373127B (en) * 2006-06-26 2012-09-21 Ememory Technology Inc Nonvolatile single-poly memory device
US20070296034A1 (en) 2006-06-26 2007-12-27 Hsin-Ming Chen Silicon-on-insulator (soi) memory device
JP5005970B2 (ja) 2006-06-27 2012-08-22 株式会社リコー 電圧制御回路及び電圧制御回路を有する半導体集積回路
CN100508169C (zh) * 2006-08-02 2009-07-01 联华电子股份有限公司 单层多晶硅可电除可程序只读存储单元的制造方法
US7586792B1 (en) * 2006-08-24 2009-09-08 National Semiconductor Corporation System and method for providing drain avalanche hot carrier programming for non-volatile memory applications
KR100805839B1 (ko) * 2006-08-29 2008-02-21 삼성전자주식회사 고전압 발생기를 공유하는 플래시 메모리 장치
US7483310B1 (en) * 2006-11-02 2009-01-27 National Semiconductor Corporation System and method for providing high endurance low cost CMOS compatible EEPROM devices
KR100781041B1 (ko) * 2006-11-06 2007-11-30 주식회사 하이닉스반도체 플래시 메모리 장치 및 그 소거 동작 제어 방법
JP4863844B2 (ja) * 2006-11-08 2012-01-25 セイコーインスツル株式会社 電圧切替回路
US8378407B2 (en) 2006-12-07 2013-02-19 Tower Semiconductor, Ltd. Floating gate inverter type memory cell and array
US7755941B2 (en) * 2007-02-23 2010-07-13 Panasonic Corporation Nonvolatile semiconductor memory device
US7436710B2 (en) 2007-03-12 2008-10-14 Maxim Integrated Products, Inc. EEPROM memory device with cell having NMOS in a P pocket as a control gate, PMOS program/erase transistor, and PMOS access transistor in a common well
WO2008114342A1 (ja) * 2007-03-16 2008-09-25 Fujitsu Microelectronics Limited 電源スイッチ回路及び半導体集積回路装置
US7663916B2 (en) 2007-04-16 2010-02-16 Taiwan Semicondcutor Manufacturing Company, Ltd. Logic compatible arrays and operations
US7903465B2 (en) * 2007-04-24 2011-03-08 Intersil Americas Inc. Memory array of floating gate-based non-volatile memory cells
JP4455621B2 (ja) * 2007-07-17 2010-04-21 株式会社東芝 エージングデバイス
US8369155B2 (en) * 2007-08-08 2013-02-05 Hynix Semiconductor Inc. Operating method in a non-volatile memory device
JP2009049182A (ja) 2007-08-20 2009-03-05 Toyota Motor Corp 不揮発性半導体記憶素子
US7700993B2 (en) * 2007-11-05 2010-04-20 International Business Machines Corporation CMOS EPROM and EEPROM devices and programmable CMOS inverters
KR101286241B1 (ko) 2007-11-26 2013-07-15 삼성전자주식회사 최대 전압 선택회로
US7968926B2 (en) 2007-12-19 2011-06-28 Taiwan Semiconductor Manufacturing Company, Ltd. Logic non-volatile memory cell with improved data retention ability
CN101965638B (zh) * 2008-01-18 2012-12-05 夏普株式会社 非易失性随机存取存储器
US7639536B2 (en) 2008-03-07 2009-12-29 United Microelectronics Corp. Storage unit of single-conductor non-volatile memory cell and method of erasing the same
US7800426B2 (en) 2008-03-27 2010-09-21 Taiwan Semiconductor Manufacturing Co., Ltd. Two voltage input level shifter with switches for core power off application
JP5266443B2 (ja) * 2008-04-18 2013-08-21 インターチップ株式会社 不揮発性メモリセル及び不揮発性メモリセル内蔵データラッチ
US8344443B2 (en) 2008-04-25 2013-01-01 Freescale Semiconductor, Inc. Single poly NVM devices and arrays
US8218377B2 (en) * 2008-05-19 2012-07-10 Stmicroelectronics Pvt. Ltd. Fail-safe high speed level shifter for wide supply voltage range
US7894261B1 (en) 2008-05-22 2011-02-22 Synopsys, Inc. PFET nonvolatile memory
US8295087B2 (en) * 2008-06-16 2012-10-23 Aplus Flash Technology, Inc. Row-decoder and select gate decoder structures suitable for flashed-based EEPROM operating below +/− 10v BVDS
KR101462487B1 (ko) * 2008-07-07 2014-11-18 삼성전자주식회사 플래시 메모리 장치 및 그것의 프로그램 방법
US7983081B2 (en) 2008-12-14 2011-07-19 Chip.Memory Technology, Inc. Non-volatile memory apparatus and method with deep N-well
US8189390B2 (en) * 2009-03-05 2012-05-29 Mosaid Technologies Incorporated NAND flash architecture with multi-level row decoding
US8319528B2 (en) * 2009-03-26 2012-11-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having interconnected transistors and electronic device including semiconductor device
KR101020298B1 (ko) 2009-05-28 2011-03-07 주식회사 하이닉스반도체 레벨 시프터 및 반도체 메모리 장치
CN101650972B (zh) * 2009-06-12 2013-05-29 东信和平科技股份有限公司 智能卡的非易失性存储器数据更新方法
JP2011009454A (ja) * 2009-06-25 2011-01-13 Renesas Electronics Corp 半導体装置
FR2952227B1 (fr) 2009-10-29 2013-09-06 St Microelectronics Rousset Dispositif de memoire du type electriquement programmable et effacable, a deux cellules par bit
EP2323135A1 (en) * 2009-11-12 2011-05-18 SiTel Semiconductor B.V. Method and apparatus for emulating byte wise programmable functionality into sector wise erasable memory
KR101071190B1 (ko) * 2009-11-27 2011-10-10 주식회사 하이닉스반도체 레벨 쉬프팅 회로 및 이를 이용한 비휘발성 반도체 메모리 장치
IT1397229B1 (it) * 2009-12-30 2013-01-04 St Microelectronics Srl Dispositivo di memoria ftp programmabile e cancellabile a livello di cella
CN107293322B (zh) * 2010-02-07 2021-09-21 芝诺半导体有限公司 含导通浮体晶体管、并具有永久性和非永久性功能的半导体存储元件及操作方法
US8284600B1 (en) 2010-02-08 2012-10-09 National Semiconductor Corporation 5-transistor non-volatile memory cell
KR101676816B1 (ko) * 2010-02-11 2016-11-18 삼성전자주식회사 플래시 메모리 장치 및 그것의 프로그램 방법
US9082652B2 (en) 2010-03-23 2015-07-14 Sharp Kabushiki Kaisha Semiconductor device, active matrix substrate, and display device
KR101653262B1 (ko) * 2010-04-12 2016-09-02 삼성전자주식회사 멀티-비트 메모리의 프로그램 방법 및 그것을 이용한 데이터 저장 시스템
US8217705B2 (en) 2010-05-06 2012-07-10 Micron Technology, Inc. Voltage switching in a memory device
US8258853B2 (en) * 2010-06-14 2012-09-04 Ememory Technology Inc. Power switch circuit for tracing a higher supply voltage without a voltage drop
US8355282B2 (en) 2010-06-17 2013-01-15 Ememory Technology Inc. Logic-based multiple time programming memory cell
US9042174B2 (en) 2010-06-17 2015-05-26 Ememory Technology Inc. Non-volatile memory cell
US8958245B2 (en) 2010-06-17 2015-02-17 Ememory Technology Inc. Logic-based multiple time programming memory cell compatible with generic CMOS processes
US8279681B2 (en) 2010-06-24 2012-10-02 Semiconductor Components Industries, Llc Method of using a nonvolatile memory cell
US20120014183A1 (en) * 2010-07-16 2012-01-19 Pavel Poplevine 3 transistor (n/p/n) non-volatile memory cell without program disturb
US8044699B1 (en) * 2010-07-19 2011-10-25 Polar Semiconductor, Inc. Differential high voltage level shifter
KR101868332B1 (ko) * 2010-11-25 2018-06-20 삼성전자주식회사 플래시 메모리 장치 및 그것을 포함한 데이터 저장 장치
US8461899B2 (en) * 2011-01-14 2013-06-11 Stmicroelectronics International N.V. Negative voltage level shifter circuit
JP5685115B2 (ja) * 2011-03-09 2015-03-18 セイコーインスツル株式会社 電源切換回路
DE112012002622B4 (de) * 2011-06-24 2017-01-26 International Business Machines Corporation Aufzeichnungseinheit für lineare Aufzeichnung zum Ausführen optimalen Schreibens beim Empfangen einer Reihe von Befehlen, darunter gemischte Lese- und Schreibbefehle, sowie Verfahren und Programm für dessen Ausführung
US9455021B2 (en) 2011-07-22 2016-09-27 Texas Instruments Incorporated Array power supply-based screening of static random access memory cells for bias temperature instability
KR20130022743A (ko) * 2011-08-26 2013-03-07 에스케이하이닉스 주식회사 고전압 생성회로 및 이를 구비한 반도체 장치
US8999785B2 (en) * 2011-09-27 2015-04-07 Tower Semiconductor Ltd. Flash-to-ROM conversion
CN103078618B (zh) * 2011-10-26 2015-08-12 力旺电子股份有限公司 电压开关电路
JP2013102119A (ja) * 2011-11-07 2013-05-23 Ememory Technology Inc 不揮発性メモリーセル
US8508971B2 (en) 2011-11-08 2013-08-13 Wafertech, Llc Semiconductor device with one-time programmable memory cell including anti-fuse with metal/polycide gate
US9165661B2 (en) * 2012-02-16 2015-10-20 Cypress Semiconductor Corporation Systems and methods for switching between voltages
US9048137B2 (en) 2012-02-17 2015-06-02 Flashsilicon Incorporation Scalable gate logic non-volatile memory cells and arrays
US8941167B2 (en) 2012-03-08 2015-01-27 Ememory Technology Inc. Erasable programmable single-ploy nonvolatile memory
TWI467744B (zh) * 2012-03-12 2015-01-01 Vanguard Int Semiconduct Corp 單層多晶矽可電抹除可程式唯讀記憶裝置
US8787092B2 (en) 2012-03-13 2014-07-22 Ememory Technology Inc. Programming inhibit method of nonvolatile memory apparatus for reducing leakage current
US9390799B2 (en) * 2012-04-30 2016-07-12 Taiwan Semiconductor Manufacturing Company, Ltd. Non-volatile memory cell devices and methods, having a storage cell with two sidewall bit cells
TWI469328B (zh) 2012-05-25 2015-01-11 Ememory Technology Inc 具可程式可抹除的單一多晶矽層非揮發性記憶體
TWI498901B (zh) * 2012-06-04 2015-09-01 Ememory Technology Inc 利用程式化禁止方法減少漏電流的非揮發性記憶體裝置
US9729145B2 (en) * 2012-06-12 2017-08-08 Infineon Technologies Ag Circuit and a method for selecting a power supply
KR101334843B1 (ko) * 2012-08-07 2013-12-02 주식회사 동부하이텍 전압 출력 회로 및 이를 이용한 네거티브 전압 선택 출력 장치
KR102038041B1 (ko) 2012-08-31 2019-11-26 에스케이하이닉스 주식회사 전원 선택 회로
JP5988062B2 (ja) * 2012-09-06 2016-09-07 パナソニックＩｐマネジメント株式会社 半導体集積回路
US9130553B2 (en) 2012-10-04 2015-09-08 Nxp B.V. Low/high voltage selector
JP5556873B2 (ja) * 2012-10-19 2014-07-23 株式会社フローディア 不揮発性半導体記憶装置
JP6053474B2 (ja) * 2012-11-27 2016-12-27 株式会社フローディア 不揮発性半導体記憶装置
JP2014116547A (ja) 2012-12-12 2014-06-26 Renesas Electronics Corp 半導体装置
JP6078327B2 (ja) * 2012-12-19 2017-02-08 ルネサスエレクトロニクス株式会社 半導体装置
US8963609B2 (en) * 2013-03-01 2015-02-24 Arm Limited Combinatorial circuit and method of operation of such a combinatorial circuit
US9275748B2 (en) * 2013-03-14 2016-03-01 Silicon Storage Technology, Inc. Low leakage, low threshold voltage, split-gate flash cell operation
KR102095856B1 (ko) * 2013-04-15 2020-04-01 삼성전자주식회사 반도체 메모리 장치 및 그것의 바디 바이어스 방법
US9197200B2 (en) 2013-05-16 2015-11-24 Dialog Semiconductor Gmbh Dynamic level shifter circuit
US9362374B2 (en) * 2013-06-27 2016-06-07 Globalfoundries Singapore Pte. Ltd. Simple and cost-free MTP structure
US9520404B2 (en) 2013-07-30 2016-12-13 Synopsys, Inc. Asymmetric dense floating gate nonvolatile memory with decoupled capacitor
CN103456359A (zh) * 2013-09-03 2013-12-18 苏州宽温电子科技有限公司 基于串联晶体管型的改进的差分架构Nor flash存储单元
US9019780B1 (en) * 2013-10-08 2015-04-28 Ememory Technology Inc. Non-volatile memory apparatus and data verification method thereof
KR20150042041A (ko) * 2013-10-10 2015-04-20 에스케이하이닉스 주식회사 전압발생기, 집적회로 및 전압 발생 방법
FR3012673B1 (fr) * 2013-10-31 2017-04-14 St Microelectronics Rousset Memoire programmable par injection de porteurs chauds et procede de programmation d'une telle memoire
KR102072767B1 (ko) * 2013-11-21 2020-02-03 삼성전자주식회사 고전압 스위치 및 그것을 포함하는 불휘발성 메모리 장치
US9159425B2 (en) * 2013-11-25 2015-10-13 Stmicroelectronics International N.V. Non-volatile memory with reduced sub-threshold leakage during program and erase operations
KR102157875B1 (ko) * 2013-12-19 2020-09-22 삼성전자주식회사 불휘발성 메모리 장치 및 그것을 포함한 메모리 시스템
JP6235901B2 (ja) * 2013-12-27 2017-11-22 ルネサスエレクトロニクス株式会社 半導体装置
US9331699B2 (en) 2014-01-08 2016-05-03 Micron Technology, Inc. Level shifters, memory systems, and level shifting methods
KR20160132405A (ko) * 2014-03-12 2016-11-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN103943570A (zh) * 2014-03-20 2014-07-23 上海华力微电子有限公司 一种一次性编程存储器中金属硅化物掩膜的制备方法
US9508396B2 (en) * 2014-04-02 2016-11-29 Ememory Technology Inc. Array structure of single-ploy nonvolatile memory
JP5745136B1 (ja) * 2014-05-09 2015-07-08 力晶科技股▲ふん▼有限公司 不揮発性半導体記憶装置とその書き込み方法
FR3021806B1 (fr) * 2014-05-28 2017-09-01 St Microelectronics Sa Procede de programmation d'une cellule memoire non volatile comprenant une grille de transistor de selection partagee
FR3021804B1 (fr) * 2014-05-28 2017-09-01 Stmicroelectronics Rousset Cellule memoire non volatile duale comprenant un transistor d'effacement
JP6286292B2 (ja) 2014-06-20 2018-02-28 株式会社フローディア 不揮発性半導体記憶装置
US20160006348A1 (en) 2014-07-07 2016-01-07 Ememory Technology Inc. Charge pump apparatus
US9431111B2 (en) * 2014-07-08 2016-08-30 Ememory Technology Inc. One time programming memory cell, array structure and operating method thereof
CN104112472B (zh) * 2014-07-22 2017-05-03 中国人民解放军国防科学技术大学 兼容标准cmos工艺的超低功耗差分结构非易失性存储器
CN104361906B (zh) * 2014-10-24 2017-09-19 中国人民解放军国防科学技术大学 基于标准cmos工艺的超低功耗非易失性存储器
US9514820B2 (en) * 2014-11-19 2016-12-06 Stmicroelectronics (Rousset) Sas EEPROM architecture wherein each bit is formed by two serially connected cells
JP6340310B2 (ja) 2014-12-17 2018-06-06 ルネサスエレクトロニクス株式会社 半導体集積回路装置およびウェラブル装置
TWI546903B (zh) * 2015-01-15 2016-08-21 聯笙電子股份有限公司 非揮發性記憶體單元
JP6457829B2 (ja) 2015-02-05 2019-01-23 ルネサスエレクトロニクス株式会社 半導体装置
CN104900266B (zh) * 2015-06-10 2018-10-26 上海华虹宏力半导体制造有限公司 Eeprom存储单元门极控制信号产生电路
US9799395B2 (en) 2015-11-30 2017-10-24 Texas Instruments Incorporated Sense amplifier in low power and high performance SRAM
US9847133B2 (en) 2016-01-19 2017-12-19 Ememory Technology Inc. Memory array capable of performing byte erase operation

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5742542A (en) * 1995-07-03 1998-04-21 Advanced Micro Devices, Inc. Non-volatile memory cells using only positive charge to store data
TW201513316A (zh) * 2013-09-27 2015-04-01 Ememory Technology Inc 非揮發性記憶體單元及非揮發性記憶體單元的製作方法

Also Published As

Publication number Publication date
US20170207228A1 (en) 2017-07-20
JP2017130247A (ja) 2017-07-27
EP3197051B1 (en) 2020-01-15
TWI614763B (zh) 2018-02-11
TW201828302A (zh) 2018-08-01
TWI613659B (zh) 2018-02-01
TW201824520A (zh) 2018-07-01
US10038003B2 (en) 2018-07-31
JP6392379B2 (ja) 2018-09-19
TW201737256A (zh) 2017-10-16
US20170206970A1 (en) 2017-07-20
CN107017023A (zh) 2017-08-04
TW201727632A (zh) 2017-08-01
CN108154898B (zh) 2021-02-02
US20180190357A1 (en) 2018-07-05
CN108320772A (zh) 2018-07-24
EP3196884A1 (en) 2017-07-26
CN106981492B (zh) 2020-10-20
CN108320772B (zh) 2020-07-10
TWI618072B (zh) 2018-03-11
US20180261294A1 (en) 2018-09-13
CN106981307B (zh) 2020-04-07
JP2018101767A (ja) 2018-06-28
EP3196885A1 (en) 2017-07-26
US9792993B2 (en) 2017-10-17
CN106981304A (zh) 2017-07-25
US9653173B1 (en) 2017-05-16
US9941011B2 (en) 2018-04-10
EP3196886A1 (en) 2017-07-26
CN106981304B (zh) 2020-02-07
EP3196884B1 (en) 2021-08-04
US9520196B1 (en) 2016-12-13
CN106981311A (zh) 2017-07-25
CN106981299A (zh) 2017-07-25
TW201727649A (zh) 2017-08-01
TWI613654B (zh) 2018-02-01
US20170206969A1 (en) 2017-07-20
US20170206941A1 (en) 2017-07-20
US10121550B2 (en) 2018-11-06
US10262746B2 (en) 2019-04-16
EP3196883A1 (en) 2017-07-26
US9812212B2 (en) 2017-11-07
US20170206976A1 (en) 2017-07-20
CN108154898A (zh) 2018-06-12
TWI630615B (zh) 2018-07-21
EP3410440A1 (en) 2018-12-05
EP3197051A1 (en) 2017-07-26
CN108206186B (zh) 2020-10-13
TW201740374A (zh) 2017-11-16
EP3410440B1 (en) 2020-05-13
CN107017023B (zh) 2020-05-05
TW201801084A (zh) 2018-01-01
TWI646665B (zh) 2019-01-01
US10096368B2 (en) 2018-10-09
JP6285001B2 (ja) 2018-02-28
US9786340B2 (en) 2017-10-10
US20170206968A1 (en) 2017-07-20
CN106981299B (zh) 2019-10-18
US20170206975A1 (en) 2017-07-20
TW201822212A (zh) 2018-06-16
CN106981311B (zh) 2019-08-30
US20170207230A1 (en) 2017-07-20
US9847133B2 (en) 2017-12-19
CN108206186A (zh) 2018-06-26
JP6566975B2 (ja) 2019-08-28
TWI578322B (zh) 2017-04-11
US9805776B2 (en) 2017-10-31
TW201830665A (zh) 2018-08-16
JP2017130646A (ja) 2017-07-27
JP2017139045A (ja) 2017-08-10
US20170206945A1 (en) 2017-07-20
EP3196885B1 (en) 2019-03-27
EP3196883B1 (en) 2019-09-04
TW201727838A (zh) 2017-08-01
US10255980B2 (en) 2019-04-09
TW201727651A (zh) 2017-08-01
TWI621123B (zh) 2018-04-11
EP3196886B1 (en) 2021-03-31
JP6122531B1 (ja) 2017-04-26
CN106981307A (zh) 2017-07-25
CN106981492A (zh) 2017-07-25
CN106981309B (zh) 2020-02-14
CN106981309A (zh) 2017-07-25
TWI587455B (zh) 2017-06-11
TWI613672B (zh) 2018-02-01

Similar Documents

Publication Publication Date Title
TWI641115B (zh) 記憶體單元及記憶體陣列
TWI613655B (zh) 非揮發性記憶單元和相關操作方法
US7573742B2 (en) Nonvolatile semiconductor memory
KR100744139B1 (ko) 단일 게이트 구조를 가지는 ｅｅｐｒｏｍ 및 그 동작 방법
JP5235422B2 (ja) 不揮発性半導体記憶装置
CN106158018B (zh) 非易失性记忆胞结构及其装置
JP2010113746A (ja) 不揮発性半導体記憶装置
TW201525999A (zh) 用於具有共同源極線的記憶胞之系統、方法及設備
US9747053B1 (en) Apparatus and method for EEPROM select transistor breakdown voltage management
CN103681682A (zh) 双晶体管非易失性存储器单元及相关的编程和读取方法
JP2007026519A (ja) 半導体装置
TWI660354B (zh) 非揮發性半導體記憶裝置
US8334557B2 (en) Nonvolatile semiconductor storage device including a transfer transistor
JP5483826B2 (ja) 不揮発性半導体記憶装置及びその書き込み方法
JP5044201B2 (ja) 半導体記憶装置
JP2013109824A (ja) 不揮発性半導体メモリ素子、および不揮発性半導体メモリ装置
WO2000075994A1 (en) Semiconductor device with a non-volatile memory
TWI569377B (zh) 非揮發性記憶體單元
TWI555094B (zh) Semiconductor memory device and semiconductor memory element
US20240179900A1 (en) Non-volatile Memory Cell
US8493794B2 (en) Non-volatile memory cell and methods for programming, erasing and reading thereof
TWI471863B (zh) 非揮發性記憶體單元及其程式化、抹除和讀取方法
Dagan et al. A GIDL free tunneling gate driver for a low power non-volatile memory array
JP2005260253A (ja) 半導体集積回路装置およびその製造方法
JP2007123917A (ja) 半導体集積回路装置の製造方法