JP2017139045A - 電力スイッチ回路 - Google Patents

電力スイッチ回路 Download PDF

Info

Publication number
JP2017139045A
JP2017139045A JP2017006130A JP2017006130A JP2017139045A JP 2017139045 A JP2017139045 A JP 2017139045A JP 2017006130 A JP2017006130 A JP 2017006130A JP 2017006130 A JP2017006130 A JP 2017006130A JP 2017139045 A JP2017139045 A JP 2017139045A
Authority
JP
Japan
Prior art keywords
transistor
supply voltage
voltage
source
node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017006130A
Other languages
English (en)
Other versions
JP6566975B2 (ja
Inventor
智揚 ▲黄▼
智揚 ▲黄▼
zhi yang Huang
惟銘 古
Wei-Ming Ku
惟銘 古
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
eMemory Technology Inc
Original Assignee
eMemory Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by eMemory Technology Inc filed Critical eMemory Technology Inc
Publication of JP2017139045A publication Critical patent/JP2017139045A/ja
Application granted granted Critical
Publication of JP6566975B2 publication Critical patent/JP6566975B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0433—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and one or more separate select transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0441—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing multiple floating gate devices, e.g. separate read-and-write FAMOS transistors with connected floating gates
    • G11C16/0458—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing multiple floating gate devices, e.g. separate read-and-write FAMOS transistors with connected floating gates comprising two or more independent floating gates which store independent data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/20—Initialising; Data preset; Chip identification
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/065—Differential amplifiers of latching type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42328—Gate electrodes for transistors with a floating gate with at least one additional gate other than the floating gate and the control gate, e.g. program gate, erase gate or select gate
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/60—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the control gate being a doped region, e.g. single-poly memory cell
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/70—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the floating gate being an electrode shared by two or more components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • Non-Volatile Memory (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

【課題】低い供給電圧を出力信号として自動的に選択し、出力信号がフローティング状態になるのを防止する電力スイッチ回路を提供する。【解決手段】電力スイッチ回路３００は、第１のトランジスタｍａと、第２のトランジスタｍｂと、電流源ｍｃとを含む。第１のトランジスタの第１のソース／ドレイン端子およびゲート端子は、それぞれ第１の供給電圧Ｖｐ１および第２の供給電圧Ｖｐ２を受けり、第２のソース／ドレイン端子は、ノードｚと接続されている。出力信号Ｖｓが、ノードｚから出力される。第２のトランジスタの第１のソース／ドレイン端子およびゲート端子は、それぞれ第２の供給電圧および第１の供給電圧を受け取り、第２のソース／ドレイン端子は、ノードｚと接続されている。電流源は、バイアス電圧Ｖｂｉａｓとノードｚとの間に接続されている。第１の供給電圧、第２の供給電圧またはバイアス電圧が、出力信号として選択される。【選択図】図３Ａ

Description

本発明は電力スイッチ回路に関し、より詳細には、不揮発性メモリのための電力スイッチ回路に関する。
周知であるように、不揮発性メモリは、電力の供給が遮断された後も、継続的にデータを保持することが可能である。それゆえ、不揮発性メモリは、様々な電子製品に広く使用されている。一般的に、不揮発性メモリは、不揮発性セルアレイを含む。メモリアレイは、複数の不揮発性セルから構成される。加えて、各不揮発性セルは、フローティングゲートトランジスタを有する。
図１は、不揮発性メモリの構造を概略的に示している。図１に示すように、不揮発性メモリは、不揮発性セルアレイ１１０と、電力スイッチ回路１２０とを備える。電力スイッチ回路１２０は、不揮発性セルアレイ１１０と接続されている。電力スイッチ回路１２０は、複数の供給電圧を受け取る。加えて、電力スイッチ回路１２０は、複数の異なる動作モードにおいて適切な供給電圧（すなわち、出力信号Ｖｓ）を不揮発性セルアレイ１１０に提供する。
たとえば、電力スイッチ回路１２０は、第１の供給電圧および第２の供給電圧を受け取る。消去モードにおいて、電力スイッチ回路１２０は、第１の供給電圧を不揮発性セルアレイ１１０に提供する。プログラムモードにおいて、電力スイッチ回路１２０は、第２の供給電圧を不揮発性セルアレイ１１０に提供する。さらに、米国特許第８，２５８，８５３号明細書が、電力スイッチ回路を開示している。
米国特許第８，２５８，８５３号明細書
本発明の一実施形態は、電力スイッチ回路を提供する。電力スイッチ回路は、第１のトランジスタと、第２のトランジスタと、電流源とを含む。第１のトランジスタの第１のソース／ドレイン端子は、第１の供給電圧を受け取る。第１のトランジスタの第２のソース／ドレイン端子は、ノードｚと接続されている。第１のトランジスタのゲート端子は、第２の供給電圧を受け取る。第１のトランジスタのボディ端子は、ノードｚと接続されている。出力信号が、ノードｚから出力される。第２のトランジスタの第１のソース／ドレイン端子は、第２の供給電圧を受け取る。第２のトランジスタの第２のソース／ドレイン端子は、ノードｚと接続されている。第２のトランジスタのゲート端子は、第１の供給電圧を受け取る。第２のトランジスタのボディ端子は、ノードｚと接続されている。電流源は、バイアス電圧とノードｚとの間に接続されている。第１の供給電圧が第２の供給電圧よりも低い場合、第１の供給電圧が出力信号として選択される。第１の供給電圧が第２の供給電圧よりも高い場合、第２の供給電圧が出力信号として選択される。第１の供給電圧が第２の供給電圧に等しい場合、バイアス電圧が出力信号として選択される。
本発明の別の実施形態は、電力スイッチ回路を提供する。電力スイッチ回路は、第１のトランジスタと、第２のトランジスタと、第３のトランジスタと、自動選択回路と、レベルシフタとを含む。第１のトランジスタの第１のソース／ドレイン端子は、第１の供給電圧を受け取る。第１のトランジスタの第２のソース／ドレイン端子は、ノードｚと接続されている。第１のトランジスタのゲート端子は、第２の供給電圧を受け取る。第１のトランジスタのボディ端子は、ノードｚと接続されている。出力信号が、ノードｚから出力される。第２のトランジスタの第１のソース／ドレイン端子は、第２の供給電圧を受け取る。第２のトランジスタの第２のソース／ドレイン端子は、ノードｚと接続されている。第２のトランジスタのゲート端子は、第１の供給電圧を受け取る。第２のトランジスタのボディ端子は、ノードｚと接続されている。第３のトランジスタの第１のソース／ドレイン端子は、バイアス電圧を受け取る。第３のトランジスタの第２のソース／ドレイン端子は、ノードｚと接続されている。第３のトランジスタのゲート端子は、シフト信号を受信する。第３のトランジスタのボディ端子は、ノードｚと接続されている。自動選択回路は、第１の供給電圧および第２の供給電圧を受け取り、出力電圧を生成する。第１の供給電圧が第２の供給電圧よりも低い場合、第１の供給電圧が出力電圧として選択される。第１の供給電圧が第２の供給電圧よりも高い場合、第２の供給電圧が出力電圧として選択される。レベルシフタは、制御信号および出力電圧に従って、制御信号をシフト信号に変換するために使用される。
本発明のさらなる実施形態は、電力スイッチ回路を提供する。電力スイッチ回路は、第１のトランジスタと、第２のトランジスタと、第１の自動選択回路と、第１のレベルシフタと、第２のレベルシフタとを含む。第１のトランジスタの第１のソース／ドレイン端子は、第１の供給電圧を受け取る。第１のトランジスタの第２のソース／ドレイン端子は、ノードｗと接続されている。第１のトランジスタのゲート端子は、第１のシフト信号を受信する。出力信号が、ノードｗから出力される。第２のトランジスタの第１のソース／ドレイン端子は、第２の供給電圧を受け取る。第２のトランジスタの第２のソース／ドレイン端子は、ノードｗと接続されている。第２のトランジスタのゲート端子は、第２のシフト信号を受信する。第１の自動選択回路は、第１の供給電圧および第２の供給電圧を受け取り、出力電圧を生成する。第１の供給電圧が第２の供給電圧よりも低い場合、第１の供給電圧が出力電圧として選択される。第１の供給電圧が第２の供給電圧よりも高い場合、第２の供給電圧が出力電圧として選択される。第１のレベルシフタは、第１の制御信号および出力電圧に従って、第１の制御信号を第１のシフト信号に変換するために使用される。第２のレベルシフタは、第２の制御信号および出力電圧に従って、第２の制御信号を第２のシフト信号に変換するために使用される。
添付の図面とともに取り上げられるときに本発明の実施形態の以下の詳細な説明を読めば、本発明の多数の目的、特徴および利点が容易に諒解されよう。しかしながら、本明細書において利用されている図面は説明を目的としたものであり、限定として考えられるべきではない。
本発明の上記の目的および利点は、当業者には、以下の詳細な説明および添付の図面を検討した後に、より容易に諒解されるようになるであろう。
（従来技術）不揮発性メモリの構造を概略的に示す図である。
自動選択回路の概略回路図である。
図２Ａの自動選択回路の関連信号の電圧レベルを示す真理値表の図である。
本発明の第１の実施形態による電力スイッチ回路を示す概略回路図であるる。
図３Ａの電力スイッチ回路の関連信号の電圧レベルを示す真理値表の図である。
本発明の第２の実施形態による電力スイッチ回路を示す概略回路図である。
本発明の第３の実施形態による電力スイッチ回路を示す概略回路図である。
図５Ａの電力スイッチ回路の関連信号の電圧レベルを示す真理値表の図である。
本発明の第４の実施形態による電力スイッチ回路を示す概略回路図である。
図６Ａの電力スイッチ回路の関連信号の電圧レベルを示す真理値表の図である。
本発明の第５の実施形態による電力スイッチ回路を示す概略回路図である。
本発明の第６の実施形態による電力スイッチ回路を示す概略回路図である。
本発明の第７の実施形態による電力スイッチ回路を示す概略回路図である。
本発明の第８の実施形態による電力スイッチ回路を示す概略回路図である。
本発明の第９の実施形態による電力スイッチ回路を示す概略回路図である。
図２Ａは、自動選択回路の概略回路図である。図２Ａに示すように、自動選択回路１０は、２つのｎ型トランジスタｍａおよびｍｂを備える。トランジスタｍａの第１のソース／ドレイン端子は、ノードｘと接続されている。トランジスタｍａの第２のソース／ドレイン端子は、ノードｚと接続されている。トランジスタｍａのゲート端子は、ノードｙと接続されている。トランジスタｍａのボディ端子は、ノードｚと接続されている。トランジスタｍｂの第１のソース／ドレイン端子は、ノードｙと接続されている。トランジスタｍｂの第２のソース／ドレイン端子は、ノードｚと接続されている。トランジスタｍｂのゲート端子は、ノードｘと接続されている。トランジスタｍｂのボディ端子は、ノードｚと接続されている。ノードｘおよびノードｙは、自動選択回路１０の２つの入力端子である。その上、ノードｘおよびノードｙは、それぞれ供給電圧Ｖｐ１およびＶｐ２を受け取る。ノードｚは、自動選択回路１０の出力端子である。２つの供給電圧Ｖｐ１およびＶｐ２のうちの一方が、出力信号Ｖｓとして選択され、ノードｚから出力される。
一実施形態において、供給電圧Ｖｐ１およびＶｐ２の高さは、０Ｖ以下である。２つの供給電圧Ｖｐ１とＶｐ２との間で、より低い供給電圧が、自動選択回路１０によって出力信号Ｖｓとして自動的に選択される。別の実施形態において、供給電圧Ｖｐ１およびＶｐ２の大きさは、０Ｖよりも高い。同様に、２つの供給電圧Ｖｐ１とＶｐ２との間で、より低い供給電圧が、自動選択回路１０によって出力信号Ｖｓとして自動的に選択される。
図２Ｂは、図２Ａの自動選択回路の関連信号の電圧レベルを示す真理値表である。供給電圧Ｖｐ１が０Ｖであり、供給電圧Ｖｐ２が−４Ｖである場合、トランジスタｍｂがオンにされ、トランジスタｍａがオフにされる。供給電圧Ｖｐ２がより低い高さ（すなわち、−４Ｖ）を有するため、供給電圧Ｖｐ２が出力信号Ｖｓとして選択される。供給電圧Ｖｐ１が−６Ｖであり、供給電圧Ｖｐ２が−４Ｖである場合、トランジスタｍａがオンにされ、トランジスタｍｂがオフにされる。供給電圧Ｖｐ１がより低い高さ（すなわち、−６Ｖ）を有するため、供給電圧Ｖｐ１が出力信号Ｖｓとして選択される。
上記で言及したように、より低い供給電圧が、自動選択回路１０によって出力信号Ｖｓとして自動的に選択される。さらに、出力信号Ｖｓのより低い高さが、トランジスタｍａおよびｍｂのボディ端子電圧として使用される。このようにして、トランジスタｍａおよびｍｂのボディ効果をなくすことができる。
その上、供給電圧Ｖｐ１およびＶｐ２の高さが同一であるか、または、２つの供給電圧のうちの一方が提供されない場合、出力信号Ｖｓは０Ｖ、または、フローティング状態になり得る。この状況下で、出力信号Ｖｓの高さは、供給電圧からＶｔｎを減算した結果に等しく、ここで、Ｖｔｎはトランジスタｍａおよびｍｂの閾値電圧である。
図２Ｂを参照されたい。供給電圧Ｖｐ１およびＶｐ２の両方が０Ｖである場合、出力信号Ｖｓの高さは０−Ｖｔｎに等しい。供給電圧Ｖｐ１が０Ｖであり、供給電圧Ｖｐ２が提供されない（すなわち、ノードｙ２がフローティング状態にある）場合、出力信号Ｖｓの高さは、０−Ｖｔｎに等しい。
図３Ａは、本発明の第１の実施形態による電力スイッチ回路を示す概略回路図である。図３Ａに示すように、電力スイッチ回路３００は、２つの自動選択回路３１０、３２０と、レベルシフタ３３０と、ｎ型トランジスタｍｃとを備える。自動選択回路３１０の回路要素および自動選択回路３２０の回路要素は、図２Ａの自動選択回路の回路要素と同一である。
自動選択回路３１０は、２つの供給電圧Ｖｐ１およびＶｐ２を受け取る。加えて、より低い供給電圧が、自動選択回路３１０によって出力信号Ｖｓとして自動的に選択される。同じく、自動選択回路３２０は、２つの供給電圧Ｖｐ１およびＶｐ２を受け取る。加えて、より低い供給電圧が、自動選択回路３２０によって出力信号Ｖｘとして自動的に選択される。出力電圧Ｖｘは、レベルシフタ３３０の電圧源として使用される。
レベルシフタ３３０は、制御信号ＥＮ＿ｍｃを受信する。電圧源Ｖｘおよび制御信号ＥＮ＿ｍｃに従って、レベルシフタ３３０は、制御信号ＥＮ＿ｍｃをシフトダウンしてシフト信号Ｓｃにすることが可能である。たとえば、制御信号ＥＮ＿ｍｃがハイ論理レベル状態（たとえば、３．３Ｖ）にある場合、レベルシフタ３３０からのシフト信号Ｓｃの電圧レベルは、３．３Ｖに維持される。一方で、制御信号ＥＮ＿ｍｃがロー論理レベル状態（たとえば、０Ｖ）にある場合、レベルシフタ３３０からのシフト信号Ｓｃの電圧レベルは、電圧源Ｖｘの電圧レベルにシフトされる。
一実施形態において、供給電圧Ｖｐ１およびＶｐ２の高さが異なるとき、制御信号ＥＮ＿ｍｃはロー論理レベル状態にあり、供給電圧Ｖｐ１およびＶｐ２の高さが同一であるとき、制御信号ＥＮ＿ｍｃはハイ論理レベル状態にあり、供給電圧Ｖｐ１およびＶｐ２のうちの一方がフローティング状態にあるとき、制御信号ＥＮ＿ｍｃはハイ論理レベル状態にある。
トランジスタｍｃの第１のソース／ドレイン端子は、バイアス電圧Ｖｂｉａｓと接続されている。トランジスタｍｃの第２のソース／ドレイン端子およびボディ端子は、電力スイッチ回路３００の出力端子（すなわち、ノードｚ）と接続されている。トランジスタｍｃのゲート端子は、シフト信号Ｓｃを受信する。一実施形態において、バイアス電圧Ｖｂｉａｓは、供給電圧Ｖｐ１およびＶｐ２のうちの一方である。
図３Ｂは、図３Ａの電力スイッチ回路の関連信号の電圧レベルを示す真理値表である。供給電圧Ｖｐ１が０Ｖであり、供給電圧Ｖｐ２が−４Ｖである場合、制御信号ＥＮ＿ｍｃはロー論理レベル状態（Ｌｏ＝０Ｖ）にあり、シフト信号Ｓｃの電圧レベルは−４Ｖである。その間、トランジスタｍｃはオフにされる。トランジスタｍｂがオンにされ、トランジスタｍａがオフにされるため、より低い高さ（すなわち、−４Ｖ）を有する供給電圧Ｖｐ２が出力信号Ｖｓとして選択される。
供給電圧Ｖｐ１が−６Ｖであり、供給電圧Ｖｐ２が−４Ｖである場合、制御信号ＥＮ＿ｍｃはロー論理レベル状態（Ｌｏ＝０Ｖ）にあり、シフト信号Ｓｃの電圧レベルは−６Ｖである。その間、トランジスタｍｃはオフにされる。トランジスタｍａがオンにされ、トランジスタｍｂがオフにされるため、より低い高さ（すなわち、−６Ｖ）を有する供給電圧Ｖｐ１が出力信号Ｖｓとして選択される。
供給電圧Ｖｐ１およびＶｐ２が同一である場合、トランジスタｍａおよびｍｂの両方がオフにされる。制御信号ＥＮ＿ｍｃはハイ論理レベル状態（Ｈｉ＝３．３Ｖ）にあり、シフト信号Ｓｃの電圧レベルは３．３Ｖであるため、トランジスタｍｃはオンにされる。この状況下では、バイアス電圧Ｖｂｉａｓが出力信号Ｖｓとして選択される。
供給電圧Ｖｐ２がフローティング状態にある場合、トランジスタｍａおよびｍｂの両方がオフにされる。制御信号ＥＮ＿ｍｃはハイ論理レベル状態（Ｈｉ＝３．３Ｖ）にあり、シフト信号Ｓｃの電圧レベルは３．３Ｖであるため、トランジスタｍｃはオンにされる。この状況下では、バイアス電圧Ｖｂｉａｓが出力信号Ｖｓとして選択される。その上、バイアス電圧Ｖｂｉａｓは、２つの供給電圧Ｖｐ１およびＶｐ２のうちの一方に等しい。
上記の説明から、この実施形態の電力スイッチ回路３００は、より低い供給電圧を出力信号Ｖｓとして選択し、供給電圧Ｖｐ１が供給電圧Ｖｐ２に等しいときに出力信号Ｖｓがフローティング状態になるのを防止することが可能である。
図４は、本発明の第２の実施形態による電力スイッチ回路を示す概略回路図である。図３Ａの電力スイッチ回路３００と比較して、電力スイッチ回路４００は、制御信号ＥＮ＿ｍｃを生成するための制御回路４１０をさらに備える。
図４に示すように、制御回路４１０は、トランジスタｍｄ、ｍｅと、電流源４１４、４１６と、ＡＮＤゲート４１２とを備える。電流源４１４は、電圧源Ｖｄｄとノードａとの間に接続されている。トランジスタｍｄの第１のソース／ドレイン端子およびボディ端子は、供給電圧Ｖｐ１を受け取る。トランジスタｍｄの第２のソース／ドレイン端子は、ノードａと接続されている。トランジスタｍｄのゲート端子は、供給電圧Ｖｐ２を受け取る。電流源４１６は、電圧源Ｖｄｄとノードｂとの間に接続されている。トランジスタｍｅの第１のソース／ドレイン端子およびボディ端子は、供給電圧Ｖｐ２を受け取る。トランジスタｍｅの第２のソース／ドレイン端子は、ノードｂと接続されている。トランジスタｍｅのゲート端子は、供給電圧Ｖｐ１を受け取る。ＡＮＤゲート４１２の２つの入力端子は、それぞれノードａおよびｂと接続されている。ＡＮＤゲート４１２の出力端子は、制御信号ＥＮ＿ｍｃを生成する。一実施形態において、電圧源Ｖｄｄの電圧は３．３Ｖであり、バイアス電圧Ｖｂｉａｓは２つの供給電圧Ｖｐ１およびＶｐ２のうちの一方に等しい。
供給電圧Ｖｐ１およびＶｐ２の高さが異なる場合、トランジスタｍｄおよびｍｅのうちの一方がオンにされ、トランジスタｍｄおよびｍｅのうちの他方がオフにされる。たとえば、供給電圧Ｖｐ１が０Ｖであり、供給電圧Ｖｐ２が−４Ｖである場合、トランジスタｍｅがオンにされ、トランジスタｍｄがオフにされる。それゆえ、ノードａはハイ論理レベル状態になり、ノードｂはロー論理レベル状態になり、ＡＮＤゲート４１２からの制御信号ＥＮ＿ｍｃはロー論理レベル状態になる。
供給電圧Ｖｐ１およびＶｐ２が同一である場合、トランジスタｍｄおよびｍｅの両方がオフにされる。たとえば、供給電圧Ｖｐ１が０Ｖであり、供給電圧Ｖｐ２が０Ｖである場合、トランジスタｍｄおよびｍｅの両方がオフにされる。それゆえ、ノードａおよびノードｂはハイ論理レベル状態になり、ＡＮＤゲート４１２からの制御信号ＥＮ＿ｍｃはハイ論理レベル状態になる。
供給電圧Ｖｐ１およびＶｐ２のうちの一方がフローティング状態にある場合、トランジスタｍｄおよびｍｅの両方がオフにされる。それゆえ、ＡＮＤゲート４１２からの制御信号ＥＮ＿ｍｃはハイ論理レベル状態になる。
電力スイッチ回路４００の真理値表は図３Ｂのものと同様であり、ここで重複して記載することはしない。上記の説明から、この実施形態の電力スイッチ回路４００は、より低い供給電圧を出力信号Ｖｓとして選択し、供給電圧Ｖｐ１が供給電圧Ｖｐ２に等しいときに出力信号Ｖｓがフローティング状態になるのを防止することが可能である。
図５Ａは、本発明の第３の実施形態による電力スイッチ回路を示す概略回路図である。図５Ａに示すように、電力スイッチ回路５００は、自動選択回路３１０と、弱電流源５１０とを備える。自動選択回路３１０の回路要素は、図２Ａの自動選択回路の回路要素と同一である。弱電流源５１０はバイアス電圧Ｖｂｉａｓと自動選択回路３１０の出力端子（またはノードｚ）との間に接続されている。同様に、この実施形態の電力スイッチ回路５００は、供給電圧Ｖｐ１が供給電圧Ｖｐ２に等しいときに出力信号Ｖｓがフローティング状態になるのを防止することが可能である。
図５Ｂは、図５Ａの電力スイッチ回路の関連信号の電圧レベルを示す真理値表である。供給電圧Ｖｐ１が０Ｖであり、供給電圧Ｖｐ２が−４Ｖである場合、トランジスタｍｂがオンにされ、トランジスタｍａがオフにされる。それゆえ、より低い高さ（すなわち、−４Ｖ）を有する供給電圧Ｖｐ２が、出力信号Ｖｓとして選択される。
供給電圧Ｖｐ１が−６Ｖであり、供給電圧Ｖｐ２が−４Ｖである場合、トランジスタｍａがオンにされ、トランジスタｍｂがオフにされる。それゆえ、より低い高さ（すなわち、−６Ｖ）を有する供給電圧Ｖｐ１が、出力信号Ｖｓとして選択される。
供給電圧Ｖｐ１およびＶｐ２の高さが同一であるか、または、２つの供給電圧のうちの一方が提供されない場合、トランジスタｍａおよびｍｂの両方がオフにされる。その間、弱電流源５１０によって提供される弱電流が、ノードｚを充電する。それゆえ、ノードｚの電圧はバイアス電圧Ｖｂｉａｓに維持され、ノードｚはフローティング状態にならない。その上、バイアス電圧Ｖｂｉａｓは、２つの供給電圧Ｖｐ１およびＶｐ２のうちの一方に等しい。
上記の説明から、この実施形態の電力スイッチ回路５００は、より低い供給電圧を出力信号Ｖｓとして選択し、供給電圧Ｖｐ１が供給電圧Ｖｐ２に等しいときに出力信号Ｖｓがフローティング状態になるのを防止することが可能である。
図６Ａは、本発明の第４の実施形態による電力スイッチ回路を示す概略回路図である。図６Ａに示すように、電力スイッチ回路６００は、２つのｎ型トランジスタｍ１、ｍ２と、２つのレベルシフタ６２０、６３０と、自動選択回路６４０とを備える。電力スイッチ回路６００は２つの制御信号ＥＮ＿ｍ１およびＥＮ＿ｍ２を受信し、選択的に供給電圧Ｖｐ１または供給電圧Ｖｐ２を出力信号Ｖｓとして提供する。ハイ論理レベル状態における制御信号ＥＮ＿ｍ１およびＥＮ＿ｍ２の電圧レベルは３．３Ｖである。ロー論理レベル状態における制御信号ＥＮ＿ｍ１およびＥＮ＿ｍ２の電圧レベルは０Ｖである。
自動選択回路６４０は、２つの供給電圧Ｖｐ１およびＶｐ２を受け取る。加えて、より低い供給電圧が、自動選択回路６４０によって出力信号Ｖｘとして自動的に選択される。出力電圧Ｖｘは、レベルシフタ６２０および６３０の電圧源として使用される。自動選択回路６４０の回路要素は、図２Ａの自動選択回路の回路要素と同一である。
レベルシフタ６２０は、制御信号ＥＮ＿ｍ１を受信する。電圧源Ｖｘおよび制御信号ＥＮ＿ｍ１に従って、レベルシフタ６２０は、制御信号ＥＮ＿ｍ１をシフトダウンしてシフト信号Ｓ１にすることが可能である。たとえば、制御信号ＥＮ＿ｍ１がハイ論理レベル状態（たとえば、３．３Ｖ）にある場合、レベルシフタ６２０からのシフト信号Ｓ１の電圧レベルは、３．３Ｖに維持される。一方で、制御信号ＥＮ＿ｍ１がロー論理レベル状態（たとえば、０Ｖ）にある場合、レベルシフタ６２０からのシフト信号Ｓ１の電圧レベルは、電圧源Ｖｘの電圧レベルにシフトされる。
レベルシフタ６３０は、制御信号ＥＮ＿ｍ２を受信する。電圧源Ｖｘおよび制御信号ＥＮ＿ｍ２に従って、レベルシフタ６３０は、制御信号ＥＮ＿ｍ２をシフトダウンしてシフト信号Ｓ２にすることが可能である。たとえば、制御信号ＥＮ＿ｍ２がハイ論理レベル状態（たとえば、３．３Ｖ）にある場合、レベルシフタ６３０からのシフト信号Ｓ２の電圧レベルは、３．３Ｖに維持される。一方で、制御信号ＥＮ＿ｍ２がロー論理レベル状態（たとえば、０Ｖ）にある場合、レベルシフタ６３０からのシフト信号Ｓ２の電圧レベルは、電圧源Ｖｘの電圧レベルにシフトされる。
トランジスタｍ１の第１のソース／ドレイン端子は、供給電圧Ｖｐ１を受け取る。トランジスタｍ１の第２のソース／ドレイン端子は、ノードｗと接続されている。トランジスタｍ１のゲート端子は、シフト信号Ｓ１を受信する。トランジスタｍ２の第１のソース／ドレイン端子は、供給電圧Ｖｐ２を受け取る。トランジスタｍ２の第２のソース／ドレイン端子は、ノードｗと接続されている。トランジスタｍ２のゲート端子は、シフト信号Ｓ２を受信する。出力信号Ｖｓが、ノードｗから出力される。本発明の一実施形態において、ｍ１およびｍ２の両方のボディ端子は、電圧源Ｖｘに接続されている。
この実施形態において、供給電圧Ｖｐ１およびＶｐ２の高さは、０Ｖ以下である。図６Ｂは、図６Ａの電力スイッチ回路の関連信号の電圧レベルを示す真理値表である。供給電圧Ｖｐ１の高さが供給電圧Ｖｐ２の大きさよりも低い場合、供給電圧Ｖｐ１が、自動選択回路６４０によって自動的に出力電圧Ｖｘとして選択される。たとえば、供給電圧Ｖｐ１が−４Ｖであり、供給電圧Ｖｐ２が０Ｖである場合、自動選択回路６４０からの出力電圧Ｖｘは−４Ｖである。その上、消去モードのような、不揮発性セルアレイの複数の異なる動作モードに従って、制御信号ＥＮ＿ｍ１はハイ論理レベル状態（Ｈｉ＝３．３Ｖ）にあり、制御信号ＥＮ＿ｍ２はロー論理レベル状態（Ｌｏ＝０Ｖ）にあり、シフト信号Ｓ１は３．３Ｖであり、シフト信号Ｓ２は−４Ｖにある。それゆえ、トランジスタｍ１はオンにされ、トランジスタｍ２はオフにされる。この状況下では、供給電圧Ｖｐ１が、電力スイッチ回路６００によって出力信号Ｖｓとして選択される。すなわち、出力信号Ｖｓは−４Ｖに等しい。
他方、不揮発性セルアレイが読み出しモードのような別のモードにおいて操作される場合、制御信号ＥＮ＿ｍ１はロー論理レベル状態（Ｌｏ＝０Ｖ）にあり、制御信号ＥＮ＿ｍ２はハイ論理レベル状態（Ｈｉ＝３．３Ｖ）にあり、シフト信号Ｓ１は−４Ｖであり、シフト信号Ｓ２は３．３Ｖである。それゆえ、トランジスタｍ１はオフにされ、トランジスタｍ２はオンにされる。この状況下では、供給電圧Ｖｐ２が、電力スイッチ回路６００によって出力信号Ｖｓとして選択される。すなわち、出力信号Ｖｓは０Ｖに等しい。
供給電圧Ｖｐ１の高さが供給電圧Ｖｐ２の高さよりも高い場合、供給電圧Ｖｐ２が、自動選択回路６４０によって自動的に出力電圧Ｖｘとして選択される。いくつかの応用形態において、Ｖｐ１およびＶｐ２のうちの一方は内部ポンピング回路によって提供され、他方は外部から強制印加され、たとえば、供給電圧Ｖｐ１は−４Ｖであり、供給電圧Ｖｐ２は−６Ｖであり、自動選択回路６４０からの出力電圧Ｖｘは−６Ｖである。その上、制御信号ＥＮ＿ｍ１がハイ論理レベル状態（Ｈｉ＝３．３Ｖ）にあり、制御信号ＥＮ＿ｍ２がロー論理レベル状態（Ｌｏ＝０Ｖ）にある場合、シフト信号Ｓ１は３．３Ｖであり、シフト信号Ｓ２は−６Ｖである。それゆえ、トランジスタｍ１はオンにされ、トランジスタｍ２はオフにされる。この状況下では、供給電圧Ｖｐ１が、電力スイッチ回路６００によって出力信号Ｖｓとして選択される。すなわち、出力信号Ｖｓは−４Ｖに等しい。
他方、制御信号ＥＮ＿ｍ１がロー論理レベル状態（Ｌｏ＝０Ｖ）にあり、制御信号ＥＮ＿ｍ２がハイ論理レベル状態（Ｈｉ＝３．３Ｖ）にある場合、シフト信号Ｓ１は−６Ｖであり、シフト信号Ｓ２は３．３Ｖである。それゆえ、トランジスタｍ１はオフにされ、トランジスタｍ２はオンにされる。この状況下では、供給電圧Ｖｐ２が、電力スイッチ回路６００によって出力信号Ｖｓとして選択される。すなわち、出力信号Ｖｓは−６Ｖに等しい。
図７は、本発明の第５の実施形態による電力スイッチ回路を示す概略回路図である。図７に示すように、電力スイッチ回路６５０は、ｎ型トランジスタｍ１と、レベルシフタ６５２と、自動選択回路６５４とを備える。電力スイッチ回路６５０は制御信号ＥＮ＿ｍ１を受信し、選択的に供給電圧Ｖｐ１を出力信号Ｖｓとして提供する。ハイ論理レベル状態における制御信号ＥＮ＿ｍ１の電圧レベルは３．３Ｖである。ロー論理レベル状態における制御信号ＥＮ＿ｍ１の電圧レベルは０Ｖである。
この実施形態において、自動選択回路６５４は供給電圧Ｖｐ１および出力信号Ｖｓを受け取る。その上、供給電圧Ｖｐ１および出力信号Ｖｓのうちの、より低い一方が、自動選択回路６５４によってトランジスタｍ１のボディ端子に送信され、トランジスタｍ１のボディ電圧Ｖｘとして使用される。さらに、自動選択回路６５４の出力電圧Ｖｘは、レベルシフタ６５２の電圧源として使用される。自動選択回路６５４の回路要素は、図２Ａの自動選択回路の回路要素と同一である。
この実施形態において、自動選択回路６５４は供給電圧Ｖｐ１および出力信号Ｖｓを受け取る。その上、供給電圧Ｖｐ１および出力信号Ｖｓのうちの、より低い一方が、自動選択回路６５４によってトランジスタｍ１のボディ端子に送信され、トランジスタｍ１のボディ電圧Ｖｘとして使用される。それゆえ、トランジスタｍ１のボディ効果をなくすことができる。
図８は、本発明の第６の実施形態による電力スイッチ回路を示す概略回路図である。図６Ａの電力スイッチ回路６００と比較して、この実施形態の電力スイッチ回路７００は、２つの自動選択回路７１０および７２０をさらに備える。自動選択回路７１０の回路要素および自動選択回路７２０の回路要素は、図２Ａの自動選択回路の回路要素と同一である。これ以降、自動選択回路７１０および７２０の動作のみを記載する。
この実施形態において、自動選択回路７１０は供給電圧Ｖｐ１および出力信号Ｖｓを受け取る。その上、供給電圧Ｖｐ１および出力信号Ｖｓのうちの、より低い一方が、自動選択回路７１０によってトランジスタｍ１のボディ端子に送信され、トランジスタｍ１のボディ電圧Ｖｍ１ｂとして使用される。自動選択回路７２０は供給電圧Ｖｐ２および出力信号Ｖｓを受け取る。その上、供給電圧Ｖｐ２および出力信号Ｖｓのうちの、より低い一方が、自動選択回路７２０によってトランジスタｍ２のボディ端子に送信され、トランジスタｍ２のボディ電圧Ｖｍ２ｂとして使用される。それゆえ、トランジスタｍ１およびｍ２のボディ効果をなくすことができる。
電力スイッチ回路７００の真理値表は図６Ｂのものと同様であり、ここで重複して記載することはしない。
図９は、本発明の第７の実施形態による電力スイッチ回路を示す概略回路図である。図８の電力スイッチ回路７００と比較して、この実施形態の電力スイッチ回路８００は、ｎ型トランジスタｍ３とレベルシフタ８１０とをさらに備える。この実施形態の電力スイッチ回路８００は、制御信号ＥＮ＿ｍ１およびＥＮ＿ｍ２が両方ともロー論理レベル状態にあるときにノードｗがフローティング状態になるのを防止するために使用される。
レベルシフタ８１０は、制御信号ＥＮ＿ｍ３を受信する。電圧源Ｖｘに従って、レベルシフタ８１０は、制御信号ＥＮ＿ｍ３をシフトダウンしてシフト信号Ｓ３にすることが可能である。たとえば、制御信号ＥＮ＿ｍ３がハイ論理レベル状態（たとえば、３．３Ｖ）にある場合、レベルシフタ８１０からのシフト信号Ｓ３の電圧レベルは、３．３Ｖに維持される。一方で、制御信号ＥＮ＿ｍ３がロー論理レベル状態（たとえば、０Ｖ）にある場合、レベルシフタ８１０からのシフト信号Ｓ３の電圧レベルは、電圧源Ｖｘの電圧レベルにシフトされる。
トランジスタｍ３の第１のソース／ドレイン端子は、バイアス電圧Ｖｂｉａｓと接続されている。トランジスタｍ３の第２のソース／ドレイン端子は、ノードｗと接続されている。トランジスタｍ３のゲート端子は、シフト信号Ｓ３を受信する。トランジスタｍ３のボディ端子は、自動選択回路６４０から出力電圧Ｖｘを受け取る。
制御信号ＥＮ＿ｍ１およびＥＮ＿ｍ２がロー論理レベル状態にあるとき、制御信号ＥＮ＿ｍ３はハイ論理レベル状態にある。それゆえ、制御信号ＥＮ＿ｍ１およびＥＮ＿ｍ２が両方ともロー論理レベル状態にあり、トランジスタｍ１およびｍ２が両方ともオフにされているとき、トランジスタｍ３はシフト信号Ｓ３に応答してオンにされる。この状況下では、ノードｗの電圧はバイアス電圧Ｖｂｉａｓに維持され、ノードｗはフローティング状態にならない。その上、バイアス電圧Ｖｂｉａｓは、２つの供給電圧Ｖｐ１およびＶｐ２のうちの一方に等しい。
図１０は、本発明の第８の実施形態による電力スイッチ回路を示す概略回路図である。図９の電力スイッチ回路８００と比較して、この実施形態の電力スイッチ回路９００は、制御信号ＥＮ＿ｍ３を生成するための制御回路９１０をさらに備える。
図１０に示すように、制御回路９１０は、トランジスタｍ４、ｍ５と、電流源９１４、９１６と、ＡＮＤゲート９１２とを備える。電流源９１４は、電圧源Ｖｄｄとノードｃとの間に接続されている。トランジスタｍ４の第１のソース／ドレイン端子およびボディ端子は、供給電圧Ｖｐ１を受け取る。トランジスタｍ４の第２のソース／ドレイン端子は、ノードｃと接続されている。トランジスタｍ４のゲート端子は、供給電圧Ｖｐ２を受け取る。電流源９１６は、電圧源Ｖｄｄとノードｄとの間に接続されている。トランジスタｍ５の第１のソース／ドレイン端子およびボディ端子は、供給電圧Ｖｐ２を受け取る。トランジスタｍ５の第２のソース／ドレイン端子は、ノードｄと接続されている。トランジスタｍ５のゲート端子は、供給電圧Ｖｐ１を受け取る。ＡＮＤゲート９１２の２つの入力端子は、それぞれノードｃおよびｄと接続されている。ＡＮＤゲート９１２の出力端子は、制御信号ＥＮ＿ｍ３を生成する。一実施形態において、電圧源Ｖｄｄの電圧は３．３Ｖである。
供給電圧Ｖｐ１およびＶｐ２が同一であり、制御信号ＥＮ＿ｍ１およびＥＮ＿ｍ２が両方ともロー論理レベル状態にある場合、トランジスタｍ１およびｍ２の両方がオフにされる。たとえば、供給電圧Ｖｐ１が０Ｖであり、供給電圧Ｖｐ２が０Ｖである場合、トランジスタｍ４およびｍ５の両方がオフにされる。それゆえ、ノードｃおよびノードｄはハイ論理レベル状態になり、ＡＮＤゲート９１２からの制御信号ＥＮ＿ｍ３はハイ論理レベル状態になる。
制御信号ＥＮ＿ｍ３がハイ論理レベル状態にあるとき、トランジスタｍ３はシフト信号Ｓ３に応答してオンにされる。この状況下では、ノードｗの電圧はバイアス電圧Ｖｂｉａｓに維持され、ノードｗはフローティング状態にならない。その上、バイアス電圧Ｖｂｉａｓは、２つの供給電圧Ｖｐ１およびＶｐ２のうちの一方に等しい。
図１１は、本発明の第９の実施形態による電力スイッチ回路を示す概略回路図である。図８の電力スイッチ回路７００と比較して、この実施形態の電力スイッチ回路９５０は、弱電流源９５２をさらに備える。この実施形態の電力スイッチ回路９５０は、制御信号ＥＮ＿ｍ１およびＥＮ＿ｍ２が両方ともロー論理レベル状態にあるときにノードｗがフローティング状態になるのを防止するために使用される。
弱電流源９５２は、バイアス電圧Ｖｂｉａｓとノードｗとの間に接続されている。制御信号ＥＮ＿ｍ１およびＥＮ＿ｍ２が両方ともロー論理レベル状態にあり、トランジスタｍ１およびｍ２がオフにされているとき、弱電流源９５２によって提供される弱電流がノードｗを充電する。それゆえ、ノードｗの電圧はバイアス電圧Ｖｂｉａｓに維持され、ノードｗはフローティング状態にならない。その上、バイアス電圧Ｖｂｉａｓは、２つの供給電圧Ｖｐ１およびＶｐ２のうちの一方に等しい。
上記の説明から、本発明は、電力スイッチ回路を提供する。第１の実施形態、第２の実施形態および第３の実施形態において、電力スイッチ回路は、低い供給電圧を出力信号として自動的に選択し、出力信号がフローティング状態になるのを防止することが可能である。第４の実施形態、第５の実施形態、第６の実施形態、第７の実施形態および第８の実施形態において、電力スイッチ回路は、制御信号に従って１つの供給電圧を出力信号として選択し、出力信号がフローティング状態になるのを防止することが可能である。
さらに、本発明の教示を保持しながら、多数の修正および変更を行うことができることを、当業者は容易に観察するであろう。たとえば、自動選択回路７１０、および、自動選択回路７２０の回路要素は、第６の実施形態、第７の実施形態および第８の実施形態のうちの１つにおいては使用されない。
本発明は、現在最も実際的で好ましい実施形態であると考えられるものに関連して説明されているが、本発明は開示されている実施形態に限定される必要はないことは理解されたい。逆に、すべてのそのような修正および同様の構造を包含するように最も広い解釈に一致すべき添付の請求項の趣旨および範囲内に含まれる様々な修正および同様の構成をカバーすることが意図されている。

Claims (15)

  1. 電力スイッチ回路であって、
    第１のトランジスタであり、前記第１のトランジスタの第１のソース／ドレイン端子は、第１の供給電圧を受け取り、前記第１のトランジスタの第２のソース／ドレイン端子は、ノードｚと接続されており、前記第１のトランジスタのゲート端子は、第２の供給電圧を受け取り、前記第１のトランジスタのボディ端子は、前記ノードｚと接続されており、出力信号が、前記ノードｚから出力される、第１のトランジスタと、
    第２のトランジスタであり、前記第２のトランジスタの第１のソース／ドレイン端子は、前記第２の供給電圧を受け取り、前記第２のトランジスタの第２のソース／ドレイン端子は、前記ノードｚと接続されており、前記第２のトランジスタのゲート端子は、前記第１の供給電圧を受け取り、前記第２のトランジスタのボディ端子は、前記ノードｚと接続されている、第２のトランジスタと、
    バイアス電圧と前記ノードｚとの間に接続されている電流源と
    を備え、
    前記第１の供給電圧が前記第２の供給電圧よりも低い場合、前記第１の供給電圧が前記出力信号として選択され、前記第１の供給電圧が前記第２の供給電圧よりも高い場合、前記第２の供給電圧が前記出力信号として選択され、前記第１の供給電圧が前記第２の供給電圧に等しい場合、前記バイアス電圧が前記出力信号として選択される、電力スイッチ回路。
  2. 前記バイアス電圧は前記第１の供給電圧に等しく、または、前記バイアス電圧は前記第２の供給電圧に等しく、前記第１のトランジスタおよび前記第２のトランジスタはｎ型トランジスタであり、前記電流源は弱電流源である、請求項１に記載の電力スイッチ回路。
  3. 電力スイッチ回路であって、
    第１のトランジスタであり、前記第１のトランジスタの第１のソース／ドレイン端子は、第１の供給電圧を受け取り、前記第１のトランジスタの第２のソース／ドレイン端子は、ノードｚと接続されており、前記第１のトランジスタのゲート端子は、第２の供給電圧を受け取り、前記第１のトランジスタのボディ端子は、前記ノードｚと接続されており、出力信号が、前記ノードｚから出力される、第１のトランジスタと、
    第２のトランジスタであり、前記第２のトランジスタの第１のソース／ドレイン端子は、前記第２の供給電圧を受け取り、前記第２のトランジスタの第２のソース／ドレイン端子は、前記ノードｚと接続されており、前記第２のトランジスタのゲート端子は、前記第１の供給電圧を受け取り、前記第２のトランジスタのボディ端子は、前記ノードｚと接続されている、第２のトランジスタと、
    第３のトランジスタであり、前記第３のトランジスタの第１のソース／ドレイン端子は、バイアス電圧を受け取り、前記第３のトランジスタの第２のソース／ドレイン端子は、前記ノードｚと接続されており、前記第３のトランジスタのゲート端子は、シフト信号を受信し、前記第３のトランジスタのボディ端子は、前記ノードｚと接続されている、第３のトランジスタと、
    前記第１の供給電圧および前記第２の供給電圧を受け取り、出力電圧を生成する自動選択回路であり、前記第１の供給電圧が前記第２の供給電圧よりも低い場合、前記第１の供給電圧が前記出力電圧として選択され、前記第１の供給電圧が前記第２の供給電圧よりも高い場合、前記第２の供給電圧が前記出力電圧として選択される、自動選択回路と、
    制御信号および前記自動選択回路の前記出力電圧に従って、前記制御信号を前記シフト信号に変換するためのレベルシフタと
    を備える、電力スイッチ回路。
  4. 前記バイアス電圧は前記第１の供給電圧に等しく、または、前記バイアス電圧は前記第２の供給電圧に等しく、前記第１のトランジスタ、前記第２のトランジスタおよび前記第３のトランジスタはｎ型トランジスタである、請求項３に記載の電力スイッチ回路。
  5. 前記自動選択回路は、
    第４のトランジスタであって、前記第４のトランジスタの第１のソース／ドレイン端子は、前記第１の供給電圧を受け取り、前記第４のトランジスタの第２のソース／ドレイン端子は、前記出力電圧を生成し、前記第４のトランジスタのゲート端子は、前記第２の供給電圧を受け取り、前記第４のトランジスタのボディ端子は、前記第４のトランジスタの前記第２のソース／ドレイン端子と接続されている、第４のトランジスタと、
    第５のトランジスタであって、前記第５のトランジスタの第１のソース／ドレイン端子は、前記第２の供給電圧を受け取り、前記第５のトランジスタの第２のソース／ドレイン端子およびボディ端子は、前記第４のトランジスタの前記第２のソース／ドレイン端子と接続されており、前記第５のトランジスタのゲート端子は、前記第１の供給電圧を受け取る、第５のトランジスタと
    を備える、請求項３に記載の電力スイッチ回路。
  6. 第４のトランジスタであって、前記第４のトランジスタの第１のソース／ドレイン端子およびボディ端子は、前記第１の供給電圧を受け取り、前記第４のトランジスタの第２のソース／ドレイン端子は、ノードａと接続されており、前記第４のトランジスタのゲート端子は、前記第２の供給電圧を受け取る、第４のトランジスタと、
    第５のトランジスタであって、前記第５のトランジスタの第１のソース／ドレイン端子およびボディ端子は、前記第２の供給電圧を受け取り、前記第５のトランジスタの第２のソース／ドレイン端子は、ノードｂと接続されており、前記第５のトランジスタのゲート端子は、前記第１の供給電圧を受け取る、第５のトランジスタと、
    電圧源と前記ノードａとの間に接続されている第１の電流源と、
    前記電圧源と前記ノードｂとの間に接続されている第２の電流源と、
    ＡＮＤゲートであって、前記ＡＮＤゲートの２つの入力端子はそれぞれ前記ノードａおよび前記ノードｂと接続されており、前記ＡＮＤゲートの出力端子は前記制御信号を生成する、ＡＮＤゲートと
    をさらに備える、請求項３に記載の電力スイッチ回路。
  7. 電力スイッチ回路であって、
    第１のトランジスタであり、前記第１のトランジスタの第１のソース／ドレイン端子は、第１の供給電圧を受け取り、前記第１のトランジスタの第２のソース／ドレイン端子は、ノードｗと接続されており、前記第１のトランジスタのゲート端子は、第１シフト信号を受信し、出力信号が、前記ノードｗから出力される、第１のトランジスタと、
    第２のトランジスタであり、前記第２のトランジスタの第１のソース／ドレイン端子は、前記第２の供給電圧を受け取り、前記第２のトランジスタの第２のソース／ドレイン端子は、前記ノードｗと接続されており、前記第２のトランジスタのゲート端子は、第２のシフト信号を受信する、第２のトランジスタと、
    前記第１の供給電圧および前記第２の供給電圧を受け取り、出力電圧を生成する第１の自動選択回路であり、前記第１の供給電圧が前記第２の供給電圧よりも低い場合、前記第１の供給電圧が前記出力電圧として選択され、前記第１の供給電圧が前記第２の供給電圧よりも高い場合、前記第２の供給電圧が前記出力電圧として選択される、第１の自動選択回路と、
    第１の制御信号および前記第１の自動選択回路の前記出力電圧に従って、前記第１の制御信号を前記第１のシフト信号に変換するための第１のレベルシフタと、
    第２の制御信号および前記第１の自動選択回路の前記出力電圧に従って、前記第２の制御信号を前記第２のシフト信号に変換するための第２のレベルシフタと
    を備える、電力スイッチ回路。
  8. 前記第１のトランジスタおよび前記第２のトランジスタはｎ型トランジスタである、請求項７に記載の電力スイッチ回路。
  9. 前記第１の自動選択回路は、
    第３のトランジスタであって、前記第３のトランジスタの第１のソース／ドレイン端子は、前記第１の供給電圧を受け取り、前記第３のトランジスタの第２のソース／ドレイン端子は、前記出力電圧を生成し、前記第３のトランジスタのゲート端子は、前記第２の供給電圧を受け取り、前記第３のトランジスタのボディ端子は、前記第３のトランジスタの前記第２のソース／ドレイン端子と接続されている、第３のトランジスタと、
    第４のトランジスタであって、前記第４のトランジスタの第１のソース／ドレイン端子は、前記第２の供給電圧を受け取り、前記第４のトランジスタの第２のソース／ドレイン端子およびボディ端子は、前記第３のトランジスタの前記第２のソース／ドレイン端子と接続されており、前記第４のトランジスタのゲート端子は、前記第１の供給電圧を受け取る、第４のトランジスタと
    を備える、請求項７に記載の電力スイッチ回路。
  10. 前記第１の供給電圧および前記出力信号を受け取り、前記第１のトランジスタのボディ端子に対する第１のボディ電圧を生成する第２の自動選択回路であって、前記第１の供給電圧が前記出力信号よりも低い場合、前記第１の供給電圧が前記第１のボディ電圧として選択され、前記第１の供給電圧が前記出力信号よりも高い場合、前記出力信号が前記第１のボディ電圧として選択される、第２の自動選択回路と、
    前記第２の供給電圧および前記出力信号を受け取り、前記第２のトランジスタのボディ端子に対する第２のボディ電圧を生成する第３の自動選択回路であって、前記第２の供給電圧が前記出力信号よりも低い場合、前記第２の供給電圧が前記第２のボディ電圧として選択され、前記第２の供給電圧が前記出力信号よりも高い場合、前記出力信号が前記第２のボディ電圧として選択される、第３の自動選択回路と
    をさらに備える、請求項７に記載の電力スイッチ回路。

  11. 第３のトランジスタであって、前記第３のトランジスタの第１のソース／ドレイン端子は、バイアス電圧を受け取り、前記第３のトランジスタの第２のソース／ドレイン端子は、前記ノードｗと接続されており、前記第３のトランジスタのゲート端子は、第３のシフト信号を受信する、第３のトランジスタと、
    第３の制御信号および前記出力電圧に従って、前記第３の制御制御信号を前記第３のシフト信号に変換するための第３のレベルシフタと
    をさらに備え、
    前記第１の制御信号および前記第２の制御信号が第１の論理レベル状態にあるとき、前記第３の制御信号は第２の論理レベル状態にある、請求項７に記載の電力スイッチ回路。
  12. 前記バイアス電圧は前記第１の供給電圧に等しく、または、前記バイアス電圧は前記第２の供給電圧に等しい、請求項１１に記載の電力スイッチ回路。
  13. 第４のトランジスタであって、前記第４のトランジスタの第１のソース／ドレイン端子およびボディ端子は、前記第１の供給電圧を受け取り、前記第４のトランジスタの第２のソース／ドレイン端子は、ノードｃと接続されており、前記第４のトランジスタのゲート端子は、前記第２の供給電圧を受け取る、第４のトランジスタと、
    第５のトランジスタであって、前記第５のトランジスタの第１のソース／ドレイン端子およびボディ端子は、前記第２の供給電圧を受け取り、前記第５のトランジスタの第２のソース／ドレイン端子は、ノードｄと接続されており、前記第５のトランジスタのゲート端子は、前記第１の供給電圧を受け取る、第５のトランジスタと、
    電圧源と前記ノードｃとの間に接続されている第１の電流源と、
    前記電圧源と前記ノードｄとの間に接続されている第２の電流源と、
    ＡＮＤゲートであって、前記ＡＮＤゲートの２つの入力端子はそれぞれ前記ノードｃおよび前記ノードｄと接続されており、前記ＡＮＤゲートの出力端子は前記第３の制御信号を生成する、ＡＮＤゲートと
    をさらに備える、請求項１１に記載の電力スイッチ回路。
  14. 弱電流源をさらに備え、前記弱電流源は、バイアス電圧と前記ノードｗとの間に接続されている、請求項７に記載の電力スイッチ回路。
  15. 前記バイアス電圧は前記第１の供給電圧に等しく、または、前記バイアス電圧は前記第２の供給電圧に等しい、請求項１４に記載の電力スイッチ回路。
JP2017006130A 2016-01-19 2017-01-17 電力スイッチ回路 Active JP6566975B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201662280683P 2016-01-19 2016-01-19
US62/280,683 2016-01-19

Publications (2)

Publication Number Publication Date
JP2017139045A true JP2017139045A (ja) 2017-08-10
JP6566975B2 JP6566975B2 (ja) 2019-08-28

Family

ID=56137184

Family Applications (4)

Application Number Title Priority Date Filing Date
JP2016099180A Active JP6122531B1 (ja) 2016-01-19 2016-05-18 バイト消去動作を実行することができるメモリアレイ
JP2016226404A Active JP6285001B2 (ja) 2016-01-19 2016-11-22 一つの共有されたディープドープ領域を備えたメモリアレイ
JP2017000304A Active JP6392379B2 (ja) 2016-01-19 2017-01-05 消去デバイスを有する単一ポリ不揮発性メモリセルの構造
JP2017006130A Active JP6566975B2 (ja) 2016-01-19 2017-01-17 電力スイッチ回路

Family Applications Before (3)

Application Number Title Priority Date Filing Date
JP2016099180A Active JP6122531B1 (ja) 2016-01-19 2016-05-18 バイト消去動作を実行することができるメモリアレイ
JP2016226404A Active JP6285001B2 (ja) 2016-01-19 2016-11-22 一つの共有されたディープドープ領域を備えたメモリアレイ
JP2017000304A Active JP6392379B2 (ja) 2016-01-19 2017-01-05 消去デバイスを有する単一ポリ不揮発性メモリセルの構造

Country Status (5)

Country Link
US (13) US9847133B2 (ja)
EP (6) EP3196883B1 (ja)
JP (4) JP6122531B1 (ja)
CN (10) CN106981311B (ja)
TW (11) TWI578322B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018125057A (ja) * 2017-01-10 2018-08-09 イーメモリー テクノロジー インコーポレイテッド 不揮発性メモリ用駆動回路

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9965267B2 (en) 2015-11-19 2018-05-08 Raytheon Company Dynamic interface for firmware updates
US9847133B2 (en) 2016-01-19 2017-12-19 Ememory Technology Inc. Memory array capable of performing byte erase operation
US9633734B1 (en) * 2016-07-14 2017-04-25 Ememory Technology Inc. Driving circuit for non-volatile memory
CN107768373B (zh) * 2016-08-15 2022-05-10 华邦电子股份有限公司 存储元件及其制造方法
TWI652683B (zh) * 2017-10-13 2019-03-01 力旺電子股份有限公司 用於記憶體的電壓驅動器
US10332597B2 (en) * 2017-11-08 2019-06-25 Globalfoundries Singapore Pte. Ltd. Floating gate OTP/MTP structure and method for producing the same
JP7143326B2 (ja) 2017-12-20 2022-09-28 タワー パートナーズ セミコンダクター株式会社 半導体装置
KR102422839B1 (ko) * 2018-02-23 2022-07-19 에스케이하이닉스 시스템아이씨 주식회사 수평 커플링 구조 및 단일층 게이트를 갖는 불휘발성 메모리 소자
KR102385951B1 (ko) * 2018-02-23 2022-04-14 에스케이하이닉스 시스템아이씨 주식회사 프로그램 효율이 증대되는 원 타임 프로그래머블 메모리 및 그 제조방법
US10522202B2 (en) * 2018-04-23 2019-12-31 Taiwan Semiconductor Manufacturing Co., Ltd. Memory device and compensation method therein
US10964708B2 (en) * 2018-06-26 2021-03-30 Micron Technology, Inc. Fuse-array element
CN108986866B (zh) * 2018-07-20 2020-12-11 上海华虹宏力半导体制造有限公司 一种读高压传输电路
TWI659502B (zh) * 2018-08-02 2019-05-11 旺宏電子股份有限公司 非揮發性記憶體結構
CN110828464A (zh) * 2018-08-08 2020-02-21 旺宏电子股份有限公司 非易失性存储器结构
US11176969B2 (en) 2018-08-20 2021-11-16 Taiwan Semiconductor Manufacturing Company, Ltd. Memory circuit including a first program device
DE102019120605B4 (de) 2018-08-20 2022-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Speicherschaltung und verfahren zu deren herstellung
CN109147851B (zh) * 2018-08-31 2020-12-25 上海华力微电子有限公司 一种锁存电路
KR20200031894A (ko) * 2018-09-17 2020-03-25 에스케이하이닉스 주식회사 메모리 모듈 및 이를 포함하는 메모리 시스템
US10797064B2 (en) * 2018-09-19 2020-10-06 Ememory Technology Inc. Single-poly non-volatile memory cell and operating method thereof
CN109524042B (zh) * 2018-09-21 2020-03-17 浙江大学 一种基于反型模式阻变场效应晶体管的与非型存储阵列
TWI708253B (zh) 2018-11-16 2020-10-21 力旺電子股份有限公司 非揮發性記憶體良率提升的設計暨測試方法
CN111342541B (zh) * 2018-12-19 2021-04-16 智原微电子(苏州)有限公司 电源切换电路
KR20200104669A (ko) * 2019-02-27 2020-09-04 삼성전자주식회사 집적회로 소자
US10924112B2 (en) * 2019-04-11 2021-02-16 Ememory Technology Inc. Bandgap reference circuit
US11508719B2 (en) 2019-05-13 2022-11-22 Ememory Technology Inc. Electrostatic discharge circuit
CN112086115B (zh) * 2019-06-14 2023-03-28 力旺电子股份有限公司 存储器***
CN112131037B (zh) * 2019-06-24 2023-11-14 华邦电子股份有限公司 存储器装置
JP2021048230A (ja) * 2019-09-18 2021-03-25 キオクシア株式会社 半導体記憶装置
US11521980B2 (en) * 2019-11-14 2022-12-06 Ememory Technology Inc. Read-only memory cell and associated memory cell array
US11139006B1 (en) * 2020-03-12 2021-10-05 Ememory Technology Inc. Self-biased sense amplification circuit
US11217281B2 (en) * 2020-03-12 2022-01-04 Ememory Technology Inc. Differential sensing device with wide sensing margin
JP6887044B1 (ja) * 2020-05-22 2021-06-16 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置および読出し方法
TWI739695B (zh) * 2020-06-14 2021-09-11 力旺電子股份有限公司 轉壓器
US11373715B1 (en) * 2021-01-14 2022-06-28 Elite Semiconductor Microelectronics Technology Inc. Post over-erase correction method with auto-adjusting verification and leakage degree detection
TWI819457B (zh) * 2021-02-18 2023-10-21 力旺電子股份有限公司 多次編程非揮發性記憶體的記憶胞陣列
US11854647B2 (en) * 2021-07-29 2023-12-26 Micron Technology, Inc. Voltage level shifter transition time reduction
US11972800B2 (en) * 2021-12-16 2024-04-30 Ememory Technology Inc. Non-volatile memory cell and non-volatile memory cell array
US12014783B2 (en) 2022-01-10 2024-06-18 Ememory Technology Inc. Driving circuit for non-volatile memory

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07321293A (ja) * 1994-03-28 1995-12-08 Matsushita Electric Ind Co Ltd 電源選択回路
JPH0870246A (ja) * 1994-08-29 1996-03-12 Matsushita Electric Ind Co Ltd 半導体装置
JP2002505496A (ja) * 1998-02-27 2002-02-19 インフィネオン テクノロジース アクチエンゲゼルシャフト 集積回路
US20040080358A1 (en) * 2002-10-28 2004-04-29 Tower Semiconductor Ltd. Control circuit for selecting the greater of two voltage signals
US20070035181A1 (en) * 2005-08-12 2007-02-15 Ememory Technology Inc. Voltage selective circuit of power source
JP2008010940A (ja) * 2006-06-27 2008-01-17 Ricoh Co Ltd 電圧制御回路及び電圧制御回路を有する半導体集積回路
US8258853B2 (en) * 2010-06-14 2012-09-04 Ememory Technology Inc. Power switch circuit for tracing a higher supply voltage without a voltage drop
US20130249314A1 (en) * 2012-02-16 2013-09-26 Cypress Semiconductor Corporation Systems and methods for switching between voltages
US20140062204A1 (en) * 2012-08-31 2014-03-06 SK Hynix Inc. Power voltage selection device
WO2014038115A1 (ja) * 2012-09-06 2014-03-13 パナソニック株式会社 半導体集積回路

Family Cites Families (160)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4617652A (en) 1979-01-24 1986-10-14 Xicor, Inc. Integrated high voltage distribution and control systems
JP2685966B2 (ja) 1990-06-22 1997-12-08 株式会社東芝 不揮発性半導体記憶装置
US5331590A (en) 1991-10-15 1994-07-19 Lattice Semiconductor Corporation Single poly EE cell with separate read/write paths and reduced product term coupling
US5648669A (en) * 1995-05-26 1997-07-15 Cypress Semiconductor High speed flash memory cell structure and method
US5742542A (en) * 1995-07-03 1998-04-21 Advanced Micro Devices, Inc. Non-volatile memory cells using only positive charge to store data
US5640344A (en) * 1995-07-25 1997-06-17 Btr, Inc. Programmable non-volatile bidirectional switch for programmable logic
US6005806A (en) * 1996-03-14 1999-12-21 Altera Corporation Nonvolatile configuration cells and cell arrays
JP4659662B2 (ja) 1997-04-28 2011-03-30 ペグレ・セミコンダクターズ・リミテッド・ライアビリティ・カンパニー 半導体装置及びその製造方法
FR2767219B1 (fr) * 1997-08-08 1999-09-17 Commissariat Energie Atomique Dispositif memoire non volatile programmable et effacable electriquement compatible avec un procede de fabrication cmos/soi
JP3037236B2 (ja) * 1997-11-13 2000-04-24 日本電気アイシーマイコンシステム株式会社 レベルシフタ回路
US5959889A (en) * 1997-12-29 1999-09-28 Cypress Semiconductor Corp. Counter-bias scheme to reduce charge gain in an electrically erasable cell
JP2000021183A (ja) 1998-06-30 2000-01-21 Matsushita Electric Ind Co Ltd 半導体不揮発性メモリ
US5999451A (en) 1998-07-13 1999-12-07 Macronix International Co., Ltd. Byte-wide write scheme for a page flash device
JP3344331B2 (ja) 1998-09-30 2002-11-11 日本電気株式会社 不揮発性半導体記憶装置
JP2000276889A (ja) 1999-03-23 2000-10-06 Toshiba Corp 不揮発性半導体メモリ
WO2001017030A1 (en) * 1999-08-27 2001-03-08 Macronix America, Inc. Non-volatile memory structure for twin-bit storage and methods of making same
JP2001068650A (ja) * 1999-08-30 2001-03-16 Hitachi Ltd 半導体集積回路装置
KR100338772B1 (ko) * 2000-03-10 2002-05-31 윤종용 바이어스 라인이 분리된 비휘발성 메모리 장치의 워드라인 드라이버 및 워드 라인 드라이빙 방법
US6370071B1 (en) * 2000-09-13 2002-04-09 Lattice Semiconductor Corporation High voltage CMOS switch
KR20040068552A (ko) * 2001-11-27 2004-07-31 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 반도체 디바이스
TW536818B (en) 2002-05-03 2003-06-11 Ememory Technology Inc Single-poly EEPROM
US6621745B1 (en) * 2002-06-18 2003-09-16 Atmel Corporation Row decoder circuit for use in programming a memory device
US7038947B2 (en) * 2002-12-19 2006-05-02 Taiwan Semiconductor Manufacturing Co., Ltd. Two-transistor flash cell for large endurance application
CN1224106C (zh) * 2003-03-05 2005-10-19 力旺电子股份有限公司 只读存储器及其制作方法
JP2004326864A (ja) 2003-04-22 2004-11-18 Toshiba Corp 不揮発性半導体メモリ
FR2856185A1 (fr) 2003-06-12 2004-12-17 St Microelectronics Sa Memoire flash programmable par mot
US6963503B1 (en) 2003-07-11 2005-11-08 Altera Corporation. EEPROM with improved circuit performance and reduced cell size
JP2005051227A (ja) * 2003-07-17 2005-02-24 Nec Electronics Corp 半導体記憶装置
US7169667B2 (en) * 2003-07-30 2007-01-30 Promos Technologies Inc. Nonvolatile memory cell with multiple floating gates formed after the select gate
US7081774B2 (en) * 2003-07-30 2006-07-25 Semiconductor Energy Laboratory Co., Ltd. Circuit having source follower and semiconductor device having the circuit
US7145370B2 (en) 2003-09-05 2006-12-05 Impinj, Inc. High-voltage switches in single-well CMOS processes
US20050134355A1 (en) 2003-12-18 2005-06-23 Masato Maede Level shift circuit
US20050205969A1 (en) * 2004-03-19 2005-09-22 Sharp Laboratories Of America, Inc. Charge trap non-volatile memory structure for 2 bits per transistor
US7580311B2 (en) * 2004-03-30 2009-08-25 Virage Logic Corporation Reduced area high voltage switch for NVM
US7629640B2 (en) * 2004-05-03 2009-12-08 The Regents Of The University Of California Two bit/four bit SONOS flash memory cell
EP1610343B1 (en) * 2004-06-24 2007-12-19 STMicroelectronics S.r.l. An improved page buffer for a programmable memory device
US6992927B1 (en) 2004-07-08 2006-01-31 National Semiconductor Corporation Nonvolatile memory cell
US7209392B2 (en) * 2004-07-20 2007-04-24 Ememory Technology Inc. Single poly non-volatile memory
KR100633332B1 (ko) * 2004-11-09 2006-10-11 주식회사 하이닉스반도체 음의 전압 공급회로
KR100642631B1 (ko) * 2004-12-06 2006-11-10 삼성전자주식회사 전압 발생회로 및 이를 구비한 반도체 메모리 장치
US7369438B2 (en) 2004-12-28 2008-05-06 Aplus Flash Technology, Inc. Combo memory design and technology for multiple-function java card, sim-card, bio-passport and bio-id card applications
US7193265B2 (en) 2005-03-16 2007-03-20 United Microelectronics Corp. Single-poly EEPROM
US7263001B2 (en) 2005-03-17 2007-08-28 Impinj, Inc. Compact non-volatile memory cell and array system
JP4800109B2 (ja) 2005-09-13 2011-10-26 ルネサスエレクトロニクス株式会社 半導体装置
JP2007149997A (ja) 2005-11-29 2007-06-14 Nec Electronics Corp 不揮発性メモリセル及びｅｅｐｒｏｍ
US7382658B2 (en) 2006-01-26 2008-06-03 Mosys, Inc. Non-volatile memory embedded in a conventional logic process and methods for operating same
US7391647B2 (en) * 2006-04-11 2008-06-24 Mosys, Inc. Non-volatile memory in CMOS logic process and method of operation thereof
US20070247915A1 (en) * 2006-04-21 2007-10-25 Intersil Americas Inc. Multiple time programmable (MTP) PMOS floating gate-based non-volatile memory device for a general-purpose CMOS technology with thick gate oxide
US7773416B2 (en) * 2006-05-26 2010-08-10 Macronix International Co., Ltd. Single poly, multi-bit non-volatile memory device and methods for operating the same
JP4901325B2 (ja) 2006-06-22 2012-03-21 ルネサスエレクトロニクス株式会社 半導体装置
US7768059B2 (en) 2006-06-26 2010-08-03 Ememory Technology Inc. Nonvolatile single-poly memory device
US20070296034A1 (en) 2006-06-26 2007-12-27 Hsin-Ming Chen Silicon-on-insulator (soi) memory device
TWI373127B (en) * 2006-06-26 2012-09-21 Ememory Technology Inc Nonvolatile single-poly memory device
CN100508169C (zh) * 2006-08-02 2009-07-01 联华电子股份有限公司 单层多晶硅可电除可程序只读存储单元的制造方法
US7586792B1 (en) * 2006-08-24 2009-09-08 National Semiconductor Corporation System and method for providing drain avalanche hot carrier programming for non-volatile memory applications
KR100805839B1 (ko) * 2006-08-29 2008-02-21 삼성전자주식회사 고전압 발생기를 공유하는 플래시 메모리 장치
US7483310B1 (en) * 2006-11-02 2009-01-27 National Semiconductor Corporation System and method for providing high endurance low cost CMOS compatible EEPROM devices
KR100781041B1 (ko) * 2006-11-06 2007-11-30 주식회사 하이닉스반도체 플래시 메모리 장치 및 그 소거 동작 제어 방법
JP4863844B2 (ja) * 2006-11-08 2012-01-25 セイコーインスツル株式会社 電圧切替回路
US8378407B2 (en) 2006-12-07 2013-02-19 Tower Semiconductor, Ltd. Floating gate inverter type memory cell and array
US7755941B2 (en) * 2007-02-23 2010-07-13 Panasonic Corporation Nonvolatile semiconductor memory device
US7436710B2 (en) 2007-03-12 2008-10-14 Maxim Integrated Products, Inc. EEPROM memory device with cell having NMOS in a P pocket as a control gate, PMOS program/erase transistor, and PMOS access transistor in a common well
JP4855514B2 (ja) * 2007-03-16 2012-01-18 富士通セミコンダクター株式会社 電源スイッチ回路及び半導体集積回路装置
US7663916B2 (en) 2007-04-16 2010-02-16 Taiwan Semicondcutor Manufacturing Company, Ltd. Logic compatible arrays and operations
US7903465B2 (en) * 2007-04-24 2011-03-08 Intersil Americas Inc. Memory array of floating gate-based non-volatile memory cells
JP4455621B2 (ja) * 2007-07-17 2010-04-21 株式会社東芝 エージングデバイス
US8369155B2 (en) * 2007-08-08 2013-02-05 Hynix Semiconductor Inc. Operating method in a non-volatile memory device
JP2009049182A (ja) 2007-08-20 2009-03-05 Toyota Motor Corp 不揮発性半導体記憶素子
US7700993B2 (en) * 2007-11-05 2010-04-20 International Business Machines Corporation CMOS EPROM and EEPROM devices and programmable CMOS inverters
KR101286241B1 (ko) 2007-11-26 2013-07-15 삼성전자주식회사 최대 전압 선택회로
US7968926B2 (en) 2007-12-19 2011-06-28 Taiwan Semiconductor Manufacturing Company, Ltd. Logic non-volatile memory cell with improved data retention ability
US8576628B2 (en) * 2008-01-18 2013-11-05 Sharp Kabushiki Kaisha Nonvolatile random access memory
US7639536B2 (en) 2008-03-07 2009-12-29 United Microelectronics Corp. Storage unit of single-conductor non-volatile memory cell and method of erasing the same
US7800426B2 (en) 2008-03-27 2010-09-21 Taiwan Semiconductor Manufacturing Co., Ltd. Two voltage input level shifter with switches for core power off application
JP5266443B2 (ja) * 2008-04-18 2013-08-21 インターチップ株式会社 不揮発性メモリセル及び不揮発性メモリセル内蔵データラッチ
US8344443B2 (en) 2008-04-25 2013-01-01 Freescale Semiconductor, Inc. Single poly NVM devices and arrays
US8218377B2 (en) * 2008-05-19 2012-07-10 Stmicroelectronics Pvt. Ltd. Fail-safe high speed level shifter for wide supply voltage range
US7894261B1 (en) 2008-05-22 2011-02-22 Synopsys, Inc. PFET nonvolatile memory
US8295087B2 (en) * 2008-06-16 2012-10-23 Aplus Flash Technology, Inc. Row-decoder and select gate decoder structures suitable for flashed-based EEPROM operating below +/− 10v BVDS
KR101462487B1 (ko) * 2008-07-07 2014-11-18 삼성전자주식회사 플래시 메모리 장치 및 그것의 프로그램 방법
US7983081B2 (en) 2008-12-14 2011-07-19 Chip.Memory Technology, Inc. Non-volatile memory apparatus and method with deep N-well
US8189390B2 (en) * 2009-03-05 2012-05-29 Mosaid Technologies Incorporated NAND flash architecture with multi-level row decoding
US8319528B2 (en) * 2009-03-26 2012-11-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having interconnected transistors and electronic device including semiconductor device
KR101020298B1 (ko) 2009-05-28 2011-03-07 주식회사 하이닉스반도체 레벨 시프터 및 반도체 메모리 장치
CN101650972B (zh) * 2009-06-12 2013-05-29 东信和平科技股份有限公司 智能卡的非易失性存储器数据更新方法
JP2011009454A (ja) * 2009-06-25 2011-01-13 Renesas Electronics Corp 半導体装置
FR2952227B1 (fr) 2009-10-29 2013-09-06 St Microelectronics Rousset Dispositif de memoire du type electriquement programmable et effacable, a deux cellules par bit
EP2323135A1 (en) * 2009-11-12 2011-05-18 SiTel Semiconductor B.V. Method and apparatus for emulating byte wise programmable functionality into sector wise erasable memory
KR101071190B1 (ko) * 2009-11-27 2011-10-10 주식회사 하이닉스반도체 레벨 쉬프팅 회로 및 이를 이용한 비휘발성 반도체 메모리 장치
IT1397229B1 (it) * 2009-12-30 2013-01-04 St Microelectronics Srl Dispositivo di memoria ftp programmabile e cancellabile a livello di cella
WO2011097592A1 (en) * 2010-02-07 2011-08-11 Zeno Semiconductor , Inc. Semiconductor memory device having electrically floating body transistor, and having both volatile and non-volatile functionality and method
US8284600B1 (en) 2010-02-08 2012-10-09 National Semiconductor Corporation 5-transistor non-volatile memory cell
KR101676816B1 (ko) * 2010-02-11 2016-11-18 삼성전자주식회사 플래시 메모리 장치 및 그것의 프로그램 방법
WO2011118076A1 (ja) 2010-03-23 2011-09-29 シャープ株式会社 半導体装置、アクティブマトリクス基板、及び表示装置
KR101653262B1 (ko) * 2010-04-12 2016-09-02 삼성전자주식회사 멀티-비트 메모리의 프로그램 방법 및 그것을 이용한 데이터 저장 시스템
US8217705B2 (en) 2010-05-06 2012-07-10 Micron Technology, Inc. Voltage switching in a memory device
US8958245B2 (en) 2010-06-17 2015-02-17 Ememory Technology Inc. Logic-based multiple time programming memory cell compatible with generic CMOS processes
US8355282B2 (en) 2010-06-17 2013-01-15 Ememory Technology Inc. Logic-based multiple time programming memory cell
US9042174B2 (en) 2010-06-17 2015-05-26 Ememory Technology Inc. Non-volatile memory cell
US8279681B2 (en) 2010-06-24 2012-10-02 Semiconductor Components Industries, Llc Method of using a nonvolatile memory cell
US20120014183A1 (en) * 2010-07-16 2012-01-19 Pavel Poplevine 3 transistor (n/p/n) non-volatile memory cell without program disturb
US8044699B1 (en) * 2010-07-19 2011-10-25 Polar Semiconductor, Inc. Differential high voltage level shifter
KR101868332B1 (ko) * 2010-11-25 2018-06-20 삼성전자주식회사 플래시 메모리 장치 및 그것을 포함한 데이터 저장 장치
US8461899B2 (en) * 2011-01-14 2013-06-11 Stmicroelectronics International N.V. Negative voltage level shifter circuit
JP5685115B2 (ja) * 2011-03-09 2015-03-18 セイコーインスツル株式会社 電源切換回路
DE112012002622B4 (de) * 2011-06-24 2017-01-26 International Business Machines Corporation Aufzeichnungseinheit für lineare Aufzeichnung zum Ausführen optimalen Schreibens beim Empfangen einer Reihe von Befehlen, darunter gemischte Lese- und Schreibbefehle, sowie Verfahren und Programm für dessen Ausführung
US9455021B2 (en) 2011-07-22 2016-09-27 Texas Instruments Incorporated Array power supply-based screening of static random access memory cells for bias temperature instability
KR20130022743A (ko) * 2011-08-26 2013-03-07 에스케이하이닉스 주식회사 고전압 생성회로 및 이를 구비한 반도체 장치
US8999785B2 (en) * 2011-09-27 2015-04-07 Tower Semiconductor Ltd. Flash-to-ROM conversion
CN103078618B (zh) * 2011-10-26 2015-08-12 力旺电子股份有限公司 电压开关电路
JP2013102119A (ja) 2011-11-07 2013-05-23 Ememory Technology Inc 不揮発性メモリーセル
US8508971B2 (en) 2011-11-08 2013-08-13 Wafertech, Llc Semiconductor device with one-time programmable memory cell including anti-fuse with metal/polycide gate
US9048137B2 (en) 2012-02-17 2015-06-02 Flashsilicon Incorporation Scalable gate logic non-volatile memory cells and arrays
US8941167B2 (en) 2012-03-08 2015-01-27 Ememory Technology Inc. Erasable programmable single-ploy nonvolatile memory
TWI467744B (zh) * 2012-03-12 2015-01-01 Vanguard Int Semiconduct Corp 單層多晶矽可電抹除可程式唯讀記憶裝置
US8787092B2 (en) 2012-03-13 2014-07-22 Ememory Technology Inc. Programming inhibit method of nonvolatile memory apparatus for reducing leakage current
US9390799B2 (en) * 2012-04-30 2016-07-12 Taiwan Semiconductor Manufacturing Company, Ltd. Non-volatile memory cell devices and methods, having a storage cell with two sidewall bit cells
TWI469328B (zh) 2012-05-25 2015-01-11 Ememory Technology Inc 具可程式可抹除的單一多晶矽層非揮發性記憶體
TWI498901B (zh) * 2012-06-04 2015-09-01 Ememory Technology Inc 利用程式化禁止方法減少漏電流的非揮發性記憶體裝置
US9729145B2 (en) * 2012-06-12 2017-08-08 Infineon Technologies Ag Circuit and a method for selecting a power supply
KR101334843B1 (ko) * 2012-08-07 2013-12-02 주식회사 동부하이텍 전압 출력 회로 및 이를 이용한 네거티브 전압 선택 출력 장치
US9130553B2 (en) 2012-10-04 2015-09-08 Nxp B.V. Low/high voltage selector
JP5556873B2 (ja) * 2012-10-19 2014-07-23 株式会社フローディア 不揮発性半導体記憶装置
JP6053474B2 (ja) * 2012-11-27 2016-12-27 株式会社フローディア 不揮発性半導体記憶装置
JP2014116547A (ja) 2012-12-12 2014-06-26 Renesas Electronics Corp 半導体装置
JP6078327B2 (ja) * 2012-12-19 2017-02-08 ルネサスエレクトロニクス株式会社 半導体装置
US8963609B2 (en) * 2013-03-01 2015-02-24 Arm Limited Combinatorial circuit and method of operation of such a combinatorial circuit
US9275748B2 (en) * 2013-03-14 2016-03-01 Silicon Storage Technology, Inc. Low leakage, low threshold voltage, split-gate flash cell operation
KR102095856B1 (ko) * 2013-04-15 2020-04-01 삼성전자주식회사 반도체 메모리 장치 및 그것의 바디 바이어스 방법
US9197200B2 (en) 2013-05-16 2015-11-24 Dialog Semiconductor Gmbh Dynamic level shifter circuit
US9362374B2 (en) * 2013-06-27 2016-06-07 Globalfoundries Singapore Pte. Ltd. Simple and cost-free MTP structure
US9520404B2 (en) 2013-07-30 2016-12-13 Synopsys, Inc. Asymmetric dense floating gate nonvolatile memory with decoupled capacitor
CN103456359A (zh) * 2013-09-03 2013-12-18 苏州宽温电子科技有限公司 基于串联晶体管型的改进的差分架构Nor flash存储单元
US9236453B2 (en) * 2013-09-27 2016-01-12 Ememory Technology Inc. Nonvolatile memory structure and fabrication method thereof
US9019780B1 (en) * 2013-10-08 2015-04-28 Ememory Technology Inc. Non-volatile memory apparatus and data verification method thereof
KR20150042041A (ko) * 2013-10-10 2015-04-20 에스케이하이닉스 주식회사 전압발생기, 집적회로 및 전압 발생 방법
FR3012673B1 (fr) * 2013-10-31 2017-04-14 St Microelectronics Rousset Memoire programmable par injection de porteurs chauds et procede de programmation d'une telle memoire
KR102072767B1 (ko) * 2013-11-21 2020-02-03 삼성전자주식회사 고전압 스위치 및 그것을 포함하는 불휘발성 메모리 장치
US9159425B2 (en) * 2013-11-25 2015-10-13 Stmicroelectronics International N.V. Non-volatile memory with reduced sub-threshold leakage during program and erase operations
KR102157875B1 (ko) * 2013-12-19 2020-09-22 삼성전자주식회사 불휘발성 메모리 장치 및 그것을 포함한 메모리 시스템
JP6235901B2 (ja) * 2013-12-27 2017-11-22 ルネサスエレクトロニクス株式会社 半導体装置
US9331699B2 (en) 2014-01-08 2016-05-03 Micron Technology, Inc. Level shifters, memory systems, and level shifting methods
KR20160132405A (ko) * 2014-03-12 2016-11-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN103943570A (zh) * 2014-03-20 2014-07-23 上海华力微电子有限公司 一种一次性编程存储器中金属硅化物掩膜的制备方法
US9508396B2 (en) * 2014-04-02 2016-11-29 Ememory Technology Inc. Array structure of single-ploy nonvolatile memory
JP5745136B1 (ja) * 2014-05-09 2015-07-08 力晶科技股▲ふん▼有限公司 不揮発性半導体記憶装置とその書き込み方法
FR3021806B1 (fr) * 2014-05-28 2017-09-01 St Microelectronics Sa Procede de programmation d'une cellule memoire non volatile comprenant une grille de transistor de selection partagee
FR3021804B1 (fr) * 2014-05-28 2017-09-01 Stmicroelectronics Rousset Cellule memoire non volatile duale comprenant un transistor d'effacement
JP6286292B2 (ja) 2014-06-20 2018-02-28 株式会社フローディア 不揮発性半導体記憶装置
US20160006348A1 (en) 2014-07-07 2016-01-07 Ememory Technology Inc. Charge pump apparatus
US9431111B2 (en) * 2014-07-08 2016-08-30 Ememory Technology Inc. One time programming memory cell, array structure and operating method thereof
CN104112472B (zh) * 2014-07-22 2017-05-03 中国人民解放军国防科学技术大学 兼容标准cmos工艺的超低功耗差分结构非易失性存储器
CN104361906B (zh) * 2014-10-24 2017-09-19 中国人民解放军国防科学技术大学 基于标准cmos工艺的超低功耗非易失性存储器
US9514820B2 (en) * 2014-11-19 2016-12-06 Stmicroelectronics (Rousset) Sas EEPROM architecture wherein each bit is formed by two serially connected cells
JP6340310B2 (ja) 2014-12-17 2018-06-06 ルネサスエレクトロニクス株式会社 半導体集積回路装置およびウェラブル装置
TWI546903B (zh) * 2015-01-15 2016-08-21 聯笙電子股份有限公司 非揮發性記憶體單元
JP6457829B2 (ja) 2015-02-05 2019-01-23 ルネサスエレクトロニクス株式会社 半導体装置
CN104900266B (zh) * 2015-06-10 2018-10-26 上海华虹宏力半导体制造有限公司 Eeprom存储单元门极控制信号产生电路
US9799395B2 (en) 2015-11-30 2017-10-24 Texas Instruments Incorporated Sense amplifier in low power and high performance SRAM
US9847133B2 (en) 2016-01-19 2017-12-19 Ememory Technology Inc. Memory array capable of performing byte erase operation

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07321293A (ja) * 1994-03-28 1995-12-08 Matsushita Electric Ind Co Ltd 電源選択回路
JPH0870246A (ja) * 1994-08-29 1996-03-12 Matsushita Electric Ind Co Ltd 半導体装置
JP2002505496A (ja) * 1998-02-27 2002-02-19 インフィネオン テクノロジース アクチエンゲゼルシャフト 集積回路
US20040080358A1 (en) * 2002-10-28 2004-04-29 Tower Semiconductor Ltd. Control circuit for selecting the greater of two voltage signals
US20070035181A1 (en) * 2005-08-12 2007-02-15 Ememory Technology Inc. Voltage selective circuit of power source
JP2008010940A (ja) * 2006-06-27 2008-01-17 Ricoh Co Ltd 電圧制御回路及び電圧制御回路を有する半導体集積回路
US8258853B2 (en) * 2010-06-14 2012-09-04 Ememory Technology Inc. Power switch circuit for tracing a higher supply voltage without a voltage drop
US20130249314A1 (en) * 2012-02-16 2013-09-26 Cypress Semiconductor Corporation Systems and methods for switching between voltages
US20140062204A1 (en) * 2012-08-31 2014-03-06 SK Hynix Inc. Power voltage selection device
WO2014038115A1 (ja) * 2012-09-06 2014-03-13 パナソニック株式会社 半導体集積回路
US20150171858A1 (en) * 2012-09-06 2015-06-18 Panasonic Intellectual Property Management Co., Ltd. Semiconductor integrated circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018125057A (ja) * 2017-01-10 2018-08-09 イーメモリー テクノロジー インコーポレイテッド 不揮発性メモリ用駆動回路

Also Published As

Publication number Publication date
TW201727838A (zh) 2017-08-01
JP2017130247A (ja) 2017-07-27
US20170206975A1 (en) 2017-07-20
CN106981492B (zh) 2020-10-20
CN108320772B (zh) 2020-07-10
JP6285001B2 (ja) 2018-02-28
US10038003B2 (en) 2018-07-31
EP3410440B1 (en) 2020-05-13
TW201828302A (zh) 2018-08-01
EP3196883B1 (en) 2019-09-04
TWI587455B (zh) 2017-06-11
US10096368B2 (en) 2018-10-09
TW201727649A (zh) 2017-08-01
JP6122531B1 (ja) 2017-04-26
CN108154898A (zh) 2018-06-12
US20170207230A1 (en) 2017-07-20
CN106981307B (zh) 2020-04-07
JP2017130646A (ja) 2017-07-27
EP3196883A1 (en) 2017-07-26
CN108206186A (zh) 2018-06-26
US20170207228A1 (en) 2017-07-20
US9805776B2 (en) 2017-10-31
US9812212B2 (en) 2017-11-07
CN106981311A (zh) 2017-07-25
EP3196885B1 (en) 2019-03-27
EP3197051B1 (en) 2020-01-15
US10262746B2 (en) 2019-04-16
CN107017023A (zh) 2017-08-04
TWI613654B (zh) 2018-02-01
TW201740374A (zh) 2017-11-16
US10255980B2 (en) 2019-04-09
TWI621123B (zh) 2018-04-11
US20170206941A1 (en) 2017-07-20
CN106981304B (zh) 2020-02-07
US20170206976A1 (en) 2017-07-20
EP3196886B1 (en) 2021-03-31
US9786340B2 (en) 2017-10-10
CN106981309B (zh) 2020-02-14
JP6566975B2 (ja) 2019-08-28
EP3197051A1 (en) 2017-07-26
TW201727651A (zh) 2017-08-01
EP3196884B1 (en) 2021-08-04
US9792993B2 (en) 2017-10-17
CN107017023B (zh) 2020-05-05
TW201830665A (zh) 2018-08-16
US9847133B2 (en) 2017-12-19
EP3196886A1 (en) 2017-07-26
CN106981307A (zh) 2017-07-25
CN106981492A (zh) 2017-07-25
US20170206969A1 (en) 2017-07-20
JP6392379B2 (ja) 2018-09-19
US20170206970A1 (en) 2017-07-20
EP3196885A1 (en) 2017-07-26
TW201727632A (zh) 2017-08-01
CN106981311B (zh) 2019-08-30
TWI578322B (zh) 2017-04-11
CN106981299B (zh) 2019-10-18
CN108154898B (zh) 2021-02-02
TW201824520A (zh) 2018-07-01
TWI613672B (zh) 2018-02-01
EP3410440A1 (en) 2018-12-05
CN108320772A (zh) 2018-07-24
US9653173B1 (en) 2017-05-16
US9941011B2 (en) 2018-04-10
TWI613659B (zh) 2018-02-01
CN106981304A (zh) 2017-07-25
TWI646665B (zh) 2019-01-01
US20180190357A1 (en) 2018-07-05
CN108206186B (zh) 2020-10-13
US20170206968A1 (en) 2017-07-20
US20180261294A1 (en) 2018-09-13
TW201822212A (zh) 2018-06-16
JP2018101767A (ja) 2018-06-28
TW201737256A (zh) 2017-10-16
TWI641115B (zh) 2018-11-11
TWI614763B (zh) 2018-02-11
CN106981309A (zh) 2017-07-25
US20170206945A1 (en) 2017-07-20
CN106981299A (zh) 2017-07-25
TW201801084A (zh) 2018-01-01
EP3196884A1 (en) 2017-07-26
TWI630615B (zh) 2018-07-21
US9520196B1 (en) 2016-12-13
TWI618072B (zh) 2018-03-11
US10121550B2 (en) 2018-11-06

Similar Documents

Publication Publication Date Title
JP6566975B2 (ja) 電力スイッチ回路
US9224490B1 (en) Voltage switch circuit
KR100788356B1 (ko) 전압차가 큰 레벨 변환이 가능한 단일 전원 레벨 변환기
TWI669714B (zh) 電壓控制裝置及記憶體系統
TWI430579B (zh) 電壓位準移位器、電壓位準移位方法以及積體電路
TW201812780A (zh) 電源供應電壓切換電路
US7215043B2 (en) Power supply voltage switch circuit
US5872476A (en) Level converter circuit generating a plurality of positive/negative voltages
US9972394B2 (en) Level shifter circuit and associated memory device
JP2018125057A (ja) 不揮発性メモリ用駆動回路
KR102115639B1 (ko) 전원 스위치 회로
KR20160145744A (ko) 래치 및 d 플립플롭
JP6630803B2 (ja) 不揮発性メモリのブロックデコーダ、および、レベルシフタ
TWI769894B (zh) 非揮發性記憶體電路與執行編程運作的方法
US20100194453A1 (en) Semiconductor device
US6590420B1 (en) Level shifting circuit and method
CN111030674B (zh) 锁存电路
US7288964B2 (en) Voltage selective circuit of power source
US9620185B1 (en) Voltage supply devices generating voltages applied to nonvolatile memory cells
JPH11308092A (ja) レベルシフト回路及びこれを備える不揮発性メモリ
JP6103815B2 (ja) 不揮発性メモリ回路、及び半導体装置
CN112929015B (zh) 开关电路
CN107437434B (zh) 高压电平位移电路和非易失性存储器
KR100948474B1 (ko) 전하 전달 소자 및 그를 이용한 차지 펌프 회로
US20050162889A1 (en) Storage circuit, semiconductor device, electronic apparatus, and driving method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170117

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180731

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181031

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20190219

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190614

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20190701

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190723

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190730

R150 Certificate of patent or registration of utility model

Ref document number: 6566975

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250