JP5556873B2 - 不揮発性半導体記憶装置 - Google Patents
不揮発性半導体記憶装置 Download PDFInfo
- Publication number
- JP5556873B2 JP5556873B2 JP2012231439A JP2012231439A JP5556873B2 JP 5556873 B2 JP5556873 B2 JP 5556873B2 JP 2012231439 A JP2012231439 A JP 2012231439A JP 2012231439 A JP2012231439 A JP 2012231439A JP 5556873 B2 JP5556873 B2 JP 5556873B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- cell
- bit line
- read
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 40
- 239000003990 capacitor Substances 0.000 claims description 29
- 230000000295 complement effect Effects 0.000 claims description 20
- 101000801058 Homo sapiens TM2 domain-containing protein 2 Proteins 0.000 description 31
- 102100033691 TM2 domain-containing protein 2 Human genes 0.000 description 31
- 239000010410 layer Substances 0.000 description 17
- 238000009792 diffusion process Methods 0.000 description 15
- 238000012546 transfer Methods 0.000 description 11
- 101710136728 Probable UDP-arabinopyranose mutase 1 Proteins 0.000 description 9
- 102100027505 RANBP2-like and GRIP domain-containing protein 1 Human genes 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 8
- 230000007257 malfunction Effects 0.000 description 8
- 230000005684 electric field Effects 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 101000801068 Homo sapiens TM2 domain-containing protein 3 Proteins 0.000 description 3
- 102100033692 TM2 domain-containing protein 3 Human genes 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 101000579953 Homo sapiens RANBP2-like and GRIP domain-containing protein 2 Proteins 0.000 description 2
- 102100027511 RANBP2-like and GRIP domain-containing protein 2 Human genes 0.000 description 2
- 101000665501 Solanum tuberosum Probable UDP-arabinopyranose mutase 2 Proteins 0.000 description 2
- 238000010923 batch production Methods 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 102100030055 Dynein light chain roadblock-type 1 Human genes 0.000 description 1
- 101710188204 Dynein light chain roadblock-type 1 Proteins 0.000 description 1
- 101710185515 Major outer membrane lipoprotein Lpp Proteins 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
- G11C14/0054—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a SRAM cell
- G11C14/0063—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a SRAM cell and the nonvolatile element is an EEPROM element, e.g. a floating gate or MNOS transistor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
- G11C16/0441—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing multiple floating gate devices, e.g. separate read-and-write FAMOS transistors with connected floating gates
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/08—Address circuits; Decoders; Word-line control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/12—Programming voltage switching circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/18—Bit line organisation; Bit line lay-out
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/16—Multiple access memory array, e.g. addressing one storage element via at least two independent addressing line groups
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7881—Programmable transistors with only two possible levels of programmation
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/60—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the control gate being a doped region, e.g. single-poly memory cell
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/24—Bit-line control circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Read Only Memory (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Description
各前記セルは、
前記フローティングゲート内の電荷の有無に応じた電圧を読み出すためのリードトランジスタと、前記フローティングゲートに電荷を注入するプログラムトランジスタと、前記フローティングゲートから電荷を引き抜くイレーストランジスタと、前記フローティングゲートの電位を調整するコントロールキャパシタとを備え、前記リードトランジスタ、前記プログラムトランジスタ、前記イレーストランジスタ、および前記コントロールキャパシタの各活性領域上に前記フローティングゲートが延在しており、
一の前記セルは、
データの書き込み動作時に、一の前記プログラムトランジスタで前記フローティングゲートに電荷を注入させない書き込み禁止電圧、または当該一の前記プログラムトランジスタで前記フローティングゲートに電荷を注入させる書き込み電圧が印加される前記第1ビット線に、一端が接続され、他端が一の前記リードトランジスタの一端に接続され、該データの書き込み動作時、オフ動作し、前記第1ビット線から当該一の前記リードトランジスタへの前記書き込み禁止電圧および前記書き込み電圧の供給を遮断する一のスイッチトランジスタを備え、
前記第2ビット線が当該一の前記プログラムトランジスタに直接接続された構成を有しており、
前記一のセルと対をなす他の前記セルは、
前記データの書き込み動作時に、前記書き込み電圧または前記書き込み禁止電圧が印加され、前記一のセルに接続された前記第2ビット線に、一端が接続され、他端が他の前記リードトランジスタの一端に接続され、該データの書き込み動作時、オフ動作し、前記第2ビット線から当該他の前記リードトランジスタへの前記書き込み電圧および前記書き込み禁止電圧の供給を遮断する他のスイッチトランジスタを備え、
前記第1ビット線が他の前記プログラムトランジスタに直接接続された構成を有しており、
データの読み出し動作時には、前記データの書き込み動作時に前記書き込み電圧または前記書き込み禁止電圧が印加される前記第1ビット線および前記第2ビット線に読み出し電圧が印加され、前記フローティングゲートの前記電荷の有無に応じた電圧を読み出すセルの前記スイッチトランジスタがオン動作し、該スイッチトランジスタに接続された前記第1ビット線または前記第2ビット線と、前記リードトランジスタの前記一端とを電気的に接続させる
ことを特徴とする。
図1において、UN1は本発明による不揮発性半導体記憶装置を構成するメモリユニットを示す。不揮発性半導体記憶装置は、図3にて後述するように複数のメモリユニットが行列状に配置されるが、先ず初めに1つのメモリユニットUN1に着目して以下この構成について説明する。図1に示すように、メモリユニットUN1は、第1セル2aおよび第2セル2bを備え、第1ビット線BLP1および第2ビット線BLN1が第1セル2aに接続されているとともに、これら第1ビット線BLP1および第2ビット線BLN1が第2セル2bにも接続されている。
図3は、図1に示したメモリユニットUN1を2行2列に配置した不揮発性半導体記憶装置1を示し、これら複数のメモリユニットUN1,UN2,UN3,UN4のうち、1行1列目のメモリユニットUN1の第1セル2a(すなわち、エリアER1)にのみデータを書き込む際の各部位の電圧値を示している。なお、ここでは、第1セル2aまたは第2セル2bのいずれかにデータの書き込みが行われるメモリユニットUN1を選択メモリユニット10と呼び、第1セル2aおよび第2セル2bのいずれにもデータの書き込みを行わないメモリユニットUN2,UN3,UN4を非選択メモリユニット11と呼ぶ。
次に、この不揮発性半導体記憶装置1において、メモリユニットUN1,UN2,UN3,UN4のデータを消去する際の電圧印加について以下説明する。図3との対応部分に同一符号を付して示す図4は、メモリユニットUN1,UN2,UN3,UN4のデータを消去する際の各部位の電圧値を示している。
次に、不揮発性半導体記憶装置1において、データを読み出す際の電圧印加について以下説明する。図3との対応部分に同一符号を付して示す図5は、メモリユニットUN1,UN2,UN3,UN4のうち、メモリユニットUN1のデータを読み出す際の各部位の電圧値を示している。なお、ここでは、メモリユニットUN1,UN2,UN3,UN4のうちメモリユニットUN1の第1セル2aにだけデータが書き込まれ、メモリユニットUN1の第2セル2bにはデータが書き込まれていないものとする。また、ここでは、フローティングゲートFGaに電荷が蓄積された状態を例えば「0」とし、フローティングゲートFGbに電荷が蓄積されてない状態を「1」とする。
以上の構成において、不揮発性半導体記憶装置1では、フローティングゲートFGa,FGb内の電荷の有無に応じた電圧を読み出すためのリードトランジスタ4a,4bと、フローティングゲートFGa,FGbに電荷を注入するプログラムトランジスタ5a,5bと、フローティングゲートFGa,FGbから電荷を引き抜くイレーストランジスタ3a,3bと、フローティングゲートFGa,FGbの電位を調整するコントロールキャパシタ6a,6bとを備え、これらリードトランジスタ4a(4b)、プログラムトランジスタ5a(5b)、イレーストランジスタ3a(3b)、およびコントロールキャパシタ6a(6b)の各活性領域上にフローティングゲートFGa(FGb)を延在させた。
メモリユニットUN1のテストにおいて、上述した実施の形態のような相補型セルではなく、例えば1セル/1ビットとした場合には、単にコントロールゲート線PGに印加する電圧を制御することで、リードトランジスタ4a,4bのVth(閾値電圧)をモニターすることができる。
次にSRAM(Static Random Access Memory)セルと組み合わせたメモリユニットについて以下説明する。図1との対応部分に同一符号を付して示す図7は、本発明による不揮発性半導体記憶装置を構成する1つのメモリユニットUN30を示す。なお、この他の実施の形態による不揮発性半導体記憶装置は、複数のメモリユニットが行列状に配置された構成を有するが、ここでは1つのメモリユニットUN30に着目して以下この構成について説明する。図7に示すように、このメモリユニットUN30は、第1セル2aおよび第2セル2bからなる不揮発メモリ部31にSRAMセル30が接続されている点に特徴を有する。
この場合、SRAMセル30へのデータ書き込みは、ワード線WLにVccの所定電圧が印加され、ワード線WLに接続されたアクセストランジスタ21a,21bを双方ともオン動作させる。また、この際、電源線VppにもVccの所定電圧が印加され得る。SRAMセル30は、例えば一方の相補型第1ビット線BLTに書き込み電圧としてVccが印加されると、他方の相補型第2ビット線BLBに書き込み禁止電圧として0[V]が印加され得る。
SRAMセル30のデータを読み出す際は、ワード線WLにVccの所定電圧が印加され、ワード線WLに接続されたアクセストランジスタ21a,21bを双方ともオン動作する。これによりメモリユニットUN30では、相補型第1ビット線BLTを介して一方のストレージノードCaの電位を読み出すとともに、相補型第2ビット線BLBを介して他方のストレージノードCbの電位を読み出すことで、センスアンプによってストレージノードに記録されたデータの「0」「1」を判定し得る。
本発明では、上述したSRAMセルに記録したデータを、上述した「(2)データの書き込み動作」の原理を基に、マット一括処理で不揮発メモリ部31に取り込むことができる。なお、ここでの説明では、SRAMセル30において一方のストレージノードCaの電位が高いHigh状態にあり、他方のストレージノードCbの電位が低いLow状態にあるとする。
また、本発明では、上述したように不揮発メモリ部31に一旦取り込んだデータを、上述した「(4)データの読み出し動作」の原理を基に、マット一括処理でSRAMセル30に再び書き込むことができる。ここでは、不揮発メモリ部31において一方の第1セル2aのフローティングゲートFGaに電荷が蓄積してデータが書き込まれた状態とし、他方の第2セル2bのフローティングゲートFGbに電荷が蓄積されておらずデータが書き込まれていない状態とする。この場合、不揮発メモリ部31には、イレースゲート線EGに0[V]が印加され、コントロールゲート線PGにも0[V]が印加され得る。
さらに、本発明では、上述した「(3)データの消去動作」の原理を基に、不揮発メモリ部31においてデータを消去させることもできる。この場合、不揮発メモリ部31では、イレースゲート線EGに12[V]のイレース電圧が印加され、ソース線SL、コントロールゲート線PGに0[V]が印加され得る。不揮発メモリ部31は、イレースゲート線EGに接続されたイレーストランジスタ3a,3bのゲート絶縁膜にのみ強い電界が印加されることで、イレーストランジスタ3a,3bのチャネル層によってフローティングゲートFGa,FGb中の電荷を引き抜き、マット一括処理で不揮発メモリ部31のデータ消去を行い得る。
2a 第1セル(セル)
2b 第2セル(セル)
3a,3b イレーストランジスタ
4a,4b リードトランジスタ
5a,5b プログラムトランジスタ
6a,6b コントロールキャパシタ
SWa,SWb スイッチトランジスタ
BLP1,BLP2,BLP 第1ビット線
BLN1,BLN2,BLN 第2ビット線
FGa,FGb フローティングゲート
Claims (5)
- 電気的に絶縁された複数のフローティングゲートと、第1ビット線および第2ビット線とを備え、前記フローティングゲート毎にセルを構成した不揮発性半導体記憶装置であって、
各前記セルは、
前記フローティングゲート内の電荷の有無に応じた電圧を読み出すためのリードトランジスタと、前記フローティングゲートに電荷を注入するプログラムトランジスタと、前記フローティングゲートから電荷を引き抜くイレーストランジスタと、前記フローティングゲートの電位を調整するコントロールキャパシタとを備え、前記リードトランジスタ、前記プログラムトランジスタ、前記イレーストランジスタ、および前記コントロールキャパシタの各活性領域上に前記フローティングゲートが延在しており、
一の前記セルは、
データの書き込み動作時に、一の前記プログラムトランジスタで前記フローティングゲートに電荷を注入させない書き込み禁止電圧、または当該一の前記プログラムトランジスタで前記フローティングゲートに電荷を注入させる書き込み電圧が印加される前記第1ビット線に、一端が接続され、他端が一の前記リードトランジスタの一端に接続され、該データの書き込み動作時、オフ動作し、前記第1ビット線から当該一の前記リードトランジスタへの前記書き込み禁止電圧および前記書き込み電圧の供給を遮断する一のスイッチトランジスタを備え、
前記第2ビット線が当該一の前記プログラムトランジスタに直接接続された構成を有しており、
前記一のセルと対をなす他の前記セルは、
前記データの書き込み動作時に、前記書き込み電圧または前記書き込み禁止電圧が印加され、前記一のセルに接続された前記第2ビット線に、一端が接続され、他端が他の前記リードトランジスタの一端に接続され、該データの書き込み動作時、オフ動作し、前記第2ビット線から当該他の前記リードトランジスタへの前記書き込み電圧および前記書き込み禁止電圧の供給を遮断する他のスイッチトランジスタを備え、
前記第1ビット線が他の前記プログラムトランジスタに直接接続された構成を有しており、
データの読み出し動作時には、前記データの書き込み動作時に前記書き込み電圧または前記書き込み禁止電圧が印加される前記第1ビット線および前記第2ビット線に読み出し電圧が印加され、前記フローティングゲートの前記電荷の有無に応じた電圧を読み出すセルの前記スイッチトランジスタがオン動作し、該スイッチトランジスタに接続された前記第1ビット線または前記第2ビット線と、前記リードトランジスタの前記一端とを電気的に接続させる
ことを特徴とする不揮発性半導体記憶装置。 - 各セルは、
前記イレーストランジスタがN型ウェルまたはP型ウェルに形成され、前記コントロールキャパシタが該イレーストランジスタと同じ極性で異なるN型ウェルまたはP型ウェルに形成されており、
前記リードトランジスタ、前記スイッチトランジスタおよび前記プログラムトランジスタが、前記イレーストランジスタおよび前記コントロールキャパシタと異なる極性のP型ウェルまたはN型ウェルに形成されている
ことを特徴とする請求項1記載の不揮発性半導体記憶装置。 - 前記フローティングゲート毎に設けた前記イレーストランジスタに共通の電圧を一律に印加するイレースゲート線と、
前記フローティングゲート毎に設けた前記リードトランジスタに共通の電圧を一律に印加するソース線と
を備えることを特徴とする請求項1または2記載の不揮発性半導体記憶装置。 - 前記一のセルと前記他のセルとで1ビットを構成し、
前記セル毎に設けられた各前記スイッチトランジスタには個別にゲート線が接続されており、各前記スイッチトランジスタが独立にオンオフ制御される
ことを特徴とする請求項1〜3のうちいずれか1項記載の不揮発性半導体記憶装置。 - 前記第1ビット線がSRAMセルの一のストレージノードに接続され、前記第2ビット線が前記SRAMセルの前記一のストレージノードと相補的な他のストレージノードに接続されており、
前記SRAMセルと、前記一のセルおよび前記他のセルの2セルとから1ビットを構成する
ことを特徴とする請求項1〜4のうちいずれか1項記載の不揮発性半導体記憶装置。
Priority Applications (9)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012231439A JP5556873B2 (ja) | 2012-10-19 | 2012-10-19 | 不揮発性半導体記憶装置 |
SG11201502737UA SG11201502737UA (en) | 2012-10-19 | 2013-09-27 | Non-volatile semiconductor storage device |
KR1020157012738A KR101670619B1 (ko) | 2012-10-19 | 2013-09-27 | 불휘발성 반도체 기억 장치 |
CN201380051470.4A CN104718613B (zh) | 2012-10-19 | 2013-09-27 | 非易失性半导体存储装置 |
PCT/JP2013/076284 WO2014061425A1 (ja) | 2012-10-19 | 2013-09-27 | 不揮発性半導体記憶装置 |
EP13847756.7A EP2911190B1 (en) | 2012-10-19 | 2013-09-27 | Non-volatile semiconductor storage device |
US14/432,797 US9502109B2 (en) | 2012-10-19 | 2013-09-27 | Non-volatile semiconductor storage device |
TW102135627A TWI646539B (zh) | 2012-10-19 | 2013-10-02 | Non-volatile semiconductor memory device |
IL238263A IL238263B (en) | 2012-10-19 | 2015-04-13 | A non-volatile semiconductor storage device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012231439A JP5556873B2 (ja) | 2012-10-19 | 2012-10-19 | 不揮発性半導体記憶装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013182777A Division JP6069137B2 (ja) | 2013-09-04 | 2013-09-04 | 不揮発性半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014086435A JP2014086435A (ja) | 2014-05-12 |
JP5556873B2 true JP5556873B2 (ja) | 2014-07-23 |
Family
ID=50487997
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012231439A Active JP5556873B2 (ja) | 2012-10-19 | 2012-10-19 | 不揮発性半導体記憶装置 |
Country Status (9)
Country | Link |
---|---|
US (1) | US9502109B2 (ja) |
EP (1) | EP2911190B1 (ja) |
JP (1) | JP5556873B2 (ja) |
KR (1) | KR101670619B1 (ja) |
CN (1) | CN104718613B (ja) |
IL (1) | IL238263B (ja) |
SG (1) | SG11201502737UA (ja) |
TW (1) | TWI646539B (ja) |
WO (1) | WO2014061425A1 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6280428B2 (ja) * | 2014-04-18 | 2018-02-14 | 株式会社フローディア | 不揮発性半導体記憶装置 |
JP6286292B2 (ja) * | 2014-06-20 | 2018-02-28 | 株式会社フローディア | 不揮発性半導体記憶装置 |
JP6306466B2 (ja) * | 2014-07-31 | 2018-04-04 | 株式会社フローディア | 不揮発性sramメモリセル、および不揮発性半導体記憶装置 |
US9847133B2 (en) * | 2016-01-19 | 2017-12-19 | Ememory Technology Inc. | Memory array capable of performing byte erase operation |
EP3330968B1 (en) * | 2016-12-04 | 2019-10-09 | eMemory Technology Inc. | Memory cell with different program and read paths for achieving high endurance |
JP6276447B1 (ja) * | 2017-03-24 | 2018-02-07 | 株式会社フローディア | 不揮発性半導体記憶装置 |
US10192626B1 (en) | 2017-08-31 | 2019-01-29 | Micro Technology, Inc. | Responding to power loss |
US10373694B2 (en) * | 2017-08-31 | 2019-08-06 | Micron Technology, Inc. | Responding to power loss |
CN110335636B (zh) * | 2019-07-05 | 2021-04-02 | 中国科学院上海微***与信息技术研究所 | 相变存储器的多级存储读写方法及*** |
JP2021044041A (ja) * | 2019-09-12 | 2021-03-18 | キオクシア株式会社 | 半導体記憶装置 |
Family Cites Families (37)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4399552A (en) * | 1980-07-07 | 1983-08-16 | Renshaw Governor K | Crosstable X-ray cassette holder |
US4387444A (en) * | 1980-07-07 | 1983-06-07 | Hughes Aircraft Company | Non-volatile semiconductor memory cells |
US4388704A (en) * | 1980-09-30 | 1983-06-14 | International Business Machines Corporation | Non-volatile RAM cell with enhanced conduction insulators |
JPS6295797A (ja) | 1985-10-21 | 1987-05-02 | Sharp Corp | 不揮発性半導体記憶装置 |
JPH0580115A (ja) * | 1991-09-19 | 1993-04-02 | Fujitsu Ltd | 不揮発性ランダムアクセスメモリ装置及び不揮発性ランダムアクセスメモリ装置における浮遊ゲート電圧レベルの検出方法 |
US5523971A (en) * | 1995-03-16 | 1996-06-04 | Xilinx, Inc. | Non-volatile memory cell for programmable logic device |
US5745432A (en) * | 1996-01-19 | 1998-04-28 | Sgs-Thomson Microelectronics, Inc. | Write driver having a test function |
US6324095B1 (en) * | 2000-05-09 | 2001-11-27 | Agere Systems Guardian Corp. | Low voltage flash EEPROM memory cell with improved data retention |
US6414873B1 (en) * | 2001-03-16 | 2002-07-02 | Simtek Corporation | nvSRAM with multiple non-volatile memory cells for each SRAM memory cell |
JP3914869B2 (ja) * | 2002-12-20 | 2007-05-16 | スパンション インク | 不揮発性メモリ及びその書き換え方法 |
DE602004015457D1 (de) * | 2003-06-17 | 2008-09-11 | Nxp Bv | Nichtflüchtige, statische speicherzelle |
JP2005175411A (ja) | 2003-12-12 | 2005-06-30 | Genusion:Kk | 半導体装置、及びその製造方法 |
US7149114B2 (en) | 2004-03-17 | 2006-12-12 | Cypress Semiconductor Corp. | Latch circuit and method for writing and reading volatile and non-volatile data to and from the latch |
DE102004046793B3 (de) * | 2004-09-27 | 2006-05-11 | Austriamicrosystems Ag | Nicht-flüchtiges Speicherelement |
JP2006344735A (ja) * | 2005-06-08 | 2006-12-21 | Seiko Epson Corp | 半導体装置 |
JP2007042172A (ja) * | 2005-08-01 | 2007-02-15 | Sony Corp | 半導体メモリ装置 |
JP4725263B2 (ja) * | 2005-09-14 | 2011-07-13 | セイコーエプソン株式会社 | トランスファーゲート回路並びにそれを用いた集積回路装置及び電子機器 |
US7239558B1 (en) * | 2005-09-26 | 2007-07-03 | National Semiconductor Corporation | Method of hot electron injection programming of a non-volatile memory (NVM) cell array in a single cycle |
JP2007123830A (ja) * | 2005-09-29 | 2007-05-17 | Matsushita Electric Ind Co Ltd | 不揮発性半導体記憶装置 |
JP2007213699A (ja) | 2006-02-09 | 2007-08-23 | Toshiba Corp | 半導体記憶装置 |
US7391647B2 (en) | 2006-04-11 | 2008-06-24 | Mosys, Inc. | Non-volatile memory in CMOS logic process and method of operation thereof |
JP4901325B2 (ja) * | 2006-06-22 | 2012-03-21 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US7483310B1 (en) * | 2006-11-02 | 2009-01-27 | National Semiconductor Corporation | System and method for providing high endurance low cost CMOS compatible EEPROM devices |
US7518916B2 (en) * | 2006-12-22 | 2009-04-14 | Cypress Semiconductor Corporation | Method and apparatus to program both sides of a non-volatile static random access memory |
US7656698B1 (en) | 2007-01-23 | 2010-02-02 | National Semiconductor Corporation | Non-volatile memory cell with improved programming technique with decoupling pass gates and equalize transistors |
US7755941B2 (en) * | 2007-02-23 | 2010-07-13 | Panasonic Corporation | Nonvolatile semiconductor memory device |
WO2009119658A1 (ja) | 2008-03-25 | 2009-10-01 | 凸版印刷株式会社 | 不揮発性半導体メモリ素子および半導体装置 |
JP5266443B2 (ja) * | 2008-04-18 | 2013-08-21 | インターチップ株式会社 | 不揮発性メモリセル及び不揮発性メモリセル内蔵データラッチ |
US8050082B2 (en) * | 2008-10-27 | 2011-11-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Two-stage 8T SRAM cell design |
JP5467809B2 (ja) * | 2009-07-16 | 2014-04-09 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US8018768B2 (en) * | 2009-08-18 | 2011-09-13 | United Microelectronics Corp. | Non-volatile static random access memory (NVSRAM) device |
FR2952227B1 (fr) * | 2009-10-29 | 2013-09-06 | St Microelectronics Rousset | Dispositif de memoire du type electriquement programmable et effacable, a deux cellules par bit |
JP2011123958A (ja) | 2009-12-11 | 2011-06-23 | Renesas Electronics Corp | 半導体装置 |
US8363469B1 (en) * | 2010-02-02 | 2013-01-29 | National Semiconductor Corporation | All-NMOS 4-transistor non-volatile memory cell |
US8861271B1 (en) | 2012-03-16 | 2014-10-14 | Cypress Semiconductor Corporation | High reliability non-volatile static random access memory devices, methods and systems |
WO2013146039A1 (ja) * | 2012-03-30 | 2013-10-03 | シャープ株式会社 | 半導体記憶装置 |
US20130294161A1 (en) * | 2012-05-07 | 2013-11-07 | Aplus Flash Technology, Inc. | Low-voltage fast-write nvsram cell |
-
2012
- 2012-10-19 JP JP2012231439A patent/JP5556873B2/ja active Active
-
2013
- 2013-09-27 SG SG11201502737UA patent/SG11201502737UA/en unknown
- 2013-09-27 EP EP13847756.7A patent/EP2911190B1/en active Active
- 2013-09-27 WO PCT/JP2013/076284 patent/WO2014061425A1/ja active Application Filing
- 2013-09-27 CN CN201380051470.4A patent/CN104718613B/zh active Active
- 2013-09-27 KR KR1020157012738A patent/KR101670619B1/ko active IP Right Grant
- 2013-09-27 US US14/432,797 patent/US9502109B2/en active Active
- 2013-10-02 TW TW102135627A patent/TWI646539B/zh active
-
2015
- 2015-04-13 IL IL238263A patent/IL238263B/en active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
IL238263A0 (en) | 2015-06-30 |
JP2014086435A (ja) | 2014-05-12 |
SG11201502737UA (en) | 2015-05-28 |
EP2911190A4 (en) | 2016-05-25 |
CN104718613B (zh) | 2017-04-12 |
US9502109B2 (en) | 2016-11-22 |
WO2014061425A1 (ja) | 2014-04-24 |
TW201428749A (zh) | 2014-07-16 |
TWI646539B (zh) | 2019-01-01 |
EP2911190B1 (en) | 2021-03-03 |
KR101670619B1 (ko) | 2016-10-28 |
CN104718613A (zh) | 2015-06-17 |
IL238263B (en) | 2018-06-28 |
US20150262666A1 (en) | 2015-09-17 |
KR20150070332A (ko) | 2015-06-24 |
EP2911190A1 (en) | 2015-08-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5556873B2 (ja) | 不揮発性半導体記憶装置 | |
JP6053474B2 (ja) | 不揮発性半導体記憶装置 | |
KR100552841B1 (ko) | 비휘발성 sram | |
KR100930074B1 (ko) | 비휘발성 기능을 갖는 단일 트랜지스터 플로팅 바디dram 셀 소자 | |
TWI607529B (zh) | 非揮發性靜態隨機存取記憶體記憶胞、及非揮發性半導體記憶裝置 | |
JP6069137B2 (ja) | 不揮発性半導体記憶装置 | |
JP5483826B2 (ja) | 不揮発性半導体記憶装置及びその書き込み方法 | |
JP2011192827A (ja) | Nand型不揮発性半導体記憶装置 | |
US20060008982A1 (en) | Method of recording information in nonvolatile semiconductor memory | |
JP6368526B2 (ja) | 不揮発性半導体記憶装置 | |
JP6069054B2 (ja) | 不揮発性半導体記憶装置 | |
JP4215018B2 (ja) | 不揮発性半導体記憶装置 | |
JP2005057106A (ja) | 不揮発性半導体メモリ装置およびその電荷注入方法 | |
JP6175171B2 (ja) | 不揮発性sramメモリセル、および不揮発性半導体記憶装置 | |
JP4594191B2 (ja) | 半導体記憶装置及びこれを備えた電子機器 | |
JP2006004477A (ja) | 不揮発性半導体記憶装置 | |
JP5045696B2 (ja) | 半導体記憶装置及びその書き込み方法 | |
JP2008153560A (ja) | 不揮発性半導体記憶装置及びそのデータ書き換え方法 | |
JP2004111744A (ja) | ロープログラミングパワーを有するフラッシュメモリアレイ及びその制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130604 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140402 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140520 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5556873 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |