JPH10333187A - 液晶表示装置とその製造方法 - Google Patents
液晶表示装置とその製造方法Info
- Publication number
- JPH10333187A JPH10333187A JP15801497A JP15801497A JPH10333187A JP H10333187 A JPH10333187 A JP H10333187A JP 15801497 A JP15801497 A JP 15801497A JP 15801497 A JP15801497 A JP 15801497A JP H10333187 A JPH10333187 A JP H10333187A
- Authority
- JP
- Japan
- Prior art keywords
- signal supply
- wiring
- supply wiring
- video signal
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 アレイ基板における静電気の侵入に対して走
査信号供給配線，映像信号供給配線，画素電極への直接
的ダメージを軽減し、かつ、映像信号供給配線の断線に
対して後で救済処理することが出来るような構成をとる
ことにより、不良率の低い液晶表示装置を提供する。 【解決手段】 走査信号供給配線１と映像信号供給配線
６と同層，同材料で同時に形成されたゲートダミー配線
１０とソースダミー配線１１を、マトリックス状に配列
された全画素電極５を包囲するように、かつ、他の各配
線との交差部においてコンタクトパタンを有していない
ように電気的フローティング状態で構成する。
査信号供給配線，映像信号供給配線，画素電極への直接
的ダメージを軽減し、かつ、映像信号供給配線の断線に
対して後で救済処理することが出来るような構成をとる
ことにより、不良率の低い液晶表示装置を提供する。 【解決手段】 走査信号供給配線１と映像信号供給配線
６と同層，同材料で同時に形成されたゲートダミー配線
１０とソースダミー配線１１を、マトリックス状に配列
された全画素電極５を包囲するように、かつ、他の各配
線との交差部においてコンタクトパタンを有していない
ように電気的フローティング状態で構成する。
Description
【０００１】
【発明の属する技術分野】本発明は、アクティブマトリ
ックス方式の液晶表示装置とその製造方法に関するもの
である。
ックス方式の液晶表示装置とその製造方法に関するもの
である。
【０００２】
【従来の技術】液晶を応用した表示装置は、低電力，軽
量と従来のディスプレイにない特徴を持ち、中でも画素
毎にスイッチング素子としての薄膜トランジスタ（ＴＦ
Ｔ）を用いたアクティブマトリックス方式の液晶表示装
置は、クロストークの少ない鮮明な画像表示が得られる
ことから、ノートパソコンやカーナビゲーションのディ
スプレイ等に使用され、近年急速に利用されるようにな
ってきた。
量と従来のディスプレイにない特徴を持ち、中でも画素
毎にスイッチング素子としての薄膜トランジスタ（ＴＦ
Ｔ）を用いたアクティブマトリックス方式の液晶表示装
置は、クロストークの少ない鮮明な画像表示が得られる
ことから、ノートパソコンやカーナビゲーションのディ
スプレイ等に使用され、近年急速に利用されるようにな
ってきた。
【０００３】以下、従来のアクティブマトリックス方式
の液晶表示装置の一例について、図面を用いて説明す
る。図４は従来のアクティブマトリックス方式の液晶表
示装置のアレイ部分の平面図、図５は図４のＡ−Ａ’線
における断面図、図６は図４のＢ−Ｂ’線における断面
図であり、１はアレイ部分におけるガラス基板２上にマ
トリックス状に配列されたＴＦＴのゲート電極を兼ね、
そのＴＦＴのゲート電極に走査信号を供給する走査信号
供給配線、３は走査信号供給配線１上に積層された絶縁
体層で、前記ＴＦＴのゲート絶縁膜、４はＴＦＴのゲー
ト絶縁膜３の上に形成されたＴＦＴのチャンネル領域を
形成するアモルファスシリコン半導体膜、５はガラス基
板２上にマトリックス状に配列されたＴＦＴに対応し
て、マトリックス状に配列された複数個の画素電極、６
はＴＦＴのアモルファスシリコン半導体膜４に接続した
ソース電極を兼ね、そのＴＦＴのドレイン電極７を介し
て画素電極５に映像信号を供給する映像信号供給配線、
８はアモルファスシリコン半導体膜４とＴＦＴのソース
電極及びドレイン電極７とのオーミックコンタクトを得
るために、アモルファスシリコン半導体膜４とＴＦＴの
ソース電極及びドレイン電極７との間に介在させた燐ド
ープ半導体膜、９は保護膜としてのパッシベーション絶
縁膜である。
の液晶表示装置の一例について、図面を用いて説明す
る。図４は従来のアクティブマトリックス方式の液晶表
示装置のアレイ部分の平面図、図５は図４のＡ−Ａ’線
における断面図、図６は図４のＢ−Ｂ’線における断面
図であり、１はアレイ部分におけるガラス基板２上にマ
トリックス状に配列されたＴＦＴのゲート電極を兼ね、
そのＴＦＴのゲート電極に走査信号を供給する走査信号
供給配線、３は走査信号供給配線１上に積層された絶縁
体層で、前記ＴＦＴのゲート絶縁膜、４はＴＦＴのゲー
ト絶縁膜３の上に形成されたＴＦＴのチャンネル領域を
形成するアモルファスシリコン半導体膜、５はガラス基
板２上にマトリックス状に配列されたＴＦＴに対応し
て、マトリックス状に配列された複数個の画素電極、６
はＴＦＴのアモルファスシリコン半導体膜４に接続した
ソース電極を兼ね、そのＴＦＴのドレイン電極７を介し
て画素電極５に映像信号を供給する映像信号供給配線、
８はアモルファスシリコン半導体膜４とＴＦＴのソース
電極及びドレイン電極７とのオーミックコンタクトを得
るために、アモルファスシリコン半導体膜４とＴＦＴの
ソース電極及びドレイン電極７との間に介在させた燐ド
ープ半導体膜、９は保護膜としてのパッシベーション絶
縁膜である。
【０００４】以上の構成の液晶表示装置の動作を説明す
ると、まず、走査信号供給配線１に走査信号電圧が印加
され、ＴＦＴのアモルファスシリコン半導体膜４にＴＦ
Ｔのチャンネルが形成されると、映像信号供給配線６か
らの映像信号がＴＦＴのチャンネルを通過してドレイン
電極７に流れ込み、画素電極５に伝わり、その画素電極
５と平行に対向するカラーフィルタ部分に設けられた対
向電極との間の電界により、画素電極５と対向電極の間
に注入された液晶の配向を任意に可変し、光透過率を調
整することによって所望の画像を作り出すのである。
ると、まず、走査信号供給配線１に走査信号電圧が印加
され、ＴＦＴのアモルファスシリコン半導体膜４にＴＦ
Ｔのチャンネルが形成されると、映像信号供給配線６か
らの映像信号がＴＦＴのチャンネルを通過してドレイン
電極７に流れ込み、画素電極５に伝わり、その画素電極
５と平行に対向するカラーフィルタ部分に設けられた対
向電極との間の電界により、画素電極５と対向電極の間
に注入された液晶の配向を任意に可変し、光透過率を調
整することによって所望の画像を作り出すのである。
【０００５】また、一般に、ＴＦＴを形成するアレイプ
ロセスは、薄膜形成後、フォトリソ工程によるレジスト
パタンを形成し、不要な薄膜部分をエッチング除去した
後、レジストを除去するというサイクルを繰り返す長く
複雑な工程である。このフォトリソサイクルを低減し、
工程リードタイムを短縮することがコスト及び不良率の
低減につながるが、前記一般的液晶表示装置において
は、フォトリソ工程は走査信号供給配線，映像信号供給
配線及びドレイン電極，アモルファスシリコン半導体パ
タン，画素電極，更に、走査信号供給配線及び映像信号
供給配線を実装するためのゲート絶縁膜及びパッシベー
ション絶縁膜を開口除去するパタンの形成で合計５回と
なる。
ロセスは、薄膜形成後、フォトリソ工程によるレジスト
パタンを形成し、不要な薄膜部分をエッチング除去した
後、レジストを除去するというサイクルを繰り返す長く
複雑な工程である。このフォトリソサイクルを低減し、
工程リードタイムを短縮することがコスト及び不良率の
低減につながるが、前記一般的液晶表示装置において
は、フォトリソ工程は走査信号供給配線，映像信号供給
配線及びドレイン電極，アモルファスシリコン半導体パ
タン，画素電極，更に、走査信号供給配線及び映像信号
供給配線を実装するためのゲート絶縁膜及びパッシベー
ション絶縁膜を開口除去するパタンの形成で合計５回と
なる。
【０００６】
【発明が解決しようとする課題】しかしながら、上記従
来の液晶表示装置における構成は工程リードタイムを短
縮するのに簡単な方法であるが、ＴＦＴ形成後のアレイ
基板において、静電気の侵入による走査信号供給配線，
映像信号供給配線，画素電極間のゲート絶縁膜，アモル
ファスシリコン半導体膜を介しての静電破壊を起こしや
すい。また、映像信号供給配線の断線に対して何ら救済
処理（レスキュー）を実施することが出来ない。
来の液晶表示装置における構成は工程リードタイムを短
縮するのに簡単な方法であるが、ＴＦＴ形成後のアレイ
基板において、静電気の侵入による走査信号供給配線，
映像信号供給配線，画素電極間のゲート絶縁膜，アモル
ファスシリコン半導体膜を介しての静電破壊を起こしや
すい。また、映像信号供給配線の断線に対して何ら救済
処理（レスキュー）を実施することが出来ない。
【０００７】本発明は、このような従来の液晶表示装置
及びその製造方法における問題点を解決するものであ
り、アレイ基板における静電気の侵入に対して走査信号
供給配線，映像信号供給配線，画素電極への直接的ダメ
ージを軽減し、かつ、映像信号供給配線の断線に対して
後で救済処理することが出来るような構成をとることに
より、不良率の低い液晶表示装置を提供することを目的
とする。
及びその製造方法における問題点を解決するものであ
り、アレイ基板における静電気の侵入に対して走査信号
供給配線，映像信号供給配線，画素電極への直接的ダメ
ージを軽減し、かつ、映像信号供給配線の断線に対して
後で救済処理することが出来るような構成をとることに
より、不良率の低い液晶表示装置を提供することを目的
とする。
【０００８】
【課題を解決するための手段】この目的を達成するため
に本発明の液晶表示装置は、アレイ基板上において、Ｔ
ＦＴから映像信号が供給される複数の画素電極をマトリ
ックス状に配列し、ＴＦＴに走査信号を供給する走査信
号供給配線と、映像信号を供給する映像信号供給配線と
同層，同材料で同時に形成されたゲートダミー配線とソ
ースダミー配線を、前記のマトリックス状に配列された
全画素電極を包囲するように、かつ、他の各配線との交
差部においてコンタクトパタンを有していないように電
気的フローティング状態で構成し、前記ゲートダミー配
線の一部が前記ソースダミー配線及び前記映像信号供給
配線と絶縁体層を介して重なり、前記ソースダミー配線
の一部が前記ゲートダミー配線及び前記走査信号供給配
線と絶縁体層を介して重なる液晶表示装置であり、アレ
イ基板における静電気の侵入に対して走査信号供給配
線，映像信号供給配線，画素電極への直接的ダメージを
軽減し、かつ、映像信号供給配線の断線に対して後で救
済処理することが出来る。
に本発明の液晶表示装置は、アレイ基板上において、Ｔ
ＦＴから映像信号が供給される複数の画素電極をマトリ
ックス状に配列し、ＴＦＴに走査信号を供給する走査信
号供給配線と、映像信号を供給する映像信号供給配線と
同層，同材料で同時に形成されたゲートダミー配線とソ
ースダミー配線を、前記のマトリックス状に配列された
全画素電極を包囲するように、かつ、他の各配線との交
差部においてコンタクトパタンを有していないように電
気的フローティング状態で構成し、前記ゲートダミー配
線の一部が前記ソースダミー配線及び前記映像信号供給
配線と絶縁体層を介して重なり、前記ソースダミー配線
の一部が前記ゲートダミー配線及び前記走査信号供給配
線と絶縁体層を介して重なる液晶表示装置であり、アレ
イ基板における静電気の侵入に対して走査信号供給配
線，映像信号供給配線，画素電極への直接的ダメージを
軽減し、かつ、映像信号供給配線の断線に対して後で救
済処理することが出来る。
【０００９】
【発明の実施の形態】本発明の請求項１に記載の発明
は、アレイ基板上において、ＴＦＴから映像信号が供給
される複数の画素電極をマトリックス状に配列し、ＴＦ
Ｔに走査信号を供給する走査信号供給配線と、映像信号
を供給する映像信号供給配線と同層，同材料で同時に形
成されたゲートダミー配線とソースダミー配線を、前記
のマトリックス状に配列された全画素電極を包囲するよ
うに、かつ、他の各配線との交差部においてコンタクト
パタンを有していないように電気的フローティング状態
で構成し、前記ゲートダミー配線の一部が前記ソースダ
ミー配線及び前記映像信号供給配線と絶縁体層を介して
重なり、前記ソースダミー配線の一部が前記ゲートダミ
ー配線及び前記走査信号供給配線と絶縁体層を介して重
なる液晶表示装置であり、アレイ基板の静電気侵入に対
しては、全画素電極を包囲したダミー配線同士が優先的
に静電破壊し、帯電電荷の放電をするので、前記信号供
給配線，画素電極への静電破壊は抑えられ、また、映像
信号供給配線の断線に対しては、その映像信号供給配線
とゲートダミー配線の交差部及びゲートダミー配線とソ
ースダミー配線の交差部をレーザーレスキューする等し
てコンタクトすることによって救済処理することが出来
るので、実際の断線不良を低減することが出来る。
は、アレイ基板上において、ＴＦＴから映像信号が供給
される複数の画素電極をマトリックス状に配列し、ＴＦ
Ｔに走査信号を供給する走査信号供給配線と、映像信号
を供給する映像信号供給配線と同層，同材料で同時に形
成されたゲートダミー配線とソースダミー配線を、前記
のマトリックス状に配列された全画素電極を包囲するよ
うに、かつ、他の各配線との交差部においてコンタクト
パタンを有していないように電気的フローティング状態
で構成し、前記ゲートダミー配線の一部が前記ソースダ
ミー配線及び前記映像信号供給配線と絶縁体層を介して
重なり、前記ソースダミー配線の一部が前記ゲートダミ
ー配線及び前記走査信号供給配線と絶縁体層を介して重
なる液晶表示装置であり、アレイ基板の静電気侵入に対
しては、全画素電極を包囲したダミー配線同士が優先的
に静電破壊し、帯電電荷の放電をするので、前記信号供
給配線，画素電極への静電破壊は抑えられ、また、映像
信号供給配線の断線に対しては、その映像信号供給配線
とゲートダミー配線の交差部及びゲートダミー配線とソ
ースダミー配線の交差部をレーザーレスキューする等し
てコンタクトすることによって救済処理することが出来
るので、実際の断線不良を低減することが出来る。
【００１０】本発明の請求項２に記載の発明は、ゲート
ダミー配線とソースダミー配線の一部がアルミニウムを
含む導電性物質で構成された請求項１に記載の液晶表示
装置である。
ダミー配線とソースダミー配線の一部がアルミニウムを
含む導電性物質で構成された請求項１に記載の液晶表示
装置である。
【００１１】本発明の請求項３に記載の発明は、画素電
極を選択エッチング形成する工程、走査信号供給配線と
ゲートダミー配線を選択エッチング形成する工程、ＴＦ
Ｔのチャンネル部を規定する工程、映像信号供給配線と
ソースダミー配線を選択エッチング形成する工程、前記
画素電極上の絶縁体層を選択エッチング形成する工程、
走査信号供給配線と映像信号供給配線の断線，短絡を検
査する工程、走査信号供給配線と映像信号供給配線の
内、前記検査工程で短絡が発見された場合は、その短絡
している場所の信号供給配線の両端を切断する工程、前
記検査工程で断線または短絡が走査信号供給配線に発見
された場合は、その走査信号供給配線とソースダミー配
線との重なり部分及びソースダミー配線とゲートダミー
配線との重なり部分を短絡させる工程、前記検査工程で
断線または短絡が映像信号供給配線に発見された場合
は、その映像信号供給配線とゲートダミー配線との重な
り部分及びソースダミー配線とゲートダミー配線との重
なり部分を短絡させる工程を順次行う液晶表示装置の製
造方法であり、全画素電極を包囲して走査信号供給配
線，映像信号供給配線，画素電極への静電破壊を防止す
るソースダミー配線とゲートダミー配線を映像信号供給
配線と走査信号供給配線とそれぞれ同じ工程で製造する
ことが出来、また、検査工程で走査信号供給配線と映像
信号供給配線に断線，短絡が発見された場合は、その断
線，短絡が発見された走査信号供給配線と映像信号供給
配線とソースダミー配線とゲートダミー配線の間の重な
り部分を熱，光，電気等により短絡させるだけで、断
線，短絡を簡単に救済処理することが出来る。
極を選択エッチング形成する工程、走査信号供給配線と
ゲートダミー配線を選択エッチング形成する工程、ＴＦ
Ｔのチャンネル部を規定する工程、映像信号供給配線と
ソースダミー配線を選択エッチング形成する工程、前記
画素電極上の絶縁体層を選択エッチング形成する工程、
走査信号供給配線と映像信号供給配線の断線，短絡を検
査する工程、走査信号供給配線と映像信号供給配線の
内、前記検査工程で短絡が発見された場合は、その短絡
している場所の信号供給配線の両端を切断する工程、前
記検査工程で断線または短絡が走査信号供給配線に発見
された場合は、その走査信号供給配線とソースダミー配
線との重なり部分及びソースダミー配線とゲートダミー
配線との重なり部分を短絡させる工程、前記検査工程で
断線または短絡が映像信号供給配線に発見された場合
は、その映像信号供給配線とゲートダミー配線との重な
り部分及びソースダミー配線とゲートダミー配線との重
なり部分を短絡させる工程を順次行う液晶表示装置の製
造方法であり、全画素電極を包囲して走査信号供給配
線，映像信号供給配線，画素電極への静電破壊を防止す
るソースダミー配線とゲートダミー配線を映像信号供給
配線と走査信号供給配線とそれぞれ同じ工程で製造する
ことが出来、また、検査工程で走査信号供給配線と映像
信号供給配線に断線，短絡が発見された場合は、その断
線，短絡が発見された走査信号供給配線と映像信号供給
配線とソースダミー配線とゲートダミー配線の間の重な
り部分を熱，光，電気等により短絡させるだけで、断
線，短絡を簡単に救済処理することが出来る。
【００１２】本発明の請求項４に記載の発明は、ＴＦＴ
のチャンネル部を規定する工程と映像信号供給配線とソ
ースダミー配線を選択エッチング形成する工程との間
に、ＴＦＴの半導体層を島化する工程を含む請求項３に
記載の液晶表示装置の製造方法である。
のチャンネル部を規定する工程と映像信号供給配線とソ
ースダミー配線を選択エッチング形成する工程との間
に、ＴＦＴの半導体層を島化する工程を含む請求項３に
記載の液晶表示装置の製造方法である。
【００１３】本発明の請求項５に記載の発明は、走査信
号供給配線とゲートダミー配線を選択エッチング形成す
る工程、ＴＦＴのチャンネル部を規定する工程、映像信
号供給配線とソースダミー配線を選択エッチング形成す
る工程、走査信号供給配線上に積層されてＴＦＴのゲー
ト絶縁膜となる絶縁体層を選択エッチングし、前記走査
信号供給配線及び映像信号供給配線を表面に開口する工
程、画素電極を選択エッチング形成する工程、走査信号
供給配線と映像信号供給配線の断線，短絡を検査する工
程、走査信号供給配線と映像信号供給配線の内、前記検
査工程で短絡が発見された場合は、その短絡している場
所の信号供給配線の両端を切断する工程、前記検査工程
で断線または短絡が走査信号供給配線に発見された場合
は、その走査信号供給配線とソースダミー配線との重な
り部分及びソースダミー配線とゲートダミー配線との重
なり部分を短絡させる工程、前記検査工程で断線または
短絡が映像信号供給配線に発見された場合は、その映像
信号供給配線とゲートダミー配線との重なり部分及びソ
ースダミー配線とゲートダミー配線との重なり部分を短
絡させる工程を順次行う液晶表示装置の製造方法であ
り、全画素電極を包囲して走査信号供給配線，映像信号
供給配線，画素電極への静電破壊を防止するソースダミ
ー配線とゲートダミー配線を映像信号供給配線と走査信
号供給配線とそれぞれ同じ工程で製造することが出来、
また、検査工程で走査信号供給配線と映像信号供給配線
に断線，短絡が発見された場合は、その断線，短絡が発
見された走査信号供給配線と映像信号供給配線とソース
ダミー配線とゲートダミー配線の間の重なり部分を熱，
光，電気等により短絡させるだけで、断線，短絡を簡単
に救済処理することが出来る。
号供給配線とゲートダミー配線を選択エッチング形成す
る工程、ＴＦＴのチャンネル部を規定する工程、映像信
号供給配線とソースダミー配線を選択エッチング形成す
る工程、走査信号供給配線上に積層されてＴＦＴのゲー
ト絶縁膜となる絶縁体層を選択エッチングし、前記走査
信号供給配線及び映像信号供給配線を表面に開口する工
程、画素電極を選択エッチング形成する工程、走査信号
供給配線と映像信号供給配線の断線，短絡を検査する工
程、走査信号供給配線と映像信号供給配線の内、前記検
査工程で短絡が発見された場合は、その短絡している場
所の信号供給配線の両端を切断する工程、前記検査工程
で断線または短絡が走査信号供給配線に発見された場合
は、その走査信号供給配線とソースダミー配線との重な
り部分及びソースダミー配線とゲートダミー配線との重
なり部分を短絡させる工程、前記検査工程で断線または
短絡が映像信号供給配線に発見された場合は、その映像
信号供給配線とゲートダミー配線との重なり部分及びソ
ースダミー配線とゲートダミー配線との重なり部分を短
絡させる工程を順次行う液晶表示装置の製造方法であ
り、全画素電極を包囲して走査信号供給配線，映像信号
供給配線，画素電極への静電破壊を防止するソースダミ
ー配線とゲートダミー配線を映像信号供給配線と走査信
号供給配線とそれぞれ同じ工程で製造することが出来、
また、検査工程で走査信号供給配線と映像信号供給配線
に断線，短絡が発見された場合は、その断線，短絡が発
見された走査信号供給配線と映像信号供給配線とソース
ダミー配線とゲートダミー配線の間の重なり部分を熱，
光，電気等により短絡させるだけで、断線，短絡を簡単
に救済処理することが出来る。
【００１４】本発明の請求項６に記載の発明は、ＴＦＴ
のチャンネル部を規定する工程と映像信号供給配線とソ
ースダミー配線を選択エッチング形成する工程との間
に、ＴＦＴの半導体層を島化する工程を含む請求項５に
記載の液晶表示装置の製造方法である。
のチャンネル部を規定する工程と映像信号供給配線とソ
ースダミー配線を選択エッチング形成する工程との間
に、ＴＦＴの半導体層を島化する工程を含む請求項５に
記載の液晶表示装置の製造方法である。
【００１５】以下、本発明の実施の形態について、図面
を参照して説明する。 （実施の形態）図１は、本発明の実施の形態におけるア
クティブマトリックス方式の液晶表示装置のアレイ部分
の平面図、図２は図１のＡ−Ａ’線における断面図、図
３は図１のＢ−Ｂ’線における断面図であり、従来例を
示す図４，図５，図６と同じ部分には同じ符号を付す。
図１，図２，図３において、１はアレイ部分におけるガ
ラス基板２上にマトリックス状に配列されたＴＦＴのゲ
ート電極を兼ね、そのＴＦＴのゲート電極に走査信号を
供給する走査信号供給配線、３は走査信号供給配線１上
に積層された絶縁体層で、前記ＴＦＴのゲート絶縁膜、
４はＴＦＴのゲート絶縁膜３の上に形成されたＴＦＴの
チャンネル領域を形成するアモルファスシリコン半導体
膜、５はガラス基板２上にマトリックス状に配列された
ＴＦＴに対応して、マトリックス状に配列された複数個
の画素電極、６はＴＦＴのアモルファスシリコン半導体
膜４に接続したソース電極を兼ね、そのＴＦＴのドレイ
ン電極７を介して画素電極５に映像信号を供給する映像
信号供給配線、８はアモルファスシリコン半導体膜４と
ＴＦＴのソース電極及びドレイン電極７とのオーミック
コンタクトを得るために、アモルファスシリコン半導体
膜４とＴＦＴのソース電極及びドレイン電極７との間に
介在させた燐ドープ半導体膜、９は保護膜としてのパッ
シベーション絶縁膜である。以上説明した本実施の形態
の構成は従来例を示す図４，図５，図６と同じであり、
本実施の形態を示す図１，図２，図３が従来例を示す図
４，図５，図６と異なるところは、ゲートダミー配線１
０を前記走査信号供給配線１と同層，同材料で同時に形
成し、また、ソースダミー配線１１を前記映像信号供給
配線６と同層，同材料で同時に形成し、そのゲートダミ
ー配線１０とソースダミー配線１１がマトリックス状に
配列された全画素電極５を包囲するように、かつ、各走
査信号供給配線１及び各映像信号供給配線６との交差部
においてコンタクトパタンを有していないように電気的
フローティング状態で構成し、前記ゲートダミー配線１
０の一部が前記ソースダミー配線１１及び前記映像信号
供給配線６とゲート絶縁膜３を介して重なり、前記ソー
スダミー配線１１の一部が前記ゲートダミー配線１０及
び前記走査信号供給配線１とゲート絶縁膜３を介して重
なるように構成した点であり、アレイ基板の静電気侵入
に対しては、全画素電極５を包囲したゲートダミー配線
１０とソースダミー配線１１が優先的に静電破壊し、帯
電電荷の放電をするので、走査信号供給配線１，映像信
号供給配線６，画素電極５への静電破壊は抑えられ、ま
た、映像信号供給配線６の断線に対しては、その映像信
号供給配線６とゲートダミー配線１０の交差部及びゲー
トダミー配線１０とソースダミー配線１１の交差部をレ
ーザーレスキューする等してコンタクトすることによっ
て救済処理することが出来るので、実際の断線不良を低
減することが出来る。
を参照して説明する。 （実施の形態）図１は、本発明の実施の形態におけるア
クティブマトリックス方式の液晶表示装置のアレイ部分
の平面図、図２は図１のＡ−Ａ’線における断面図、図
３は図１のＢ−Ｂ’線における断面図であり、従来例を
示す図４，図５，図６と同じ部分には同じ符号を付す。
図１，図２，図３において、１はアレイ部分におけるガ
ラス基板２上にマトリックス状に配列されたＴＦＴのゲ
ート電極を兼ね、そのＴＦＴのゲート電極に走査信号を
供給する走査信号供給配線、３は走査信号供給配線１上
に積層された絶縁体層で、前記ＴＦＴのゲート絶縁膜、
４はＴＦＴのゲート絶縁膜３の上に形成されたＴＦＴの
チャンネル領域を形成するアモルファスシリコン半導体
膜、５はガラス基板２上にマトリックス状に配列された
ＴＦＴに対応して、マトリックス状に配列された複数個
の画素電極、６はＴＦＴのアモルファスシリコン半導体
膜４に接続したソース電極を兼ね、そのＴＦＴのドレイ
ン電極７を介して画素電極５に映像信号を供給する映像
信号供給配線、８はアモルファスシリコン半導体膜４と
ＴＦＴのソース電極及びドレイン電極７とのオーミック
コンタクトを得るために、アモルファスシリコン半導体
膜４とＴＦＴのソース電極及びドレイン電極７との間に
介在させた燐ドープ半導体膜、９は保護膜としてのパッ
シベーション絶縁膜である。以上説明した本実施の形態
の構成は従来例を示す図４，図５，図６と同じであり、
本実施の形態を示す図１，図２，図３が従来例を示す図
４，図５，図６と異なるところは、ゲートダミー配線１
０を前記走査信号供給配線１と同層，同材料で同時に形
成し、また、ソースダミー配線１１を前記映像信号供給
配線６と同層，同材料で同時に形成し、そのゲートダミ
ー配線１０とソースダミー配線１１がマトリックス状に
配列された全画素電極５を包囲するように、かつ、各走
査信号供給配線１及び各映像信号供給配線６との交差部
においてコンタクトパタンを有していないように電気的
フローティング状態で構成し、前記ゲートダミー配線１
０の一部が前記ソースダミー配線１１及び前記映像信号
供給配線６とゲート絶縁膜３を介して重なり、前記ソー
スダミー配線１１の一部が前記ゲートダミー配線１０及
び前記走査信号供給配線１とゲート絶縁膜３を介して重
なるように構成した点であり、アレイ基板の静電気侵入
に対しては、全画素電極５を包囲したゲートダミー配線
１０とソースダミー配線１１が優先的に静電破壊し、帯
電電荷の放電をするので、走査信号供給配線１，映像信
号供給配線６，画素電極５への静電破壊は抑えられ、ま
た、映像信号供給配線６の断線に対しては、その映像信
号供給配線６とゲートダミー配線１０の交差部及びゲー
トダミー配線１０とソースダミー配線１１の交差部をレ
ーザーレスキューする等してコンタクトすることによっ
て救済処理することが出来るので、実際の断線不良を低
減することが出来る。
【００１６】このような構成の液晶表示装置のアレイ基
板作成方法としては、まず、ガラス基板２上にスパッタ
リング成膜法にて薄膜堆積を行い、フォトリソ工程，エ
ッチング工程にて走査信号供給配線１及びゲートダミー
配線１０のパターニングを行う。このような薄膜堆積，
フォトリソ工程，エッチング工程のパターニングを繰り
返して、ＴＦＴのチャンネル領域を形成するアモルファ
スシリコン半導体膜４，燐ドープ半導体膜８，映像信号
供給配線６，ドレイン電極７，ソースダミー配線１１，
画素電極５を順次形成する。このようにして形成したア
レイ基板上における走査信号供給配線１と映像信号供給
配線６の断線または短絡の有無を検査して、断線または
短絡が走査信号供給配線１に発見された場合、それが短
絡である場合は、その短絡している部分の両端を熱，光
または電気により切断し、短絡箇所を走査信号供給配線
１から切り離しておき、次に、その走査信号供給配線１
とソースダミー配線１１との重なり部分及びソースダミ
ー配線１１とゲートダミー配線１０との重なり部分を
熱，光または電気により短絡させ、断線または短絡して
いる走査信号供給配線１のもう一方の側から電気的に接
続するものである。
板作成方法としては、まず、ガラス基板２上にスパッタ
リング成膜法にて薄膜堆積を行い、フォトリソ工程，エ
ッチング工程にて走査信号供給配線１及びゲートダミー
配線１０のパターニングを行う。このような薄膜堆積，
フォトリソ工程，エッチング工程のパターニングを繰り
返して、ＴＦＴのチャンネル領域を形成するアモルファ
スシリコン半導体膜４，燐ドープ半導体膜８，映像信号
供給配線６，ドレイン電極７，ソースダミー配線１１，
画素電極５を順次形成する。このようにして形成したア
レイ基板上における走査信号供給配線１と映像信号供給
配線６の断線または短絡の有無を検査して、断線または
短絡が走査信号供給配線１に発見された場合、それが短
絡である場合は、その短絡している部分の両端を熱，光
または電気により切断し、短絡箇所を走査信号供給配線
１から切り離しておき、次に、その走査信号供給配線１
とソースダミー配線１１との重なり部分及びソースダミ
ー配線１１とゲートダミー配線１０との重なり部分を
熱，光または電気により短絡させ、断線または短絡して
いる走査信号供給配線１のもう一方の側から電気的に接
続するものである。
【００１７】また、断線または短絡が映像信号供給配線
６に発見された場合、前記と同様に、それが短絡である
場合は、その短絡している部分の両端を熱，光または電
気により切断し、短絡箇所を映像信号供給配線６から切
り離しておき、次に、その映像信号供給配線６とゲート
ダミー配線１０との重なり部分及びソースダミー配線１
１とゲートダミー配線１０との重なり部分を熱，光また
は電気により短絡させ、断線または短絡している映像信
号供給配線６のもう一方の側から電気的に接続するもの
である。
６に発見された場合、前記と同様に、それが短絡である
場合は、その短絡している部分の両端を熱，光または電
気により切断し、短絡箇所を映像信号供給配線６から切
り離しておき、次に、その映像信号供給配線６とゲート
ダミー配線１０との重なり部分及びソースダミー配線１
１とゲートダミー配線１０との重なり部分を熱，光また
は電気により短絡させ、断線または短絡している映像信
号供給配線６のもう一方の側から電気的に接続するもの
である。
【００１８】このように、ゲートダミー配線１０とソー
スダミー配線１１を有し、これがマトリックス状に配列
された全画素電極５を完全に包囲するように配備した液
晶表示装置では、静電気不良発生率が１％以下の良好な
結果が得られた。また、映像信号供給配線６についても
レーザーレスキューをすることにより正味の断線不良発
生率を０．５％以下に抑える良好な結果が得られた。
スダミー配線１１を有し、これがマトリックス状に配列
された全画素電極５を完全に包囲するように配備した液
晶表示装置では、静電気不良発生率が１％以下の良好な
結果が得られた。また、映像信号供給配線６についても
レーザーレスキューをすることにより正味の断線不良発
生率を０．５％以下に抑える良好な結果が得られた。
【００１９】
【発明の効果】以上のように、本発明の液晶表示装置と
その製造方法によれば、アレイ基板の静電気侵入に対
し、走査信号供給配線，映像信号供給配線，画素電極へ
の静電破壊は抑えられ、また、映像信号供給配線の断線
に対しては、その映像信号供給配線とゲートダミー配線
及びゲートダミー配線とソースダミー配線の各交差部を
レーザーレスキューする等してコンタクトすることによ
り救済処理することが出来、実際の断線不良を低減する
ことが出来るものである。
その製造方法によれば、アレイ基板の静電気侵入に対
し、走査信号供給配線，映像信号供給配線，画素電極へ
の静電破壊は抑えられ、また、映像信号供給配線の断線
に対しては、その映像信号供給配線とゲートダミー配線
及びゲートダミー配線とソースダミー配線の各交差部を
レーザーレスキューする等してコンタクトすることによ
り救済処理することが出来、実際の断線不良を低減する
ことが出来るものである。
【図１】本発明の実施の形態におけるアクティブマトリ
ックス方式の液晶表示装置のアレイ部分の平面図
ックス方式の液晶表示装置のアレイ部分の平面図
【図２】図１のＡ−Ａ’線における断面図
【図３】図１のＢ−Ｂ’線における断面図
【図４】従来のアクティブマトリックス方式の液晶表示
装置のアレイ部分の平面図
装置のアレイ部分の平面図
【図５】図４のＡ−Ａ’線における断面図
【図６】図４のＢ−Ｂ’線における断面図
１ 走査信号供給配線 ２ ガラス基板 ３ ゲート絶縁膜 ４ アモルファスシリコン半導体膜 ５ 画素電極 ６ 映像信号供給配線 ７ ドレイン電極 ８ 燐ドープ半導体膜 ９ パッシベーション絶縁膜 １０ ゲートダミー配線 １１ ソースダミー配線
Claims (6)
- 【請求項１】 アレイ基板上において、ＴＦＴから映像
信号が供給される複数の画素電極をマトリックス状に配
列し、ＴＦＴに走査信号を供給する走査信号供給配線
と、映像信号を供給する映像信号供給配線と同層，同材
料で同時に形成されたゲートダミー配線とソースダミー
配線を、前記のマトリックス状に配列された全画素電極
を包囲するように、かつ、他の各配線との交差部におい
てコンタクトパタンを有していないように電気的フロー
ティング状態で構成し、前記ゲートダミー配線の一部が
前記ソースダミー配線及び前記映像信号供給配線と絶縁
体層を介して重なり、前記ソースダミー配線の一部が前
記ゲートダミー配線及び前記走査信号供給配線と絶縁体
層を介して重なる液晶表示装置。 - 【請求項２】 ゲートダミー配線とソースダミー配線の
一部がアルミニウムを含む導電性物質で構成された請求
項１に記載の液晶表示装置。 - 【請求項３】 画素電極を選択エッチング形成する工
程、走査信号供給配線とゲートダミー配線を選択エッチ
ング形成する工程、ＴＦＴのチャンネル部を規定する工
程、映像信号供給配線とソースダミー配線を選択エッチ
ング形成する工程、前記画素電極上の絶縁体層を選択エ
ッチング形成する工程、走査信号供給配線と映像信号供
給配線の断線，短絡を検査する工程、走査信号供給配線
と映像信号供給配線の内、前記検査工程で短絡の発見さ
れた場合は、その短絡している場所の信号供給配線の両
端を切断する工程、前記検査工程で断線または短絡が走
査信号供給配線に発見された場合は、その走査信号供給
配線とソースダミー配線との重なり部分及びソースダミ
ー配線とゲートダミー配線との重なり部分を短絡させる
工程、前記検査工程で断線または短絡が映像信号供給配
線に発見された場合は、その映像信号供給配線とゲート
ダミー配線との重なり部分及びソースダミー配線とゲー
トダミー配線との重なり部分を短絡させる工程を順次行
う液晶表示装置の製造方法。 - 【請求項４】 ＴＦＴのチャンネル部を規定する工程と
映像信号供給配線とソースダミー配線を選択エッチング
形成する工程との間に、ＴＦＴの半導体層を島化する工
程を含む請求項３に記載の液晶表示装置の製造方法。 - 【請求項５】 走査信号供給配線とゲートダミー配線を
選択エッチング形成する工程、ＴＦＴのチャンネル部を
規定する工程、映像信号供給配線とソースダミー配線を
選択エッチング形成する工程、走査信号供給配線上に積
層されてＴＦＴのゲート絶縁膜となる絶縁体層を選択エ
ッチングし、前記走査信号供給配線及び映像信号供給配
線を表面に開口する工程、画素電極を選択エッチング形
成する工程、走査信号供給配線と映像信号供給配線の断
線，短絡を検査する工程、走査信号供給配線と映像信号
供給配線の内、前記検査工程で短絡が発見された場合
は、その短絡している場所の信号供給配線の両端を切断
する工程、前記検査工程で断線または短絡が走査信号供
給配線に発見された場合は、その走査信号供給配線とソ
ースダミー配線との重なり部分及びソースダミー配線と
ゲートダミー配線との重なり部分を短絡させる工程、前
記検査工程で断線または短絡が映像信号供給配線に発見
された場合は、その映像信号供給配線とゲートダミー配
線との重なり部分及びソースダミー配線とゲートダミー
配線との重なり部分を短絡させる工程を順次行う液晶表
示装置の製造方法。 - 【請求項６】 ＴＦＴのチャンネル部を規定する工程と
映像信号供給配線とソースダミー配線を選択エッチング
形成する工程との間に、ＴＦＴの半導体層を島化する工
程を含む請求項５に記載の液晶表示装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15801497A JPH10333187A (ja) | 1997-05-29 | 1997-05-29 | 液晶表示装置とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15801497A JPH10333187A (ja) | 1997-05-29 | 1997-05-29 | 液晶表示装置とその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10333187A true JPH10333187A (ja) | 1998-12-18 |
Family
ID=15662393
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15801497A Pending JPH10333187A (ja) | 1997-05-29 | 1997-05-29 | 液晶表示装置とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10333187A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100604125B1 (ko) * | 2000-06-12 | 2006-07-24 | 엔이씨 엘씨디 테크놀로지스, 엘티디. | 액정 디스플레이 장치 및 그 제조 방법 |
| US8253179B2 (en) | 2005-05-13 | 2012-08-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method of the same |
| JP2014075586A (ja) * | 2008-02-15 | 2014-04-24 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
-
1997
- 1997-05-29 JP JP15801497A patent/JPH10333187A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100604125B1 (ko) * | 2000-06-12 | 2006-07-24 | 엔이씨 엘씨디 테크놀로지스, 엘티디. | 액정 디스플레이 장치 및 그 제조 방법 |
| US8253179B2 (en) | 2005-05-13 | 2012-08-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method of the same |
| KR101216370B1 (ko) * | 2005-05-13 | 2012-12-28 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| KR101427615B1 (ko) * | 2005-05-13 | 2014-08-11 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치, 표시 모듈, 및 전자 장치 |
| US8878262B2 (en) | 2005-05-13 | 2014-11-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method of the same |
| US9412766B2 (en) | 2005-05-13 | 2016-08-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method of the same |
| US9972646B2 (en) | 2005-05-13 | 2018-05-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method of the same |
| US10847550B2 (en) | 2005-05-13 | 2020-11-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method of the same |
| US11081505B2 (en) | 2005-05-13 | 2021-08-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method of the same |
| JP2014075586A (ja) * | 2008-02-15 | 2014-04-24 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI388912B (zh) | 製造陣列基板之方法 | |
| JP3379896B2 (ja) | 液晶表示装置及びその検査方法 | |
| US20060012728A1 (en) | Display device and method for repairing line disconnection thereof | |
| KR20010008892A (ko) | 배선의 단락 및 단선 테스트를 위한 박막트랜지스터-액정표시장치의 어레이기판과 그 제조방법. | |
| JPH06160904A (ja) | 液晶表示装置とその製造方法 | |
| US6654074B1 (en) | Array substrate for liquid crystal display device with shorting bars external to a data pad and method of manufacturing the same | |
| JP2000310796A (ja) | 液晶表示装置用薄膜トランジスタ基板 | |
| KR20060077719A (ko) | 박막 트랜지스터 어레이 기판 및 그 제조 방법 | |
| JP3270361B2 (ja) | 薄膜トランジスタアレイ及びその製造方法 | |
| JPH09146121A (ja) | 液晶表示装置 | |
| JPH06202151A (ja) | 薄膜トランジスタアレイ | |
| JP2806740B2 (ja) | 液晶表示装置およびその製造方法 | |
| US7133113B2 (en) | Method of manufacturing a LCD using a photoresist with varying thickness | |
| JP3491080B2 (ja) | 液晶表示装置のマトリクス型アレイ基板およびその製法 | |
| JP2000164874A (ja) | 薄膜トランジスタアレイ基板とその製造方法および液晶表示装置 | |
| JP3133676B2 (ja) | 液晶表示装置 | |
| JPH10333187A (ja) | 液晶表示装置とその製造方法 | |
| JP3752824B2 (ja) | アクティブマトリクス基板装置の製造方法及び該アクティブマトリクス基板装置並びにこれを備えた電気光学パネル | |
| JP3162526B2 (ja) | アクティブマトリクス型液晶表示素子の製造方法 | |
| JPH1115017A (ja) | 液晶表示装置及びその製造方法 | |
| JPH06289417A (ja) | 薄膜トランジスタパネル | |
| JPH1195253A (ja) | マトリクスアレイ配線基板及びその製造方法 | |
| KR100686224B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판, 그 제조 방법 및그 수리 방법 | |
| JPH0659281A (ja) | 薄膜トランジスタアレイ及びその製造方法 | |
| JP2003248235A (ja) | 液晶表示装置の製造方法 |