TWI387083B - 包含貫穿孔電極與光傳輸基板的半導體封裝 - Google Patents

包含貫穿孔電極與光傳輸基板的半導體封裝 Download PDF

Info

Publication number
TWI387083B
TWI387083B TW097150521A TW97150521A TWI387083B TW I387083 B TWI387083 B TW I387083B TW 097150521 A TW097150521 A TW 097150521A TW 97150521 A TW97150521 A TW 97150521A TW I387083 B TWI387083 B TW I387083B
Authority
TW
Taiwan
Prior art keywords
electrode plate
electrode
insulating film
hole
semiconductor substrate
Prior art date
Application number
TW097150521A
Other languages
English (en)
Other versions
TW200937605A (en
Inventor
Atsuko Kawasaki
Mie Matsuo
Ikuko Inoue
Masayuki Ayabe
Masahiro Sekiguchi
Kazumasa Tanida
Original Assignee
Toshiba Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Kk filed Critical Toshiba Kk
Publication of TW200937605A publication Critical patent/TW200937605A/zh
Application granted granted Critical
Publication of TWI387083B publication Critical patent/TWI387083B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/57—Mechanical or electrical details of cameras or camera modules specially adapted for being embedded in other devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/0392—Methods of manufacturing bonding areas involving a specific sequence of method steps specifically adapted to include a probing step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

包含貫穿孔電極與光傳輸基板的半導體封裝
本發明涉及一種包含貫穿孔(through-hole)電極與光傳輸基板(例如攝像模組(camera module))的半導體封裝。
隨著電子裝置變得越來越小，結合在半導體元件中的電子裝置也必須做的越來越小且積集度變得愈來愈高。在90年代後半期，開始了將晶圓級晶片尺度封裝(wafer level chip scale package)(下文中稱為晶圓級CSP)投入到實際應用的測試(例如，「Nikkei Micro Devices」,1998年4月，第28、164和176頁)。在這種封裝中，通過採用不使用引線的覆晶法(flip-chip method)，通過將晶片表面朝下撞擊(bumps)來將半導體晶片連接到基板。
在另一方面，自90年代後半期，通過三維堆疊多個半導體晶片來實現非常小尺寸的堆疊式封裝(多晶片封裝)就已經得到發展，且使用貫穿孔電極的封裝也已被提出(例如日本專利申請案KOKAI公開第10-223833號)。在2000年左右開始出現光學元件晶圓級CSP的測試。「International Electron Devices Meeting 1999 Technical Digest」的第879至882頁敘敘述了由Koyanagi等形成的玻璃+黏膠層+圖像感測器+貫穿孔電極的結構及實際形成結構的截面照片。美國專利第6489675也公開了包含貫穿孔電極與光傳輸基板的光學元件的截面結構。在任何貫穿孔電極中，電極板層存在於貫穿孔電極的底部，且電極板在通過非等向 蝕刻(anisotropic etching)對在矽中形成接觸窗(Via)時起終止膜(stopper)作用。
當形成光學元件的晶圓級CSP時，不管經晶粒分類測試(die sort test)的每個晶片是好的還是壞的，光學元件以晶圓的形式第一次形成。在此測試中，晶粒分類測試器的針接觸光學元件最上層中的電極板，並在電極板上留下標記。當電極板上的標記部分被觀察到時，電極板被最大程度的挖開(scoopped)成凹口(recess)的形式。如果僅存在一個電極板層且此電極板不但用於晶粒分類測試還作為非等向蝕刻(anisotropic etching)終止膜，被晶粒分類測試損壞且變薄的部分不再起終止膜的作用，且非等向蝕刻穿透了電極板。
為了避免此不便之處，有必要分別形成用於晶粒分類測試的電極板和待作為非等向蝕刻終止膜而使用的電極板。日本專利申請KOKAI公開第2007-53149描述了一種結構，在此結構中兩個或更多個電極板層在層間絕緣膜中形成，且當形成貫穿孔電極時，在最上層中接觸插塞電性連接元件表面電極及作為非等向蝕刻終止膜使用的內部電極，雖然此結構不是光學元件。
遺憾地是，此結構是非常堅硬的結構，在此結構中接觸插塞存在於內部電極和元件表面電極的整個表面上。當晶粒分類測試的針接觸此結構的元件表面電極時，此電極可能陷進矽中並損壞元件，因為此電極非常堅硬。而且，如果針和電極是堅固黏附在一起的，當針被移除時整個電 極可能連同矽基板的針一起被移除。
根據本發明第一方面，提供了半導體封裝，包含：在半導體基板第一主要表面上形成的成像元件；在與半導體基板第一主要表面相對的第二主要表面上形成的外部電極；在半導體基板內形成的貫穿孔內形成的貫穿孔電極，此電極電性連接第一主要表面上的成像元件與第二主要表面上的外部電極；在半導體基板第一主要表面內的貫穿孔電極上形成的第一電極板；在第一電極板和半導體基板第一主要表面上形成的層間絕緣膜；在層間絕緣膜上形成的第二電極板；在第二電極板和層間絕緣膜上形成的具有可暴露第二電極板的一部分的開口的保護膜(passivation film)；在第一電極板和第二電極板之間的當從垂直於半導體基板的方向來看時不重疊開口的區域內形成的接觸插塞。
根據本發明第二方面，提供了半導體封裝，包含：在半導體基板的第一主要表面上形成的成像元件；在與半導體基板第一主要表面相對的第二主要表面上形成的外部電極；在半導體基板內形成的貫穿孔內形成的貫穿孔電極，此電極電性連接第一主要表面上的成像元件與第二主要表面上的外部電極；在半導體基板第一主要表面內的貫穿孔電極上形成的第一電極板；在第一電極板和半導體基板第一主要表面上形成的層間絕緣膜；在層間絕緣膜上形成的第二電極板；在第一電極板和第二電極板之間的當從垂直 於半導體基板的方向來看時不重疊貫穿孔電極的區域內形成的接觸插塞。
根據本發明第三方面，提供了半導體封裝，包含：在半導體基板的第一主要表面上形成的成像元件；在與半導體基板第一主要表面相對的第二主要表面上形成的外部電極；在半導體基板內形成的貫穿孔內形成的貫穿孔電極，此電極電性連接第一主要表面上的成像元件與第二主要表面上的外部電極；在半導體基板第一主要表面內的貫穿孔電極上形成的第一電極板；在第一電極板和半導體基板第一主要表面上形成的層間絕緣膜；在層間絕緣膜上形成的第二電極板；在第二電極板和層間絕緣膜上形成的具有可暴露第二電極板的一部分的開口的保護膜；在第一電極板和第二電極板之間形成的接觸插塞，此接觸插塞被立即定位在被保護膜重疊的第二電極板的一部分的下面。
下面將參考附圖來解釋本發明的實施例。攝像模組將作為半導體封裝的示例。在下面的解釋中，所有圖式中相同的參考編號指相同的部分。
[第一實施例]
首先，下面將解釋本發明第一實施例的攝像模組。
圖1是顯示第一實施例攝像模組的佈置(arrangement)的截面圖。諸如玻璃基板1的光傳輸基板在矽半導體基板(成像元件晶片)10的第一主要表面上的黏膠31上形成，成像元件(未示出)在矽半導體基板(成像元件晶片)10上形 成。紅外線(infrared，IR)截止濾鏡32在玻璃基板21上的黏膠33上形成，並且包括成像鏡頭60的鏡頭座61利用介於它們之間的黏膠34來覆蓋IR截止濾鏡32。通過黏附這些構件形成攝像模組。而且，例如焊錫球(solder balls)25的外部電極在矽半導體基板10的第二主要表面上形成。光屏蔽電磁屏蔽(light-shielding electromagnetic shield)36圍繞半導體基板10和玻璃基板21形成。光屏蔽電磁屏蔽36通過黏膠35黏附於鏡頭座61。在此之後，矽半導體基板10利用焊錫球25而直接安裝(通過晶片直接封裝(chip-on-board，COB)到由樹脂或陶瓷製成的印刷電路板62上，且焊錫球25介於矽半導體基板10與印刷電路板62之間。
圖1中所示的矽半導體基板10和玻璃基板21的截面結構將在下文中詳細解釋。
圖2是攝像模組中矽半導體基板10和玻璃基板21的放大截面圖。此攝像模組具有形成有成像元件12的成像畫素部分，和用於處理由成像畫素部分輸出的信號的周邊電路。
攝像模組的成像畫素部分具有如下佈置。淺溝槽隔離(shallow trench isolation，STI)11作為元件隔離絕緣層，且被STI11分開的元件區域被安置在矽半導體基板10的第一主要表面上。包括光電二極體(photodiode)和電晶體的成像元件12形成在每個元件區域中。層間絕緣膜13在形成有成像元件12的第一主要表面上形成。另外，內連線14 在層間絕緣膜13中形成。
保護膜15在層間絕緣膜13上形成，基礎層16在保護膜15上形成。色彩濾光器17被安置在基礎層16上以便與成像元素12相對。覆蓋層(overcoat)18在色彩濾光器17上形成，微透鏡19在覆蓋層18上形成以便與成像元件12(色彩濾光器17)相對。凹部(hollow)20在微透鏡19上形成，且例如玻璃基板21的光傳輸基板(透明基板)被放置在凹部20上。
上述單個部分例如由以下材料製成。STI 11由SiO2 製成，層間絕緣膜13由SiO2 或SiN製成。內連線14由鋁(Al)製成，色彩濾光器17由丙烯酸樹脂製成，微透鏡19由苯乙烯樹脂製成。
如下所述，貫穿孔電極和電極板在攝像模組的周邊電路部分中形成。從與第一主要表面相對的第二主要表面起至第一主要表面的貫穿孔在矽半導體基板10中形成。絕緣膜22在貫穿孔的內圓周表面和第二主要表面上形成。導體層23在絕緣膜22上形成。例如防焊膜(solder resist)24的保護膜在導體層23上形成。導體層23上的防焊膜24部分打開，且焊錫球25在暴露的導體層23上形成。
防焊膜24例如由酚樹脂、聚醯亞胺樹脂或胺樹脂製成。焊錫球25例如由Sn-Pb(共晶)、95Pb-Sn(高鉛、高熔點焊錫)或無Pb焊料如Sn-Ag、Sn-Cu、或Sn-Ag-Cu組成。
而且，層間絕緣膜13在矽半導體基板10的第一主要表面上形成。貫穿孔中形成的導體層23到達第一主要表 面，內部電極(第一電極板)26在導體層23上形成。內部電極26與成像元件12或者周邊電路部分內形成的周邊電路(未示出)電性連接。因此，貫穿孔內形成的貫穿孔電極電性連接焊錫球25和成像元件12或周邊電路。
元件表面電極(第二電極板)27在內部電極26上形成，層間絕緣膜13介於它們之間。在內部電極26和元件表面電極27之間的層間絕緣膜13內，形成用於電性連接這些電極的接觸插塞28。元件表面電極27用於施加電壓或通過接觸插塞28和內部電極26來讀出信號。尤其是在執行晶粒分類測試時，針與元件表面電極27接觸。
保護膜15在元件表面電極27上形成。基礎層(base layer)16在保護膜15上形成，且覆蓋層18在基礎層16上形成。另外，苯乙烯樹脂層29在覆蓋層18上形成。板開口30穿過元件表面電極27上形成的保護膜15、基礎層16、覆蓋層18和苯乙烯樹脂層29形成。
玻璃基板21在苯乙烯樹脂層29上的黏膠31上和元件表面電極27上形成。請注意將黏膠31圖案化且黏膠31不在成像元件12(微透鏡19)上形成。
如上所述的結構中，上述接觸插塞28在從垂直於矽基板10表面的方向來看不重疊板開口30或貫穿孔電極的位置內形成。
接著，第一實施例的攝像模組中的貫穿孔電極和電極板部分將在下面詳細解釋。圖3是攝像模組中的貫穿孔電極和電極板部分的放大截面圖。圖4是從板開口側來看的 貫穿孔電極和電極板部分的平面圖。請注意圖3和圖4舉例說明了相當於在層間絕緣膜13上形成的保護膜15的結構，且未示出在保護膜15上形成的任何構件。
從第二主要表面起至第一主要表面的貫穿孔在矽半導體基板10中形成。用於使矽基板10與導體層23絕緣的絕緣膜22在貫穿孔表面形成。
用於形成貫穿孔電極的方法將在下文簡述。首先，貫穿孔在矽基板10中形成，且絕緣膜22在此貫穿孔中形成。在此之後，絕緣膜存在於內部電極26與矽基板10之間且絕緣膜22同時被處理。因此，產生由絕緣膜製成的平頂(plateau)。參考編號40表示通過處理矽基板10而在層間絕緣膜13的邊上形成的處理過的孔(貫穿孔)；和41表示通過處理絕緣膜22形成的處理過的孔。在此情況下，如圖3和圖4所示，處理過的孔41必須存在於處理過的孔40內，且處理過的孔40必須存在於板開口30內。
如圖4所示，接觸插塞28在內部電極26和元件表面電極27的區域之間除了板開口30外的部分形成。換句話說，接觸插塞28在元件表面電極27和內部電極26之間的當從垂直於矽基板10表面的方向來看時不重疊板開口30的部分內形成。而且，接觸插塞28在元件表面電極27和內部電極26之間的當從垂直於矽基板10表面的方向來看時不重疊貫穿孔(貫穿孔電極)40的部分內形成。
貫穿孔電極的導體層23從面對矽基板10的內部電極26的表面延伸至絕緣膜13部分、絕緣膜22的表面、和矽 基板10的第二主要表面。防焊膜24存在於導體層23上且部分打開，焊錫球(未示出)25在此開口內形成以便連接到導體層23。
在具有如上所述結構的第一實施例中，即使在晶粒分類測試期間針接觸元件表面電極(第二電極板)27且元件表面電極27被抓傷且變薄或打破，例如即使當元件表面電極27被損壞時，在移除矽基板10中形成的貫穿孔底部上的絕緣膜步驟中的非等向蝕刻中，內部電極26被用作蝕刻終止膜。這使得避免非等向蝕刻的蝕刻劑穿透內部電極(電極板)26的不便之處成為可能。
而且，如果接觸插塞28存在於整個內部電極26和元件表面電極27之間的部分，在晶粒分類測試期間當針接觸元件表面電極27時，元件表面電極27或內部電極26的部分可進入矽基板10的內部並因為電極之間的部分太堅硬而破壞攝像模組。此外，如果針和元件表面電極27和內部電極26堅固黏附在一起，當針被分離時這些電極也會從矽基板10上被移除。在第一實施例中，接觸插塞28未在整個部電極26和元件表面電極27之間的部分上形成，而是當從板開口上來看時被安置在內部電極26和除了板開口30或貫穿孔電極以外的元件表面電極27之間，因此這些電極之間的部分不會太堅硬。因此，會減小上述不便之處，例如，減小元件表面電極27或內部電極26的部分進入矽基板10的內部並損壞攝像模組的不便之處，和減小當針被分離時會將元件表面電極27和內部電極26從矽基板10 移除的不便之處。
請注意雖然在第一實施例中形成兩個電極板(內部電極26和元件表面電極27)，僅需要形成至少兩個電極板。例如，一個或多個電極板可被安置在內部電極26和元件表面電極27間的層間絕緣膜13內。還需注意內連線14的三層在層間絕緣膜13內形成。
在元件表面電極27上的板開口30內，保護膜15的開口邊緣的位置與基礎層16、覆蓋層18和苯乙烯樹脂層29的開口邊緣的位置不同，因此形成一步驟。然而，這些開口邊緣的位置也可被對準。覆蓋層18和苯乙烯樹脂層29的開口邊緣可形成或者可不形成一臺階。而且，板開口30穿過元件表面電極27上的保護膜15、基礎層16、覆蓋層18和樹脂層29形成。然而，也有可能使用不穿過這些膜的板開口的結構。
製造本發明第一實施例的攝像模組的方法將在下面解釋。圖5是顯示第一實施例的攝像模組製造方法的製程流程圖。圖6至圖10舉例說明了包括攝像模組的電極板的晶片部分的截面結構，並描述了整個晶圓表面的處理。
首先，如圖6中所示，固態成像元件在矽半導體基板(晶圓)10上形成(步驟S1)。就是說，各包含光電二極體和電晶體的成像元件12在矽基板10上形成。另外，內部電極26、層間絕緣膜13、元件表面電極27、色彩濾光器17、微透鏡19在矽半導體基板10上形成。隨後，在包含成像元件12的各個晶片上執行晶粒分類測試，由此檢測晶片是 否被正常操作(步驟S2)。在晶粒分類測試中，測試器的針接觸元件表面電極27。
然後，通過旋轉塗佈或層壓(lamination)，黏膠31在矽基板10的第一主要表面(元件形成表面)上形成。除了黏附功能外，黏膠31具有通過微影技術提供圖案的功能和保持圖案形狀的功能。通過微影技術在矽基板10上形成的黏膠31形成圖案以便暴露成像元件12，例如，在成像元件12上不形成黏膠31(步驟S3)。在此之後，將具有黏膠31的矽基板10黏附到玻璃基板21上(步驟S4)。
然後，通過研磨(back grinding)等來刮擦第二主要表面而使矽基板10變薄(步驟S5)(圖7)。條紋(streak)保留在背部(back-ground)矽表面，且表面粗糙度達到幾個μm到10 μm。在隨後的步驟中，如果製程直接開始平板印刷和RIE，平板印刷誤差或RIE誤差都會發生。因此，需要化學機械研磨法(chemical mechanical polishing，CMP)或濕蝕刻(wet etching)將第二主要表面平坦化。
而且，矽基板10厚度的變化必須落在平均值±5 μm範圍內。如果矽基板厚度在平面內改變，在下一RIE步驟中，不足的蝕刻將發生在矽較厚部分且稱為刻槽(notching)的凹處(scoop)在矽較薄部分的底部形成。
然後，用抗蝕劑(resist)塗覆矽基板10的第二主要表面，且通過微影技術在與矽基板10的第一主要表面內的板開口30相對的位置形成了孔(步驟S6)。在此步驟中，必須使用例如雙側對準機或雙側步進機的裝置以便將第二主要 表面的開口與第一主要表面上的對準標記(未示出)對準。隨後，通過使用形成圖案的樹脂作為罩幕形成貫穿孔(步驟S7)(圖8)。
首先，只有矽基板10的矽通過RIE蝕刻。形成成像元件12和電晶體的矽元件製程以阱形成、淺溝槽隔離(STI)形成、源極/汲極形成、閘極/電極形成、和內連線形成的順序常規地進行。在STI形成中，因為以下原因，較理想地不形成超過一定尺寸的矽山(silicon hill)和同樣超過一定尺寸的淺溝槽。如果在CMP期間存在大尺寸矽山，CMP殘留物(residue)可在山上生成。如果存在大尺寸淺溝槽，過度研磨可在溝槽中發生。在這兩種情況下，在隨後的微影技術步驟中可出現未對準，或者在上層中可出現金屬內連線的斷開。因此，在形成有巨大圖案(例如待形成的電極板)的矽基板部分中正常地形成了虛擬STI。
然而，在形成貫穿孔電極時重要的是在電極板下不形成STI。這是因為矽RIE氣體的類型與絕緣膜RIE氣體的類型不同。也就是說，在矽的RIE期間，如果矽中存在絕緣膜圖案，蝕刻誤差將出現在此部分中以形成蹄叉(frog)樣蝕刻殘留物。在STI的CMP期間，如果CMP殘留物不可避免的在電極板下面產生，有必要通過微影技術在產生殘留物的部分中形成孔，並在用濕蝕刻等將材料部分蝕刻後執行CMP，由此消除CMP殘留物。
而且，通過RIE在矽基板內形成的貫穿孔的形狀是理想圓錐形狀，此圓錐形狀從朝向內部的第二主要表面內的 開口逐漸變窄。如果相反圓錐通過刻槽或弓形突出(bowing)形成，誤差通過CVD出現在絕緣膜形成中或通過濺鍍(sputtering)出現在金屬種子層的形成中。
將與矽基板10直接接觸的層間絕緣膜13的層或矽基板上形成的閘絕緣膜用作矽RIE內的終止膜。接著，通過灰化(ashing)和濕蝕刻將抗蝕劑移除(步驟S8)。較佳地，通過在矽RIE後執行HF式濕洗(HF-based wet cleaning)或抗蝕劑移除將RIE殘留物移除。
然後，通過化學氣相沈積(chemical vapor deposition，CVD)等在整個第二主要表面形成由SiO2 、SiON或SiN製成的絕緣膜22(步驟S9)(圖8)。
再次應用抗蝕劑，孔僅在矽基板內的貫穿孔底部形成(步驟S10)，並通過將抗蝕劑用作罩幕執行絕緣膜22的RIE(步驟S11)。在此絕緣膜22的RIE中，將所實施的CVD絕緣膜和在矽基板10和內部電極26之間通過矽元件製程形成的所有絕緣膜蝕刻。在此步驟中，在絕緣膜的RIE期間內部電極26起終止膜的作用。
接著，通過灰化和濕洗將抗蝕劑移除(步驟S12)。請注意，因為表面可被氧化掉約幾個nm至幾十個nm，理想地應通過基於鹼(alkali-based)的濕蝕刻將內部電極26的表面輕微蝕刻。
通過濺鍍，金屬種子層形成在絕緣膜22和內部電極26上(步驟S13)。在此濺鍍製程中，通過相反的濺鍍較佳地將內部電極26表面上的氧化層首先移除。接著，濺鍍 例如Ti或Cu的金屬種子。請注意，為了阻止內部電極26表面的腐蝕，絕緣膜22的RIE和金屬種子濺鍍之間的時間理想地為3小時或更少，最長為24小時或更少。
然後，抗蝕劑被用於第二主要表面上的電極圖案，且通過微影技術形成圖案以便僅留在不形成電極的部分中(步驟S14)。通過電鍍(electroplating)等將金屬種子層電鍍，並形成貫穿孔電極和內連線(步驟S15)。在此之後，通過濕蝕刻等將抗蝕劑移除(步驟S16)。接著，例如通過濕洗將金屬種子蝕刻，由此暴露了除了貫穿孔電極和內連線以外的區域中的絕緣膜22(步驟S17)(圖9)。請注意，首先執行非罩幕電鍍然後通過微影技術和蝕刻形成貫穿孔電極和內連線也是可能的。然而，如果使用了此方法，電鍍液的用量增加會使費用增加。
然後，通過旋轉塗佈防焊膜24在整個第二主要表面上形成。僅在焊錫球25待安裝的區域內，通過微影技術在防焊膜24內形成孔(步驟S18)。在此之後，執行傳導檢查(步驟S19)，並將焊錫球25安裝在防焊膜24的孔內的導體層23上(步驟S20)(圖10)。
最終，矽基板10通過切割分開(步驟S21)，並執行了檢取(pickup)(步驟S22)、鏡頭安裝(步驟S23)、和影像檢查(鏡頭調整)(步驟S24)。在此之後，攝像模組的製造通過封裝起來完成(步驟S25)。
在本發明實施例中，玻璃基板被用作光傳輸基板，且當固化各種抗蝕劑或執行CVD時，基板溫度為100℃至 200℃。因此，如果矽的熱膨脹係數與玻璃的熱膨脹係數不同，矽基板10將破裂或打破。因此，有必要使用具有與矽基板相同的熱膨脹係數的玻璃。而且，具有與矽基板相同熱膨脹係數的玻璃一般是具有高電阻的絕緣體。然而，待處理的樣品不是用機械夾頭夾住而是用RIE裝置、灰化試驗裝置、濺鍍裝置等中的靜電夾頭夾住。在此情況下，玻璃基板不能被靜電夾頭夾住。為了避免此不便之處，導電膜或導電板必須黏附在玻璃表面，或玻璃表面必須用導電液旋轉塗覆。
在如上所述的第一實施例中，即使在晶粒分類測試期間針接觸並損壞了元件表面電極(第二電極板)27，內部電極26可在非等向蝕刻中被用作蝕刻終止膜以移除矽基板10內形成的貫穿孔底部上的絕緣膜。因此，可避免非等向蝕刻的蝕刻劑穿透內部電極26並腐蝕層間絕緣膜13的不便之處。
而且，在第一實施例中，接觸插塞28未在整個內部電極26和元件表面電極27之間形成，且被安置在當從垂直於矽基板10表面的方向來看時不重疊板開口30或貫穿孔電極的區域內的內部電極26和元件表面電極27之間。因此，這些電極之間的部分不會變得太堅硬。這使得減少元件表面電極27或內部電極26的部分進入矽基板10內部並損壞攝像模組的不便之處，和當針被分離時會將元件表面電極27或內部電極26從矽基板10移除的不便之處成為可能。
[第二實施例]
下文將解釋本發明第二實施例的攝像模組。與上述第一實施例佈置中相同的參考編號指相同的部分，重複的解釋將被省略。
圖11是第二實施例的攝像模組中貫穿孔電極和電極板部分的放大截面圖。圖12是從板開口側來看的貫穿孔電極和電極板部分的平面圖。請注意圖11和圖12舉例說明了相當於在層間絕緣膜13上形成的保護膜15的結構，且並未示出在保護膜15上形成的任何構件。
在圖12所示的第二實施例中，矽基板10中處理過的孔50的形狀和絕緣膜22中處理過的孔51的形狀都是正方形。剩下的佈置和效果同上述第一實施例中的相同。
[第三實施例]
下文將解釋本發明第三實施例的攝像模組。與上述第一實施例佈置中相同的參考編號指相同的部分，重複的解釋將被省略。圖13是第三實施例的攝像模組中貫穿孔電極和電極板部分的放大截面圖。
在如圖13中所示的第三實施例中，中間電極(第三電極板)42在內部電極26和元件表面電極27之間的層間絕緣膜13內形成。也就是說，第三實施例具有在層間絕緣膜13內形成的電極層的數目為3的結構，且電極板的三層被安置在電極板區域內。
在具有此結構的第三實施例中，即使在晶粒分類測試期間針接觸並損壞了元件表面電極27，因為中間電極42 在元件表面電極27下形成，由針引起的這種損壞不會到達中間電極42下面的內部電極26，因此內部電極26可被用作蝕刻終止膜。剩下的佈置和效果同前述第一實施例中的相同。
本發明實施例電極板結構的使用使實施具有高RIE定位能力(stoppability)和高晶粒分類測試能力的半導體封裝成為可能。而且，貫穿孔電極的寬度有幾十個μm那麼大，而層間絕緣膜13的厚度為幾個μm那麼小。因此，與黏膠31直接接觸的電極板部分可能會彎曲。在這種情況下，如果接觸插塞28直接存在於與黏膠31直接接觸的電極板下面，當施加彎曲力時接觸插塞可能會被打破。本發明的實施例避免了這種由電極板彎曲引起的不便之處。
請注意在上述實施例中，通過在形成矽基板中貫穿孔電極的步驟中使用抗蝕劑圖案來將貫穿孔底部上的絕緣膜蝕刻。然而，也可通過不使用任何抗蝕劑圖案的非罩幕非等向蝕刻來將貫穿孔底部上的絕緣膜蝕刻。這些步驟的細節將在下文敘述。
圖14至圖18是顯示形成上述實施例中所解釋的矽基板中貫穿孔電極的步驟的截面圖。請注意圖14至圖18中，矽基板10的上表面是第二主要表面，矽基板10的較低表面是第一主要表面。如圖14所示，貫穿孔43在矽基板10中形成。接著，如圖15中所示，絕緣膜22在貫穿孔43中且在第二主要表面上形成。
在此之後，如圖16中所示用抗蝕劑44塗覆絕緣膜 22，如圖17所示用微影製程(photolithography)抗蝕劑44形成圖案。如圖18所示，抗蝕劑44用於將貫穿孔底部的絕緣膜22和絕緣膜13蝕刻。在此之後，抗蝕劑44被移除，且導體層23在絕緣膜22上和貫穿孔底部上的內部電極26上形成。
如前所述，也可通過不使用抗蝕劑的非等向蝕刻來將貫穿孔底部上的絕緣膜蝕刻。圖19至圖21是顯示在矽基板10中形成貫穿孔的步驟的截面圖。
如圖19所示，貫穿孔43在矽基板10中形成。在此步驟中，在第一主要表面上的絕緣膜13也被蝕刻。接著，如圖20所示，絕緣膜22在貫穿孔43中和第二主要表面上形成。在此之後，通過非等向蝕刻將貫穿孔底部上的內部電極26上的絕緣膜22移除。然後，導體層23在絕緣膜22和貫穿孔底部上的內部電極26上形成。
本發明實施例可提供具有在半導體基板內形成貫穿孔電極時起終止膜作用的電極板的半導體封裝，並提供了在測試步驟中實施的如晶粒分類測試的高品質測試。
而且，上述實施例可單獨實施也可以適當的結合形式實施。另外，上面提到的實施例包括不同階段的發明。因此，可通過適當結合實施例中公開的多個構成部件將不同階段的發明提取出來。
對於本領域習知此項技藝者，額外的優勢和修改將會隨時出現。因此，在更廣泛方面，本發明不僅限於此處所描述及示出的具體細節和代表性實施例。因此，可做出各 種修改而不偏離如附加的申請專利範圍和它們的等同項所限定的總體發明概念的精神或範圍。
10‧‧‧矽半導體基板(成像元件晶片)
11‧‧‧淺溝槽隔離
12‧‧‧成像元件
13‧‧‧層間絕緣膜
14‧‧‧內連線
15‧‧‧保護膜
16‧‧‧基礎層
17‧‧‧色彩濾光器
18‧‧‧覆蓋層
19‧‧‧微透鏡
20‧‧‧凹部
21‧‧‧玻璃基板
22‧‧‧絕緣膜
23‧‧‧導體層
24‧‧‧防焊膜
25‧‧‧焊錫球
26‧‧‧內部電極
27‧‧‧元件表面電極
28‧‧‧接觸插塞
29‧‧‧苯乙烯樹脂層
30‧‧‧板開口
31、33、34、35‧‧‧黏膠
32‧‧‧IR截止濾鏡
36‧‧‧光屏蔽電磁屏蔽
40、41、50、51‧‧‧處理過的孔
42‧‧‧中間電極
43‧‧‧貫穿孔
44‧‧‧抗蝕劑
60‧‧‧成像鏡頭
61‧‧‧鏡頭座
62‧‧‧印刷電路板
S1、S2、S3、S4、S5、S6、S7、S8、S9、S10、S11、S12、S13、S14、S15、S16、S17、S18、S19、S19、S20、S21、S22、S23、S24、S25‧‧‧步驟
圖1是顯示本發明第一實施例攝像模組佈置的截面圖。
圖2是第一實施例攝像模組中的矽半導體基板和玻璃基板的放大截面圖。
圖3是第一實施例攝像模組中的貫穿孔電極和電極板部分的放大截面圖。
圖4是從第一實施例攝像模組中的板開口側來看的貫穿孔電極和電極板部分的平面圖。
圖5是顯示製造第一實施例攝像模組的方法的製程流程圖。
圖6是顯示製造第一實施例攝像模組的方法的第一步驟的截面圖。
圖7是顯示製造第一實施例攝像模組的方法的第二步驟的截面圖。
圖8是顯示製造第一實施例攝像模組的方法的第三步驟的截面圖。
圖9是顯示製造第一實施例攝像模組的方法的第四步驟的截面圖。
圖10是顯示製造第一實施例攝像模組的方法的第五步驟的截面圖。
圖11是本發明第二實施例攝像模組中的貫穿孔電極 和電極板部分的放大截面圖。
圖12是從第二實施例攝像模組中的板開口側來看的貫穿孔電極和電極板部分的平面圖。
圖13是本發明第三實施例攝像模組中的貫穿孔電極和電極板部分的放大截面圖。
圖14是顯示形成根據本發明實施例的矽半導體基板中貫穿孔電極的方法的第一步驟的截面圖。
圖15是顯示形成根據本發明實施例的矽半導體基板中貫穿孔電極的方法的第二步驟的截面圖。
圖16是顯示形成根據本發明實施例的矽半導體基板中貫穿孔電極的方法的第三步驟的截面圖。
圖17是顯示形成根據本發明實施例的矽半導體基板中貫穿孔電極的方法的第四步驟的截面圖。
圖18是顯示形成根據本發明實施例的矽半導體基板中貫穿孔電極的方法的第五步驟的截面圖。
圖19是顯示形成根據本發明另一實施例的矽半導體基板中貫穿孔電極的方法的第一步驟的截面圖。
圖20是顯示形成根據本發明其他實施例的矽半導體基板中貫穿孔電極的方法的第二步驟的截面圖。
圖21是顯示形成根據本發明其他實施例的矽半導體基板中貫穿孔電極的方法的第三步驟的截面圖。
10‧‧‧矽半導體基板(成像元件晶片)
25‧‧‧焊錫球
31、33、34、35‧‧‧黏膠
32‧‧‧IR截止濾鏡
36‧‧‧光屏蔽電磁屏蔽
60‧‧‧成像鏡頭
61‧‧‧鏡頭座
62‧‧‧印刷電路板

Claims (15)

  1. 一種半導體封裝，包括：成像元件，形成在半導體基板的第一主要表面上；外部電極，形成在與所述半導體基板的所述第一主要表面相對的第二主要表面上；貫穿孔電極，形成在所述半導體基板內形成的貫穿孔內，並電性連接所述第一主要表面上的所述成像元件和所述第二主要表面上的外部電極；第一電極板，形成在所述半導體基板的第一主要表面內的所述貫穿孔電極上；層間絕緣膜，形成在所述第一電極板上和所述半導體基板的所述第一主要表面上；第二電極板，形成在所述層間絕緣膜上；保護膜，形成在所述第二電極板和所述層間絕緣膜上，並具有暴露所述第二電極板的一部分的第一開口；接觸插塞，形成於所述第一電極板和所述第二電極板之間的從垂直於所述半導體基板表面的方向來看與所述第一開口不重疊的區域內；形成與所述成像元件相對的色彩濾光器；以及在所述色彩濾光器上形成的與所述成像元件相對的微透鏡。
  2. 如申請專利範圍第1項所述之半導體封裝，其中所述接觸插塞電性連接所述第一電極板和所述第二電極板。
  3. 如申請專利範圍第1項所述之半導體封裝，進一步 包括在所述第一電極板和所述第二電極板之間的所述層間絕緣膜內形成的第三電極板。
  4. 如申請專利範圍第1項所述之半導體封裝，進一步包括：黏膠，形成在所述第二電極板上，並具有暴露所述微透鏡的第二開口；以及光傳輸基板，形成在所述黏膠上。
  5. 如申請專利範圍第1項所述之半導體封裝，其中所述第一電極板是在所述半導體基板內形成所述貫穿孔電極時阻止所述層間絕緣膜蝕刻的終止膜；以及所述第二電極板是在晶粒分類測試中與針接觸的電極板。
  6. 一種半導體封裝，包括：成像元件，形成在半導體基板的第一主要表面上；外部電極，形成在與所述半導體基板的所述第一主要表面相對的第二主要表面上；貫穿孔電極，形成在所述半導體基板內形成的貫穿孔內，並電性連接所述第一主要表面上的所述成像元件和所述第二主要表面上的所述外部電極；第一電極板，形成在所述半導體基板的所述第一主要表面內的所述貫穿孔電極上；層間絕緣膜，形成在所述第一電極板上和所述半導體基板的所述第一主要表面上；第二電極板，形成在所述層間絕緣膜上； 接觸插塞，形成於所述第一電極板和所述第二電極板之間的從垂直於所述半導體基板表面方向來看與所述貫穿孔電極不重疊的區域內；形成與所述成像元件相對的色彩濾光器；以及形成在所述色彩濾光器上的與所述成像元件相對的微透鏡。
  7. 如申請專利範圍第6項所述之半導體封裝，其中所述接觸插塞電性連接所述第一電極板和所述第二電極板。
  8. 如申請專利範圍第6項所述之半導體封裝，進一步包括形成在所述第一電極板和所述第二電極板之間的所述層間絕緣膜內的第三電極板。
  9. 如申請專利範圍第6項所述之半導體封裝，進一步包括：黏膠，形成在所述第二電極板上，並具有暴露所述微透鏡的開口；以及光傳輸基板，形成在所述黏膠上。
  10. 如申請專利範圍第6項所述之半導體封裝，其中所述第一電極板是在所述半導體基板內形成所述貫穿孔電極時阻止所述層間絕緣膜蝕刻的終止膜；以及所述第二電極板是在晶粒分類測試中與針接觸的電極板。
  11. 一種半導體封裝，包括：成像元件，形成在半導體基板的第一主要表面上；外部電極，形成在與所述半導體基板的所述第一主要 表面相對的第二主要表面上；貫穿孔電極，形成在所述半導體基板內形成的貫穿孔內，並電性連接所述第一主要表面上的所述成像元件和所述第二主要表面上的所述外部電極；第一電極板，形成在所述半導體基板的所述第一主要表面內的所述貫穿孔電極上；層間絕緣膜，形成在所述第一電極板上和所述半導體基板的所述第一主要表面上；第二電極板，形成在所述層間絕緣膜上；保護膜，形成在所述第二電極板和所述層間絕緣膜上，並具有暴露所述第二電極板的一部分的第一開口；接觸插塞，形成在所述第一電極板和所述第二電極板之間，所述接觸插塞直接定位在與所述保護膜重疊的所述第二電極板的一部分的下面；與所述成像元件相對形成的色彩濾光器；以及形成在所述色彩濾光器上的與所述成像元件相對的微透鏡。
  12. 如申請專利範圍第11項所述之半導體封裝，其中所述接觸插塞電性連接所述電極板和所述第二電極板。
  13. 如申請專利範圍第11項所述之半導體封裝，進一步包括形成在所述第一電極板和所述第二電極板之間的所述層間絕緣膜內的第三電極板。
  14. 如申請專利範圍第11項所述之半導體封裝，進一步包括： 黏膠，形成在所述第二電極板上，並具有暴露所述微透鏡的第二開口；以及光傳輸基板，形成在所述黏膠上。
  15. 如申請專利範圍第11項所述之半導體封裝，其中所述第一電極板是在所述半導體基板內形成所述貫穿孔電極時阻止所述層間絕緣膜蝕刻的終止膜；以及所述第二電極板是在晶粒分類測試中與針接觸的電極板。
TW097150521A 2007-12-27 2008-12-24 包含貫穿孔電極與光傳輸基板的半導體封裝 TWI387083B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007338199A JP4799542B2 (ja) 2007-12-27 2007-12-27 半導体パッケージ

Publications (2)

Publication Number Publication Date
TW200937605A TW200937605A (en) 2009-09-01
TWI387083B true TWI387083B (zh) 2013-02-21

Family

ID=40824413

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097150521A TWI387083B (zh) 2007-12-27 2008-12-24 包含貫穿孔電極與光傳輸基板的半導體封裝

Country Status (6)

Country Link
US (1) US7808064B2 (zh)
EP (1) EP2179444A4 (zh)
JP (1) JP4799542B2 (zh)
KR (1) KR101033078B1 (zh)
TW (1) TWI387083B (zh)
WO (1) WO2009084700A1 (zh)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7964926B2 (en) * 2005-02-02 2011-06-21 Samsung Electronics Co., Ltd. Image sensing devices including image sensor chips, image sensor package modules employing the image sensing devices, electronic products employing the image sensor package modules, and methods of fabricating the same
US8076744B2 (en) * 2007-01-25 2011-12-13 Chien-Hung Liu Photosensitizing chip package and manufacturing method thereof
JP4585561B2 (ja) * 2007-09-04 2010-11-24 株式会社東芝 半導体装置の製造方法
JP4799543B2 (ja) * 2007-12-27 2011-10-26 株式会社東芝 半導体パッケージ及びカメラモジュール
JP5356742B2 (ja) 2008-07-10 2013-12-04 ラピスセミコンダクタ株式会社 半導体装置、半導体装置の製造方法および半導体パッケージの製造方法
JP4818332B2 (ja) 2008-08-12 2011-11-16 株式会社東芝 半導体装置、半導体装置の製造方法、及びカメラモジュール
JP5178569B2 (ja) * 2009-02-13 2013-04-10 株式会社東芝 固体撮像装置
US9142586B2 (en) * 2009-02-24 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Pad design for backside illuminated image sensor
US8531565B2 (en) * 2009-02-24 2013-09-10 Taiwan Semiconductor Manufacturing Company, Ltd. Front side implanted guard ring structure for backside illuminated image sensor
EP2224469A3 (en) * 2009-02-25 2015-03-25 Imec Method for etching 3d structures in a semiconductor substrate, including surface preparation
JP2011009645A (ja) * 2009-06-29 2011-01-13 Toshiba Corp 半導体装置及びその製造方法
JP5101575B2 (ja) 2009-07-28 2012-12-19 株式会社東芝 半導体装置およびその製造方法
JP5452273B2 (ja) 2010-02-15 2014-03-26 オリンパス株式会社 半導体装置
JP5052638B2 (ja) 2010-03-17 2012-10-17 Ｓｐｐテクノロジーズ株式会社 成膜方法
TWI426311B (zh) * 2010-04-13 2014-02-11 Himax Tech Ltd 晶圓級鏡頭模組、製造晶圓級鏡頭模組的方法與晶圓級攝影機
TWI422868B (zh) * 2010-04-13 2014-01-11 Himax Tech Ltd 晶圓級光學透鏡及其相關形成方法
US8532449B2 (en) * 2010-05-06 2013-09-10 Intel Corporation Wafer integrated optical sub-modules
JP5423572B2 (ja) 2010-05-07 2014-02-19 セイコーエプソン株式会社 配線基板、圧電発振器、ジャイロセンサー、配線基板の製造方法
KR101078745B1 (ko) 2010-06-09 2011-11-02 주식회사 하이닉스반도체 반도체 칩 및 그의 제조방법
JP2012044091A (ja) * 2010-08-23 2012-03-01 Canon Inc 撮像装置、撮像モジュール及びカメラ
JP5221615B2 (ja) 2010-09-21 2013-06-26 株式会社東芝 撮像装置およびその製造方法
JP5958732B2 (ja) * 2011-03-11 2016-08-02 ソニー株式会社 半導体装置、製造方法、および電子機器
JP5802515B2 (ja) * 2011-10-19 2015-10-28 株式会社東芝 半導体装置及びその製造方法
JP2013105784A (ja) * 2011-11-10 2013-05-30 Seiko Instruments Inc 光センサ装置およびその製造方法
KR101849223B1 (ko) * 2012-01-17 2018-04-17 삼성전자주식회사 반도체 패키지 및 그 제조 방법
US8772930B2 (en) 2012-01-19 2014-07-08 Hong Kong Applied Science and Technology Research Institute Company Limited Increased surface area electrical contacts for microelectronic packages
US10269863B2 (en) * 2012-04-18 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for via last through-vias
JP2014086596A (ja) * 2012-10-24 2014-05-12 Olympus Corp 半導体装置、撮像装置、半導体基板の検査方法及び半導体装置の製造方法
US8791578B2 (en) 2012-11-12 2014-07-29 Hong Kong Applied Science and Technology Research Institute Company Limited Through-silicon via structure with patterned surface, patterned sidewall and local isolation
EP2772939B1 (en) * 2013-03-01 2016-10-19 Ams Ag Semiconductor device for detection of radiation and method of producing a semiconductor device for detection of radiation
KR20150021659A (ko) * 2013-08-21 2015-03-03 주식회사 동부하이텍 이미지 센서의 제조 방법
JP5588553B2 (ja) * 2013-08-29 2014-09-10 ラピスセミコンダクタ株式会社 半導体装置および半導体装置の製造方法
JP6299406B2 (ja) 2013-12-19 2018-03-28 ソニー株式会社 半導体装置、半導体装置の製造方法、及び電子機器
JP6349089B2 (ja) * 2014-01-14 2018-06-27 株式会社フジクラ 半導体装置、及び撮像モジュール
JP6187320B2 (ja) * 2014-03-03 2017-08-30 株式会社デンソー 受光チップ
TWI616692B (zh) * 2014-12-29 2018-03-01 鴻海精密工業股份有限公司 光纖連接器及光耦合透鏡
JP2016225471A (ja) * 2015-05-29 2016-12-28 株式会社東芝 半導体装置および半導体装置の製造方法
JP6479578B2 (ja) * 2015-05-29 2019-03-06 東芝メモリ株式会社 半導体装置の製造方法および半導体装置
JP6479579B2 (ja) 2015-05-29 2019-03-06 東芝メモリ株式会社 半導体装置
TWI800487B (zh) 2016-09-09 2023-05-01 日商索尼半導體解決方案公司 固體攝像元件及製造方法、以及電子機器
WO2018056584A1 (ko) 2016-09-21 2018-03-29 삼성전자 주식회사 피부 상태 측정 방법 및 이를 위한 전자 장치
JP2018157110A (ja) 2017-03-17 2018-10-04 東芝メモリ株式会社 半導体装置およびその製造方法
JP2021068772A (ja) * 2019-10-21 2021-04-30 富士通株式会社 半導体装置及び半導体装置の製造方法
JP2022047357A (ja) 2020-09-11 2022-03-24 キオクシア株式会社 半導体装置およびその製造方法
WO2023074233A1 (ja) * 2021-10-26 2023-05-04 ソニーセミコンダクタソリューションズ株式会社 半導体装置及びその製造方法並びに電子機器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200616125A (en) * 2004-11-02 2006-05-16 Taiwan Semiconductor Mfg Co Ltd Bond pad structure with stress-buffering layer capping interconnection metal layer
TW200629486A (en) * 2004-10-04 2006-08-16 Sharp Kk Semiconductor device and method for producing same
TW200642017A (en) * 2005-05-30 2006-12-01 Fujitsu Ltd Semiconductor element and manufacturing method thereof
TW200828580A (en) * 2006-11-30 2008-07-01 Sony Corp Solid-state imaging device

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4011695B2 (ja) 1996-12-02 2007-11-21 株式会社東芝 マルチチップ半導体装置用チップおよびその形成方法
DE19916572A1 (de) 1999-04-13 2000-10-26 Siemens Ag Optisches Halbleiterbauelement mit optisch transparenter Schutzschicht
JP2002094082A (ja) * 2000-07-11 2002-03-29 Seiko Epson Corp 光素子及びその製造方法並びに電子機器
JP4000507B2 (ja) * 2001-10-04 2007-10-31 ソニー株式会社 固体撮像装置の製造方法
JP4354321B2 (ja) 2004-03-29 2009-10-28 シャープ株式会社 固体撮像素子パッケージ、半導体パッケージ、カメラモジュール、及び固体撮像素子パッケージの製造方法
JP4271625B2 (ja) * 2004-06-30 2009-06-03 株式会社フジクラ 半導体パッケージ及びその製造方法
JP4873517B2 (ja) * 2004-10-28 2012-02-08 オンセミコンダクター・トレーディング・リミテッド 半導体装置及びその製造方法
WO2006073085A1 (ja) * 2005-01-04 2006-07-13 I Square Reserch Co., Ltd. 固体撮像装置及びその製造方法
JP4694305B2 (ja) 2005-08-16 2011-06-08 ルネサスエレクトロニクス株式会社 半導体ウエハの製造方法
US7288757B2 (en) * 2005-09-01 2007-10-30 Micron Technology, Inc. Microelectronic imaging devices and associated methods for attaching transmissive elements
JP4951989B2 (ja) * 2006-02-09 2012-06-13 富士通セミコンダクター株式会社 半導体装置
JP2007273629A (ja) * 2006-03-30 2007-10-18 Fujifilm Corp 固体撮像装置の製造方法及び固体撮像装置
KR100801447B1 (ko) * 2006-06-19 2008-02-11 (주)실리콘화일 배면 광 포토다이오드를 이용한 이미지센서 및 그 제조방법
US7781781B2 (en) * 2006-11-17 2010-08-24 International Business Machines Corporation CMOS imager array with recessed dielectric
KR100867508B1 (ko) 2007-05-31 2008-11-10 삼성전기주식회사 이미지 센서의 웨이퍼 레벨 패키징 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200629486A (en) * 2004-10-04 2006-08-16 Sharp Kk Semiconductor device and method for producing same
TW200616125A (en) * 2004-11-02 2006-05-16 Taiwan Semiconductor Mfg Co Ltd Bond pad structure with stress-buffering layer capping interconnection metal layer
TW200642017A (en) * 2005-05-30 2006-12-01 Fujitsu Ltd Semiconductor element and manufacturing method thereof
TW200828580A (en) * 2006-11-30 2008-07-01 Sony Corp Solid-state imaging device

Also Published As

Publication number Publication date
JP4799542B2 (ja) 2011-10-26
EP2179444A1 (en) 2010-04-28
US7808064B2 (en) 2010-10-05
TW200937605A (en) 2009-09-01
WO2009084700A1 (en) 2009-07-09
EP2179444A4 (en) 2013-03-20
US20090283847A1 (en) 2009-11-19
KR101033078B1 (ko) 2011-05-06
JP2009158862A (ja) 2009-07-16
KR20090104127A (ko) 2009-10-05

Similar Documents

Publication Publication Date Title
TWI387083B (zh) 包含貫穿孔電極與光傳輸基板的半導體封裝
TWI387075B (zh) 半導體封裝以及攝影機模組
TWI240338B (en) Structure of image sensor module and method for manufacturing of wafer level package
JP5150566B2 (ja) 半導体装置およびカメラモジュール
US7279782B2 (en) FBGA and COB package structure for image sensor
US7919348B2 (en) Methods for protecting imaging elements of photoimagers during back side processing
JP4987928B2 (ja) 半導体装置の製造方法
US9287310B2 (en) Methods and apparatus for glass removal in CMOS image sensors
US9966400B2 (en) Photosensitive module and method for forming the same
US9136291B2 (en) Solid-state imaging device having penetration electrode formed in semiconductor substrate
JP2002094082A (ja) 光素子及びその製造方法並びに電子機器
US20160190353A1 (en) Photosensitive module and method for forming the same
JP2010186870A (ja) 半導体装置
US11973095B2 (en) Method for forming chip package with second opening surrounding first opening having conductive structure therein
US10950738B2 (en) Chip package and method for forming the same
US9978788B2 (en) Photosensitive module and method for forming the same
CN111009542B (zh) 一种封装方法及封装结构
JP2010186871A (ja) 撮像デバイスの製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees