JP5178569B2 - 固体撮像装置 - Google Patents

固体撮像装置 Download PDF

Info

Publication number
JP5178569B2
JP5178569B2 JP2009031430A JP2009031430A JP5178569B2 JP 5178569 B2 JP5178569 B2 JP 5178569B2 JP 2009031430 A JP2009031430 A JP 2009031430A JP 2009031430 A JP2009031430 A JP 2009031430A JP 5178569 B2 JP5178569 B2 JP 5178569B2
Authority
JP
Japan
Prior art keywords
electrode
insulating film
interlayer insulating
forming
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009031430A
Other languages
English (en)
Other versions
JP2010186947A (ja
Inventor
真梨子 齋藤
郁子 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2009031430A priority Critical patent/JP5178569B2/ja
Priority to US12/629,322 priority patent/US20100207224A1/en
Priority to TW099102458A priority patent/TW201104847A/zh
Priority to CN201010116043A priority patent/CN101807592A/zh
Publication of JP2010186947A publication Critical patent/JP2010186947A/ja
Priority to US13/490,768 priority patent/US9136291B2/en
Application granted granted Critical
Publication of JP5178569B2 publication Critical patent/JP5178569B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02002—Arrangements for conducting electric current to or from the device in operations

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、半導体基板に形成された貫通電極を有する固体撮像装置に関し、例えばカメラモジュールに関するものである。
近年、さまざまな電子機器の小型化が進んでおり、半導体イメージセンサを有する固体撮像装置においても小型化が求められている。小型化を実現するための技術の１つとして、半導体イメージセンサを形成した半導体チップの裏面側から表面側の内部電極まで貫通孔を形成し、貫通孔内に埋め込んだ導電体層を介して、裏面側の電極と表面側の内部電極とを電気的に接続する貫通電極がある。
従来、貫通電極の形成方法は、例えば以下のようになっている。シリコン基板の裏面側から表面側まで貫通孔を形成し、その後、貫通孔内に絶縁膜を形成する。次に、貫通孔の底面と内部電極との間に存在する前記絶縁膜及び層間絶縁膜に貫通孔を延伸した後、貫通孔内に導電体層（貫通電極）を埋め込む（例えば、特許文献１参照）。
しかしながら、層間絶縁膜に貫通孔を形成する際に、約５０から１００μｍの厚さのシリコン基板下に直径が約２０から３０μｍの小さいサイズの貫通孔を形成するため、レジスト膜厚を厚くしなければならず、レジストをパターニングする際の現像時間が長いことにより製造コストが上昇するという問題がある。また、レジストを除去する際に使用されるプラズマアッシャーにより、貫通孔においてシリコン基板上に形成された絶縁膜がダメージを受け、シリコン基板と導電体層との間にショートが発生するといった問題がある。
特開２００７−５３１４９号公報
本発明は、シリコン基板の貫通孔に形成される貫通電極において、シリコン基板と導電体層との間に発生するショート不良を低減することができる固体撮像装置を提供する。
一実施態様の固体撮像装置の製造方法は、半導体基板の第１の主面に撮像素子を形成する工程と、前記半導体基板の前記第１の主面上に第１層間絶縁膜を形成する工程と、前記第１層間絶縁膜内に第１コンタクトプラグを形成する工程と、前記第１層間絶縁膜上及び前記第１コンタクトプラグ上に第１の電極を形成する工程と、前記半導体基板の前記第１の主面に対向する第２の主面から前記第１層間絶縁膜の表面まで貫通孔を空ける工程と、前記貫通孔の側面上、及び前記第１層間絶縁膜の前記表面上に絶縁膜を形成する工程と、前記貫通孔内の前記第１層間絶縁膜の前記表面上の前記絶縁膜を除去する工程と、前記貫通孔内の前記第１コンタクトプラグ上、前記絶縁膜上、及び前記第１層間絶縁膜上に貫通電極を形成する工程とを具備することを特徴とする。
本発明によれば、シリコン基板の貫通孔に形成される貫通電極において、シリコン基板と導電体層との間に発生するショート不良を低減できる固体撮像装置を提供することが可能である。
本発明の実施形態のカメラモジュールの構成を示す断面図である。 実施形態のカメラモジュールにおけるシリコン半導体基板とガラス基板部分を拡大した断面図である。 実施形態のカメラモジュールにおける貫通電極と電極パッド部分を拡大した断面図である。 実施形態のカメラモジュールにおけるパッド開口部側から見た貫通電極と電極パッド部分の平面図である。 実施形態のカメラモジュールにおける貫通電極の製造方法を示す第１工程の断面図である。 実施形態のカメラモジュールにおける貫通電極の製造方法を示す第２工程の断面図である。 実施形態のカメラモジュールにおける貫通電極の製造方法を示す第３工程の断面図である。 実施形態のカメラモジュールにおける貫通電極の製造方法を示す第４工程の断面図である。 実施形態のカメラモジュールにおける貫通電極の製造方法を示す第５工程の断面図である。 実施形態のカメラモジュールにおける貫通電極の製造方法を示す第６工程の断面図である。
以下、図面を参照して本発明の実施形態について説明する。ここでは、固体撮像装置としてカメラモジュールを例に取る。説明に際し、全図にわたり、共通する部分には共通する参照符号を付す。
図１は、本発明の実施形態のカメラモジュールの構成を示す断面図である。撮像素子（図示せず）が形成されたシリコン半導体基板（撮像素子チップ）１０の第１の主面上には、接着剤１１を介して光透過性支持基板、例えばガラス基板１２が形成されている。ガラス基板１２上には接着剤１３を介してＩＲ（赤外線）カットフィルタ１４が配置され、ＩＲカットフィルタ１４上には接着剤１５を介して撮像レンズ１６を含むレンズホルダー１７が配置されている。また、シリコン基板１０の、第１の主面に対向する第２の主面上には外部端子（電極）、例えばハンダボール１８が形成されている。シリコン基板１０およびガラス基板１２の周囲には遮光兼電磁シールド１９が配置され、この遮光兼電磁シールド１９は接着剤２０でレンズホルダー１７に接着されている。このような構造により、カメラモジュール１００が形成されている。
前記カメラモジュール１００は、例えば、樹脂あるいはセラミックからなる実装基板２００上にハンダボール１８を介して直接実装(ＣＯＢ: Chip On Board)される。
次に、図１におけるシリコン基板１０とガラス基板１２の断面構造を詳細に説明する。図２は、実施形態のカメラモジュールにおけるシリコン基板とガラス基板の部分を拡大した断面図である。カメラモジュールは、撮像素子２１が形成された撮像画素部と、この撮像画素部から出力された信号を処理する周辺回路部とを有する。
カメラモジュールの撮像画素部は、以下のような構成を有する。シリコン基板１０の第１の主面には、素子分離絶縁層（例えば、ＳＴＩ(Shallow Trench Isolation)）２２と、素子分離絶縁層２２にて分離された素子領域が配置されている。素子領域には、フォトダイオード及びトランジスタを含む撮像素子２１が形成されている。撮像素子２１が形成された第１の主面上には層間絶縁膜２３が形成され、層間絶縁膜２３上には層間絶縁膜２４が形成されている。さらに、層間絶縁膜２４中には配線２５が形成されている。
層間絶縁膜２４上には、パッシベーション膜２６が形成され、パッシベーション膜２６上にはベース層２７が形成されている。ベース層２７上には、撮像素子２１に対応するようにカラーフィルタ２８がそれぞれ配置されている。カラーフィルタ２８上にはオーバーコート２９が形成され、オーバーコート２９上には撮像素子２１（またはカラーフィルタ２８）に対応するようにマイクロレンズ３０がそれぞれ形成されている。さらに、マイクロレンズ３０上は空洞３１となり、この空洞３１上には光透過性支持基板（透明基板）、例えばガラス基板１２が配置されている。
カメラモジュールの周辺回路部には、以下のような貫通電極及び電極パッドが形成されている。シリコン基板１０の第１の主面上には層間絶縁膜２３が形成され、層間絶縁膜２３上には内部電極３２が形成されている。さらに、内部電極３２上には、層間絶縁膜２４を介して素子面電極３３が形成されている。内部電極３２と素子面電極３３間の層間絶縁膜２４内には、これら電極間を電気的に接続するコンタクトプラグ３４が形成されている。コンタクトプラグ３４は、第１の主面に対して垂直な方向から見たとき、貫通孔と重ならない領域に配置されている。なお、素子面電極３３は、例えばコンタクトプラグ３４、内部電極３２を介して、電圧の印加及び信号の読み出しなどに使用される。例えば、ダイソートテスト時には、素子面電極３３にテスト用針が当てられる。
シリコン基板１０には、第２の主面から第１の主面まで、すなわち第２の主面から層間絶縁膜２３に達するまで貫通孔が開けられている。貫通孔の側面上及び第２の主面上には、絶縁膜３５が形成されている。さらに、貫通孔の内面上、すなわち絶縁膜３５上及び層間絶縁膜２３上には、導電体層（貫通電極）３６が形成されている。ここで、導電体層３６と内部電極３２との間の層間絶縁膜２３内には、導電体層３６と内部電極３２とを電気的に接続するコンタクトプラグ３７が形成されている。コンタクトプラグ３７は、第１の主面に対して垂直な方向から見たとき、貫通電極３６と層間絶縁膜２３とが接触している領域内に配置されている。内部電極３２は、撮像素子２１あるいは周辺回路部に形成された周辺回路（図示しない）に電気的に接続されている。これにより、貫通孔に形成された貫通電極は、ハンダボール１８と撮像素子２１あるいは周辺回路とを電気的に接続している。
また、導電体層３６上、及び第２の主面上の絶縁膜３５上には保護膜、例えばソルダーレジスト３８が形成されている。さらに、第２の主面上において、導電体層３６上のソルダーレジスト３８の一部が開口され、露出した導電体層３６上には、ハンダボール１８が形成されている。
また、素子面電極３３上には、パッシベーション膜２６が形成されている。パッシベーション膜２６上にはベース層２７が形成され、ベース層２７上にはオーバーコート２９が形成されている。さらに、オーバーコート２９上には、スチレン系樹脂層３９が形成されている。素子面電極３３上に配置された、これらパッシベーション膜２６、ベース層２７、オーバーコート２９、及びスチレン系樹脂層３９が開口されて、パッド開口部４０が形成されている。スチレン系樹脂層３９上及び素子面電極３３上には、接着剤１１を介してガラス基板１２が形成されている。なお、接着剤１１はパターニングされており、撮像素子２１上（またはマイクロレンズ３０上）には配置されていない。
なお、ソルダーレジスト３８は、例えばフェノール系樹脂、あるいはポリイミド系樹脂、アミン系樹脂などからなる。ハンダボール１８には、例えばＳｎ−Ｐｂ(共晶)、あるいは９５Ｐｂ−Ｓｎ(高鉛高融点半田)、Ｐｂフリー半田として、Ｓｎ−Ａｇ、Ｓｎ−Ｃｕ、Ｓｎ−Ａｇ−Ｃｕなどが用いられる。
次に、実施形態のカメラモジュールにおける貫通電極と電極部分について詳細に述べる。図３は、カメラモジュールにおける貫通電極と電極部分を拡大した断面図であり、図４はパッド開口部側から見た貫通電極と電極部分の平面図である。なお、図３及び図４では、層間絶縁膜２４上に形成されるパッシベーション膜２６までを図示し、パッシベーション膜２６上に形成される部材は省略している。
図３において、前述したように、シリコン基板１０の第２の主面から第１の主面まで達する貫通孔に貫通電極３６が形成されている。シリコン基板１０の第１の主面上には層間絶縁膜２３を介して内部電極３２が形成されている。貫通電極３６と内部電極３２間の層間絶縁膜２３内には、コンタクトプラグ３７が形成されている。コンタクトプラグ３７は、図４に示すように、第１の主面に対して垂直な方向から見たとき、すなわちパッド開口部側から見たとき、貫通電極３６と層間絶縁膜２３とが接触している領域内に配置されている。なお、図３及び図４において、４１は貫通電極３６と層間絶縁膜２３とが接触している領域を示し、４２は第１の主面における貫通孔の外形を示している。
次に、実施形態のカメラモジュールにおける貫通電極の製造方法を説明する。図５〜図１０は、カメラモジュールにおける貫通電極の製造方法を示す各工程の断面図である。
まず、図５に示すように、シリコン基板１０の第１の主面上に層間絶縁膜２３を形成する。続いて、層間絶縁膜２３にコンタクトプラグ３７を形成し、コンタクトプラグ３７上及び層間絶縁膜２３上に内部電極３２を形成する。これにより、シリコン基板１０と内部電極３２がコンタクトプラグ３７で接続される。コンタクトフラグ３７の形成は以下のように行われる。フォトリソグラフィ工程により層間絶縁膜２３に孔を形成した後、層間絶縁膜２３上にメタル材、例えばタングステン（Ｗ）を堆積し、孔内にタングステンを埋め込む。続いて、層間絶縁膜２３上の余分なタングステンをＣＭＰ（Chemical Mechanical Polish）工程により研磨する。その後、層間絶縁膜２３上に内部電極３２、例えばアルミニウム（Ａｌ）膜または銅（Ｃｕ）膜を形成する。
次に、図６に示すように、シリコン基板１０に貫通孔４３を加工する。続いて、図７に示すように、貫通孔４３の内面上に、すなわち貫通孔４３の側面上及び底面（層間絶縁膜２３面）上に絶縁膜３５を形成する。その後、図８に示すように、絶縁膜３５上にレジスト４４を塗布し、図９に示すように、フォトリソグラフィ工程によりレジスト４４をパターニングする。
次に、図１０に示すように、レジスト４４に保護されていない絶縁膜３５を除去する。すなわち、コンタクトプラグ３７が形成された層間絶縁膜２３上の絶縁膜３５を除去する。その後、レジスト４４を剥離した後、図３に示すように、絶縁膜３５上、コンタクトプラグ３７上、及び層間絶縁膜２３上に導電体層３６を形成する。以上により、内部電極３２にコンタクトプラグ３７を介して接続された貫通電極（導電体層）が製造される。
前述した構造を有する実施形態によれば、貫通電極（導電体層）３６と内部電極３２とをコンタクトプラグ３７で接続することにより、第１の主面上の層間絶縁膜２３に貫通孔を加工する工程を省くことができる。これにより、レジスト４４の膜厚を薄くすることができるため、レジスト４４のパターニング時間を短縮でき、製造コストを低減することができる。また、レジスト４４の膜厚を薄膜化できることにより、レジスト４４の剥離の際に用いるプラズマアッシャーによって絶縁膜３５が受けるダメージを軽減することができる。これにより、貫通電極３６とシリコン基板１０との間に発生するショートを低減することができる。
なおここでは、電極（内部電極３２、素子面電極３３）が２個配置された例を示したが、電極は少なくとも１層以上配置されていれば良い。例えば、内部電極３２と素子面電極３３間の層間絶縁膜２４内に、１個あるいは複数個の電極パッドが配置されていても良い。またここでは、層間絶縁膜２４内に配線２５が３層形成された例を示している。
また、素子面電極３３上のパッド開口部４０では、パッシベーション膜２６の開口端と、ベース層２７、オーバーコート２９、及びスチレン系樹脂層３９の開口端との位置が異なり段差が付いているが、これらの開口端の位置が一致するように形成されていても良い。また、オーバーコート２９の開口端と、スチレン系樹脂層３９の開口端との位置に段差があっても良いし、段差がなくても良い。さらに、素子面電極３３上のパッシベーション膜２６、ベース層２７、オーバーコート２９、及び樹脂層３９を開口してパッド開口部４０を形成した例を示したが、これらの膜を開口せず、パッド開口部を形成しない構造であっても良い。
なお、前述した実施形態は唯一の実施形態ではなく、前記構成の変更あるいは各種構成の追加によって、様々な実施形態を形成することが可能である。
１０…シリコン半導体基板、１１…接着剤、１２…ガラス基板、１３…接着剤、１４…ＩＲ（赤外線）カットフィルタ、１５…接着剤、１６…撮像レンズ、１７…レンズホルダー、１８…ハンダボール、１９…遮光兼電磁シールド、２０…接着剤、２１…撮像素子、２２…素子分離絶縁層、２３…層間絶縁膜、２４…層間絶縁膜、２５…配線、２６…パッシベーション膜、２７…ベース層、２８…カラーフィルタ、２９…オーバーコート、３０…マイクロレンズ、３１…空洞、３２…内部電極、３３…素子面電極、３４…コンタクトプラグ、３５…絶縁膜、３６…導電体層（貫通電極）、３７…コンタクトプラグ、３８…ソルダーレジスト、３９…スチレン系樹脂層、４０…パッド開口部、４３…貫通孔、４４…レジスト、１００…カメラモジュール、２００…実装基板。

Claims (5)

  1. 半導体基板の第１の主面に撮像素子を形成する工程と、
    前記半導体基板の前記第１の主面上に第１層間絶縁膜を形成する工程と、
    前記第１層間絶縁膜内に第１コンタクトプラグを形成する工程と、
    前記第１層間絶縁膜上及び前記第１コンタクトプラグ上に第１の電極を形成する工程と、
    前記半導体基板の前記第１の主面に対向する第２の主面から前記第１層間絶縁膜の表面まで貫通孔を空ける工程と、
    前記貫通孔の側面上、及び前記第１層間絶縁膜の前記表面上に絶縁膜を形成する工程と、
    前記貫通孔内の前記第１層間絶縁膜の前記表面上の前記絶縁膜を除去する工程と、
    前記貫通孔内の前記第１コンタクトプラグ上、前記絶縁膜上、及び前記第１層間絶縁膜上に貫通電極を形成する工程と、
    を具備することを特徴とする固体撮像装置の製造方法。
  2. 前記第１コンタクトプラグは、前記第１の電極と前記貫通電極とを電気的に接続することを特徴とする請求項１に記載の固体撮像装置の製造方法。
  3. 前記半導体基板の前記第１の主面に対して垂直な方向から見たとき、前記第１のコンタクトプラグは、前記貫通電極と前記第１層間絶縁膜とが接触する領域に配置されていることを特徴とする請求項１または２に記載の固体撮像装置の製造方法。
  4. 前記第１の電極上に第２層間絶縁膜を形成する工程と、
    前記第２層間絶縁膜上に第２の電極を形成する工程と、
    前記第２の電極上及び前記第２層間絶縁膜上に、前記第２の電極の一部分を露出した開口部を有するパッシベーション膜を形成する工程と、
    前記第１の電極と前記第２の電極との間に、前記第１の電極と前記第２の電極とを電気的に接続する第２のコンタクトプラグを形成する工程と、
    をさらに具備することを特徴とする請求項１乃至３のいずれかに記載の固体撮像装置の製造方法。
  5. 前記半導体基板の前記第１の主面に対して垂直な方向から見たとき、前記第２のコンタクトプラグは、前記貫通孔と重ならない領域に配置されていることを特徴とする請求項４に記載の固体撮像装置の製造方法。
JP2009031430A 2009-02-13 2009-02-13 固体撮像装置 Expired - Fee Related JP5178569B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2009031430A JP5178569B2 (ja) 2009-02-13 2009-02-13 固体撮像装置
US12/629,322 US20100207224A1 (en) 2009-02-13 2009-12-02 Solid-state imaging device having penetration electrode formed in semiconductor substrate
TW099102458A TW201104847A (en) 2009-02-13 2010-01-28 Solid-state imaging device having penetration electrode formed in semiconductor substrate
CN201010116043A CN101807592A (zh) 2009-02-13 2010-02-09 固体摄像装置
US13/490,768 US9136291B2 (en) 2009-02-13 2012-06-07 Solid-state imaging device having penetration electrode formed in semiconductor substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009031430A JP5178569B2 (ja) 2009-02-13 2009-02-13 固体撮像装置

Publications (2)

Publication Number Publication Date
JP2010186947A JP2010186947A (ja) 2010-08-26
JP5178569B2 true JP5178569B2 (ja) 2013-04-10

Family

ID=42559158

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009031430A Expired - Fee Related JP5178569B2 (ja) 2009-02-13 2009-02-13 固体撮像装置

Country Status (4)

Country Link
US (2) US20100207224A1 (ja)
JP (1) JP5178569B2 (ja)
CN (1) CN101807592A (ja)
TW (1) TW201104847A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7204051B2 (ja) 2020-06-09 2023-01-13 三菱電機株式会社 エレベータのかごドア装置

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011009645A (ja) * 2009-06-29 2011-01-13 Toshiba Corp 半導体装置及びその製造方法
JP2012044091A (ja) * 2010-08-23 2012-03-01 Canon Inc 撮像装置、撮像モジュール及びカメラ
JP5958732B2 (ja) * 2011-03-11 2016-08-02 ソニー株式会社 半導体装置、製造方法、および電子機器
US9219091B2 (en) * 2013-03-12 2015-12-22 Optiz, Inc. Low profile sensor module and method of making same
CN104135814A (zh) * 2013-05-02 2014-11-05 鸿富锦精密工业（深圳）有限公司 印刷电路板
TWI600125B (zh) * 2015-05-01 2017-09-21 精材科技股份有限公司 晶片封裝體及其製造方法
TWI692859B (zh) * 2015-05-15 2020-05-01 日商新力股份有限公司 固體攝像裝置及其製造方法、以及電子機器
CN106365110A (zh) * 2015-07-24 2017-02-01 上海丽恒光微电子科技有限公司 探测传感器及其制备方法
JP2019213151A (ja) 2018-06-08 2019-12-12 ソニーセミコンダクタソリューションズ株式会社 撮像装置
JP7303698B2 (ja) 2019-08-08 2023-07-05 キヤノン株式会社 半導体装置および機器

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7220665B2 (en) * 2003-08-05 2007-05-22 Micron Technology, Inc. H2 plasma treatment
JP4792821B2 (ja) * 2005-06-06 2011-10-12 ソニー株式会社 固体撮像装置およびその製造方法
JP4694305B2 (ja) * 2005-08-16 2011-06-08 ルネサスエレクトロニクス株式会社 半導体ウエハの製造方法
JP4951989B2 (ja) * 2006-02-09 2012-06-13 富士通セミコンダクター株式会社 半導体装置
JP2007235418A (ja) * 2006-02-28 2007-09-13 Toshiba Corp 固体撮像装置
FR2910707B1 (fr) * 2006-12-20 2009-06-12 E2V Semiconductors Soc Par Act Capteur d'image a haute densite d'integration
JP2008166632A (ja) * 2006-12-29 2008-07-17 Manabu Bonshihara 固体撮像装置及びその製造方法並びにカメラモジュール
US20080206997A1 (en) * 2007-02-26 2008-08-28 Semiconductor Energy Laboratory Co., Ltd. Method for Manufacturing Insulating Film and Method for Manufacturing Semiconductor Device
US20080284041A1 (en) * 2007-05-18 2008-11-20 Samsung Electronics Co., Ltd. Semiconductor package with through silicon via and related method of fabrication
JP5159192B2 (ja) * 2007-07-06 2013-03-06 株式会社東芝 半導体装置の製造方法
JP4799542B2 (ja) * 2007-12-27 2011-10-26 株式会社東芝 半導体パッケージ
JP5268618B2 (ja) * 2008-12-18 2013-08-21 株式会社東芝 半導体装置
US8405115B2 (en) * 2009-01-28 2013-03-26 Maxim Integrated Products, Inc. Light sensor using wafer-level packaging
JP5136515B2 (ja) * 2009-05-27 2013-02-06 ソニー株式会社 固体撮像装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7204051B2 (ja) 2020-06-09 2023-01-13 三菱電機株式会社 エレベータのかごドア装置

Also Published As

Publication number Publication date
US20120252156A1 (en) 2012-10-04
CN101807592A (zh) 2010-08-18
US20100207224A1 (en) 2010-08-19
JP2010186947A (ja) 2010-08-26
TW201104847A (en) 2011-02-01
US9136291B2 (en) 2015-09-15

Similar Documents

Publication Publication Date Title
JP5178569B2 (ja) 固体撮像装置
JP4799543B2 (ja) 半導体パッケージ及びカメラモジュール
JP4799542B2 (ja) 半導体パッケージ
JP5754239B2 (ja) 半導体装置
TWI408790B (zh) 具有貫穿電極之半導體裝置及其製造方法
TWI437699B (zh) And a solid-state imaging device having a through-electrode
JP4660259B2 (ja) 半導体装置の製造方法
JP5078725B2 (ja) 半導体装置
JP5450295B2 (ja) 撮像装置および撮像装置の製造方法
US9966400B2 (en) Photosensitive module and method for forming the same
JP4486005B2 (ja) 半導体撮像装置およびその製造方法
US9601531B2 (en) Wafer-level packaging structure for image sensors with packaging cover dike structures corresponding to scribe line regions
US20160190353A1 (en) Photosensitive module and method for forming the same
JP2011003863A (ja) 半導体装置およびカメラモジュール
TWI442535B (zh) 電子元件封裝體及其製作方法
JP2010186870A (ja) 半導体装置
JP2009016406A (ja) 貫通導電体を有する半導体装置およびその製造方法
TW201709452A (zh) 影像感測器封裝結構及其封裝方法
JP5077310B2 (ja) 裏面照射型固体撮像装置および裏面照射型固体撮像装置の製造方法
TWI589016B (zh) 感光模組及其製造方法
JP5045952B2 (ja) 光デバイス、光モジュール及び電子機器
JP4292383B2 (ja) 光デバイスの製造方法
KR101077186B1 (ko) 인터포저를 이용한 반도체 패키지 제조방법
JP2013161873A (ja) 固体撮像装置及びカメラモジュール
TWI427779B (zh) 影像感測器封裝結構及其製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110309

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121023

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121122

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121218

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130108

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160118

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees