JP2014086596A - 半導体装置、撮像装置、半導体基板の検査方法及び半導体装置の製造方法 - Google Patents

半導体装置、撮像装置、半導体基板の検査方法及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2014086596A
JP2014086596A JP2012234955A JP2012234955A JP2014086596A JP 2014086596 A JP2014086596 A JP 2014086596A JP 2012234955 A JP2012234955 A JP 2012234955A JP 2012234955 A JP2012234955 A JP 2012234955A JP 2014086596 A JP2014086596 A JP 2014086596A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
semiconductor
wiring
opening
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012234955A
Other languages
English (en)
Inventor
Mitsuhiro Tsukimura
光宏 月村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Olympus Corp
Original Assignee
Olympus Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Olympus Corp filed Critical Olympus Corp
Priority to JP2012234955A priority Critical patent/JP2014086596A/ja
Priority to US14/059,156 priority patent/US9054005B2/en
Publication of JP2014086596A publication Critical patent/JP2014086596A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/08146—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bonding area connecting to a via connection in the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06596—Structural arrangements for testing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

【課題】ウエハを検査した後にウエハ同士を接続する際に、導通すべき箇所が導通されないという障害の発生を低減する。
【解決手段】複数の層に配線が配置された配線層を有する第１の半導体基板と複数の層に配線が配置された配線層を有する第２の半導体基板とがそれぞれの面を対向させた状態で電気的に接続された半導体装置であって、第１の半導体基板または第２の半導体基板のうち少なくともいずれかは、他方の半導体基板と接続される面に凹部を有し、凹部の内部には、凹部が形成された半導体基板が有する配線層に含まれる配線の一部と電気的に接続され、外部と電気的な接続が可能な電極が形成されている半導体装置。
【選択図】図４

Description

本発明は、半導体装置、撮像装置、半導体基板の検査方法及び半導体装置の製造方法に関する。
ビデオカメラや電子スチルカメラなどが広く一般に普及している。これらのカメラには、ＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）型や増幅型の固体撮像装素子が使用されている。増幅型の固体撮像素子は、受光画素の光電変換部にて生成し、蓄積した信号電荷を画素に設けられた増幅部に導く。増幅部は、増幅された信号を画素から出力する。そして、増幅型の固体撮像素子は、このような画素がマトリクス状に複数配置されている。増幅型の固体撮像素子は、例えばＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタを用いたＣＭＯＳ型固体撮像素子がある。
従来、一般的なＣＭＯＳ型固体撮像素子では、二次元マトリクス状に配列された各画素の光電変換部が生成し蓄積した信号電荷を、画素の行毎に順次読み出す方式が採られている。この場合、各画素の光電変換部における露光のタイミングは、信号電荷の読み出しの開始と終了によって決まるため、画素毎に露光のタイミングが異なる。このため、このようなＣＭＯＳ型固体撮像素子を用いて速い動きの被写体を撮像する場合には、被写体が歪んで撮像されてしまう。
この被写体の歪みを無くすために、信号電荷の蓄積の同時刻性を実現する同時撮像機能（グローバルシャッタ機能）が提案されている。また、グローバルシャッタ機能を有するＣＭＯＳ型固体撮像素子の用途も多くなってきている。グローバルシャッタ機能を有するＣＭＯＳ型固体撮像素子では、通常、光電変換部で生成された信号電荷を読み出す時まで蓄えておくため、遮光性を持った蓄積容量部を有することが必要となる。このような従来のＣＭＯＳ型固体撮像素子では、全画素を同時に露光した後、各光電変換部にて生成された信号電荷を全画素同時に各蓄積容量部に転送して一旦蓄積しておき、この信号電荷を所定の読み出しタイミングで順次画素信号に変換する。
ただし、従来のグローバルシャッタ機能を有するＣＭＯＳ型固体撮像素子では、光電変換部と蓄積容量部とを基板の同一平面上に作りこまねばならならず、ウエハ面積の増大が避けられない。さらに、蓄積容量部に蓄積された信号電荷を読み出すまでの待機期間中に、光や蓄積容量のリークに起因するノイズにより信号の品質が劣化してしまうという問題がある。
この問題を解決するために、例えば、特許文献１には、単位セル毎に配線層側にマイクロパッドを形成した裏面入射型のＭＯＳイメージセンサウエハと、ＭＯＳイメージセンサウエハのマイクロパッドに対応する位置の配線層側にマイクロパッドを形成した信号処理ウエハとが、マイクロバンプによって接続されてなる固体撮像装置が開示されている。また、例えば、特許文献２には、光電変換部が形成された第１の基板と、複数のＭＯＳトランジスタが形成された第２の基板が貼り合わされた固体撮像装置により、ウエハ面積の増大を防ぐ方法が開示されている。
特許第４３４９２３２号公報 特開２０１０−２１９３３９号公報
ＭＯＳイメージセンサウエハと信号処理ウエハとをマイクロバンプ（以下、バンプ）等によって接続する前に、各ウエハの動作検査工程がある。この検査工程で動作が確認できたウエハ同士を接続してイメージセンサを製造することで、歩留まりの向上が図れる。
この検査はウエハ表面に形成された電極にプローブ針を押し当てて行う。そのため、検査後の電極にはプローブ針を押し当てた跡が残る。このプローブ針の押し当て跡は、バンプとほぼ同じ高さの数μｍ程度に盛り上がるため、ウエハ同士を接続する際に本来電気的な導通すべき箇所が導通されないという障害が発生する場合がある。
図１３は、半導体ウエハの検査に関する従来の問題について説明するための図である。同図において、第３半導体ウエハ１２１には、七つの接続電極１２０と二つのＰＡＤ１３１が示されている。プローブ針１２２ａ及びプローブ針１２２ｂをＰＡＤ１３１にあてて、第３半導体ウエハ１２１の動作検査を行った場合に、第３半導体ウエハ１２１には、押し当て跡１２３が二つのＰＡＤ１３１それぞれに形成される。プローブ針の押し当て跡は、バンプとほぼ同じ高さの数μｍ程度に盛り上がる。そのため、第３半導体ウエハ１２１と第４半導体ウエハ１２９とを接続する工程で、接続電極１２０同士を隙間なく物理的に接続できなくなるので、接続電極同士が電気的に接続されない場合があるという問題がある。
そこで本発明の一態様は、上記問題に鑑みてなされたものであり、ウエハを検査した後にウエハ同士を接続する際に、導通すべき箇所が導通されないという障害の発生を低減することを可能にする半導体装置、撮像装置、半導体基板の検査方法及び半導体装置の製造方法を課題とする。
本発明の一態様は、複数の層に配線が配置された配線層を有する第１の半導体基板と複数の層に配線が配置された配線層を有する第２の半導体基板とがそれぞれの面を対向させた状態で電気的に接続された半導体装置であって、前記第１の半導体基板または前記第２の半導体基板のうち少なくともいずれかは、他方の半導体基板と接続される面に凹部を有し、前記凹部の内部には、前記凹部が形成された半導体基板が有する配線層に含まれる配線の一部と電気的に接続され、外部と電気的な接続が可能な電極が形成されている半導体装置である。
また、本発明の一態様は、上記に記載の前記半導体装置を被写体を撮像する撮像部として備える撮像装置である。
また、本発明の一態様は、複数の層に配線が配置された配線層を有する第１の半導体基板と第２の半導体基板とがそれぞれの面を対向させた状態で電気的に接続する半導体装置に用いられる前記第１の半導体基板を検査する半導体基板の検査方法であって、前記第２の半導体基板と接続する面に、前記配線層に含まれる配線の一部と電気的に接続され外部と電気的な接続が可能な電極を内部に有する凹部と、配線が複数の層からなる配線層とを有する前記第１の半導体基板を、前記凹部が有する電極から得られる電気信号を用いて検査する工程を有する半導体基板の検査方法である。
また、本発明の一態様は、複数の層に配線が配置された配線層を有する第１の半導体基板と、複数の層に配線が配置された配線層を有する第２の半導体基板の少なくともいずれかに、他方の半導体基板と接続される面に、自半導体基板の前記配線の一部と電気的に接続され外部と電気的な接続が可能な電極を内部に有する凹部を形成する工程と、ウエハ状態で前記凹部の内部の電極から得られる電気信号を用いて前記凹部が形成された前記半導体基板を検査する工程と、前記第１の半導体基板と前記第２の半導体基板とがそれぞれの面を対向させた状態で電気的に接続する工程と、を有する半導体装置の製造方法である。
本発明の一態様によれば、ウエハを検査した後にウエハ同士を接続する際に、導通すべき箇所が導通されないという障害の発生を低減することができる。
第１の実施形態における半導体装置の概略図である。 第１の半導体基板の平面図の一例である。 第２の半導体基板の平面図の一例である。 図２のＡとＡ´の間の断面図である。 プローブ針を検査用電極に当てた際の針当て跡を説明するための図である。 第１開口部を充填剤で埋めた後の第１の半導体基板の検査用電極の断面図である。 第１半導体ウエハ、第２半導体ウエハ及びそれらを接続した接続ウエハの動作不良チップについて説明するための図である。 半導体装置の第２開口部の断面図の一例である。 第１の実施形態における半導体装置の製造の流れの一例を示すフローチャートである 第１の変形例における半導体装置の断面図の一例である。 第２の変形例における半導体装置の断面図の一例である。 第２の実施形態における撮像装置の構成を示す概略ブロック図である。 半導体ウエハの検査に関する従来の問題について説明するための図である。
以下、本発明の実施形態について、図面を参照して詳細に説明する。図１は、第１の実施形態における半導体装置４の概略図である。同図において、第１半導体ウエハ１と第２半導体ウエハ２とが積層され、電気的に接続された接続ウエハ３が示されている。接続ウエハ３には、複数の半導体装置４が含まれている。第１半導体ウエハ１と第２半導体ウエハ２とがそれぞれのウエハの配線層側を対向させた状態で、互いが備える接続ＰＡＤ（接続部）で電気的に接続されることにより、複数の半導体装置を備える接続ウエハ３が形成される。
同図において、向かって右側の半導体装置４は、接続ウエハに含まれる半導体装置のうちの一つが拡大されたものである。この半導体装置４は、第１の半導体基板１０の面と第２の半導体基板２０の面とが互いが備える接続ＰＡＤで電気的に接続されたものである。例えば、第１の半導体基板１０は、光電変換素子とトランジスタにより構成された画素群を有する。画素群における光電変換素子は、検出した光を電気信号に変換することで撮像信号を取得する。また、例えば、第２の半導体基板２０は、画素群で取得した撮像信号を読み出す読み出し回路を有する。読み出し回路は、撮像信号を後述する接続ＰＡＤ２１（図２及び図４参照）を介して読み出す。これにより、第２の半導体基板２０の読み出し回路は、第１の半導体基板１０の画素群で取得した撮像信号を読み出すことができる。このようにすることで、半導体装置４はイメージセンサとして機能する。
図２は、第１の半導体基板１０の平面図の一例である。同図において、第１の半導体基板１０は、画素領域１１１、水平走査回路１１２、垂直走査回路１１３、増幅回路１１４、第１配線２８、複数の接続ＰＡＤ２１、及び第１開口部（凹部）２５を備える。水平走査回路１１２、垂直走査回路１１３及び増幅回路１１４は画素領域１１１の検査用に設けられたもので、第２の半導体基板２０の読み出し回路とは別の回路である。
画素領域１１１は、例えば複数の画素を備え、各画素は例えばフォトダイオードを備える。フォトダイオードは、検出した光を電気信号に変換することで撮像信号を生成する。
垂直走査回路１１３は、画素領域１１１の行毎にフォトダイオードが変換した後の電気信号を読み出すための回路である。水平走査回路１１２は、画素領域１１１の列毎にフォトダイオードが変換した後の電気信号を読み出すための回路である。水平走査回路１１２は、例えば、垂直走査回路１１３が、画素領域１１１のうち対象となる対象行に対して、ハイレベル（Ｈｉｇｈレベル）の読出信号を出力している場面を想定する。その場合、水平走査回路１１２は、例えば予め決められた時間だけハイレベルの読出信号を、向かって左の列のフォトダーオードから右の列のフォトダーオードへ順次供給する。これにより、フォトダイオード一つ分の電気信号を順次読み出す。画素領域１１１の対象行の全てのフォトダイオードに対して、この読み出し処理が完了した場合、対象行の次の行に対して同じ処理を繰り返す。このように画素領域１１１の行毎の読み出しが完了する毎に、次の行に対する読み出し処理を行うことを繰り返して、全てのフォトダイオードから変換後の電気信号を読み出す。これにより、水平走査回路１１２は、順次読み出した変換後の電気信号を時系列信号として、増幅回路１１４へ出力する。
増幅回路１１４は、水平走査回路１１２から入力された時系列信号を増幅し、増幅後の信号を第１配線２８を介して接続ＰＡＤ２１へ出力する。複数の接続ＰＡＤ２１は、後述する図３のＰＡＤとそれぞれ電気的に接続される。
第１開口部（凹部）２５は、後述する図４に示すように検査用電極２２を露出するために、第１の半導体基板１０に掘られた溝（あるいは窪み）である。第１開口部２５は、一例として第１の半導体基板平面における形状が正方形である。なお、第１開口部２５の第１の半導体基板平面における形状は、正方形に限らず、正方形以外の四角形（例えば、長方形、平行四辺形、ひし形）、多角形（例えば、三角形、六角形、八角形）、円、楕円であってもよい。第１開口部（凹部）２５は、図２の位置に限らず、一例として第１配線２８の上に位置していればよい。
図３は、第２の半導体基板２０の平面図の一例である。第２の半導体基板２０は、読み出し回路１３１と、複数のＰＡＤ１３２を備える。読み出し回路１３１は、図２の画素領域における各画素で取得された撮像信号を読み出す。複数のＰＡＤ１３２は、それぞれ図２の接続ＰＡＤ２１と電気的に接続される。
続いて、プローブ検査に用いる第１半導体ウエハ１の検査用電極２２の断面図の一例について説明する。図４は、図２のＡとＡ´の間の断面図である。不図示の第２半導体ウエハ２と接続する接続表面２４側に、第２半導体ウエハ２との電気的な接続部となる接続ＰＡＤ２１がある。この接続ＰＡＤ２１は、三つのビア２６−１〜２６−３を介して第１半導体ウエハ１内の第２配線２７に接続されている。ここで、各ビア２６−１〜２６−６は、例えば導電性の金属であり、高さは例えば０．５μｍである。
また、第２配線２７は、三つのビア２６−４〜２６−６を介して第１半導体ウエハ１内の第１配線２８に接続されている。また、後述する図５のように、プローブ針４１で第１半導体ウエハ１を検査するために、第１配線２８が延長されて形成された検査用電極２２がある。この検査用電極２２を露出するために、接続表面２４側からエッチング処理を行って開口した第１開口部２５がある。この第１開口部２５は、接続表面２４と検査用電極２２とで凹断面形状をなしている。
第１開口部２５は、深さが例えば数μｍである。なお、検査用電極２２の露出している側の表面は、少なくとも接続表面２４よりも第１半導体ウエハの内側にあればよい。また第１開口部２５は、断面で見たときの横幅が数１０μｍである。なお、第１開口部２５の開口の大きさは、プローブ針４１が検査用電極２２が入る大きさであればよい。また、第１開口部２５の内壁は、接続表面２４に対して垂直でなくてもよく、階段状あるいは傾斜状に形成されていてもよい。また、第１開口部２５の内壁は、曲率を有していてもよい。
また、本実施形態では、一例として第１配線２８の一部を検査用電極２２として機能させているが、第１配線とは別の構造体として検査用電極２２を形成し、両者を配線で接続してもよい。
本実施形態では一例として、製造者は、第１の半導体基板１０に、第１開口部２５以外に、電源から供給された電圧を受けるための電極が露出された開口部と、パルスジェネレータから供給された電気信号を第１の半導体基板１０に入力するための電極が露出された開口部とを形成するものとする。これにより、これらの開口部内に形成された電極は、例えば、他のプローブ針を介して電圧または電気信号（例えば、水平走査回路１１２及び垂直走査回路１１３を動作させるためのクロック信号）の供給をそれぞれ電源またはパルスジェネレータから受ける。なお、第１の半導体基板１０において電圧または入力信号を入力するためにプローブ針４１を押し当てる場所が、第２の半導体基板２０と接続される範囲にない場合、それらの押し当て跡によってそれぞれのウエハが備える接続電極（接続ＰＡＤ）同士が物理的に接続できなくなることがないので、これらの開口部（凹部）を、第１の半導体基板１０に形成しなくてもよい。
図５は、プローブ針４１を検査用電極２２に当てた際の針当て跡４２を説明するための図である。同図において、検査用電極２２にプローブ針４１を当てた際の針当て跡４２が示されている。同図に示すように、接続表面２４から針当て跡４２が飛び出さないので、ウエハ同士の接続時に、それぞれのウエハが備える接続電極同士を隙間なく物理的に接続できる。すなわち、ウエハ同士の接続時に不図示の接続電極同士が電気的に接続されないという障害を防ぐことができる。
同図において、プローブ針４１は、例えば検査用電極２２から検出した電気信号をオシロスコープ４３に出力する。そして、オシロスコープ４３はプローブ針４１が検出した電気信号の波形を表示する。これによって、オシロスコープ４３に表示された信号の波形を観測することで、第１の半導体基板１０の動作が正しいか否かを確認することができる。
第２の半導体基板２０の検査用電極も、第１の半導体基板１０の検査用電極２２と同様の構造とし、プローブ針４１で検査を行う。なお、第２の半導体基板２０の検査用電極も同様の構造とすることで検査が可能であるため、説明は省略する。なお、検査とはウエハ状態で検査用電極にプローブ針を接触させ、電気的な検査をすることである。本実施形態では、一例として第１の半導体基板１０に対する検査とは、第１の半導体基板１０が備える画素アレイの動作を検証する検査である。また、一例として第２の半導体基板２０に対する検査とは、第２の半導体基板２０が備えるロジック回路の動作を検証する検査である。
図６は、第１開口部２５を充填剤２３で埋めた後の第１の半導体基板１０の検査用電極２２の断面図である。同図において、第１開口部２５が充填剤２３で埋められている。このように、プローブ針４１を検査用電極２２に当てた後に、第１開口部２５が充填剤２３で埋められる。ここで、充填剤２３は、例えば絶縁性樹脂やシリコン酸化膜等がある。
後述するように、ウエハ接続後、ウエハ同士の接続前に行う第１半導体ウエハ１の検査と同じ検査用電極２２に対して、接続前にプローブ針４１を押し当てた面とは反対の面にプローブ針４１を押し当てる。この２回の針の押し当てによって検査用電極２２の配線層の変形または切断などの破損が生じ、電気特性を劣化させる可能性がある。図６に示すように、ウエハ同士の接続前の第１開口部２５内を充填剤２３で埋めることで、同じ電極に対して両方の面からプローブ針４１を押し当てることで生じ得る配線層の変形や破損を防ぐことができる。
図７は、第１半導体ウエハ１、第２半導体ウエハ２及びそれらを接続した接続ウエハ３の動作不良のチップ（半導体基板）について説明するための図である。同図において、第１半導体ウエハ１、第２半導体ウエハ２及び接続ウエハ３の四角で囲まれた領域一つ一つが撮像部に相当する。同図において、第１半導体ウエハ１内に、第１半導体ウエハ１の動作不良チップが示されている。また、第２半導体ウエハ２内に、第２半導体ウエハ２の動作不良チップが示されている。接続ウエハ３には、第１半導体ウエハ１の動作不良のチップ、第２半導体ウエハ２の動作不良のチップ、及び第１半導体ウエハ１と第２半導体ウエハ２共に動作不良のチップが示されている。製造者は動作しているチップ同士の接続が最も多くなる第１半導体ウエハ１と第２半導体ウエハ２との組み合わせを抽出することで、接続ウエハ３において、動作不良のチップの数を減らすことができる。
接続ウエハ３の検査を行う場合には、図８に示すように、接続後の第１半導体ウエハ１の他方の表面を削って第２開口部３３を形成して検査用電極２２を露出させることで検査が可能となる。ここで、接続ウエハ３の接続後に第２開口部３３を形成するのは、検査の直前に第２開口部３３を形成することで、異物が第２開口部３３になるべく入らないようにするためである。
図８は、半導体装置４の第２開口部３３の断面図の一例である。同図において、第１半導体ウエハ１が備える接続ＰＡＤ２１と第２半導体ウエハ２が備えるＰＡＤ１３２が第１金メッキ部２９及び第２金メッキ部１３９を介して電気的に接続されている。ここで、接続ＰＡＤ２１とＰＡＤ１３２ともに、その接続前に、エッチングにより表面が露出され、露出された表面に金が塗布される。これにより、同図に示すように、それぞれ第１金メッキ部２９及び第２金メッキ部１３９が形成される。第２半導体ウエハは、内部に第２金メッキ部１３９、ＰＡＤ１３２、第３配線１３３、第４配線１３４及びビア１３６−１〜１３６−６を備える。第３配線１３３は、ビア１３６−１〜１３６−３でＰＡＤ１３２と物理的にも電気的にも接続されている。また、第４配線１３４はビア１３６−４〜１３６−６で第３配線１３３と物理的にも電気的にも接続されている。第４配線は、例えば、不図示の読み出し回路１３１と接続されている。第４配線は、読み出し回路１３１が読み出して得た時系列信号を受ける。時系列信号は、画素領域１１１の各画素の撮像信号を、時系列に並べて一つの信号にしたものである。
第２開口部３３は、第１の半導体基板１０が第２の半導体基板２０と接続する接続面とは反対の面に形成されている。但し、第２開口部３３の水平位置は、一例として第１開口部２５の水平位置と同じ位置である。ここで、水平位置は、第１の半導体基板と平行な２次元座標における位置である。同図において、接続前の第１検査用電極２２に対してプローブ針４１が押し当てられた面と反対の面に、プローブ針４１が押し当てられている。
本実施形態では一例として、製造者は、半導体装置４内でかつその半導体装置４に形成された接続ウエハ３の第２開口部３３と同じ面に、電源から供給された電圧をその半導体装置４へ入力するための電極が露出された開口部を形成する。同様に、製造者は、例えば半導体装置４内で、かつその半導体装置４に形成された接続ウエハ３の第２開口部３３と同じ面に、パルスジェネレータから供給された電気信号をその半導体装置４へ入力するための電極が露出された開口部を形成する。
不図示の電源は、接続ウエハ３内の一の半導体装置４に電圧（例えば、読み出し回路１３１用の電源電圧）を供給する。また、不図示のパルスジェネレータは、接続ウエハ３内の当該半導体装置４に電気信号（例えば、読み出し回路１３１を動作させるためのクロック信号）を供給する。このとき、読み出し回路１３１が読み出して得た時系列信号が、第４配線、第３配線、ＰＡＤ１３２、接続ＰＡＤ２１、第２配線２７及び第１配線２８を介して、検査用電極２２へ到達する。そのときに製造者は、第２開口部３３内の検査用電極２２にプローブ針４１を押し当てる。これにより、プローブ針４１は、読み出し回路１３１が読み出して得た時系列信号を検出し、例えば、検出した時系列信号を不図示のオシロスコープへ出力する。そして、そのオシロスコープはその時系列信号の波形を表示する。これにより、製造者はそのオシロスコープに表示された時系列信号の波形を確認することで、半導体装置４全体の動作が正しいか否かを確認することができる。
続いて、第１の実施形態における半導体装置４の製造の流れについて説明する。図９は、第１の実施形態における半導体装置４の製造の流れの一例を示すフローチャートである。
（ステップＳ１０１）まず、製造者は、複数の第１半導体ウエハ１それぞれに、第１開口部２５を形成する。
（ステップＳ１０２）次に、製造者は、複数の第１半導体ウエハ１それぞれに形成された第１開口部２５にプローブ針４１を押し当てることで、複数の第１半導体ウエハ１を検査し、動作しているチップ、動作していないチップを選別する。
（ステップＳ１０３）次に、製造者は、各第１半導体ウエハ１に形成された第１開口部２５に充填剤２３を充填する。
（ステップＳ１０４）次に、複数の第２半導体ウエハ２それぞれに、第１開口部２５を形成する。
（ステップＳ１０５）次に、製造者は、複数の第２半導体ウエハ２それぞれに形成された第１開口部２５にプローブ針４１を押し当てることで、複数の第２半導体ウエハ２を検査し、動作しているチップ、動作していないチップを選別する。
（ステップＳ１０６）次に、製造者は、各第２半導体ウエハ２に形成された第１開口部２５に充填剤２３を充填する。
（ステップＳ１０７）接続前の時点で、複数の第１半導体ウエハ１、及び複数の第２半導体ウエハ２共に動作しているチップの場所が判明しているので、製造者は動作しているチップ同士の接続が最も多くなる第１半導体ウエハ１と第２半導体ウエハ２との組み合わせを抽出する。
（ステップＳ１０８）次に、製造者は抽出した第１半導体ウエハ１と第２半導体ウエハ２とを、ウエハの配線層側を対向させた状態で互いが備える接続部で電気的に接続するように接続する。このように、動作しているチップ同士の接続が最も多くなる第１半導体ウエハ１と第２半導体ウエハ２の組を接続させて接続ウエハ３とすることで、歩留まりが向上する。
（ステップＳ１０９）次に、製造者は、接続ウエハ３に、第２開口部３３を形成する。
（ステップＳ１１０）次に、製造者は、接続ウエハ３に形成された第２開口部３３にプローブ針４１を押し当てることで、接続ウエハ３を検査し、動作しているチップ、動作していないチップを選別する。
（ステップＳ１１１）次に、製造者は、動作しているチップを半導体装置４として、接続ウエハ３から抜き出す。以上で、本フローチャートの処理を終了する。
以上、第１の実施形態において、半導体装置４は、第１の半導体基板１０と第２の半導体基板２０とを、ウエハ状態で検査をした後、それぞれのウエハの配線層側を対向させた状態で、互いが備える接続部で電気的に接続されて形成される。第１の半導体基板１０と第２の半導体基板２０とは共に、複数の層に配線が配置された配線層を有する。第１の半導体基板１０は、第２の半導体基板２０と接続される面に第１開口部２５を有し、第１開口部２５の内部には、配線層に含まれる配線の一部と電気的に接続され、外部と電気的な接続が可能な検査用電極２２が形成されている。これにより、プローブ針４１の針跡が、第１の半導体基板１０の表面から飛び出さないので、その針跡がウエハ同士の電気的な接続の障害となることを防ぐことができ、電気的接続を良好にすることができる。
なお、本実施形態では、第１の半導体基板１０は、第２の半導体基板２０と接続される面に第１開口部２５を有し、第２の半導体基板２０は第１の半導体基板１０と接続される面に第１開口部２５を有したが、これに限ったものではない。検査対象となる半導体基板のみが第１開口部２５を有していてもよい。このことから第１の半導体基板１０または第２の半導体基板２０のうち少なくともいずれかが、他方の半導体基板と接続される面に第１開口部２５を有していてもよい。
また、本実施形態では、第１の半導体基板１０と第２の半導体基板２０の両方の配線層側に、回路の駆動電圧または入力信号用に複数の開口部（凹部）を有している。これにより、複数の開口部それぞれに形成された電極にプローブ針の針跡が形成されても、ウエハ同士の電気的な接続の障害となることを防ぐことができ、電気的接続を良好にすることができる。
なお、本実施形態では、第１の半導体基板１０と第２の半導体基板２０の両方の配線層側に、複数の開口部（凹部）を設けたが、これに限らず、第１の半導体基板１０の配線層側または第２の半導体基板２０の配線層側の少なくともいずれかに、複数の開口部（凹部）を有していてもよい。
また、本実施形態では、第１の半導体基板１０が、両面に開口部（凹部）を有している。これにより、接続前の第１の半導体基板１０と接続後の第１の半導体基板１０の両方で、第１の半導体基板１０の動作確認をすることができる。
本実施形態では、第１開口部２５と同じ水平位置に第２開口部３３を設けている。そして、第１開口部２５は、検査用電極２２の一面を露出させ、第２開口部３３は、第１開口部２５が露出させる面とは反対の面で検査用電極２２を露出させる。そして、第１の半導体基板１０の配線層側に形成された第１開口部２５内部は、充填剤で充填されている。また、充填剤は、第１の半導体基板１０の検査後で、第１の半導体基板１０と第２の半導体基板２０が接続される前に充填される。
これにより、第１開口部２５と同じ水平位置に設けられた第２開口部３３内に存在する検査用電極２２に対して、接続前にプローブ針４１を押し当てた面とは反対の面にプローブ針４１を押し当てても、充填剤が充填されることで第１配線２８の機械強度が向上するので、検査用電極２２の配線層の変形または切断などの破損を防ぐことができる。
なお、本実施形態では、第１開口部２５と同じ水平位置に第２開口部３３を設けたが、水平位置は異なってもよい。例えば、第１の半導体基板と平行な２次元座標における第１開口部２５の開口範囲と該２次元座標における第２開口部３３の開口範囲は、少なくとも一部重複していてもよい。また、第１の半導体基板１０に限らず、第２の半導体基板２０において両面に開口部を設けるてもよい。その場合、第１開口部２５と第２開口部３３の水平位置は同じでも異なっていてもよい。
なお、本実施形態では、一例として１個の検査用電極を設けると説明したが、第１の半導体基板１０または第２の半導体基板２０の少なくともいずれかに、同様の検査用電極を複数設けてもよい。
また、本実施形態では、第１の半導体基板と第２の半導体基板の両方とも第１開口部２５を設けウエハ状態で検査をした後、接続したがこれに限ったものではない。第１の半導体基板と第２の半導体基板のうち少なくともいずれかに第１開口部２５を設け、第１開口部２５を設けた半導体基板をウエハ状態で検査をした後、接続してもよい。
なお、イメージセンサとして機能する半導体装置４は、少なくとも画素アレイが形成された第１の半導体基板１０と、少なくとも該画素アレイが取得した信号を読み出すロジック回路が形成されている第２の半導体基板２０とが接続されている固体撮像素子であればよい。
また、本実施形態では、一例としてイメージセンサとして機能する半導体装置４について説明したが、これに限ったものではない。また、本実施形態では、第２開口部３３を第１の半導体基板１０に設けたが、第２の半導体基板２０に設けても良い。その場合、第２の半導体基板２０内に形成された第２開口部３３内の電極に、プローブ針４１を押し当てることで、半導体装置４全体の動作を確認してもよい。
＜第１の変形例＞
続いて、第１の変形例について説明する。図１０は、第１の変形例における半導体装置４ｂの断面図の一例である。同図において、第１の半導体基板１０ｂと第２の半導体基板２０ｂとが接続された半導体装置４ｂが示されている。同図において、第１配線２８に至るまで第１の半導体基板１０ｂ内のシリコンを除去することで、第１開口部２５ｂ内で第１検査用電極３４ｂが露出している。また、例えば、製造者が第１配線２８に至るまで第１の半導体基板１０ｂ内のシリコンを除去することで、第２開口部３３ｂ内で第２検査用電極３５ｂが露出している。
図１０における半導体装置４ｂは、図８における半導体装置４と比べて以下の２点で異なる。第１開口部２５ｂと第２開口部３３ｂの水平位置が異なっており、第１の半導体基板１０ｂと平行な平面における第１開口部２５ｂの開口範囲と、該平面における第２開口部３３ｂの開口範囲との重複がない。また、第１開口部２５ｂが充填剤２３で充填されていない。これによれば、第１開口部２５ｂが充填剤２３で充填されていなくても、プローブ針４１が押し当てる第１配線２８の水平位置が異なるので、第１配線２８の変形または切断などの破損を防ぐことができる。
なお、図１０の場合、プローブ針４１で第１開口部２５ｂ内の第１検査用電極３４ｂにプローブ針４１を押し当てる前に、第２開口部３３ｂを形成してもよい。第１の半導体基板１０ｂと平行な２次元座標における第１開口部２５ｂの開口範囲と、該２次元座標における第２開口部３３ｂの開口範囲との重複がないので、第２開口部３３ｂに設けられた検査用電極２２ｂにプローブ針４１を押し当てても、接続前にプローブ針４１を押し当てる位置と異なるので、検査用電極２２の変形または切断などの破損を防ぐことができる。
なお、本変形例では、一例として第１の半導体基板１０ｂと平行な２次元座標における第１開口部２５ｂの開口範囲と、該２次元座標における第２開口部３３ｂの開口範囲との重複がないとしたが、これに限らず、一部重複があってもよい。すなわち、第１の半導体基板１０ｂと平行な２次元座標における第１開口部２５ｂの開口範囲の中心位置と、該２次元座標における第２開口部３３ｂの開口範囲の中心位置とが少なくとも異なっていればよい。
以上、第１の変形例において、第１の半導体基板１０ｂは開口部（凹部）を有し、両面のうち一方の面の開口部（凹部）は、該他方の面の開口部（凹部）とは異なる水平位置に形成され、一方の面の開口部（凹部）の内部に形成された電極は、他方の面の開口部（凹部）の内部に形成された電極が接続されている配線と同じ配線に電気的に接続されている。これにより、第２開口部３３ｂに設けられた検査用電極２２ｂにプローブ針４１を押し当てても、接続前にプローブ針４１を押し当てる位置と異なるので、検査用電極２２の変形または切断などの破損を防ぐことができる。
なお、第２の半導体基板が両面に開口部（凹部）を有していてもよい。
＜第２の変形例＞
続いて、第１の変形例について説明する。図１１は、第２の変形例における半導体装置４ｃの断面図の一例である。同図において、第１の半導体基板１０ｃと第２の半導体基板２０ｃとが接続された接続ウエハ３ｂが示されている。同図において、第２配線２７に至るまで第１半導体ウエハ１内のシリコンを除去することで、第１開口部２５ｃ内で第１検査用電極３４ｃが露出している。また、第１配線２８に至るまで第１半導体ウエハ１内のシリコンを除去することで、第２開口部３３ｃ内で第２検査用電極３５ｃが露出している。また、第１の半導体基板１０ｃと平行な平面における第１開口部２５ｃの開口範囲の中心位置と、該平面における第２開口部３３ｃの開口範囲の中心位置とが同じである。
また、図８と比べて、第１配線２８と第２配線２７との間には、ビア２６ｃ−７〜２６ｃ−１０が新たに挿入されている。また、ビア２６ｃ−７とビア２６ｃ−８の間、ビア２６ｃ−８とビア２６ｃ−９の間、及びビア２６ｃ−９とビア２６ｃ−１０の間には、シリコンが満たされている。ビア２６ｃ−７〜２６ｃ−１０を、第１検査用電極３４ｃと第２検査用電極３５ｃとの間に挿入することで、その空間をシリコンだけで満たすよりも強度を向上させることができる。更に、ビア２６ｃ−７〜２６ｃ−１０が導電性であるのでビア２６ｃ−７〜２６ｃ−１０を介して第１検査用電極３４ｃと第２検査用電極３５ｃとを互いが近い位置で接続することで、第１検査用電極３４ｃと第２検査用電極３５ｃとの間の抵抗を小さくすることができ、電気的な特性を向上させることができる。
以上、第２の変形例において、第１の半導体基板１０ｃまたは第２の半導体基板２０ｃは両面に開口部（凹部）を有する。そして、両面のうち一方の面の開口部（凹部）の内部に形成された電極は、他方の面の開口部（凹部）の内部に形成された電極が接続されている配線の層とは異なる層の配線と接続され、配線同士は電気的に接続されている。
これにより、プローブ針４１の針跡が、異なる層の配線に対してプローブ針を押し当てるので、配線の変形または切断などの破損を防ぐことができる。
更に、両面のうち一方の面の開口部（凹部）は、他方の面の開口部（凹部）と同じ水平位置に形成され、両面のうち一方の面の開口部（凹部）の内部に形成された電極は、他方の面の開口部（凹部）の内部に形成された電極と同じ水平位置に形成され、配線同士はビアで接続されている。
これにより、同じ水平位置で、異なる層の配線に電極が形成されても、その電極の間はビアで接続されていることで各電極の機械的強度が向上しているので、それぞれの電極に対してプローブ針を押し当てても配線の変形または切断などの破損を防ぐことができる。更にビアは導電性であるので、電極間の抵抗を下げ電気的な特性を向上させることができる。
なお、第２の半導体基板２０ｃが第１の半導体基板１０ｃと同様な構成で、両面に開口部（凹部）を有してもよい。
また、第１の実施形態、第１の変形例、第２の変形例において、２層の配線層を用いた場合で説明したが、配線層は単層でも３層以上であってもよい。
＜第２の実施形態＞
第２の実施形態では、第１の実施形態にて説明した半導体装置４を、イメージセンサとして備える撮像装置１００について説明する。
図１２は、本実施形態における撮像装置１００の構成を示す概略ブロック図である。撮像装置１００は、レンズ１０１、イメージセンサ（撮像部）１０２、画像処理部１０３、表示部１０４、メモリカード１０５、駆動制御部１０６、カメラ制御部１０８、カメラ操作部１０９とを備える。ここで、同図には撮像装置１００がメモリカード１０５を備える構成を示しているが、このメモリカード１０５は撮像装置１００に対して着脱可能に構成されているために、撮像装置１００に固有の構成でなくてもよい。
レンズ１０１は、被写体の光学像をイメージセンサ１０２の撮像面に結像するための撮影レンズである。イメージセンサ１０２は、レンズ１０１により集光された光を電気信号に変換することで、被写体を撮像する。イメージセンサ１０２は、レンズ１０１より結像された被写体の光学像を光電変換してデジタルの画像信号に変換する。そして、イメージセンサ１０２は、変換後の画像信号を画像処理部１０３へ出力する。
画像処理部１０３は、イメージセンサ１０２から出力される画像信号に種々のデジタル的な画像処理（例えば、ノイズ除去など）を施す。画像処理部１０３は、表示用に画像処理された表示用信号を生成し、生成した表示用信号を表示部１０４に出力する。また、画像処理部１０３は、記録用に画像処理された記録用画像情報を生成し、生成した記録用画像情報をメモリカード５に記憶させる。これにより、メモリカード１０５は、画像処理部１０３が記憶させた記録用画像情報を保持する。メモリカード１０５は、記録媒体であればよい。
表示部１０４は、画像処理部１０３から入力された表示用信号に基づき画像を表示する。この表示部１０４は、例えば静止画像を再生表示することができると共に、被撮像範囲をリアルタイムに表示するライブビュー（ＬＶ）表示を行うことができるようになっている。
駆動制御部１０６は、カメラ制御部１０８からの指令に基づいてイメージセンサ１０２の動作を制御するものである。
レンズ制御部１０７は、カメラ制御部１０８からの指令に基づいてレンズの絞り、及び焦点位置を制御するものである。
カメラ制御部１０８は、撮像装置１００全体を制御するものである。
カメラ操作部１０９は、撮像装置１００に対する各種の操作入力を行うためのものであり、例えば、撮像装置の電源をオンオフするための電源スイッチ、静止画撮影を指示するためのレリーズボタン、静止画撮影モードを単写モードと連写モードに切り替えるための静止画撮影モードスイッチなどを備える。
以上、第２の実施形態において、イメージセンサ１０２は、少なくとも画素アレイが形成された第１の半導体基板１０と、少なくともロジック回路が形成されている第２の半導体基板２０とが接続されている固体撮像素子である。また、撮像装置１００は、このイメージセンサ１０２を被写体を撮像する撮像部として備える。
これにより、第１の半導体基板１０と第２の半導体基板２０との電気的な接続が良好であるので、電気的な接続が良好なイメージセンサ１０２を提供することができる。また、このイメージセンサ１０２を用いて撮像装置（例えば、デジタルカメラ、内視鏡）１００を提供することができる。
以上、本発明の実施形態について図面を参照して詳述したが、具体的な構成はこの実施形態に限られるものではない。各実施形態における各構成及びそれらの組み合わせ等は一例であり、本発明の趣旨から逸脱しない範囲内で、構成の付加、省略、置換、およびその他の変更が可能である。また、本発明は実施形態によって限定されることはなく、特許請求の範囲によってのみ限定される。
１ 第１半導体ウエハ
２ 第２半導体ウエハ
３ 接続ウエハ
４、４ｂ、４ｃ 半導体装置
１０、１０ｂ、１０ｃ 第１の半導体基板
２０、２０ｂ、２０ｃ 第２の半導体基板
２１ 接続ＰＡＤ
２２ 検査用電極
２３ 充填剤
２４ 接続表面
２５、２５ｂ、２５ｃ 第１開口部（凹部）
２６−１〜２６−６、２６ｃ−７〜２６ｃ−１０、１３６−１〜１３６−６ ビア
２７ 第２配線
２８ 第１配線
２９ 第１金メッキ部
３３、３３ｂ、３３ｃ 第２開口部
３４ｂ、３４ｃ 第１検査用電極
３５ｂ、３５ｃ 第２検査用電極
４１、１１２ａ、１１２ｂ プローブ針
４３ オシロスコープ
１００ 撮像装置
１０１ レンズ
１０２ イメージセンサ（撮像部）
１０３ 画像処理部
１０４ 表示部
１０５ メモリカード
１０６ 駆動制御部
１０７ レンズ制御部
１０８ カメラ制御部
１０９ カメラ操作部
１１１ 画素領域
１１２ 水平走査回路
１１３ 垂直走査回路
１１４ 増幅回路
１１５ 配線
１２０ 接続電極
１２１ 第３半導体ウエハ
１２２ａ、１２２ｂ プローブ針
１２３ 押し当て跡
１２９ 第４半導体ウエハ
１３１、１３２ ＰＡＤ
１３３ 第３配線
１３４ 第４配線
１３９ 第２金メッキ部

Claims (10)

  1. 複数の層に配線が配置された配線層を有する第１の半導体基板と複数の層に配線が配置された配線層を有する第２の半導体基板とがそれぞれの面を対向させた状態で電気的に接続された半導体装置であって、
    前記第１の半導体基板または前記第２の半導体基板のうち少なくともいずれかは、他方の半導体基板と接続される面に凹部を有し、
    前記凹部の内部には、前記凹部が形成された半導体基板が有する配線層に含まれる配線の一部と電気的に接続され、外部と電気的な接続が可能な電極が形成されている半導体装置。
  2. 前記第１の半導体基板または前記第２の半導体基板のうち少なくともいずれかは、両面に前記凹部を有している請求項１に記載の半導体装置。
  3. 前記両面に前記凹部がある場合に、前記第１の半導体基板および前記第２の半導体基板と平行な２次元平面における一方の凹部の開口範囲と該２次元平面における他方の凹部の開口範囲は、少なくとも一部重複し、
    少なくとも一部の前記凹部の内部は、充填剤で充填されている請求項２に記載の半導体装置。
  4. 前記第１の半導体基板または前記第２の半導体基板のうち少なくともいずれかは、お互いを電気的に接続する前に検査をする場合であって、
    前記充填剤は、該充填剤が充填される対象の半導体基板の検査後で、前記第１の半導体基板と前記第２の半導体基板が接続される前に充填される請求項３に記載の半導体装置。
  5. 前記第１の半導体基板または前記第２の半導体基板は両面に前記凹部を有し
    両面のうち一方の面の前記凹部は、他方の面の前記凹部とは異なる水平位置に形成され、
    前記一方の面の前記凹部の内部に形成された電極は、他方の面の前記凹部の内部に形成された電極が接続されている配線に電気的に接続されている請求項１から４のいずれか一項に記載の半導体装置。
  6. 前記第１の半導体基板または前記第２の半導体基板は両面に前記凹部を有し、
    両面のうち一方の面の前記凹部の内部に形成された電極は、他方の面の前記凹部の内部に形成された電極が接続されている配線の層とは異なる層の配線と接続され、前記配線同士は電気的に接続されている請求項１から４のいずれか一項に記載の半導体装置。
  7. 前記第１の半導体基板は、少なくとも画素アレイが形成され、前記第２の半導体基板は、少なくとも該画素アレイが取得した信号を読み出すロジック回路が形成されている請求項１から６のいずれか一項に記載の半導体装置。
  8. 請求項７に記載の前記半導体装置を被写体を撮像する撮像部として備える撮像装置。
  9. 複数の層に配線が配置された配線層を有する第１の半導体基板と第２の半導体基板とがそれぞれの面を対向させた状態で電気的に接続する半導体装置に用いられる前記第１の半導体基板を検査する半導体基板の検査方法であって、前記第２の半導体基板と接続する面に、前記配線層に含まれる配線の一部と電気的に接続され外部と電気的な接続が可能な電極を内部に有する凹部と、配線が複数の層からなる配線層とを有する前記第１の半導体基板を、前記凹部が有する電極から得られる電気信号を用いて検査する工程を有する半導体基板の検査方法。
  10. 複数の層に配線が配置された配線層を有する第１の半導体基板と、複数の層に配線が配置された配線層を有する第２の半導体基板の少なくともいずれかに、他方の半導体基板と接続される面に、自半導体基板の前記配線の一部と電気的に接続され外部と電気的な接続が可能な電極を内部に有する凹部を形成する工程と、
    ウエハ状態で前記凹部の内部の電極から得られる電気信号を用いて前記凹部が形成された前記半導体基板を検査する工程と、
    前記第１の半導体基板と前記第２の半導体基板とがそれぞれの面を対向させた状態で電気的に接続する工程と、
    を有する半導体装置の製造方法。
JP2012234955A 2012-10-24 2012-10-24 半導体装置、撮像装置、半導体基板の検査方法及び半導体装置の製造方法 Pending JP2014086596A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012234955A JP2014086596A (ja) 2012-10-24 2012-10-24 半導体装置、撮像装置、半導体基板の検査方法及び半導体装置の製造方法
US14/059,156 US9054005B2 (en) 2012-10-24 2013-10-21 Semiconductor device, imaging device, method of inspecting semiconductor substrate, and method of fabricating semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012234955A JP2014086596A (ja) 2012-10-24 2012-10-24 半導体装置、撮像装置、半導体基板の検査方法及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2014086596A true JP2014086596A (ja) 2014-05-12

Family

ID=50484603

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012234955A Pending JP2014086596A (ja) 2012-10-24 2012-10-24 半導体装置、撮像装置、半導体基板の検査方法及び半導体装置の製造方法

Country Status (2)

Country Link
US (1) US9054005B2 (ja)
JP (1) JP2014086596A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018060879A (ja) * 2016-10-04 2018-04-12 ラピスセミコンダクタ株式会社 半導体装置
JP2019004043A (ja) * 2017-06-15 2019-01-10 ルネサスエレクトロニクス株式会社 固体撮像素子およびその製造方法
JP2020098901A (ja) * 2018-12-14 2020-06-25 キヤノン株式会社 光電変換装置、光電変換装置の製造方法、半導体装置の製造方法
WO2021199679A1 (ja) * 2020-03-31 2021-10-07 ソニーセミコンダクタソリューションズ株式会社 撮像素子および撮像素子の製造方法
WO2021199695A1 (ja) * 2020-03-31 2021-10-07 ソニーセミコンダクタソリューションズ株式会社 撮像素子および撮像素子の製造方法
WO2022209128A1 (ja) * 2021-03-29 2022-10-06 ソニーセミコンダクタソリューションズ株式会社 半導体装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109461668B (zh) * 2018-09-07 2022-07-08 上海大学 金电极与碲锌镉晶片接触电阻率的测试方法
US11425365B2 (en) * 2018-12-14 2022-08-23 Canon Kabushiki Kaisha Photoelectric conversion device, method of manufacturing photoelectric conversion device, and method of manufacturing semiconductor device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008140819A (ja) * 2006-11-30 2008-06-19 Sony Corp 固体撮像装置
JP2009158862A (ja) * 2007-12-27 2009-07-16 Toshiba Corp 半導体パッケージ
JP2011096851A (ja) * 2009-10-29 2011-05-12 Sony Corp 半導体装置とその製造方法、及び電子機器

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4349232B2 (ja) 2004-07-30 2009-10-21 ソニー株式会社 半導体モジュール及びｍｏｓ型固体撮像装置
JP2007027278A (ja) * 2005-07-13 2007-02-01 Shinko Electric Ind Co Ltd 半導体装置および半導体装置の製造方法
JP4835710B2 (ja) 2009-03-17 2011-12-14 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法、固体撮像装置の駆動方法、及び電子機器
JP5853389B2 (ja) * 2011-03-28 2016-02-09 ソニー株式会社 半導体装置及び半導体装置の製造方法。

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008140819A (ja) * 2006-11-30 2008-06-19 Sony Corp 固体撮像装置
JP2009158862A (ja) * 2007-12-27 2009-07-16 Toshiba Corp 半導体パッケージ
JP2011096851A (ja) * 2009-10-29 2011-05-12 Sony Corp 半導体装置とその製造方法、及び電子機器

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018060879A (ja) * 2016-10-04 2018-04-12 ラピスセミコンダクタ株式会社 半導体装置
JP2019004043A (ja) * 2017-06-15 2019-01-10 ルネサスエレクトロニクス株式会社 固体撮像素子およびその製造方法
JP7038494B2 (ja) 2017-06-15 2022-03-18 ルネサスエレクトロニクス株式会社 固体撮像素子
JP2020098901A (ja) * 2018-12-14 2020-06-25 キヤノン株式会社 光電変換装置、光電変換装置の製造方法、半導体装置の製造方法
WO2021199679A1 (ja) * 2020-03-31 2021-10-07 ソニーセミコンダクタソリューションズ株式会社 撮像素子および撮像素子の製造方法
WO2021199695A1 (ja) * 2020-03-31 2021-10-07 ソニーセミコンダクタソリューションズ株式会社 撮像素子および撮像素子の製造方法
WO2022209128A1 (ja) * 2021-03-29 2022-10-06 ソニーセミコンダクタソリューションズ株式会社 半導体装置

Also Published As

Publication number Publication date
US20140110811A1 (en) 2014-04-24
US9054005B2 (en) 2015-06-09

Similar Documents

Publication Publication Date Title
JP2014086596A (ja) 半導体装置、撮像装置、半導体基板の検査方法及び半導体装置の製造方法
KR101804100B1 (ko) 고체 촬상 장치, 고체 촬상 장치의 구동 방법, 및 전자 기기
JP7359166B2 (ja) 撮像素子および電子機器
JP5159192B2 (ja) 半導体装置の製造方法
US8159580B2 (en) Solid-state imaging device and imaging apparatus using the same
JP6234074B2 (ja) 半導体装置、固体撮像装置、および撮像装置
JP5802432B2 (ja) 固体撮像装置、撮像装置および信号読み出し方法
JP2013051674A (ja) 周辺回路を配置しチップ面積増大を抑制した撮像素子及び撮像装置
CN104737290B (zh) 固体摄像装置、摄像装置以及信号读出方法
KR20170124526A (ko) 반도체 장치 및 제조 방법 및 전자 기기
JP2014204043A (ja) 光電変換装置および撮像システム
US20150340400A1 (en) Stacked solid-state imaging device and imaging apparatus
JP2014033047A (ja) 固体撮像装置、及び撮像装置
JP6907358B2 (ja) 撮像素子及び撮像装置
US8653466B2 (en) Solid-state imaging device and method of manufacturing the same, radiological imaging apparatus and method of manufacturing the same, and method of testing solid-state imaging device
JP2013232717A (ja) 撮像素子、撮像装置および制御方法
KR101615788B1 (ko) 고체 촬상 소자 및 그 제조 방법, 방사선 촬상 장치 및 그 제조 방법, 및 고체 촬상 소자의 검사 방법
JP5835963B2 (ja) 固体撮像装置、撮像装置、および信号読み出し方法
JP2013168720A (ja) 固体撮像装置および撮像装置
JP6351789B2 (ja) 光電変換装置
JP2007201268A (ja) 固体撮像素子検査用素子、固体撮像素子検査方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150828

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160727

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160802

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161003

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20161004

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170307