TW538520B - Silicon controlled rectifier electrostatic discharge protection device with external on-chip triggering and compact internal dimensions for fast triggering - Google Patents

Silicon controlled rectifier electrostatic discharge protection device with external on-chip triggering and compact internal dimensions for fast triggering Download PDF

Info

Publication number
TW538520B
TW538520B TW090127533A TW90127533A TW538520B TW 538520 B TW538520 B TW 538520B TW 090127533 A TW090127533 A TW 090127533A TW 90127533 A TW90127533 A TW 90127533A TW 538520 B TW538520 B TW 538520B
Authority
TW
Taiwan
Prior art keywords
region
scr
protection circuit
doped region
trigger
Prior art date
Application number
TW090127533A
Other languages
English (en)
Inventor
Leslie R Avery
Christian Cornelius Russ
Koen G M Verhaege
John Armer
Markus Paul Josef Mergens
Original Assignee
Sarnoff Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sarnoff Corp filed Critical Sarnoff Corp
Application granted granted Critical
Publication of TW538520B publication Critical patent/TW538520B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
    • H01L27/0262—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thyristors (AREA)

Description

538520 A7 B7 五、發明説明（1 ) 交叉參考： 本申請案主張美國暫時申請案：200 1/03/30申請，申請序 號 60/28 0,3 45 ; 2000/1 1/06 申請，申請序號 60/246, 123 ;以 及200 1/02/02申請，申請序號60/266,171之利益，其内容係 併入此處蒼考。 發明範疇： 本發明通常係關於靜電放電（ESD)保護電路系統，明確而 言，在積體電路（1C)的保護電路系統中矽控制整流器（SCR) 結構的改良。 發明背景 積體電路（1C’s)及其他半導體裝置對會因接觸ESD事件產 生的高電壓極敏感。因此，靜電放電（ESD)保護電路系統為 積體電路的要素。ESD事件共同造成高電壓電位（通常為若 干千伏）並導致短期間（通常為100毫微米）的高電流（若干安 培）的脈波。ESD事件通常產生在1C内，例如，藉人體接觸 1C的引線或藉充電機械裝置於1C的其他引線内放電。在積 體電路的安裝入產品時，此等靜電放電會損害1C’s因而需要 對產品昂貴修護，其可藉設置1C可受靜電放電的消散的機 構而避免。 ESD問題於互補金屬氧化物半導體（CMOS)場效電晶體内 特別顯著。為了保護此等過電壓狀況，矽控制整流器（SCR) 及其他保護裝置如接地閘極NMOS併入CMOS 1C的電路系統 内以提供由高靜電電位的放電產生的高電流的放電途徑。 在ESD事件前，SCR’呈非導電狀態。一旦遭受ESD事件的高 本紙張尺度適用中國國家標準(CNS) A4規格（210X297公釐) 538520 五、發明説明（2 電壓時’ SCR改變成導電狀態以閃開電路至地面。心保持 此導電狀態，直到電壓放電至安全準位為止。 圖1A顯示包括於積體電路内以提供ESD保護的先行技藝 SCR的概略圖表，如例示於美國專利5,465，189號及美國專
利5:502,3 17號。特別是，例示性先行積體電路100具有SCR 保護電路101，自塾片148泣4立s LLr 垩片148連接至地面。墊片148視需要透過 電流限制電阻器心亦連接至^的保護電路系統。scr保護 電路ιοί包含觸發裝置105及似1〇2aSCR 1〇2進一步包含 NPN電晶體T1 131及驗電晶體T2 132。特別是，⑽保護 裝置101包含陽極122，其連接至墊片148及電阻器Rb2 142的 一側。電阻器RB2 142代表N-井孔的電阻，其係在SCR1〇2的 PNP電晶體的基極看見，如以下進一步所述。另外，陽極 12一耦a至平行於N-井孔電阻器142的pnp電晶體T2 132 的射極108。第一節點134包含PNp電晶體丁2 1；32的基極、電 阻器Rm 142的另一側及NPN電晶體T1 13 1的集極。另外， PNP %晶體T2 132的基極1〇6連接至第二節點i；36，其亦連接 至NPN電晶體T1 131的基極1〇6及電阻器Rbi 141的一侧。電 阻器Rbi 1 4 1的另一側連接至接地的第三節點1 24，且其作為 陰極。此外，NPN電晶體T 1 13 1的射極1丨2亦連接至接地的 第三節點124。 觸發裝置105例示為接地的閘極NM〇S(GGNM〇S)電晶體 ’其具有耦合至地面的其源極12 7與閘極12 6。此外， GGN Μ〇S電晶體1 〇5的汲極12 5與源極1 2 7分別|馬合至n PN電 晶體Τ1 13 1的集極1 1〇與射極1 12。此外，GGNMOS電晶體 本紙張尺度適用中國國家標準(CNS) Α4規格（210X297公釐） 538520 A7 B7 五、發明説明（3 的閘極126與源極127亦耗合至接地的第三節點124(即，㈣ 的陰極）。 圖1B顯示先行技藝電壓觸發Scr(lvtscr)裝置的截面圖 如圖1A所不。此外’圖1B例示地包含與丨⑽的p及轉 雜區相關的SCR電路的概略圖表。明確而言，積體電路⑽ 包含P型基材1〇3，N井孔104與p井孔1〇6互相鄰接形成於其 中。接頭107形成在N井孔104與？井孔1〇6的鄰接邊界。 在N井孔1〇4内，形成第一p+區1〇8。此外，在p井孔ι〇6 内，第一N+區112與第二P+區114形成於其上。此外，第二 N1U0形成在P井孔106”井孔1〇4區上，使第1丄區 110重疊P井孔106與N井孔104區的接頭1〇7。表示卜與化 的區為具有較N井孔與P井孔區1〇4、1〇6更高接雜準位的區。 淺溝隔離物（m)用於大部分先行技藝CM〇s加卫技術内 以侧向分離高摻雜區。在形成高Pm參雜區前實施淺溝 隔離。特別是，溝渠於特定區内自石夕表面姓刻，沉積絕緣 材料（如二氧化石夕（S102))已填充溝渠。閘極介電層如二氧化 石夕（S1〇2)13G生長在表面暴露㈣的部份上。閘極電極材料 (如聚石夕）沉積在整個表面上。閘極電極材料及閘極介電質係 藉钱刻步驟後的光刻掩蔽構成。在掩蔽與钱刻步驟後，僅 閘極介電質U0及閘極電極128的光圖案化區留下，如所示 。然後’在STI間的秒接收離子植入以形成高摻雜區， 如前所示。 明確而S，在實施STI並產生高摻雜區後，第—川區％ 例示地定位於第一 P，換雜區108。此外，第二ST〖區丨％定 -7- I紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)' '------ 538520 A7 ______ B7 五、發明説明（4 ) 位於第一 P +區1〇8與第二N +區t 1〇之間。此外，第三SB區 1 163定位於第一 N +區Π2與第二區t 14之間，及第四§丁[ 區II64定位於第二{^區丨丄4之左邊。 GGNMOS電晶體1〇5的閘極126分離第一與第，區112 、H0。此外，GGNMOS電晶體105用以，，觸發，，，即，打開 SCR。特別是，GGNM〇s電晶體105為N通道M〇s電晶體， 其包含汲極與源極，其分別由第二區11〇與第一 N +區ιΐ2 形成。NMOS通道形成在第一與第二^^區112、11〇之間？井 孔區120的表面。另外，因為閘極126被接地，所以p井孔區 120防止形成NMOS通道在第一與第二n +區η]、110之間， 藉以保持SCR雙載子電晶體τι m的功能度。 NPN電晶體T1 131具有由第一N+區112所形成的射極、由 P井孔106所形成的基極及由N井孔1〇4所形成的集極，其係 電平仃於第二Ντ區110 (NM〇s汲極）。pNp電晶體τ2 132具 有由第一 Ρ區108所形成的射極、由Ν井孔1〇4與第二Ν +區 no所形成的基極及由Ρ井孔106所形成的集極。須知ν井孔 104與汲極區110界定ΝΡΝ電晶體丁丨131的集極及ρΝρ電晶體 丁2 132的基極。 第ρ區108自第二Ν區no隔開。若Ν井孔1〇4視需要藉 1寸加Ν+區（圖未示）連接至陽極122時，Ν井孔電阻心“42界 定於其間（例如，Ν井孔104内附加Ν-區）。否則，若Ν井孔 ，示汁％，電阻gRB2i42未被界定（如圖1Β須線所繪製）。井孔 電阻％2丨42為ΡΝΡ電晶體Τ2 132的基極電阻，並具有電阻值 ’其視Ν型材料電阻率值而；^。Ν型材料包含摻雜的準位， -8 - I紙張尺度適财ss家標準(CNS) Α4規格(21QX297公資) --- 538520
以及N井孔1 〇4(即，基極）的長度與截面積。通常，電阻 &们142範圍為500歐姆至5000歐姆，或若n井孔漂浮時，其 為開口（如圖1B所示）。此外，因為第二N十區丨丨〇耦合至1^井 孔104，所以N+區110亦作為PNP電晶體τ2 132的基極的部 分。同樣，P井孔106形成NPN電晶體T1 131的基極，亦具 有基材電阻RB1141。通常，電阻Rbi141範圍為5〇〇歐姆至 5000歐姆。 陽極122、陰極124及基材條125透過矽化物層i18a、 及1 18s (共同為矽化物層1 is)分別耦合至第一 p -區1〇8、第 一 N+區1 12及第二區114。此外，熟習此、技藝者當可認同 具有不具矽化物層的較舊加工技術。其中，陽極122、陰極 124及基材條125直接連接至N 及P +區。形成矽化物層} } 8 使$龟金屬（通4為鎢或姑）做為極淺膜沉積在整個I c晶圓 上。接著實施加熱步驟而金屬僅與矽表面反應以形成矽與 金屬的合金（“矽化物”）。其他表面如氧化物或氮化物不會與 金屬反應。未反應金屬被選擇性地蝕刻掉，因而僅矽化物 層留在石夕上。矽化物層118作為導電搭接材料分別在陽極 122、陰極124及基材條125之各金屬接觸件12Q、丨21^及 12 1 s (共同為金屬接觸件1 2 1)。圖1B顯示典型實施，其令石夕 化物的形成阻塞於部分NMOS 105内。 在操作中，包括NPN與PNP電晶體ΤΙ Π1與T2 132的保護 性SCR電路1〇2不會傳導電流在陽極122與接地陰極ι24之間 。即，SCR 102被關閉，因為無高電壓（如£SD電壓）施加至 SCR 102，但僅有1C的規則信號電壓。一旦ESD事件發生在 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐） 538520 A7 B7 五、發明説明（6 ) 塾片148日^•電壓電位出現在陽極丨^上。此外’ eSd事件 所㈣電壓電位藉由N井孔104部分轉移至『區丨1〇。即 陽極I22、P區1〇8、N井孔1〇4及N +區被串聯，使電 壓會形成在N +區110。 N區110與P井孔1〇6形成二極體，其作為觸發機構供SCR 102。特別是，NT區1 10與P井孔區12〇作為二極體^。二極 toDR (虛線繪製）會當跨越二極體的電壓超過二極體反向擊 牙私壓通常為6-10伏時進行。即，一旦在N +區1 1〇上部分自 ESD事件轉移的電壓超過二極體Dr反向擊穿電壓時，累崩 效應會發生，使電洞與電子產生於二極體Dr的pN接頭内。 電洞流入P井孔106的P井孔區12〇、119内並至接地p+區114 。P井孔區120、119内的電位增加而電子主要自N+區丨12(射 極）流入P井孔區120内，亦流入部分p井孔區119内。少數載 子（電子）之流入P井孔區120内造成SCR 102觸發。同樣，二 極體drwpn接頭内產生的電子會流入N井孔1〇4内並造成？ + 射極1 08將少數載子（電洞）注入N井孔1 04内。
明確而言，在N+區1 1〇與p井孔區12〇的pN接頭產生的少 數載子（即電洞）與自N +區1 12(射極）注入的少數載子（電子） 重組於P井孔區120、1 19内。如此，NPN電晶體Ti 13丨的基 體引出電流’例示在P井孔區120内閘極G 1，其隨後打開 NPN電晶體T1 13 1。另外，NPN電晶體T1 13 1的集極耦合至 PNP電晶體T2 132的基極，其打開PNP電晶體T2 13?。 NPN電晶體T1 131的集極電流等於T1 131(/?1)乘以電晶體丁 ！ πι的基極電流的電流增益。電流增益沒i視幾何大小及NpN -10- 本紙張尺度適用中國國家標準(CNS) A4規格(21〇x 297公釐） 538520 A7 ------— ________ 五、發明説明^ ) --- 電晶體τ 1 13 1的基極與射極内摻雜準位而定。同樣，電流 增分A視幾何大小及PNP電晶體T2 132的摻雜準位而定。 如此，一旦打開NPN電晶體T1 131時，T1 13丨集極提供基 極電机至PNP電晶體T2 132。因此，pNp電晶體T2 的基 極電流大於ΝΡΝ電晶體T1 131的基極電流。此外，ρΝρ電晶 體Τ2 Π2的電流增益^作為丁 2 132集極電流，然後其= 至ΝΡΝ電晶體T1 131的基極，藉以放大ΝρΝ電晶體m的 基極電流。此基極電流於SCR 1〇2内的放大在電晶體τι in 與T2 132之間的迴路内逐漸持續增加。因此，打開scr内的 導電亦稱為”再生過程，，。 SCR 102變成高導電性並保持具有極小壓降在陽極與陰極 間的電流（通常為1_2^。一旦打開SCR 1〇2時，來自esd市 件的電流自陽極122通過至接地陰極124。如此，SCR 1〇2保 護ic電路系統100的剩餘部份。一旦ESD事件自陽極丨22放 電至陰極124時，SCR 102關閉，因為其無法保持其再生導 電模式。 重要的是，盡快放電ESD事件以防止對IC電路系統以及對 保護性SCR本身損害。在上述先行技藝LVTSCr中，顧⑽ 電晶體105係在SCR 102内整合。作為整合觸發構件***的 N—區擴散110由於NPN電晶體T1 131與1>1^電晶體丁 2 ^二的 過度基極1度而不利。因此，大側向T i、丁2電晶體大小， 由於Ντ擴散與電荷载子的高重組的***，導致緩慢觸 發。特別是，N—區11〇(“觸發擴散區”），其亦為部分pNp電 晶體T2丨32 ’惡化此部份T2丨32的電流增益。即’因為~井 -11 - f紙張尺度適财a B家標準(CNS) A4規格(210 X 297公-----
裝
線 538520 A7
孔區104内沉積有較高摻雜^^區u〇，所以電晶體τ2 ^的 總電流增益&會減少，其會阻抗（如延遲或阻止）SCR 1〇2在 ESD事件呀觸發。因此，此技藝需要具有可靠又可控制觸 發機構的快速觸發SCR保護裝置。 發明的概述 4今為止與先行技藝相關的缺點已被本發明具外在晶片 上觸發及緊岔内在維度供快速觸發之矽控制整流器靜電放 電保濩電路。ESD保護電路包含具有耦合至保護電路系統 的陽極與耦合至地面的陰極的矽控制整流器（scR)，其中陰 極具有至少一個高摻雜區。至少一個觸發閥門接近至少一 個南捧雑區而外在晶片上觸發裝置耦合至觸發閥門及保護 電路系統。 - 附圖簡單說明 圖1A顯示包括於積體電路内以提供ESD保護的先行技藝 SCR的概略圖表； 圖1B顯示圖1A的先行技藝低電壓觸發SCR(LvTSCR)的截 面圖； 圖2A顯示本發明NM〇S觸發SCRESD保護裝置的四個例示 概略圖表具體例； 圖2B顯示本發明PMOS觸發SCR ESD保護裝置的四個例示 概略圖表； 圖3顯示圖2A與2B的NMOS或PMOS觸發SCR ESD保護裝 置的SCR的第一具體例的戴面圖； 圖4顯示圖2A的NMOS觸發SCR ESD保護裝置的第一具體 -12- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 538520 A7 ____B7 五^發明説明（9 ) 例的俯視圖； 圖5顯示圖2B的PMOS觸發SCR ESD保護裝置的第二具體 例的俯視圖； 圖6顯示圖2A與2B的NM〇S或PMOS觸發SCR ESD保護裝 置的S C R的弟二具體例的截面圖； 圖7顯示後端壓載的nm〇S觸發裝置的截面圖；及 圖8顯示具有後端壓載的NMOS觸發裝置的SCR ESD保護 裝置的俯視圖。 為了便於了解’使用相同參考號數，其可代表共同於圖 形的相同元件。 發明的詳細說明 下述處理步驟及結構無法形成製造積體電路（ICs)的完整 處理流程。本發明可組合目前用於先行技藝的積體電路製 造技術實施，而僅包括如此多共同實施處理步驟作為了解 本發明所需。表示戴面的圖案及在製造時IC部分的陳列非 按比例纟胃製’而繪製成可例示本發明的重要特性。另外， 圖形可例示地包括與積體電路的P及N型摻雜區相關的電路 系統（如S C R電路）的概略圖表。 本叙明參fe C Μ 0 S裝置說明。然而，一般熟習此技藝者當 可明白選擇不同摻雜劑型式及調整濃度容許本發明施加至 MM〇S、PMOS及其他容易由ESD造成的損害的過程。 圖2A顯示本發明NMOS觸發SCRESD保護裝置201的四個 例不概略圖表具體例（A-D)。概略圖表A-D内各具體例示性 顯示耦合至觸發裝置205及SCR 202的1C墊片148」視需要電 -13 -
538520 A7
流限制電阻器rl可定位於欲保護電路系統與SCR esd保獲 裝置201之間。觸發裝置2〇5與SCR 2〇2一起作為機體電路 (IC)200上電路系統的保護裝置。特別是，觸發裝置與 SCR 202保護1C電路系統不受會發生在耦合至⑴電路系統的 墊片148的靜電放電（ESD)。當打開時，SCR 202作為分路器 以更改任何ESD電流自墊片148至地面。觸發裝置2〇5打開 ’即’’觸發’’SCR 202以快速消散該過電壓ESD狀況。 參照圖2A的概略圖表a，SCr保護裝置201包含陽極，其 連接至塾片148即是需要至電阻器Rb2242的一側。電阻器 R^242代表SCR 202的電晶體T2 232的基極内N井孔電阻， 以下將進一步詳述。另外，陽極122耦合至PNP電晶體τ2 232的射極108，其平行於Ν井孔電阻11^242。視需要而定， 若干二極體Ds(虛線繪製）可耦合在PNP電晶體T2 232的陽極 122與射極1〇8之間。視需要提供串聯二極體ds(通常為卜4二 極體）以增加S C R的保持電壓，可需要實現閉鎖規格。 第一節點134包含PNP電晶體T2 232的基極、電阻Rb2242 的另一侧及NPN電晶體T1 231的集極。此外，PNP電晶體T2 232的集極連接至第二節點136，其亦連接至npn電晶體T1 2j1的基極以及電阻器Rbi241的一側，並進入板機2〇5(以下 。兒明）。龟阻态丨2 41的另一側連接至第三節點】2 4，其被接 地並作為陰極。電阻器RB1241代表SCR 202的電晶體T1 23 1 基極内基材電阻，以下將詳述。此外，PN p電晶體T 1 23 1的 射極亦連接至接地第三節點丨24，其作為陰極。 概略圖表A的觸發裝置205包含NMOS電晶體206，其中閘 -14 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 538520 A7
裝
538520 A7 ---— B7 五、發明説明（12^ -- 向偏壓擊穿電壓在PNP電晶體丁2 23^9Ν十區M〇(基極）與 NPN電晶體τι 23_ρ井孔區12()(基極）之間。然而，n剛 電晶體206的源極與閘極直接耦合至1^：?1^電晶體丁1 23丨的基 極，其參照圖3及4詳述如下。 此外，熱s本發明相關技藝者當可了解PM〇S觸發SCR ESD.崖敕置亦可使用。例如，圖2B顯示例示性概略圖表e ，代表本發明的PMOS觸發SCR ESD保護裝置201。此外， 熟習此技藝者當可了解具有汲極-表體_閘極耦合的pM〇s電 晶體或二個串聯PMOS電晶體或其他外在觸發裝置2〇5可用 作部份ESD保護裝置20:1，如上所示。 為了清楚起見，本發明說明為NMOS觸發SCR，如圖2A概 略圖表A例示。圖3顯示圖2A、2B的NMOS觸發SCR. ESD保 護裝置201的SCR 202的截面圖。 明確而言，保護裝置201部份包含N井孔304與P井孔π. 成於内的P型基材3 03。N井孔304與P井孔306互相鄰接並在 鄰接邊界形成接頭307。在N井孔304内，形成第一P+區3〇8 。此外，在P井孔306内，單一 N+區312與第二P+區314形成 在其上。代表P·^•與N+之區為具有較N井孔與p井孔區3〇4、 306更高摻雜準位的區。又須知無”第二n十區11〇”形成及舌 疊在P井孔304與N井孔306區之間的接頭307上，如圖⑶的 先行技藝所示。 圖3的例示性概略圖表表示SCR 202的組份，其對應於圖 2A的概略圖表。即，圖3例示並討論SCR供具有源極與問極 連接一起的NMOS觸發裝置。然而，熟習此技藝者當可了解 -16- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 538520 A7 " 一 B7 五、發明説明（13 ) "一~ ---- 當使用PMOS觸發裝置時，圖3所例示的_型區以及電位 與端子被倒轉。參照圖3,刪電晶體丁！ 231係由n+區川 (卿射極W井孔遍（基極则井孔3〇4(集極）形成。pNp電晶 =T2 232係由P-區3〇8(射極）、N井孔州（基極）及p井孔撕 (集極）形成。須知N井孔304作為NPN電晶體η 231的集極以 及PNP電晶體T2 232的基極的雙功能。同樣，p井孔3〇6作為 P:電晶"體丁2 232的集極以及NPN電晶體τι 23丨的基極的雙 功能。第二|>+區314形成基材條125，其通常連接至陰極以 並接地。 p井孔306具有固有電阻，其被視為井孔/基材或視為卿 電晶體T1 231的基極電阻Rm241。井孔/基材電阻^241出 現在電晶體T1 231的基材條125(其包括區314)與固有基 極節點之間。同樣，N井孔304具有固有電阻，其被視^ PNP電晶體T2 232的基極電阻％2242。1^井孔或基材電阻 R^242出現在電晶體T2 232的固有基極節點與由n井孔 内N+摻雜區形成的視需要N井孔條（未示於圖3)之間。此n 井孔條視需要而定，但是其被省略（漂浮示於圖3)，因為其 不會促進裝置的功能。如此，N井孔條僅須供具有N井孔觸 發閥門G2的PMOS觸發SCR(參照圖⑸的概略圖表£)用。關 於N井孔或P型基材，伴生電阻為固有電阻。井孔或基材電 阻值視摻雜準位以及N井孔304與P井孔3〇6/p基材3〇3的長度 及截面積而定。通常，井孔/基材電阻Rbi241與Rb2242(若提 供N井孔條時）具有電阻值為5 〇〇至5 〇〇〇歐姆供石夕材料。 使用淺溝隔離法（STI)以分離會接收摻雜區（如區3 〇8、3丨2 -17- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 538520 A7 B7 五、發明説明（14 ) 及3 I 4)，如圖6所例示。特別是，溝渠於比表面積内蝕刻， 而例示地沉積絕緣材料（如二氧化矽（Sl〇2》。區3〇8、312亦 可藉有利於SCR操作的其他先行技術分離。 在STI區形成後進行N +與p +植入與退火步驟以分別形成 高摻雜N—與P+區。透過isT與P+的分離光罩完成植入作用 以容許摻雜劑僅滲入1C 200的專用區内。 此外，矽化物層318形成在N十區312與P十區308、314上。 特別是，導電層（如使用鈷、鈦等）形成在iC 2〇〇的表面上。 提供石夕化物阻隔罩以阻隔不宜石夕化物層在有些Ic的區上。 矽化物層318作為導電材料，分別在陽極122、陰極124及基 材條125的各金屬接觸件121a、^。及121s(共同金屬件121) 之間。藉使用僅於區308(對陽極122)與區3 12(對陰極124)的 某些部分内的矽化物層318，大為減少縮短陽極m與區 J20N表面之間以及陰極124與區320P表面之間（如自熱與機械 應力）的危險。 明確而言，自圖3左至右觀看，第一 STI區316i形成於第一 P+摻雜區308的左邊。此外，第二STI區3 163形成於第一 N + 區312與第二1>+區314之間而第三STI區3164形成於第二p + 區3 14的右邊。如此，位於陽極ι22與陰極ι24之間的表面區 309不具有任何蝕刻的溝渠、高摻雜區或絕緣材料沉積於其 間。因此’圖3的具體例不同於先行技藝（參照圖[A的ST1區 1162、N區1 1 〇及氧化物層丨3 〇)。因此，延伸過N井孔區 3 20N&p井孔區320P(共同為非高摻雜區320)之包含表面區 3 09的整個裝置戴面可用於％^導電。
538520 A7
各高摻雜區（即，Ντ區312與卜區3〇8、314)具有值”χ广的 深度’其係由下面半導體技術界定。在一具體例中，深度 Xj為0.1至0.3微米。另外，自發化陽極至陽極邊緣叫的二 離具有長度’’A」’’。同樣’自矽化陰極124至陰極邊緣⑴的 距離具有長度”C，。保持長度〜與。在特定範圍内以減少在 隨後能導致增加的漏茂電流的矽化物318的形成期間機械應 力的可能有害衝擊。特別是’物理長度AM乃按照p—與N: 摻雜區3 08 ' 312的高度Xj成比例。長度為摻雜區的深 度二至五倍’其中A，C」大約相等。gp，A丨與&具有大約值 為2Χ45Χ』。較佳的是，自石夕化陽極至陽極邊緣的距離A,與 自矽化陰極至陰極邊緣的距離q大約等於摻雜區3〇8、3 12 的高度X；的三倍。藉保持在陽極122與接頭3〇7，以及陰極 124與接頭307間的該距離，應力相關漏洩電流與矽化物層 318縮短的可能性大為減少。 本發明的一目的為增加SCR 202打開的速度。須知在先行 技#中，N , #雜區11〇減少SCR的PNP電晶體的增益，因為 電洞-電子對的高重組。減少SCR 2〇2的打開時間係由對先 行技藝二個特殊差異實現。第一差異為減少scR 2〇2内電晶 肢T 1 2 3 1與T2 23 2各個基極區的大小。圖3的維度wp及\νχ 代表ΝΡΝ電晶體Τ1 231與ΡΝΡ電晶體Τ2 232各個基極寬度。 基極寬度WN及WP分別為自區308的邊緣31丨測定至接頭 3 07，及自Ν+區312的邊緣313測定至接頭3〇7 q減少scR 2〇2 内各％ as體T1 2j1與T2 232各個基極的大小（即，基極寬度） 可減少對少數載子擴散過此等區並到達對應集極區所花時 -19 - 本紙張尺度適用中國國家標準(CNS) Α4規格(210 X 297公釐)
裝 η
538520 A7
本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)
襞 訂
538520
2j2僅作為向前偏壓基極-射極二極體，而基材内較深NPN電 曰曰體（具有電流增益）不會觸發。如此，先行技藝scr裝置由 於其幾何缺陷不會以所欲SCR模式充分操作。先行技藝通 常具有10%以下電流操作能力。此外，由於較大幾何形狀， 先行裝置不會安全觸發及足夠快以保護極敏感電流元件。 麥照圖3，電晶體基極的寬度Wn|Wj^縮短，區1 1〇 的消除減少觸發速度。此外，縮短的寬度从^及,？藉減少由 N區110存在造成的電洞-電子重組效應來增加SCR 202内 電晶體丁1 231及T2 232的總增益。增加的電晶體電流增益石 有助於確保提供足夠電流以向前偏壓各電晶體23丨及T2 232的基極，藉以快速又可靠地作動scr 202。 圖3截面圖僅例示SCR ESD保護裝置2〇u々scr 202部分而 未例示圖2所示本發明的觸發裝置2〇5。然而，圖4例示觸發 裝置205連同圖3的SCR 202。明確而言，圖4顯示圖μ的 NMOS觸發SCR ESD保護裝置201的俯視圖，且應連同圖3觀 看。 特別是，圖4表示一部分基體電路2〇〇的俯視圖，其中觸 發裝置205外在接至SCR 202，比較於先行觸發裝置丨05(參 照圖1A及1 B)為内在接至s C R 10 2。此外，雖然觸發裝置 2 0 5及S C R 2 0 2頌示為分離及區別裝置，惟其併入相同I匸 200内，而可為複數ESD保護裝置201之一。事實上，典型 1C具有若干墊片148，其各耦合至1C的内在電路系統。如此 ，1C内各墊片148較佳具有ESD保護裝置201如NMOS觸發 SCR耦合其上。 -21 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 538520 A7 B7 五、發明説明（18 參照圖4 ’ SCR 202的俯視圖顯示N井孔區304與P井孔區 j〇6。特別是’ N井孔區304内單一 ρτ區308形成陽極丨22。複 數金屬接觸件121Α將陽極122連接至墊片148。墊片148亦視 需要而定透過電流限制電阻器RL耦合至1C 200的保護電路 系統。一部分在金屬接觸件121A下方的P+區3 08係藉上述參 照圖3的矽化物3 18A覆蓋。此外，上述距離八』亦示於圖4内。 陰極124係自Nτ區3121至312m(共同為N+區312)形成。複 數金屬接觸件121c將陰極124連接至地面。一部分在金屬接 觸件121c下方的各（散開）N+區312m係藉上述參照圖3的對應 石夕化物層（如矽化物層318c」及318c_m)覆蓋。此外，上述距 離C」亦示於圖4内。 觸發閥門4 0 1配置於N +區3 12附近。觸發閥門4 〇 1係藉具有 配置於一部分P+區402上的矽化物層4 18τ及一個或多個配置 於矽化物層418τ上金屬接觸件1217的！^區4〇2所形成。此外 ，例示性觸發閥門401可為複數觸發閥門之一，而ρ井孔間 隔404界定於期間。 明確而言，觸發閥門401的Ρ+區402靠近Ν，區312配置。 觸發閥門401最好亦對準Ni312。藉配置觸發閥門靠 近Ν+11312,可減少自觸發閥門至_電晶體η 231的固有 餘節點的基極電阻。P井孔間_4係藉？井孔材料3〇6界 定而較佳為尺寸降至最小。與鄰接p井孔間隔4〇4組合之觸 發閥門40 1的p +區402與N十區3 12 —扣游I丄 N ^ 起形成二極體，當正電 壓出現在P “區402上時，向前仫厭 _ 〃门引偏壓。特別是’觸發裝置 1〇5在〜？〜電晶體丁1’231的基極作為帝、士、/5#々 ^ 签炫讣马包流源，藉多數載子（電
裝 訂
線 -22- 538520 A7 --- - B7_ 五、發明説明ΤΤΞ—) ' —--— 洞）注入P型基及材料内，其向前偏壓NPN電晶體τι 231的基 極-射極（P井孔間隔/區404/306與^^+312)。此外，關於正常 電路操作（即，無ESD事件），觸發閥門4Q1的靠近SCR 202及 SCR 202的N+射極區312的優點，如以下說明。已知scr藉 某種電路過電壓狀況的不希望觸發會***電路（如造成閉鎖 狀況）。當觸發閥門透過分路電阻器21〇接地時，scr的p井 孔306接收附加耦合至地面，其會防止閉鎖。 STI區316限制SCR 2〇2及觸發裝置2〇5，使陽極122、陰極 124及SCR 202於其間的部分未用STI材料覆蓋，如以上參照 圖3所述。特別是，摻雜p +區3〇8、間斷N +區3 I:、在γ與 N+摻雜區308、312間之表面積3〇9、觸發閥門4〇1及觸發閥 門401在此較佳具體例中不具任何ST1 3 16配置於其上。然 而，P井孔隔間404亦可覆蓋STI，因為在二極體上（4〇2-4〇4_ j 12)僅發生極微小影響。如此，面積減少的設計省略N +區 110及閘極126的組合以及管線内用N+區3 12導入的觸發閥 門401"?1^電晶體丁1231的射極）導致本發明$〇11 202的較快 觸發。 在圖4所示的具體例中，接地局部基材條· 125較佳位於離 開N+區312最大距離並藉STI區3163分離。或者，SCR 202 可具有閉合環P基材條（圖未示），限制接地的SCR 202。P基 材環自SCR 202及觸發裝置205的距離可為2至20 um ,較佳 為大於5 um。如此，觸發閥門401離開閉合環p基材條與局 部基材條12 5定位以避免電流漏洩至地面。明確而言，觸發 閥門401在管線内並靠近N +區312，因為交替地定位觸發閥 -23- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 538520 A7 一 —_B7 五、發明説明（2〇 ) 門40 1接近接地P基材條會不利地導致電流漏洩自p丄區4〇2至 地面。该電流漏洩至地面基材離開向前偏壓Sc R 202内電晶 體所需的電流，其會延遲或阻礙S CR 202的作動。 在一具體例中，觸發裝置205例示為NMOS電晶體206。 芩照圖2A的概略圖表A連同圖4，NM〇S電晶體206為外接至 SCR 202的晶片上電晶體。NM〇S電晶體206的汲極耦合至 墊片148。NMOS電晶體206的源極|馬合至電阻器2丨〇的一端 ，以及耦合至鄰接至陰極124的N +區3 12的觸發閥門40 1。 此外，電阻态2 1 0的另一端亦繫接至地面。此外，n μ〇§裝 置205的閘極126連接至NMOS 205的源極及透過電阻器21〇 有效地輛合至地面。 電阻？§210具有選擇電阻值為1〇〇歐姆至2〇〇〇歐姆，其實 質上低於Ρ基材302與Ρ井孔306的固有電阻。後者可為幾千 歐姆，端視Ρ+基材條125的位置而定。如此，熟習此技藝者 當可明白電阻器210可容易地控制全部電阻至地面，因此， 控制SCR的觸發及保持電流。此外，來自觸發裝置2〇5的任 何漏為電流藉由路徑透過此電阻器分路至地面。在一具體 例中，電阻态2 10係自石夕化物阻隔的聚石夕製造，因為聚石夕片 電阻值容許所欲電阻器值的容易定尺寸且因為聚矽電阻器 2 10係藉STI自基材30完全隔離。此外，熟習此技藝者亦可 明白亦可使用1C製法中可行的任何其他電阻材料。 在圖4所示的例示具體例中，觸發裝置2〇5(如nm〇s觸發 态）係自N材料製造，亦提供矽化物阻隔以確保觸發裝置本 身會使ESD牢固，而仍提供觸發電流至SCR 2〇2。特別是， -24 - 本紙張尺度適用巾a a家標準(CNS) Μ規格(⑽χ 297公董) 538520 A7 B7 五、發明説明（21 ) 矽化物層4 1 8S、4 1 8D分別配置在定位接觸件42丨s、42 { d區域 内的NMOS觸發裝置的源極與汲極上。 在操作中’觸發電流係藉外在NMOS觸發裝置205提供並 注入SCR 202的觸發閥門40 1内。明確而言，外在觸發電流 係自NMOS觸發裝置205的源極提供，其變為擊穿，隨後變 為快回。NMOS觸發裝置205確保ESD保護元件的低觸發電 壓，因為觸發電壓係藉NM〇s電晶體206的汲極基材擊穿電 壓（如8伏）而非SCR 202的固有高擊穿電壓（15至25伏）決定。 觸發電流作為基極電流注入NPN電晶體τ丨23丨的基極内。 如此，如圖2-4所示，本發明具體例不同於圖丨八與1B的先行 LVTSCR，其中觸發電流係藉内在源極注入缓慢作用的pNp 電晶體T2 232的基極内。 如上所述，本發明觸發裝置2〇5及SCR 2〇2分別敘述為 NMOS觸發裝置。然而，熟習此技藝者可使用esd保護的 PMOS觸發SCR結構。為了例示本發明的完整性起見，圖2B 頦市本發明的接地閘極？1^1〇3(1^〇8)觸發scr 保護裝 置的例示概略圖表，而圖5顯示圖23的？^4〇8觸發scr esd 保護裝置的俯視圖。參照圖5，觸發裝置2〇5及scr 2〇2與圖 4所示者相同。然而，N型與p型材料被倒轉。即，當型 或Ν型材料示於圖4時，ρτ型或ρ型材料則分別示於圖$。同 樣田Ρ型或Ρ型材料示於圖4時，Ν 型或Ν型材料則分別 示於圖5。然而，圖3所示的ρ基材3〇2在圖4及5的具體例中 仍然相同。如此，附加ρ-基材條（如基材條314。1及We、）放 在N j 1 8C或閉合ρ '基材環（圖未示）放在整個結構四周。 -25- 538520 A7 __ B7 五、發明説明（22 ) PMOS觸發裝置205係自材料製造並放井孔内，而觸 發閥門40 1係自N十材料製造，相對照於圖4所示的倒轉具體 例。 在IC的正常操作中’ PMOS閘極透過外在電阻器2 1〇與 PMOS源極一起繫高，使M〇s電流不會透過源極流過汲極通 逼。當正ESD事件與過度電壓發生在墊片時，累崩擊穿發 生在預定臨界電壓（如8至1〇伏）上汲極與N井孔接頭之間， PMOS電晶體作為寄生側向pNp電晶體操作。因此，電流會 流過PMOS裝置而電壓跨過源極及汲極端子會下降至下值。 然後閘極G2(圖2B的概略附圖幻被拉低而SCR 202打開。閘 極G2相同於圖5的觸發閥門4〇 1。壓降形成跨越固有n井孔 電阻11们242及跨越外在電阻21〇。因為外在電阻21〇具有電 阻值為100歐姆至2000歐姆，其較固有n井孔電阻rB2值（5〇〇 歐姆至5000歐姆）低得多，外在電阻210作為電流分路以控 制並協調觸發及SCR 202的保持電流。如此，ESD保護裝置 20 1的觸發在正ESD事件期間分路放電電流在墊片至地面， 因此限制瞬變壓降至一可忍受由IC 2〇〇的電路系統的值。 圖6顯示NMOS觸發SCR ESD保護裝置201的SCR 602第二 具體例的戴面圖。明確而言，圖6表示SCR 202，其完全石夕 化在P ‘及NJ —區3 08、3 12上。分別顯示電晶體丁2 2 3 2及T 1 23 1的基極寬度wN、WP。此外，淺溝渠隔離（STI)配置在整 個SCR 202上，如STI區3 16〖、616、3 163及3 164所示。特別 是，STI區616配置在矽化層618_\與6180之間的表面積309上 。因此’ STI區6 16作為陽極1 22與陰極1 24間的隔離物以防 -26 - 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐) 538520
止各個矽化物層618八與6180:間的縮短。 此外’電晶體T2 232及T 1 23 1的各個基極寬度wN、WP係 由3丁1區616的長度決定。特別是，在製造1(：：2〇〇期間，3丁1 材料選擇性地配置在SCR 202上方。其後，形成p+及N+摻 雜區308、312及314與各個石夕化物層618A、618c&618s。參 圖3的具體例說明，減·少基及區的長度（即，寬度）意指少 數載子必須擴散過此等基極區的總距離會減少。在圖6所示 的第二具體例中’各個電晶體T2 232及T1 23 1的基極寬度 、WP通常略小於圖3所示的具體例。如此，圖6所示的第 二具體例不同於圖1B的先行技藝，因為來自觸發裝置2〇5的 * #雑Ν'1·區110會消除而SCR的極緊密維度可實現快速打開 。此外，圖6所述的具體例為替代性且進一步對圖3所述的 具體例的改良’因為其銷號較少石夕面積。即，所有高摻雜 區3〇8、3 12及3Η與觸發閥門402(參照圖4)完全被矽化。 此外，藉利用亦完全矽化並用STI覆蓋的觸發裝置，可降 低晶圓加工成本，因為不需要附加又昂責石夕化物阻隔的程 序。特別是，後端壓載的NMOS (BEBNMOS)裝置可用作觸 發裝置。該BEBNMOS裝置揭示於美國專利s/N 09/583/14 1 ’才示越為電流壓載ESD感應裝置”，Attorney Docket SAR13663 ，2000年5月30日申請，並以整個以引例併入本文。 圖7顯示外在後端壓載的NMOS (BEBNMOS)觸發裝置705 的截面圖。複數壓載電阻器730、73 1 (僅各一示於圖7)自觸 發裝置7 0 5的及極7 14與源極7 16延伸，並用以分離電氣隔離 的壓載電流路徑在ESD裝置的外在接觸件與接觸電極之間 -27- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 538520 A7 B7 五、發明説明（24 ) ，或雹流負載裝置被保護。此等隔離的壓載電流路徑最好 ^。卩包括較其他先行裝置更均勻地分布電流、減少電流推 堅一進而減少ESD裝置的局部化加熱、壓載電阻線性、 降低壓載冤阻的谷终值、無加入的連接電容、更堅實設計 、用石夕化物阻隔裝置無額外加工步驟等。 參照圖7，BEBNMOS觸發裝置705的源極716、汲極714及 閘極7 1 8區係由此技藝已知的製法所形成。明確而言， BEBNMOS觸發裝置705包含具有配置在ρ井孔71〇表面上STI 區的P井孔710。閘極718配置在p通到723上並可例示地由配 置在一氧化矽層上的聚矽層形成，如以上參照圖丨B所述。 矽與聚矽為高N摻雜半導體區以在源極電極7丨6下形成N +源 極區720s及在汲極電極714下形成n+源極區72〇d，使p通道 7 2 3形成在源極716與没極714之間。 單一垂直彎曲帶730例示地將共同端子732d連接至裝置 705的汲極區。依照帶73〇的路徑及在外在共同端子開 始，帶730包括金屬接觸件734ι，下至聚矽736的段，上至 第二金屬接觸件73b，至第一金屬層73 8，至第一通道74〇 ，至第二金屬層742的段，至第二通道742及至第三金屬層 746的段。第三金屬層746的段透過通道、第二金屬層742的 段、另一通道、第一金屬層738的段及另一金屬接觸件的串 聯連接至聚矽層73 6的第二段。此聚矽的第二段透過金屬接 觸件、第一金屬層738的段、一通道、第二金屬層742的段 及另一通道連接至的第三金屬層746的第二段。最後，在此 典型具體例中’第三金屬層746的第二段透過通道、第一合 -28- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 538520 A7 ____B7 五、發明説明（25~" — 屬層742的段、另一通道、第一金屬層73 8的段及連接金屬 接觸件748的串聯連接至ESD裝置7〇5的汲極區714。 在BEBNMOS觸發裝置705的典型具體例中，第一、第二 及第二金屬層738、742及746可自鋁或銅膜製成而通道與連 接金屬接觸件可為鎢栓塞或銅。此等串聯形成壓載電阻器 730。在此具體例中，各通道及金屬接觸件加入顯著電阻 (如在先進深亞微米技術中5至1 〇歐姆）及各聚矽層73 6的段將 顯著電阻（如在先進深亞微米技術中4〇至8〇歐姆）加入壓載電 阻态73 0内。其他各層亦將電阻加入壓載電阻器73 〇内。然 而’金屬層73 8、742及746的電阻比較於聚矽層736、連接 金屬接觸件73 4與通道740的組合電阻可忽略。 此外’類似壓載電阻器731形成在BEBNMOS觸發裝置705 的源極7 16上。然而，電阻通常低於在汲極7丨4的電阻。特 別是，可使用較低金屬層段738、742及746、通道740、聚 矽層段736及金屬接觸件734。此外，熟習此技藝者當可了 解滿意的壓載電阻器可使用較多或較少層及/或較多或較少 彎曲件製造。 圖8顯示壓載的NM〇S (BEBNMOS)觸發SCR ESD保護裝置 800的俯視圖。BEBNMOS觸發SCR ESD保護裝置800包含圖 3的SCR 202或圖6的SCR 602，耦合至圖7的BEBNMOS觸發 器705及外在分路電阻器210。特別是，BEBNMOS觸發器 7〇5具有複數個壓載電阻器730』，自汲極714耦合至外在連接 器732D。然後，外在連接器732D耦合至墊片148。同樣， BEBNMOS觸發器705具有複數個壓載電阻器731κ，自源極 -29- ¥紙張尺度適用中國國家標準(CNS) Α4規格(210 X 297公釐) ： 一 ~ 538520 A7 _ _ B7 五、發明説明（26 ) 716耦合至外在連接器732s。然後，外在連接器732s耦合至 分路電阻器2 10的一端。各壓載電阻器73 0、73 1係用彎曲非 交叉帶以上述圖7的方式例示地製造，並藉隔離物740i至 740]^在沒極區714上及藉隔離物在源極區716 上互相分離。 BEBNMOS觸發SCR ESD保護裝置800的其餘電路系統如 參照圖6具體例所述相同。如此，ESD保護裝置800的BEBNMOS 觸發器705與SCR 602具有STI 3 16，配置在SCR的整個表面 積上，除了完全矽化的高摻雜陽極122、陰極124、基材條 125及觸發閥門401區308、3 12、3 14及402、以外。 圖2-8所示的具體例例示，使用慎選的觸發閥門連同外在 觸發裝置205 (如NMOS觸發器），可減少SCr内電晶體71 2^1及T2 232的基極寬度。如此，如比較於先行ESD保護裝 置％，SCR 202的觸發速度更快而觸發更可靠，而增加電流 增益。快速觸發為關鍵以防止觸發電壓於緩慢SCRs内發生 時的突增。因此，本發明的快速％^可在ESD期間成功地 限制瞬時電壓至一保護深亞微米過程的超薄閘極氧化物（低 於7 nm)的準位，而先行裝置明顯顯示缺點。 雖然併入本發明教示的各種具體例已經顯示並詳述於本 文内，惟熟習此技藝者可容易設計許多仍併入此等教示的 各種其他具體例。 -30-

Claims (1)

  1. 538520 A8 B8 C8 申請專利範圍 ♦種在具有保護電路系統的半導體積體電路（200)内的靜 電放電（ESD)保護電·路（2〇1)，該ESD保護電路（2〇υ包含： 具有耦合至保護電路系統的陽極（122)與耦合至地面的 陰極（124)的石夕控制整流器（SCR)(2〇2)，該陰極具有至少 一個高摻雜區（3i2m); Λ近至少一個南摻雜區之至少一個觸發閥門（40 1); 耦合至该觸發閥門及保護電路系統的外在晶片上觸發 裝置（205)。 "女申#專利範圍第1項的ESD保護電路，進一步包含側向 分路電阻器（2 1 〇)耦合在陰極與側向觸發裝置之間。 如申明專利範圍第i項的ESD保護電路，其中該 (2〇2)包含第一雙载子電晶體T 1 (23 1)與第二雙載子電晶 體=2(232);該第一雙載子電晶體具有至少一個第一高摻 雜區（3 12m)做為一射極並形成陰極（124)，第一低摻雜區 (306)共同延伸形成第一雙載子電晶體丁丨的基極與第二雙 載子電晶體T2的集極，第二低摻雜區（3〇4)共同延伸形成 第一雙載子電晶體丁2的基極與第一雙載子電晶體T1的集 極’而第二高摻雜區（3〇8)做為第二雙載子電晶體T2 (2j2)的射極並形成陽極（122)。 4. 如申凊專利範圍第3項的ESD保護電路，其中在第一與第 二雙載子電晶體的各第一與第二高摻雜區間的表面積 (309)係由淺溝隔離物（3 16)阻隔。 5. 如申請專利範圍第3項的ESD保護電路，其中第一與第二 電晶體的基極具有底部寬度為低於4.0微米。 -31 - 本紙張尺度適用中國國豕標準(CNS) A4規格(210X 297公爱)
    裝 訂
    538520 A8 B8 C8 D8 、申請專利範圍 6. 如申請專利範圍第5項的ESD保護電路，其中第一與第二 電晶體的基極具有底部寬度為0.6至0.8微米。 7. 如申請專利範圍第4項的ESD保護電路，其中至少一個第 一高摻雜區（3 12J為N+型材料，該第一低摻雜區（306)是 P型材料，該第二低摻雜區（304)是N型材料，且該第二高 摻雜區（308)為P+型材料。 8. 如申請專利範圍第7項的ESD保護電路，其中觸發裝置 (205)為MOSFET電晶體（206)，選自NMOS、設有汲極-表 體-閘極耦合的NMOS、隔離P井孔内NMOS、至少二個串 聯NMOS電晶體及壓載NMOS所組成之群的電晶體。 9. 如申請專利範圍第4項的ESD保護電路，其中第一高摻雜 區（312m)為P+型材料，第一低摻雜區（306)為N型材料， 第二低摻雜區（304)為P型材料及第二高摻雜區（308)為N + 型材料。 10. 如申請專利範圍第9項的ESD保護電路，其中觸發裝置 (205)為MOSFET電晶體（206)，選自PMOS、設有汲極-表 體-閘極耦合的PMOS、隔離P井孔内PMOS、至少二個串 聯PMOS電晶體及壓載PMOS所組成之群的電晶體。 -32- 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐）
TW090127533A 2000-11-06 2001-11-06 Silicon controlled rectifier electrostatic discharge protection device with external on-chip triggering and compact internal dimensions for fast triggering TW538520B (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US24612300P 2000-11-06 2000-11-06
US26617101P 2001-02-02 2001-02-02
US28034501P 2001-03-30 2001-03-30

Publications (1)

Publication Number Publication Date
TW538520B true TW538520B (en) 2003-06-21

Family

ID=27399903

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090127533A TW538520B (en) 2000-11-06 2001-11-06 Silicon controlled rectifier electrostatic discharge protection device with external on-chip triggering and compact internal dimensions for fast triggering

Country Status (6)

Country Link
US (1) US6791122B2 (zh)
EP (1) EP1348236B1 (zh)
JP (1) JP2004531047A (zh)
DE (1) DE60130028T2 (zh)
TW (1) TW538520B (zh)
WO (1) WO2002037566A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11289471B2 (en) 2020-08-24 2022-03-29 Globalfoundries U.S. Inc. Electrostatic discharge device

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW473977B (en) * 2000-10-27 2002-01-21 Vanguard Int Semiconduct Corp Low-voltage triggering electrostatic discharge protection device and the associated circuit
US6448123B1 (en) * 2001-02-20 2002-09-10 Taiwan Semiconductor Manufacturing Company Low capacitance ESD protection device
US7589944B2 (en) * 2001-03-16 2009-09-15 Sofics Bvba Electrostatic discharge protection structures for high speed technologies with mixed and ultra-low voltage supplies
US7116593B2 (en) * 2002-02-01 2006-10-03 Hitachi, Ltd. Storage device
JP4008744B2 (ja) * 2002-04-19 2007-11-14 株式会社東芝 半導体装置
JP4290468B2 (ja) 2002-05-24 2009-07-08 Ｎｅｃエレクトロニクス株式会社 静電気放電保護素子
JP4146672B2 (ja) * 2002-06-14 2008-09-10 シャープ株式会社 静電気保護素子
US7291887B2 (en) * 2002-06-19 2007-11-06 Windbond Electronics Corp. Protection circuit for electrostatic discharge
DE10301586B3 (de) * 2003-01-17 2004-02-26 Micronas Gmbh Integrierte Schaltung
US20050212051A1 (en) * 2003-04-16 2005-09-29 Sarnoff Corporation Low voltage silicon controlled rectifier (SCR) for electrostatic discharge (ESD) protection of silicon-on-insulator technologies
US6949806B2 (en) * 2003-10-16 2005-09-27 Taiwan Semiconductor Manufacturing Company, Ltd. Electrostatic discharge protection structure for deep sub-micron gate oxide
JP3825785B2 (ja) * 2004-03-25 2006-09-27 株式会社東芝 半導体装置
JP4515822B2 (ja) * 2004-05-25 2010-08-04 株式会社東芝 静電保護回路及びこれを用いた半導体集積回路装置
US20050275029A1 (en) * 2004-06-15 2005-12-15 Jeffrey Watt Fast turn-on and low-capacitance SCR ESD protection
US7773442B2 (en) * 2004-06-25 2010-08-10 Cypress Semiconductor Corporation Memory cell array latchup prevention
US9842629B2 (en) 2004-06-25 2017-12-12 Cypress Semiconductor Corporation Memory cell array latchup prevention
US7420250B2 (en) * 2004-08-30 2008-09-02 Taiwan Semiconductor Manufacturing Company, Ltd. Electrostatic discharge protection device having light doped regions
US7408754B1 (en) 2004-11-18 2008-08-05 Altera Corporation Fast trigger ESD device for protection of integrated circuits
US7342281B2 (en) * 2004-12-14 2008-03-11 Electronics And Telecommunications Research Institute Electrostatic discharge protection circuit using triple welled silicon controlled rectifier
US7541648B2 (en) * 2005-01-21 2009-06-02 Micron Technology, Inc. Electrostatic discharge (ESD) protection circuit
US20060202306A1 (en) * 2005-03-11 2006-09-14 Moshe Agam Bipolar junction transistor with high beta
JP4504850B2 (ja) 2005-03-17 2010-07-14 パナソニック株式会社 半導体集積回路装置
JP4974485B2 (ja) * 2005-06-28 2012-07-11 ローム株式会社 半導体集積回路装置
US7763908B2 (en) * 2005-07-25 2010-07-27 Lsi Corporation Design of silicon-controlled rectifier by considering electrostatic discharge robustness in human-body model and charged-device model devices
US7728349B2 (en) * 2005-10-11 2010-06-01 Texas Instruments Incorporated Low capacitance SCR with trigger element
US7709896B2 (en) * 2006-03-08 2010-05-04 Infineon Technologies Ag ESD protection device and method
JP2007305917A (ja) 2006-05-15 2007-11-22 Nec Electronics Corp 半導体装置
DE102006026691B4 (de) * 2006-06-08 2018-02-01 Infineon Technologies Ag ESD-Schutzschaltung und -verfahren
TWI339886B (en) * 2006-09-14 2011-04-01 Novatek Microelectronics Corp Layout structure of electrostatic discharge protection circuit and production method thereof
US7732834B2 (en) * 2007-01-26 2010-06-08 Infineon Technologies Ag Semiconductor ESD device and method of making same
US7943438B2 (en) * 2008-02-14 2011-05-17 International Business Machines Corporation Structure and method for a silicon controlled rectifier (SCR) structure for SOI technology
US7773356B2 (en) * 2008-03-19 2010-08-10 Fairchild Korea Semiconductor Ltd Stacked SCR with high holding voltage
DE102008019238A1 (de) 2008-04-17 2009-10-29 Qpx Gmbh Integrierte Schaltung mit ESD Schutz
JP2010067846A (ja) * 2008-09-11 2010-03-25 Panasonic Corp 静電放電保護回路を備えた半導体装置
US8455947B2 (en) * 2009-02-18 2013-06-04 Infineon Technologies Ag Device and method for coupling first and second device portions
JP5595751B2 (ja) * 2009-03-11 2014-09-24 ルネサスエレクトロニクス株式会社 Ｅｓｄ保護素子
US8283698B2 (en) * 2009-04-15 2012-10-09 Sofics Bvba Electrostatic discharge protection
CN101847633B (zh) * 2010-05-05 2011-10-26 北京大学 一种静电保护器件及其制备方法
CN102034857B (zh) * 2010-10-28 2011-12-14 浙江大学 一种pmos场效应晶体管辅助触发的双向可控硅
WO2012119788A1 (en) 2011-03-10 2012-09-13 Qpx Gmbh Integrated circuit including silicon controlled rectifier
US8586423B2 (en) 2011-06-24 2013-11-19 International Business Machines Corporation Silicon controlled rectifier with stress-enhanced adjustable trigger voltage
US9337178B2 (en) * 2012-12-09 2016-05-10 Semiconductor Components Industries, Llc Method of forming an ESD device and structure therefor
US9882375B2 (en) * 2013-03-15 2018-01-30 Sofics Bvba High holding voltage clamp
US9685431B2 (en) 2013-09-27 2017-06-20 Sofics Bvba Semiconductor device for electrostatic discharge protection
US9948091B1 (en) * 2015-06-04 2018-04-17 Maxim Integrated Products, Inc. Integrated defibrillation pulse protector
US10446537B2 (en) * 2017-06-20 2019-10-15 Texas Instruments Incorporated Electrostatic discharge devices
JP7260153B2 (ja) * 2019-03-29 2023-04-18 ラピスセミコンダクタ株式会社 半導体装置、およびその製造方法
CN111403384B (zh) * 2020-04-28 2023-11-03 上海华力微电子有限公司 一种硅控整流器及其制造方法
US11967639B2 (en) * 2022-01-26 2024-04-23 Infineon Technologies Ag SCR structure for ESD protection in SOI technologies

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5465189A (en) * 1990-03-05 1995-11-07 Texas Instruments Incorporated Low voltage triggering semiconductor controlled rectifiers
US5262344A (en) * 1990-04-27 1993-11-16 Digital Equipment Corporation N-channel clamp for ESD protection in self-aligned silicided CMOS process
JPH0677405A (ja) * 1990-07-31 1994-03-18 Texas Instr Inc <Ti> 低電圧トリガ式ｅｓｄ保護回路
JPH04196352A (ja) * 1990-11-28 1992-07-16 Nissan Motor Co Ltd 半導体保護装置
JP3375659B2 (ja) * 1991-03-28 2003-02-10 テキサス インスツルメンツ インコーポレイテツド 静電放電保護回路の形成方法
US5400202A (en) * 1992-06-15 1995-03-21 Hewlett-Packard Company Electrostatic discharge protection circuit for integrated circuits
US5276582A (en) * 1992-08-12 1994-01-04 National Semiconductor Corporation ESD protection using npn bipolar transistor
US5404041A (en) * 1993-03-31 1995-04-04 Texas Instruments Incorporated Source contact placement for efficient ESD/EOS protection in grounded substrate MOS integrated circuit
US5311391A (en) * 1993-05-04 1994-05-10 Hewlett-Packard Company Electrostatic discharge protection circuit with dynamic triggering
US5369041A (en) * 1993-07-14 1994-11-29 Texas Instruments Incorporated Method for forming a silicon controlled rectifier
US5498892A (en) * 1993-09-29 1996-03-12 Ncr Corporation Lightly doped drain ballast resistor
US5594611A (en) * 1994-01-12 1997-01-14 Lsi Logic Corporation Integrated circuit input/output ESD protection circuit with gate voltage regulation and parasitic zener and junction diode
US5907462A (en) * 1994-09-07 1999-05-25 Texas Instruments Incorporated Gate coupled SCR for ESD protection circuits
US5602404A (en) * 1995-01-18 1997-02-11 National Semiconductor Corporation Low voltage triggering silicon controlled rectifier structures for ESD protection
US5754380A (en) * 1995-04-06 1998-05-19 Industrial Technology Research Institute CMOS output buffer with enhanced high ESD protection capability
JPH08306872A (ja) * 1995-05-01 1996-11-22 Nippon Telegr & Teleph Corp <Ntt> Ｍｏｓ入力保護回路
US5615073A (en) * 1995-06-22 1997-03-25 National Semiconductor Corporation Electrostatic discharge protection apparatus
US5675469A (en) * 1995-07-12 1997-10-07 Motorola, Inc. Integrated circuit with electrostatic discharge (ESD) protection and ESD protection circuit
US5671111A (en) * 1995-10-30 1997-09-23 Motorola, Inc. Apparatus for electro-static discharge protection in a semiconductor device
US5708288A (en) * 1995-11-02 1998-01-13 Motorola, Inc. Thin film silicon on insulator semiconductor integrated circuit with electrostatic damage protection and method
US5856214A (en) 1996-03-04 1999-01-05 Winbond Electronics Corp. Method of fabricating a low voltage zener-triggered SCR for ESD protection in integrated circuits
EP0803955A3 (en) * 1996-04-25 1998-05-20 Texas Instruments Incorporated An electrostatic discharge protection circuit
US5744839A (en) 1996-06-11 1998-04-28 Micron Technology, Inc. ESD protection using selective siliciding techniques
US5728612A (en) * 1996-07-19 1998-03-17 Lsi Logic Corporation Method for forming minimum area structures for sub-micron CMOS ESD protection in integrated circuit structures without extra implant and mask steps, and articles formed thereby
US5821572A (en) 1996-12-17 1998-10-13 Symbios, Inc. Simple BICMOS process for creation of low trigger voltage SCR and zener diode pad protection
TW423160B (en) * 1997-04-03 2001-02-21 Winbond Electronics Corp Lateral silicon controlled rectifier for electrostatic discharge protection
US5870268A (en) 1997-10-22 1999-02-09 Winbond Electronics Corp. Early trigger of ESD protection device by a current spike generator
US6172404B1 (en) 1997-10-31 2001-01-09 Texas Instruments Incorporated Tuneable holding voltage SCR ESD protection
JPH11204737A (ja) * 1998-01-19 1999-07-30 Denso Corp 集積回路用保護装置
US5962876A (en) * 1998-04-06 1999-10-05 Winbond Electronics Corporation Low voltage triggering electrostatic discharge protection circuit
US6034388A (en) 1998-05-15 2000-03-07 International Business Machines Corporation Depleted polysilicon circuit element and method for producing the same
JP2000200694A (ja) * 1998-12-17 2000-07-18 Texas Instr Inc <Ti> 静電気放電装置および方法
JP3398077B2 (ja) * 1998-12-24 2003-04-21 シャープ株式会社 半導体装置及びその製造方法
JP3810246B2 (ja) * 2000-03-15 2006-08-16 株式会社ルネサステクノロジ 半導体装置および半導体装置の製造方法
US6621126B2 (en) * 2000-10-10 2003-09-16 Sarnoff Corporation Multifinger silicon controlled rectifier structure for electrostatic discharge protection

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11289471B2 (en) 2020-08-24 2022-03-29 Globalfoundries U.S. Inc. Electrostatic discharge device

Also Published As

Publication number Publication date
DE60130028T2 (de) 2008-06-26
EP1348236A2 (en) 2003-10-01
EP1348236B1 (en) 2007-08-15
DE60130028D1 (de) 2007-09-27
WO2002037566A3 (en) 2003-07-24
WO2002037566A2 (en) 2002-05-10
US20020053704A1 (en) 2002-05-09
JP2004531047A (ja) 2004-10-07
US6791122B2 (en) 2004-09-14

Similar Documents

Publication Publication Date Title
TW538520B (en) Silicon controlled rectifier electrostatic discharge protection device with external on-chip triggering and compact internal dimensions for fast triggering
US6850397B2 (en) Silicon controlled rectifier electrostatic discharge protection device for power supply lines with powerdown mode of operation
US9576945B2 (en) Methods and apparatus for increased holding voltage in silicon controlled rectifiers for ESD protection
US6639284B1 (en) Compensated-well electrostatic discharge protection structure
US9443840B2 (en) Methods and apparatus for ESD structures
US6909149B2 (en) Low voltage silicon controlled rectifier (SCR) for electrostatic discharge (ESD) protection of silicon-on-insulator technologies
US6594132B1 (en) Stacked silicon controlled rectifiers for ESD protection
US8043934B2 (en) Methods of use and formation of a lateral bipolar transistor with counter-doped implant regions under collector and/or emitter regions
US6624487B1 (en) Drain-extended MOS ESD protection structure
US7384802B2 (en) ESD protection device for high voltage
US6804095B2 (en) Drain-extended MOS ESD protection structure
US20050212051A1 (en) Low voltage silicon controlled rectifier (SCR) for electrostatic discharge (ESD) protection of silicon-on-insulator technologies
US20210407988A1 (en) Methods of fabricating single-stack bipolar-based esd protection devices
US7064358B2 (en) Triggered back-to-back diodes for ESD protection in triple-well CMOS process
US6764892B2 (en) Device and method of low voltage SCR protection for high voltage failsafe ESD applications
US7927944B1 (en) ESD protection transistor
US6724050B2 (en) ESD improvement by a vertical bipolar transistor with low breakdown voltage and high beta

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees