CN101847633B - 一种静电保护器件及其制备方法 - Google Patents

一种静电保护器件及其制备方法 Download PDF

Info

Publication number
CN101847633B
CN101847633B CN2010101634167A CN201010163416A CN101847633B CN 101847633 B CN101847633 B CN 101847633B CN 2010101634167 A CN2010101634167 A CN 2010101634167A CN 201010163416 A CN201010163416 A CN 201010163416A CN 101847633 B CN101847633 B CN 101847633B
Authority
CN
China
Prior art keywords
trap
type
resistance
exit
inject
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2010101634167A
Other languages
English (en)
Other versions
CN101847633A (zh
Inventor
张丽杰
黄如
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peking University
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Peking University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University filed Critical Peking University
Priority to CN2010101634167A priority Critical patent/CN101847633B/zh
Publication of CN101847633A publication Critical patent/CN101847633A/zh
Priority to PCT/CN2011/072409 priority patent/WO2011137701A1/zh
Priority to US13/201,370 priority patent/US8476672B2/en
Application granted granted Critical
Publication of CN101847633B publication Critical patent/CN101847633B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/87—Thyristor diodes, e.g. Shockley diodes, break-over diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
    • H01L27/0262—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供了一种静电保护器件及其制备方法，属于CMOS超大规模集成电路(ULSI)技术领域。本发明包括一SCR结构，为硅衬底上的N阱和P阱中分别进行P型注入和N型注入的横向PNPN结构，其中，在N阱中的P型掺杂作为器件的阳极，P阱中的N型掺杂作为器件的阴极。在该SCR结构中，在N阱中注入N型掺杂作为一电阻引出端，在P阱中注入P型掺杂作为电阻的另一引出端，上述两引出端通过电阻相连。本发明通过电阻将SCR结构的N阱引出端和P阱引出端相连，实现低触发电压的SCR结构。该SCR结构面积小，集成度高，且本发明和现有CMOS工艺完全兼容，工艺制备简单，最大程度降低了成本。

Description

一种静电保护器件及其制备方法
技术领域
本发明涉及CMOS超大规模集成电路(ULSI)技术，具体是一种ESD保护器件结构及其制备方法。
背景技术
静电放电(ESD)对电路的危害很大，通常集成电路在电路的输入输出口设计静电保护器件，泄放静电所产生的电流，以防止静电对电路的危害。可控硅整流(SCR)结构具有snapback特性，常用来做ESD保护器件。SCR具有较高的泄流能力和良好的截止特型，但是SCR结构的开启电压较高，很多研究工作都致力于如何降低SCR结构的开启电压。目前，一股采用触发电路降低SCR器件的电压，触发电路常常由串联二极管或者MOSFET实现，如DTSCR，LVSCR等。这些器件的结构复杂，其触发电压一股也较高，很难满足CMOS器件尺寸继续缩小之后低电源电压的要求。而且由于引入的触发电路，使得保护电路所占面积较大。为适应CMOS器件尺寸继续缩小趋势，ESD保护器件必须具备低触发电压、结构简单、面积小等特点。
发明内容
本发明的目的在于提供一种低触发电压的ESD保护器件及其制备方法。
本发明的上述目的是通过如下的技术方案予以实现的：
一种ESD保护器件，包括一SCR结构，为硅衬底上的N阱和P阱中分别进行P型注入和N型注入的横向PNPN结构，其中，在N阱中的P型掺杂作为器件的阳极，P阱中的N型掺杂作为器件的阴极，其特征在于，在上述N阱中注入N型掺杂作为一电阻引出端，在P阱中注入P型掺杂作为电阻的另一引出端，上述两引出端通过电阻相连。
所述电阻为多晶硅电阻或有源区电阻。
所述硅衬底上的N阱和P阱用STI隔离。
一种ESD保护器件的制备方法，其步骤包括：
1)硅衬底上分别进行P型注入和N型注入，形成N阱和P阱；
2)在制备多晶硅栅结构时，刻蚀多晶硅形成电阻；
3)在上述N阱中的部分区域进行N型重掺杂注入，形成N+区，作为上述电阻的一引出端，同时上述P阱中的部分区域进行N型重掺杂注入，形成器件的阴极；
4)在P阱中的部分区域进行P型重掺杂注入，形成P+区，作为上述电阻的另一引出端，同时上述N阱中的部分区域P型重掺杂注入，形成器件的阳极；
5)采用COMS标准工艺完成ESD保护器件的后续制备。
步骤1)中，P型注入和N型的注入剂量为1017～1018/cm3。
步骤3)和步骤4)中，P型重掺杂或N型重掺杂的注入剂量为1019～1021/cm3
步骤1)中，硅衬底上的N阱和P阱用STI隔离。
本发明的技术优点和效果：
参考图2，本发明通过电阻将SCR结构的N阱引出端和P阱引出端相连，实现低触发电压的SCR结构。该SCR结构面积小，集成度高。对于硅基工艺来说，其触发电压较低，约为1.4V。
本发明和现有CMOS工艺完全兼容，工艺制备简单，且制备办法对于任何标准工艺均有效，最大程度降低了成本。
附图说明
下面结合附图对本发明进一步详细地说明：
图1为本发明ESD保护器件版图俯视示意图；
图2为本发明ESD保护器件的等效电路图；
图3为图1的A剖面示意图；
图4为图1的B剖面示意图；
其中1-器件的阴极；2-器件的阳极；3-N阱；4-P阱；5-N阱中的电阻引出端；6-P阱中的电阻引出端；7-电阻；8-引出孔。
具体实施方式
下面参照本发明的附图，更详细的描述出本发明的最佳实施例。
在硅衬底上，通过N型掺杂和P型掺杂制备出N阱和P阱，同时进行深沟槽隔离(STI)制备，为了防止N阱中P型掺杂区和N型注入引出区之间的互扩，两区中间用STI隔离，可以防止P阱中N型掺杂区和P型注入引出区之间的互扩。在硅衬底上的N阱(Nwell)和P阱(Pwell)中分别进行P型注入和N型注入形成横向的PNPN结构。本发明提出，在N阱中远离P型注入的区域有N型注入作为N阱的引出端，P阱中远离N型注入的区域有P型注入作为P阱的引出端。N阱的引出端和P阱中的引出端通过电阻相连，从而实现低触发电压的SCR结构。电阻可以是多晶硅电阻，也可以是有源区电阻。
N阱引出端位于N阱中，不能紧邻P型注入，得保证N阱引出端的N型注入和P型注入之间不能有所掺杂质的互扩；P阱的引出端位于P阱中，不能紧邻N型注入，得保证P阱引出端的P型注入和N型注入之间不能有所掺杂质的互扩；两个引出端可以根据实际需要的多晶硅电阻大小适当调整。
下面结合实施例来进一步说明本发明，但本发明的用途并不仅限于下面的具体实施例子。
实施例一
图1是本发明ESD保护器件的版图示意图，并没有包括实际设计中所有的版，比如，有源区版、各层金属线版图等。图3、图4所示ESD保护器件(RTSCR)结构的剖视图。
本发明通过版图设计的方法，利用标准的CMOS工艺就能实现。上述版图设计，多晶硅的形状不限于示图1所示的形状，可以做成各种形状，为了增大多晶硅电阻值，多晶硅可以做成多折线型细条状。多晶硅电阻区应该被硅化保护版覆盖，使不受后续的源漏区硅化工艺的影响。N阱和P阱的引出端不限于图1所示位置，可以根据需要在N阱和P阱中的任意位置，为了增大多晶硅电阻值，N阱引出端和P阱引出端最好放置在靠近Nwell和Pwell边缘处，即两个引出端相隔越远越好。
上述器件的具体制备过程如下：
制备开始时，采用和常规MOS相同的衬底材料；
首先，采用标准工艺流程的阱注入工艺时，利用图1中N阱和P阱的版图，分别进行N型和P型低掺杂注入，注入剂量为1017～1018/cm3。
接下来在CMOS工艺中在制备多晶硅栅结构时，制备多晶硅电阻。首先淀积多晶硅，利用图1中的多晶硅电阻版进行光刻、刻蚀，制备出多晶硅电阻条。
接下来，根据图1所示的N+注入版图，在N阱中进行N型掺杂注入，注入剂量为1019～1021/cm3，形成多晶硅电阻的一个引出端，在P阱中进行N型掺杂注入，形成器件的阴极，此步骤可以在标准工艺中对NMOS的源漏区进行掺杂注入时实现；接下来，根据图1所示的P+注入版图，在N阱中进行P型掺杂注入，形成器件的阳极，在P阱中进行P型掺杂注入形成多晶硅电阻的另一个引出端，此工艺可以在标准工艺中对PMOS的源漏区进行掺杂注入时实现。然后是阳极阴极引出端硅化工艺，后面的工艺流程中，ESD保护器件RTSCR结构和常规的MOS结构完全一样，先后进行：淀积隔离层，光刻引线孔；淀积金属，光刻引线；钝化。
其中，多晶硅电阻的长度、宽度可以通过版图实现，多晶硅电阻的厚度由所实现的工艺决定。
实施例二
本发明N阱和P阱的引出端也可以接有源区电阻的两端。用作有源区电阻的版图大小可以根据实际需要确定出。N阱和P阱的引出端根据需要在N阱和P阱中的任意位置。
器件的具体制备过程如下：
制备开始时，采用和常规MOS相同的衬底材料(以P型材料为例)；
首先，进行有源区的注入，然后采用标准工艺流程的阱注入工艺时，利用图1中N阱和P阱的版图，分别进行N型和P型低掺杂注入，注入剂量约为1017～1018/cm3：
接下来，根据图1所示的N+注入版图，在N阱中进行N型掺杂注入，形成有源区电阻的一个引出端，在P阱中进行N型掺杂注入，形成器件的阴极，此步骤可以在标准工艺中对NMOS的源漏区进行掺杂注入时实现；
根据图1所示的P+注入版图，在N阱中进行P型掺杂注入，形成器件的阳极，在P阱中进行P型掺杂注入形成有源区电阻的另一个引出端，同时在有源区两个分离的地方进行P型掺杂注入形成有源区电阻的两个引出端，此步骤可以在标准工艺中对PMOS的源漏区进行掺杂注入时实现。
后面的工艺流程中，先后进行：所有引出端的硅化，淀积隔离层，光刻引线孔；淀积金属，光刻引线；钝化。有源区电阻两端通过多晶硅连线或者金属连线分别和有源区电阻的两端相连。
其中，有源区电阻的长度、宽度可以通过版图实现。
虽然本说明书通过具体的实施例详细描述了本发明的RTSCR器件结构以及利用CMOS工艺制备的过程，但是本领域的技术人员应该理解，本发明的实现方式不限于实施例的描述范围，例如基于SOI工艺的电路ESD保护器件的设计和制备等。在不脱离本发明实质和精神范围内，可以对本发明进行各种修改和替换。

Claims (5)

1.一种ESD保护器件，包括一SCR结构，为硅衬底上的N阱和P阱中分别进行P型注入和N型注入的横向PNPN结构，其中，在N阱中的P型掺杂作为器件的阳极，P阱中的N型掺杂作为器件的阴极，其特征在于，在上述N阱中注入N型掺杂作为一电阻引出端，该N阱引出端不能紧邻P型注入，在P阱中注入P型掺杂作为电阻的另一引出端，该P阱引出端不能紧邻N型注入，上述两引出端通过电阻相连。
2.如权利要求1所述的器件，其特征在于，所述电阻为多晶硅电阻或有源区电阻。
3.如权利要求1或2所述的器件，其特征在于，所述硅衬底上的N阱和P阱用STI隔离。
4.一种ESD保护器件的制备方法，其步骤包括：
1)硅衬底上分别进行P型注入和N型注入，形成N阱和P阱；
2)在制备多晶硅栅结构时，刻蚀多晶硅形成电阻；
3)在上述N阱中的部分区域进行N型重掺杂注入，形成N+区，作为上述电阻的一引出端，该N阱引出端不能紧邻P型注入，同时上述P阱中的部分区域进行N型重掺杂注入，形成器件的阴极；
4)在P阱中的部分区域进行P型重掺杂注入，形成P+区，作为上述电阻的另一引出端，该P阱引出端不能紧邻N型注入，同时上述N阱中的部分区域P型重掺杂注入，形成器件的阳极；
5)采用COMS标准工艺完成ESD保护器件的后续制备。
5.如权利要求4所述的方法，其特征在于，步骤1)中，硅衬底上的N阱和P阱用STI隔离。
CN2010101634167A 2010-05-05 2010-05-05 一种静电保护器件及其制备方法 Active CN101847633B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN2010101634167A CN101847633B (zh) 2010-05-05 2010-05-05 一种静电保护器件及其制备方法
PCT/CN2011/072409 WO2011137701A1 (zh) 2010-05-05 2011-04-02 一种静电保护器件及其制备方法
US13/201,370 US8476672B2 (en) 2010-05-05 2011-04-02 Electrostatic discharge protection device and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2010101634167A CN101847633B (zh) 2010-05-05 2010-05-05 一种静电保护器件及其制备方法

Publications (2)

Publication Number Publication Date
CN101847633A CN101847633A (zh) 2010-09-29
CN101847633B true CN101847633B (zh) 2011-10-26

Family

ID=42772172

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010101634167A Active CN101847633B (zh) 2010-05-05 2010-05-05 一种静电保护器件及其制备方法

Country Status (3)

Country Link
US (1) US8476672B2 (zh)
CN (1) CN101847633B (zh)
WO (1) WO2011137701A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101847633B (zh) 2010-05-05 2011-10-26 北京大学 一种静电保护器件及其制备方法
JP5820311B2 (ja) * 2012-03-02 2015-11-24 ルネサスエレクトロニクス株式会社 半導体装置
CN103035637B (zh) * 2012-05-16 2015-10-14 上海华虹宏力半导体制造有限公司 Rfldmos工艺中的esd器件及制造方法
CN110349950A (zh) * 2019-06-19 2019-10-18 成都华微电子科技有限公司 低触发电压、高esd电路
CN111046623B (zh) * 2019-11-05 2023-07-21 芯创智创新设计服务中心(宁波)有限公司 一种esd二极管的版图设计方法
CN113327846B (zh) * 2020-07-14 2023-08-22 上海积塔半导体有限公司 包括高阻电阻和ggnmos esd的模拟电路及其制作方法
CN112466938B (zh) * 2020-11-26 2023-11-14 中国科学院微电子研究所 一种应用于深亚微米级电路静电防护的可控硅器件

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1133105A (zh) * 1993-10-15 1996-10-09 英特尔公司 静电放电保护电路
JP2004281590A (ja) * 2003-03-14 2004-10-07 Rohm Co Ltd 半導体装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002037566A2 (en) * 2000-11-06 2002-05-10 Sarnoff Corporation Silicon controlled rectifier electrostatic discharge protection device with external on-chip triggering and compact internal dimensions for fast triggering
US7427787B2 (en) * 2005-07-08 2008-09-23 Texas Instruments Incorporated Guardringed SCR ESD protection
KR100724335B1 (ko) 2005-08-10 2007-06-04 삼성전자주식회사 정전기 보호 회로용 실리콘 정류 제어기 및 그 구조체
CN101202280A (zh) 2006-12-11 2008-06-18 上海华虹Nec电子有限公司 一种scr静电保护器件及其制造方法
US7943438B2 (en) * 2008-02-14 2011-05-17 International Business Machines Corporation Structure and method for a silicon controlled rectifier (SCR) structure for SOI technology
CN101847633B (zh) 2010-05-05 2011-10-26 北京大学 一种静电保护器件及其制备方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1133105A (zh) * 1993-10-15 1996-10-09 英特尔公司 静电放电保护电路
JP2004281590A (ja) * 2003-03-14 2004-10-07 Rohm Co Ltd 半導体装置

Also Published As

Publication number Publication date
US20120018775A1 (en) 2012-01-26
CN101847633A (zh) 2010-09-29
WO2011137701A1 (zh) 2011-11-10
US8476672B2 (en) 2013-07-02

Similar Documents

Publication Publication Date Title
US9520488B2 (en) Silicon-controlled rectifier electrostatic discharge protection device and method for forming the same
US8692289B2 (en) Fast turn on silicon controlled rectifiers for ESD protection
CN101847633B (zh) 一种静电保护器件及其制备方法
US9576945B2 (en) Methods and apparatus for increased holding voltage in silicon controlled rectifiers for ESD protection
US20100171149A1 (en) Symmetrical bi-directional semiconductor esd protection device
US9443840B2 (en) Methods and apparatus for ESD structures
US9397085B2 (en) Bi-directional ESD protection device
JP2008078654A (ja) 半導体素子及びその製造方法
US20220189946A1 (en) Esd protection circuit with isolated scr for negative voltage operation
US20140252470A1 (en) Semiconductor Device with Integrated Electrostatic Discharge (ESD) Clamp
CN104716132B (zh) 一种低触发电压和高维持电压的硅控整流器及其电路
US10483257B2 (en) Low voltage NPN with low trigger voltage and high snap back voltage for ESD protection
US8013393B2 (en) Electrostatic discharge protection devices
CN107799517A (zh) 用于半导体结构的esd装置
US10700055B2 (en) Back ballasted vertical NPN transistor
US11430780B2 (en) TVS device and manufacturing method therefor
CN107346786B (zh) Ggnmos晶体管、多指ggnmos器件及电路
CN100423256C (zh) 半导体集成电路中的静电放电保护电路
CN211208445U (zh) 集成电路
CN111816650B (zh) Scr静电保护结构及其形成方法
CN114334955A (zh) 静电防护结构及静电防护结构的制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: BEIJING UNIV.

Effective date: 20130523

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING

Free format text: FORMER OWNER: BEIJING UNIV.

Effective date: 20130523

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 100871 HAIDIAN, BEIJING TO: 100176 DAXING, BEIJING

TR01 Transfer of patent right

Effective date of registration: 20130523

Address after: 100176 No. 18, Wenchang Avenue, Beijing economic and Technological Development Zone

Patentee after: Semiconductor Manufacturing International (Beijing) Corporation

Patentee after: Peking University

Address before: 100871 Beijing the Summer Palace Road, Haidian District, No. 5

Patentee before: Peking University