JP4504850B2 - 半導体集積回路装置 - Google Patents
半導体集積回路装置 Download PDFInfo
- Publication number
- JP4504850B2 JP4504850B2 JP2005077411A JP2005077411A JP4504850B2 JP 4504850 B2 JP4504850 B2 JP 4504850B2 JP 2005077411 A JP2005077411 A JP 2005077411A JP 2005077411 A JP2005077411 A JP 2005077411A JP 4504850 B2 JP4504850 B2 JP 4504850B2
- Authority
- JP
- Japan
- Prior art keywords
- trigger
- circuit
- power supply
- terminal
- end connected
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 75
- 230000015556 catabolic process Effects 0.000 description 18
- 230000004048 modification Effects 0.000 description 17
- 238000012986 modification Methods 0.000 description 17
- 238000010586 diagram Methods 0.000 description 13
- 238000000034 method Methods 0.000 description 6
- 230000006378 damage Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
- H01L27/0262—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
本発明の第1の実施形態について図面を参照しながら説明する。
図2は本発明の第1の実施形態の第1変形例に係る半導体集積回路装置におけるトリガ回路を示している。図2において、図1に付した符号と同一の構成要素には同一の符号を付すことにより説明を省略する。
図3は本発明の第1の実施形態の第2変形例に係る半導体集積回路装置を示している。図3において、図1に付した符号と同一の構成要素には同一の符号を付すことにより説明を省略する。
図4は本発明の第1の実施形態の第3変形例に係る半導体集積回路装置を示している。図4において、図1に付した符号と同一の構成要素には同一の符号を付すことにより説明を省略する。
図5は本発明の第1の実施形態の第4変形例に係る半導体集積回路装置を示している。図5において、図1に付した符号と同一の構成要素には同一の符号を付すことにより説明を省略する。
以下、本発明の第2の実施形態について図面を参照しながら説明する。
以下、本発明の第3の実施形態について図面を参照しながら説明する。
以下、本発明の第4の実施形態について図面を参照しながら説明する。
以下、本発明の第5の実施形態について図面を参照しながら説明する。
以下、本発明の第6の実施形態について図面を参照しながら説明する。
以下、本発明の第7の実施形態について図面を参照しながら説明する。
以下、本発明の第8の実施形態について図面を参照しながら説明する。
2 接地ライン
3 SCR保護回路
4A トリガ回路
4B トリガ回路
4C トリガ回路
4D トリガ回路
4E トリガ回路
4F トリガ回路
4G トリガ回路
5 被保護回路
6 第3の抵抗素子
7 第1のトリガ端子
8 PMOSトランジスタ
9 インバータ
9a インバータ
9b インバータ
9c インバータ
9d インバータ
10 容量素子
11 第4の抵抗素子
12 NMOSトランジスタ
13 第5の抵抗素子
14 第2トリガ端子
15 シュミットトリガ回路
16 NANDゲート
17 インバータ
18 NORゲート
19 バッファ
20 PNダイオード
21 NMOSトランジスタ
22 抵抗素子
23 PMOSトランジスタ
24 抵抗素子
31 PNPバイポーラトランジスタ
32 NPNバイポーラトランジスタ
33 第1の抵抗素子
34 第2の抵抗素子
Claims (3)
- 外部から印加される静電放電から保護される被保護回路と、
エミッタが電源ラインと接続され、コレクタがトリガ端子と接続されたPNPバイポーラトランジスタと、エミッタが接地ラインと接続され、コレクタが前記PNPバイポーラトランジスタのベースと接続され、ベースが前記トリガ端子と接続されたNPNバイポーラトランジスタと、一端が前記トリガ端子と接続され、他端が前記接地ラインと接続された第1の抵抗素子と、一端が前記電源ラインと接続され、他端が前記NPNバイポーラトランジスタのコレクタと接続された第2の抵抗素子とを有するSCR保護回路と、
前記トリガ端子と接続されると共に、前記電源ラインと前記接地ラインとの間に接続され、第4の抵抗素子及び容量素子を有するRC回路を含むトリガ回路と、
一端が前記トリガ端子と接続され、他端が前記接地ラインと接続された第3の抵抗素子を備え、
前記トリガ回路は、
一端が前記電源ラインと接続され、他端が前記トリガ端子と接続されたP型トランジスタと、
出力端子が前記P型トランジスタのゲートと接続されたNANDゲートと、
一端が前記電源ラインと接続され、他端が前記NANDゲートの第1の入力端子と接続された前記容量素子と、
一端が前記NANDゲートの第1の入力端子と接続され、他端が前記接地ラインと接続された前記第4の抵抗素子と、
入力端子が前記トリガ端子と接続され、出力端子が前記NANDゲートの第2の入力端子と接続されたインバータとを有していることを特徴とする半導体集積回路装置。 - 外部から印加される静電放電から保護される被保護回路と、
エミッタが電源ラインと接続され、コレクタがトリガ端子と接続されたPNPバイポーラトランジスタと、エミッタが接地ラインと接続され、コレクタが前記PNPバイポーラトランジスタのベースと接続され、ベースが前記トリガ端子と接続されたNPNバイポーラトランジスタと、一端が前記トリガ端子と接続され、他端が前記接地ラインと接続された第1の抵抗素子と、一端が前記電源ラインと接続され、他端が前記NPNバイポーラトランジスタのコレクタと接続された第2の抵抗素子とを有するSCR保護回路と、
前記トリガ端子と接続されると共に、前記電源ラインと前記接地ラインとの間に接続され、第4の抵抗素子及び容量素子を有するRC回路を含むトリガ回路と、
一端が前記トリガ端子と接続され、他端が前記接地ラインと接続された第3の抵抗素子を備え、
前記トリガ回路は、
一端が前記電源ラインと接続され、他端が前記トリガ端子と接続されたN型トランジスタと、
出力端子が前記N型トランジスタのゲートと接続されたNORゲートと、
一端が前記接地ラインと接続され、他端が前記NORゲートの第1の入力端子と接続された容量素子と、
一端が前記NORゲートの第1の入力端子と接続され、他端が前記電源ラインと接続された前記第4の抵抗素子と、
入力端子が前記トリガ端子と接続され、出力端子が前記NORゲートの第2の入力端子と接続されたバッファとを有していることを特徴とする半導体集積回路装置。 - 前記電源ラインと前記接地ラインとの間に逆バイアス方向に接続されたダイオードと、一端が前記電源ラインと接続され、他端が前記接地ラインと接続され、ゲートが前記接地ラインと接続されたNMOSトランジスタと、一端が前記電源ラインと接続され、他端が前記接地ラインと接続され、ゲートが前記電源ラインと接続されたPMOSトランジスタとのうちのいずれか1つをさらに備えていることを特徴とする請求項1又は2に記載の半導体集積回路装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005077411A JP4504850B2 (ja) | 2005-03-17 | 2005-03-17 | 半導体集積回路装置 |
US11/358,045 US7440248B2 (en) | 2005-03-17 | 2006-02-22 | Semiconductor integrated circuit device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005077411A JP4504850B2 (ja) | 2005-03-17 | 2005-03-17 | 半導体集積回路装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006261427A JP2006261427A (ja) | 2006-09-28 |
JP4504850B2 true JP4504850B2 (ja) | 2010-07-14 |
Family
ID=37010061
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005077411A Expired - Fee Related JP4504850B2 (ja) | 2005-03-17 | 2005-03-17 | 半導体集積回路装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7440248B2 (ja) |
JP (1) | JP4504850B2 (ja) |
Families Citing this family (33)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100914790B1 (ko) * | 2004-02-13 | 2009-09-02 | 오스트리아마이크로시스템즈 아게 | 반도체 집적 회로를 보호하기 위한 회로 장치 및 보호 방법 |
JP2008130994A (ja) * | 2006-11-24 | 2008-06-05 | Toshiba Corp | 静電保護回路 |
US7760476B2 (en) * | 2007-06-07 | 2010-07-20 | Atmel Corporation | Threshold voltage method and apparatus for ESD protection |
US7929263B1 (en) * | 2007-08-01 | 2011-04-19 | Rf Micro Devices, Inc. | Unlatch feature for latching ESD protection circuit |
US7944657B2 (en) * | 2007-10-10 | 2011-05-17 | Sony Corporation | Electrostatic discharge protection circuit |
US7817386B2 (en) * | 2007-10-10 | 2010-10-19 | Amazing Microelectronics Corp. | ESD protection circuit for IC with separated power domains |
JP5360460B2 (ja) * | 2007-10-10 | 2013-12-04 | ソニー株式会社 | 静電保護回路 |
JP5232444B2 (ja) * | 2007-11-12 | 2013-07-10 | ルネサスエレクトロニクス株式会社 | 半導体集積回路 |
KR100942701B1 (ko) | 2007-12-17 | 2010-02-16 | 한국전자통신연구원 | 정전기 방전 보호 소자 |
KR100968647B1 (ko) | 2007-12-28 | 2010-07-06 | 매그나칩 반도체 유한회사 | Esd 보호회로 |
US8339758B2 (en) * | 2008-05-01 | 2012-12-25 | Semiconductor Components Industries, Llc | Transient voltage suppressor and method |
US20090273868A1 (en) * | 2008-05-01 | 2009-11-05 | Semiconductor Components Industries, Llc | Transient voltage suppressor and method |
US8922960B2 (en) * | 2008-07-08 | 2014-12-30 | Sofics Bvba | Electrostatic discharge device with adjustable trigger voltage |
FR2934710B1 (fr) | 2008-08-04 | 2010-09-10 | St Microelectronics Sa | Circuit de protection d'un circuit integre contre des decharges electrostatiques en technologie cmos. |
US8116047B2 (en) * | 2008-12-18 | 2012-02-14 | Sandisk Technologies Inc. | Electrostatic discharge protective circuit having rise time detector and discharge sustaining circuitry |
JP5595751B2 (ja) * | 2009-03-11 | 2014-09-24 | ルネサスエレクトロニクス株式会社 | Esd保護素子 |
JP5239976B2 (ja) * | 2009-03-19 | 2013-07-17 | 富士通セミコンダクター株式会社 | 入力回路および半導体集積回路 |
US8248741B2 (en) * | 2009-09-16 | 2012-08-21 | Integrated Device Technology, Inc. | Apparatuses and methods for a SCR-based clamped electrostatic discharge protection device |
CN102148499B (zh) * | 2010-02-10 | 2015-04-01 | 上海华虹宏力半导体制造有限公司 | Cdm esd保护电路 |
US8373956B2 (en) * | 2010-11-11 | 2013-02-12 | International Business Machines Corporation | Low leakage electrostatic discharge protection circuit |
CN102148241B (zh) * | 2010-12-30 | 2012-10-24 | 浙江大学 | 一种耦合电容触发可控硅器件 |
US8730625B2 (en) | 2011-09-22 | 2014-05-20 | Freescale Semiconductor, Inc. | Electrostatic discharge protection circuit for an integrated circuit |
US9451669B2 (en) * | 2011-11-03 | 2016-09-20 | Nxp B.V. | CMOS adjustable over voltage ESD and surge protection for LED application |
US8737028B2 (en) | 2011-12-06 | 2014-05-27 | International Business Machines Corporation | RC-triggered ESD clamp device with feedback for time constant adjustment |
JP5781022B2 (ja) * | 2012-06-15 | 2015-09-16 | 株式会社東芝 | 静電保護回路、および、半導体装置 |
JP2014132717A (ja) | 2013-01-07 | 2014-07-17 | Seiko Epson Corp | 静電気放電保護回路及び半導体回路装置 |
FR3001085A1 (fr) | 2013-01-15 | 2014-07-18 | St Microelectronics Sa | Dispositif semiconducteur bidirectionnel de protection contre les decharges electrostatiques, utilisable sans circuit de declenchement |
CN103117051B (zh) * | 2013-03-12 | 2015-05-20 | 上海贝岭股份有限公司 | 一种用于智能电网的液晶驱动电路 |
US9379541B2 (en) * | 2013-09-26 | 2016-06-28 | Globalfoundries Inc. | EOS protection circuit with FET-based trigger diodes |
US9414451B2 (en) | 2013-12-18 | 2016-08-09 | Panasonic Intellectual Property Management Co., Ltd. | Lighting device and luminaire |
US9640523B2 (en) * | 2015-09-08 | 2017-05-02 | Hong Kong Applied Science and Technology Research Institute Company Limited | Lateral-diode, vertical-SCR hybrid structure for high-level ESD protection |
CN107346769B (zh) * | 2016-05-04 | 2020-03-10 | 扬智科技股份有限公司 | 静电放电保护装置 |
TWI661530B (zh) * | 2018-02-13 | 2019-06-01 | 力晶積成電子製造股份有限公司 | 靜電放電保護元件 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07183394A (ja) * | 1993-11-10 | 1995-07-21 | Hewlett Packard Co <Hp> | 静電放電保護回路 |
JPH09134997A (ja) * | 1995-10-30 | 1997-05-20 | Motorola Inc | 半導体素子における静電放電保護装置 |
JPH1092951A (ja) * | 1996-05-03 | 1998-04-10 | Kaho Denshi Kofun Yugenkoshi | ゲート結合を介した突き抜けトリガによる静電放電保護回路 |
JP2004531055A (ja) * | 2001-03-16 | 2004-10-07 | サーノフ コーポレイション | ラッチアップ耐性のための高保持電流を有する静電放電保護構造 |
JP2004533713A (ja) * | 2001-03-16 | 2004-11-04 | サーノフ コーポレイション | 混成した超低電圧電源を備えた、高速技術のための静電放電保護構造 |
JP2004319696A (ja) * | 2003-04-15 | 2004-11-11 | Toshiba Corp | 半導体装置 |
JP2005045100A (ja) * | 2003-07-24 | 2005-02-17 | Matsushita Electric Ind Co Ltd | 半導体集積回路装置 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5255146A (en) * | 1991-08-29 | 1993-10-19 | National Semiconductor Corporation | Electrostatic discharge detection and clamp control circuit |
US5565790A (en) * | 1995-02-13 | 1996-10-15 | Taiwan Semiconductor Manufacturing Company Ltd | ESD protection circuit with field transistor clamp and resistor in the gate circuit of a clamp triggering FET |
US6008970A (en) * | 1998-06-17 | 1999-12-28 | Intel Corporation | Power supply clamp circuitry for electrostatic discharge (ESD) protection |
US5946177A (en) * | 1998-08-17 | 1999-08-31 | Motorola, Inc. | Circuit for electrostatic discharge protection |
US6400540B1 (en) * | 1999-03-12 | 2002-06-04 | Sil.Able Inc. | Clamp circuit to prevent ESD damage to an integrated circuit |
WO2002037566A2 (en) | 2000-11-06 | 2002-05-10 | Sarnoff Corporation | Silicon controlled rectifier electrostatic discharge protection device with external on-chip triggering and compact internal dimensions for fast triggering |
TW511269B (en) * | 2001-03-05 | 2002-11-21 | Taiwan Semiconductor Mfg | Silicon-controlled rectifier device having deep well region structure and its application on electrostatic discharge protection circuit |
US20030076636A1 (en) * | 2001-10-23 | 2003-04-24 | Ming-Dou Ker | On-chip ESD protection circuit with a substrate-triggered SCR device |
US7102864B2 (en) * | 2004-06-14 | 2006-09-05 | King Billion Electronics Co., Ltd. | Latch-up-free ESD protection circuit using SCR |
US20060055438A1 (en) * | 2004-09-14 | 2006-03-16 | Yongcong Chen | Power-on reset circuit |
US7212387B2 (en) * | 2004-09-17 | 2007-05-01 | Texas Instruments Incorporated | Electrostatic discharge protection device including precharge reduction |
-
2005
- 2005-03-17 JP JP2005077411A patent/JP4504850B2/ja not_active Expired - Fee Related
-
2006
- 2006-02-22 US US11/358,045 patent/US7440248B2/en not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07183394A (ja) * | 1993-11-10 | 1995-07-21 | Hewlett Packard Co <Hp> | 静電放電保護回路 |
JPH09134997A (ja) * | 1995-10-30 | 1997-05-20 | Motorola Inc | 半導体素子における静電放電保護装置 |
JPH1092951A (ja) * | 1996-05-03 | 1998-04-10 | Kaho Denshi Kofun Yugenkoshi | ゲート結合を介した突き抜けトリガによる静電放電保護回路 |
JP2004531055A (ja) * | 2001-03-16 | 2004-10-07 | サーノフ コーポレイション | ラッチアップ耐性のための高保持電流を有する静電放電保護構造 |
JP2004533713A (ja) * | 2001-03-16 | 2004-11-04 | サーノフ コーポレイション | 混成した超低電圧電源を備えた、高速技術のための静電放電保護構造 |
JP2004319696A (ja) * | 2003-04-15 | 2004-11-11 | Toshiba Corp | 半導体装置 |
JP2005045100A (ja) * | 2003-07-24 | 2005-02-17 | Matsushita Electric Ind Co Ltd | 半導体集積回路装置 |
Also Published As
Publication number | Publication date |
---|---|
US7440248B2 (en) | 2008-10-21 |
US20060209478A1 (en) | 2006-09-21 |
JP2006261427A (ja) | 2006-09-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4504850B2 (ja) | 半導体集積回路装置 | |
KR100697750B1 (ko) | 정전 보호 회로 및 이것을 이용한 반도체 집적 회로 장치 | |
US7394631B2 (en) | Electrostatic protection circuit | |
JP5955924B2 (ja) | 静電放電保護回路 | |
JP5232444B2 (ja) | 半導体集積回路 | |
US7755870B2 (en) | Semiconductor integrated circuit device | |
JP5577082B2 (ja) | 半導体装置 | |
US20030076636A1 (en) | On-chip ESD protection circuit with a substrate-triggered SCR device | |
JP2018064082A (ja) | 静電放電回路 | |
US9076654B2 (en) | Semiconductor device | |
US20060268478A1 (en) | Methods and Apparatus for Electrostatic Discharge Protection in a Semiconductor Circuit | |
JP2007049137A (ja) | 静電気放電保護回路用シリコン整流制御器及びその構造体 | |
JP2006080160A (ja) | 静電保護回路 | |
EP1831980A2 (en) | Esd protection structure for i/o pad subject to both positive and negative voltages | |
JP4723443B2 (ja) | 半導体集積回路 | |
JP4763324B2 (ja) | 静電保護回路及び該静電保護回路を含む半導体装置 | |
JP3943109B2 (ja) | 静電放電から集積回路を保護する回路構造 | |
JP6405986B2 (ja) | 静電気保護回路及び半導体集積回路装置 | |
JP5548284B2 (ja) | 半導体集積回路 | |
JP6384223B2 (ja) | 静電気保護回路および集積回路 | |
JP2008244071A (ja) | Esd保護回路を備えた半導体集積回路 | |
JP2014053497A (ja) | Esd保護回路 | |
JP2009283630A (ja) | ノイズ低減回路 | |
US6437961B1 (en) | Electrostatic discharge circuit having power-up and power-down protection | |
TWI435433B (zh) | 靜電放電防護元件 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090109 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091208 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100126 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100330 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100423 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130430 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130430 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140430 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |