JP2007305917A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2007305917A JP2007305917A JP2006135317A JP2006135317A JP2007305917A JP 2007305917 A JP2007305917 A JP 2007305917A JP 2006135317 A JP2006135317 A JP 2006135317A JP 2006135317 A JP2006135317 A JP 2006135317A JP 2007305917 A JP2007305917 A JP 2007305917A
- Authority
- JP
- Japan
- Prior art keywords
- sige
- terminal
- type
- bipolar transistor
- static electricity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 20
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims abstract description 73
- 230000005611 electricity Effects 0.000 claims abstract description 29
- 230000003068 static effect Effects 0.000 claims abstract description 29
- 238000007599 discharging Methods 0.000 claims abstract description 10
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 9
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 2
- 229910052799 carbon Inorganic materials 0.000 claims description 2
- 230000015556 catabolic process Effects 0.000 abstract description 26
- 230000001681 protective effect Effects 0.000 abstract description 3
- 230000000694 effects Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 13
- 239000013078 crystal Substances 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 230000006378 damage Effects 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- XUKUURHRXDUEBC-SXOMAYOGSA-N (3s,5r)-7-[2-(4-fluorophenyl)-3-phenyl-4-(phenylcarbamoyl)-5-propan-2-ylpyrrol-1-yl]-3,5-dihydroxyheptanoic acid Chemical compound C=1C=CC=CC=1C1=C(C=2C=CC(F)=CC=2)N(CC[C@@H](O)C[C@H](O)CC(O)=O)C(C(C)C)=C1C(=O)NC1=CC=CC=C1 XUKUURHRXDUEBC-SXOMAYOGSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
- H01L29/7371—Vertical transistors
- H01L29/7378—Vertical transistors comprising lattice mismatched active layers, e.g. SiGe strained layer transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
Abstract
【課題】
従来よりも静電破壊耐圧を高くできる静電保護素子を提供する。
【解決手段】
ビルトインポテンシャルがSiGeのバンドギャップとほぼ同じになるn型Siとp型SiGeのpn接合を用いた静電保護素子を静電気が印加される端子と静電気を放電する端子間に接続することにより、n型Siとp型Siのpn接合に比べてpn接合に電流が流れはじめる電圧であるON電圧を低くでき、静電気が印加されて端子間電圧がまだ低い場合でも静電気が放電しはじめるようにして、静電破壊耐圧を上げる効果を得る。
【選択図】 図1
従来よりも静電破壊耐圧を高くできる静電保護素子を提供する。
【解決手段】
ビルトインポテンシャルがSiGeのバンドギャップとほぼ同じになるn型Siとp型SiGeのpn接合を用いた静電保護素子を静電気が印加される端子と静電気を放電する端子間に接続することにより、n型Siとp型Siのpn接合に比べてpn接合に電流が流れはじめる電圧であるON電圧を低くでき、静電気が印加されて端子間電圧がまだ低い場合でも静電気が放電しはじめるようにして、静電破壊耐圧を上げる効果を得る。
【選択図】 図1
Description
本発明は、静電気放電に起因する静電破壊を防ぐ半導体装置に関する。
半導体装置の高集積化、高速化に伴い、半導体装置を取り扱う場合に生じる静電気放電(ESD:Electro‐Static Discharge)による静電破壊現象が重要な問題となっている。素子の微細化や、高速ではあるが破壊しやすい半導体材料・構造の導入に伴い、半導体装置の破壊に至る静電破壊耐圧が低下するためである。高速な半導体材料・構造としては、SiGeをベース領域に用いてベース領域のバンドギャップをエミッタ領域のバンドギャップよりも小さくすることにより、エミッタの注入効率を高めて高周波特性を向上させたSiGeヘテロジャンクションバイポーラトランジスタがある。またGeによる格子歪を低減することや、B(ボロン)の拡散を抑制して浅い高濃度のベースが得られることを目的として、ベースのSiGeにC(カーボン)を添加したSiGe:Cヘテロジャンクションバイポーラトランジスタもある。
従来、n型Siとp型Siによるpn接合を有する静電保護素子が用いられてきた。特許文献1に開示されたnpnSiバイポーラトランジスタによる保護トランジスタを図11に示す。この保護トランジスタ105は、静電気破壊から保護しようとする端子102にエミッタが接続され、静電気を放電する端子103にベースとコレクタが短絡して接続されている。この例では保護される回路はベースが端子102に、エミッタが放電端子103に接続されたSiバイポーラトランジスタ104である。つまりSiバイポーラトランジスタ104のベース-エミッタ間に静電気が印加された場合の静電破壊保護を目的としたものである。npnSiバイポーラトランジスタでは、ベースに正の静電気が印加された場合ベース-エミッタ間に順方向電流が流れ破壊に至ることはまれである。しかし負の静電気が印加された場合、ベース-エミッタ間は逆方向バイアスとなり電流は流れず電圧が破壊限界を越えてしまう場合がある。n型Siであるエミッタを端子102に接続し、p型Siであるベースを放電端子103に接続した保護トランジスタ105を設けることにより、負の静電気が印加された場合、保護トランジスタ105は順方向にバイアスされることになり、負電荷はエミッタ-ベース間を流れて放電し、バイポーラトランジスタは破壊から保護される。
図12はnpnSiバイポーラトランジスタ105の代わりにpnSiダイオード106を用いた例である。静電気破壊から保護しようとする端子102にはカソードを接続し、静電気を放電する端子103にアノードを接続している。カソードはn型Si、アノードはp型Siであるため、npnSiバイポーラの場合と同様に、バイポーラトランジスタ104を保護することができる。
また図13には特許文献2に開示されたSiGeバイポーラトランジスタを用いた静電保護素子の例を示す。保護される回路113の入出力パッド112に接続された外部ESD保護デバイス111、外部抵抗110、ESD保護回路107が直列に接続され、ESD保護回路107は内部抵抗109、内部キャパシタ108と、電源電圧VDD、VSSにそれぞれコレクタとエミッタを接続されたSiGeバイポーラトランジスタで構成されている。外部ESD保護デバイスはSiGeショットキダイオード、SiGeトランジスタ、SiGeバリスタ、またはSiGeダイオードから構成されている。
しかしながら、これらのSiのpn接合を用いた静電保護素子や、特許文献2に開示されたSiGeバイポーラトランジスタを用いた静電保護素子にはそれぞれ問題がある。
Siのpn接合を用いた静電保護素子の場合、図9のpn接合のバンド図に示すようにフェルミレベルは、n型では伝導帯下端に、p型では価電子帯上端にそれぞれ近接しているため、ビルトインポテンシャルはSiのバンドギャップで決定され、順方向に電圧を印加した場合に電流が流れ出すON電圧は1.1V以上となる。つまり保護しようとする端子に静電気が印加されても、ON電圧に達するまでは静電保護素子に電流が流れないため、静電破壊耐圧が低いという欠点がある。
また、特許文献1に開示されたSiGeバイポーラトランジスタを用いた静電保護素子の場合、外部抵抗110や内部抵抗109が放電経路に直列に接続されているため、保護しようとする端子に静電気が印加され電流が流れ始めると、抵抗に電圧降下が生じ、pn接合に十分な電圧が印加されず放電電流が少なくなり、やはり静電破壊耐圧が低いという欠点がある。
本発明の半導体装置は、n型Siとp型SiGeのpn接合を有する静電保護素子を備え、静電気が印加される端子と静電気を放電する端子間に前記静電保護素子が直接接続されたことを特徴とする。
本発明の半導体装置は、図2のpn接合のバンド図に示すようにフェルミレベルは、n型Siでは伝導帯下端に、p型SiGeでは価電子帯上端にそれぞれ近接しているため、ビルトインポテンシャルはSiGeのバンドギャップで決定される。SiGeのバンドギャップは組成比により、SiとGeのそれぞれのバンドギャップ1.1Vと0.66Vの間で設計できるため、ON電圧はSiに比べて大幅に低減することが可能となる。すなわち保護しようとする端子に静電気が印加されると、Siに比較して早くにON電圧に達し、静電保護素子に電流が流れるため、静電破壊耐圧が高くなるという効果を有する。
また特許文献2に開示されたSiGeバイポーラトランジスタを用いた静電保護素子に比べても、外部抵抗や内部抵抗による電圧降下がなく、大きな放電電流を得るために十分な電圧がpn接合に印加され、静電破壊耐圧が高くなるという効果を有する。
静電破壊耐圧を高くするという目的を、n型Siとp型SiGeのpn接合を有する静電保護素子を備えることにより実現した。
本発明の第1の実施例を図1に示す。静電保護素子はベースにCを含んだSiGeバイポーラトランジスタであるSiGe:C バイポーラトランジスタ5でありエミッタ面積は10平方μmである、保護しようとする端子2にエミッタが接続され、静電気を放電する端子3にベースとコレクタが接続されている。本実施例においては保護される回路はベースが端子2に、エミッタが端子3に接続されたSiGe:Cバイポーラトランジスタ4であり、エミッタ面積は30平方μmである。静電保護素子SiGe:Cバイポーラトランジスタ5は、エミッタがn型Siであり、ベースがCを含んだp型SiGeである。ベース-エミッタ接合がpn接合となり、エミッタとベースがそれぞれ端子2と端子3に直接に接続されている。
端子2に負の静電気が印加された場合、静電保護素子であるSiGe:Cバイポーラトランジスタ5のベース-エミッタ間は順方向バイアスとなり、負電荷はエミッタ-ベース間を流れ放電し、SiGe:Cバイポーラトランジスタ4は破壊から保護される。
本実施例の場合、図2に示すバンド図のビルトインポテンシャルはSiのpn接合のビルトインポテンシャルに比べて0.05V低い値が実験により確認されている。本実施例の回路についてマシンモデル法による静電破壊耐圧の測定を行った結果80Vの耐圧が得られ、保護素子を設けなかった場合の耐圧8Vに比べて10倍に向上したことを確認した。
またSiGe、あるいはSiGe:C結晶中ではBの拡散係数がSi結晶中よりも小さいため、pn接合付近でのB濃度を他の領域よりも低くすることが可能である。図3に本実施例の静電保護素子であるSiGe:Cバイポーラトランジスタのpn接合におけるn型不純物As(砒素)とp型不純物B(ボロン)の濃度分布を示す。本実施例ではSiGe:C内部のB濃度を4E19cm-3、pn接合付近でのB濃度を1E15 cm-3とすることができた。図10に通常のSi結晶でのn型不純物As(砒素)とp型不純物Bの濃度分布を示すが、pn接合付近でのB濃度はBの拡散により4E17cm-3以上になってしまう。従ってSiGe:Cでは通常のSi結晶に比較して、内部のB濃度は100倍、pn接合付近でのB濃度は100分の1に相当する。pn接合付近の濃度を下げることは、逆バイアス電圧が印加された場合の空乏層の厚さを広げることになり、pn接合の寄生容量を低減し、種々の高周波特性が向上するという効果が得られる。さらにベース内部のB濃度を上げることは、静電気を放電する際の抵抗を低減することになり、より放電がし易くなり静電破壊耐圧の向上につながるという効果が得られる。
本実施例では、静電保護素子であるSiGe:C バイポーラトランジスタ5の容量は100fFが得られ、同じ面積のSiバイポーラトランジスタの120fFに比べて20%近く低減することができた。また高周波特性としても、2GHzにおける雑音指数が0.48dBと良好な特性を得ることができた。
図4には、保護される回路がSiGe:Cバイポーラトランジスタ4であり、エミッタとコレクタ間の静電破壊保護を目的とした例を示す。静電保護素子であるSiGe:Cバイポーラトランジスタ5はエミッタをSiGe:Cバイポーラトランジスタ4のコレクタに、ベースとコレクタは短絡してSiGe:Cバイポーラトランジスタ4のエミッタに接続されている。
本発明の第2の実施例を図5に示す。静電保護素子は実施例1と同様のSiGe:C バイポーラトランジスタ6であるが、保護しようとする端子2にコレクタが接続され、静電気を放電する端子3にベースとエミッタが接続されている。ここではn型Siのコレクタと、Cを含んだp型SiGeであるベースがpn接合を形成している。通常、上面側をエミッタとするバイポーラトランジスタでは、エミッタ-ベース接合よりコレクタ-ベース接合の方が接合面積を大きくすることができるため、本実施例では同じサイズのSiGe:C バイポーラトランジスタで、より大面積のpn接合を得ることができ、さらに静電破壊耐圧が向上するという利点がある。
本発明の第3の実施例を図6に示す。静電保護素子は実施例1と同様のベース-コレクタを短絡したSiGe:C バイポーラトランジスタを2個直列に接続した素子7である。本実施例によれば、保護素子のON電圧は実施例1の場合の2倍となり静電破壊耐圧は低下するが、静電保護素子の寄生容量は半分になり、高周波特性の低下を抑制することができる。従って、要求される静電破壊耐圧に余裕がある場合には、より高性能な高周波特性を得ることができるという利点がある。静電破壊耐圧に余裕のある場合には、直列にするSiGe:C あるいはSiGeバイポーラトランジスタの数をさらに増やしてもよい。
本発明の第4の実施例を図7に示す。静電保護素子であるSiGe:C バイポーラトランジスタ5のコレクタ、ベース、エミッタはそれぞれ、保護される回路SiGe:Cバイポーラトランジスタ4のコレクタ、エミッタ、ベースに接続されている。SiGe:Cバイポーラトランジスタ4のベースに静電気が印加された場合、静電保護素子であるSiGe:C バイポーラトランジスタ5のエミッタ-ベース接合を通してSiGe:Cバイポーラトランジスタ4のエミッタ側に放電されるだけではなく、SiGe:C バイポーラトランジスタ5のコレクタ-エミッタ間がブレークダウンし、SiGe:Cバイポーラトランジスタ4のコレクタ側へも放電される。本実施例では、ベース-エミッタ間に加えて、ベース-コレクタ間の静電破壊にたいしても保護できるという利点がある。
本発明の第5の実施例を図8に示す。静電保護素子はn型Siとp型SiGeのpn接合ダイオード8である。本実施例では、2端子素子であるダイオードとしたため、3端子素子であるSiGeバイポーラトランジスタと比べて構造が単純になり、素子面積をより小さくできるなどの利点がある。
携帯電話端末など、高周波特性と高い静電破壊耐圧がともに求められる半導体装置に適用できる。
1 保護される回路であるSiGe:Cバイポーラトランジスタのコレクタ端子
2 保護される回路であるSiGe:Cバイポーラトランジスタのベース端子
3 保護される回路であるSiGe:Cバイポーラトランジスタのエミッタ端子
4 保護される回路であるSiGe:Cバイポーラトランジスタ
5 静電保護素子であるSiGe:Cバイポーラトランジスタ
6 静電保護素子であるSiGe:Cバイポーラトランジスタ
7 SiGe:Cバイポーラトランジスタを2個直列に接続した静電保護素子
8 静電保護素子であるSiGe pn接合ダイオード
101 保護される回路であるSiバイポーラトランジスタのコレクタ端子
102 保護される回路であるSiバイポーラトランジスタのベース端子
103 保護される回路であるSiバイポーラトランジスタのエミッタ端子
104 保護される回路であるSiバイポーラトランジスタ
105 静電保護素子であるSiバイポーラトランジスタ
106 静電保護素子であるSi pn接合ダイオード
107 ESD保護回路
108 内部容量
109 内部抵抗
110 外部抵抗
111 ESD保護デバイス
112 入出力パッド
113 保護される回路
2 保護される回路であるSiGe:Cバイポーラトランジスタのベース端子
3 保護される回路であるSiGe:Cバイポーラトランジスタのエミッタ端子
4 保護される回路であるSiGe:Cバイポーラトランジスタ
5 静電保護素子であるSiGe:Cバイポーラトランジスタ
6 静電保護素子であるSiGe:Cバイポーラトランジスタ
7 SiGe:Cバイポーラトランジスタを2個直列に接続した静電保護素子
8 静電保護素子であるSiGe pn接合ダイオード
101 保護される回路であるSiバイポーラトランジスタのコレクタ端子
102 保護される回路であるSiバイポーラトランジスタのベース端子
103 保護される回路であるSiバイポーラトランジスタのエミッタ端子
104 保護される回路であるSiバイポーラトランジスタ
105 静電保護素子であるSiバイポーラトランジスタ
106 静電保護素子であるSi pn接合ダイオード
107 ESD保護回路
108 内部容量
109 内部抵抗
110 外部抵抗
111 ESD保護デバイス
112 入出力パッド
113 保護される回路
Claims (8)
- n型Siとp型SiGeのpn接合を有する静電保護素子を備え、静電気が印加される端子と静電気を放電する端子間に前記静電保護素子が直接接続されたことを特徴とする半導体装置。
- 前記p型SiGeの領域にC(カーボン)を含むことを特徴とする請求項1に記載の半導体装置。
- 前記静電保護素子がSiGeバイポーラトランジスタであり、前記SiGeバイポーラトランジスタのエミッタまたはコレクタが前記n型Siであり、ベースが前記p型SiGeであることを特徴とする請求項1及び2に記載の半導体装置。
- 前記静電保護素子が、n型Siとp型SiGeのpn接合ダイオードであることを特徴とする請求項1及び2に記載の半導体装置。
- 前記静電保護素子は、前記n型Siと前記p型SiGeのpn接合を複数段直列に接続したものであることを特徴とする請求項1及び2に記載の半導体装置。
- 前記SiGeバイポーラトランジスタの、前記n型Siであるエミッタと、コレクタと短絡したベースを、それぞれ静電気が印加される端子と、静電気を放電する端子間に直接接続されたことを特徴とする請求項3に記載の半導体装置。
- 前記SiGeバイポーラトランジスタの、前記n型Siであるコレクタと、エミッタと短絡したベースをそれぞれ、静電気が印加される端子と、静電気を放電する端子間に直接接続されたことを特徴とする請求項3に記載の半導体装置。
- 前記SiGeバイポーラトランジスタが、前記n型Siであるエミッタ及びコレクタを備え、前記エミッタは静電気が印加される端子に、前記ベースは静電気を放電する端子に、前記コレクタは第2の静電気を放電する端子に直接接続されたことを特徴とする請求項3に記載の半導体装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006135317A JP2007305917A (ja) | 2006-05-15 | 2006-05-15 | 半導体装置 |
TW096115891A TWI356487B (en) | 2006-05-15 | 2007-05-04 | Semiconductor apparatus |
US11/745,113 US7425733B2 (en) | 2006-05-15 | 2007-05-07 | Semiconductor apparatus with electrostatic protective device |
EP07009231A EP1860698A2 (en) | 2006-05-15 | 2007-05-08 | Semiconductor apparatus |
KR1020070044994A KR20070110780A (ko) | 2006-05-15 | 2007-05-09 | 반도체장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006135317A JP2007305917A (ja) | 2006-05-15 | 2006-05-15 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007305917A true JP2007305917A (ja) | 2007-11-22 |
Family
ID=38445835
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006135317A Pending JP2007305917A (ja) | 2006-05-15 | 2006-05-15 | 半導体装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7425733B2 (ja) |
EP (1) | EP1860698A2 (ja) |
JP (1) | JP2007305917A (ja) |
KR (1) | KR20070110780A (ja) |
TW (1) | TWI356487B (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI591793B (zh) * | 2015-03-26 | 2017-07-11 | 立積電子股份有限公司 | 靜電放電保護電路 |
EP3118992A1 (en) | 2015-07-16 | 2017-01-18 | Nxp B.V. | An rf amplifier |
US9716086B1 (en) | 2016-06-16 | 2017-07-25 | International Business Machines Corporation | Method and structure for forming buried ESD with FinFETs |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6020726A (ja) * | 1983-07-13 | 1985-02-02 | 松下電器産業株式会社 | サ−ジ防護回路 |
JPH04288866A (ja) * | 1991-03-18 | 1992-10-13 | Fujitsu Ltd | Icの保護素子最適化方法および該保護素子を搭載したic |
JPH05243502A (ja) * | 1992-02-27 | 1993-09-21 | Nippondenso Co Ltd | 集積回路 |
JP2001156181A (ja) * | 1999-11-25 | 2001-06-08 | Matsushita Electric Ind Co Ltd | 半導体装置 |
JP2003023084A (ja) * | 2001-07-05 | 2003-01-24 | Matsushita Electric Ind Co Ltd | Esd保護回路 |
JP2003163271A (ja) * | 2001-11-28 | 2003-06-06 | Matsushita Electric Ind Co Ltd | 半導体保護装置 |
JP2003179150A (ja) * | 2001-09-11 | 2003-06-27 | Sarnoff Corp | シリコン・ゲルマニウム技術のための静電放電保護シリコン制御整流器(esd−scr) |
JP2003282892A (ja) * | 2002-03-08 | 2003-10-03 | Internatl Business Mach Corp <Ibm> | 低容量esd耐性ダイオードの方法および構造 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10200056A (ja) | 1997-01-14 | 1998-07-31 | Oki Electric Ind Co Ltd | バイポーラic |
JPH11214627A (ja) * | 1998-01-21 | 1999-08-06 | Mitsubishi Electric Corp | Esd保護素子及びその製造方法 |
WO2002037566A2 (en) | 2000-11-06 | 2002-05-10 | Sarnoff Corporation | Silicon controlled rectifier electrostatic discharge protection device with external on-chip triggering and compact internal dimensions for fast triggering |
US6455919B1 (en) | 2001-03-19 | 2002-09-24 | International Business Machines Corporation | Internally ballasted silicon germanium transistor |
KR100645039B1 (ko) | 2003-12-15 | 2006-11-10 | 삼성전자주식회사 | 정전기 방전 보호 소자 및 그 제조방법 |
US6946707B2 (en) * | 2004-01-28 | 2005-09-20 | International Business Machines Corporation | Electrostatic discharge input and power clamp circuit for high cutoff frequency technology radio frequency (RF) applications |
-
2006
- 2006-05-15 JP JP2006135317A patent/JP2007305917A/ja active Pending
-
2007
- 2007-05-04 TW TW096115891A patent/TWI356487B/zh not_active IP Right Cessation
- 2007-05-07 US US11/745,113 patent/US7425733B2/en not_active Expired - Fee Related
- 2007-05-08 EP EP07009231A patent/EP1860698A2/en not_active Withdrawn
- 2007-05-09 KR KR1020070044994A patent/KR20070110780A/ko not_active Application Discontinuation
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6020726A (ja) * | 1983-07-13 | 1985-02-02 | 松下電器産業株式会社 | サ−ジ防護回路 |
JPH04288866A (ja) * | 1991-03-18 | 1992-10-13 | Fujitsu Ltd | Icの保護素子最適化方法および該保護素子を搭載したic |
JPH05243502A (ja) * | 1992-02-27 | 1993-09-21 | Nippondenso Co Ltd | 集積回路 |
JP2001156181A (ja) * | 1999-11-25 | 2001-06-08 | Matsushita Electric Ind Co Ltd | 半導体装置 |
JP2003023084A (ja) * | 2001-07-05 | 2003-01-24 | Matsushita Electric Ind Co Ltd | Esd保護回路 |
JP2003179150A (ja) * | 2001-09-11 | 2003-06-27 | Sarnoff Corp | シリコン・ゲルマニウム技術のための静電放電保護シリコン制御整流器(esd−scr) |
JP2003163271A (ja) * | 2001-11-28 | 2003-06-06 | Matsushita Electric Ind Co Ltd | 半導体保護装置 |
JP2003282892A (ja) * | 2002-03-08 | 2003-10-03 | Internatl Business Mach Corp <Ibm> | 低容量esd耐性ダイオードの方法および構造 |
Also Published As
Publication number | Publication date |
---|---|
TW200812062A (en) | 2008-03-01 |
EP1860698A2 (en) | 2007-11-28 |
US7425733B2 (en) | 2008-09-16 |
KR20070110780A (ko) | 2007-11-20 |
US20070262343A1 (en) | 2007-11-15 |
TWI356487B (en) | 2012-01-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8000124B2 (en) | Symmetric blocking transient voltage suppressor (TVS) using bipolar transistor base snatch | |
US8653557B2 (en) | High holding voltage electrostatic discharge (ESD) device | |
US9997510B2 (en) | Semiconductor device layout structure | |
JP5265951B2 (ja) | 保護回路 | |
US8981426B2 (en) | Electrostatic discharge protection device | |
US7755143B2 (en) | Semiconductor device | |
US20160079750A1 (en) | Esd protection circuit with plural avalanche diodes | |
US10930641B2 (en) | Series connected ESD protection circuit | |
US20070210419A1 (en) | Electrostatic discharge protection device in integrated circuit | |
TW469622B (en) | Semiconductor device with ESD protection | |
US7973334B2 (en) | Localized trigger ESD protection device | |
US8859361B1 (en) | Symmetric blocking transient voltage suppressor (TVS) using bipolar NPN and PNP transistor base snatch | |
JP2007305917A (ja) | 半導体装置 | |
CN110246837B (zh) | 一种双二极管esd保护电路 | |
CN107359158B (zh) | 一种混合型瞬态电压抑制器 | |
KR20040090480A (ko) | 내부 회로를 보호하는 보호 회로를 구비한 반도체 장치 | |
JP2003060059A (ja) | 保護回路および保護素子 | |
JP2005223016A (ja) | 半導体装置 | |
TWI716994B (zh) | 低觸發電壓靜電放電防護元件 | |
JP2007189048A (ja) | 半導体装置 | |
JP2005136290A (ja) | 半導体装置 | |
TWI624928B (zh) | 靜電放電保護電路 | |
TWI593084B (zh) | 靜電放電保護電路 | |
JPH03289164A (ja) | 保護回路および保護装置 | |
JP2010212710A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090416 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20100421 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120904 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130108 |