JP7260153B2 - 半導体装置、およびその製造方法 - Google Patents

半導体装置、およびその製造方法 Download PDF

Info

Publication number
JP7260153B2
JP7260153B2 JP2019069320A JP2019069320A JP7260153B2 JP 7260153 B2 JP7260153 B2 JP 7260153B2 JP 2019069320 A JP2019069320 A JP 2019069320A JP 2019069320 A JP2019069320 A JP 2019069320A JP 7260153 B2 JP7260153 B2 JP 7260153B2
Authority
JP
Japan
Prior art keywords
conductivity type
type
concentration
conductivity
impurity region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019069320A
Other languages
English (en)
Other versions
JP2020167357A (ja
Inventor
宏幸 田中
真砂彦 東
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Lapis Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lapis Semiconductor Co Ltd filed Critical Lapis Semiconductor Co Ltd
Priority to JP2019069320A priority Critical patent/JP7260153B2/ja
Priority to US16/828,958 priority patent/US11177252B2/en
Priority to CN202010216709.0A priority patent/CN111755439A/zh
Publication of JP2020167357A publication Critical patent/JP2020167357A/ja
Priority to JP2023056106A priority patent/JP2023082123A/ja
Application granted granted Critical
Publication of JP7260153B2 publication Critical patent/JP7260153B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • General Engineering & Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本開示は、半導体装置、およびその製造方法に関する。
例えばドライバ用半導体集積回路等の半導体装置の信号入力端子には、通常、静電気放電（ＥＳＤ：Ｅｌｅｃｔｒｏ－Ｓｔａｔｉｃ－Ｄｉｓｃｈａｒｇｅ）による意図しない過大な入力電圧・電流から内部回路を保護するための保護ダイオードが設けられている。
保護ダイオードとしては、例えば、Ｐ型基板上に形成したＰ型ウェルの表面にＮ型不純物を注入して形成したＰＮ接合ダイオードが提案されている（特許文献１参照）。
特許第５８３５９７７号
保護ダイオードに関し、図８には従来構造の平面図の一例、図９には従来構造の断面図の一例がそれぞれ示されている。なお、図８および図９に示す例では、平面構造として、一辺２０μｍの素子を示し、断面構造については、深さ１０μｍより深い位置のシリコン基板を省略して記載している。
Ｐ型のシリコン基板１０１の表面近傍の全面にＰ型ウェル１０４が形成され、幅１μｍから３μｍ程度のシリコン酸化膜による素子分離領域１０２（ＳＴＩ：Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）を挟んで表面に高濃度Ｎ型活性化層１０５と高濃度Ｐ型活性化層１０６が隣接して形成されている。高濃度Ｎ型活性化層１０５とＰ型ウェル１０４間に形成された接合が保護ダイオードを構成するＰＮ接合ダイオードとなる。
高濃度Ｎ型活性化層１０５と高濃度Ｐ型活性化層１０６とは、それぞれカソード電極、アノード電極として機能する。高濃度Ｎ型活性化層１０５と高濃度Ｐ型活性化層１０６はシリコン酸化膜による層間絶縁膜１０７を挟んで形成された独立したアルミ配線１０９に、コンタクト１０８を通して導通される。本構造の保護ダイオードを半導体集積回路の入出力部とグランド間に挿入するに当たり、グランド側をアノード端子、入出力側をカソード端子に接続する。
このように接続された保護ダイオードに対しては、過大な正電位の入力電圧に耐えられる逆方向破壊耐圧が必要とされる。同時に、過大な負電位の入力電圧に伴う順方向電流にも耐えられる順方向破壊電流が必要となる。さらに半導体集積回路の微細化に伴い、素子面積の縮小化も要求される。
しかしながら、図８、図９に示すような上記構造を有する半導体装置では、順方向電流電圧特性及び順方向破壊電流の低下抑制、並びに素子面積の拡大抑制を維持しつつ、逆方向破壊耐圧を向上させることは困難である。
本開示は、順方向電流電圧特性及び順方向破壊電流の低下並びに素子面積の拡大が抑制されるとともに、逆方向破壊耐圧を向上させることがきる半導体装置およびその製造方法を提供することを目的とする。
本開示に係る半導体装置は、Ｐ型又はＮ型である第１の導電型を有する半導体基板の表面において、前記第１の導電型を有する高濃度第１導電型不純物領域、前記第１の導電型とは逆の導電型である第２の導電型を有する高濃度第２導電型不純物領域、及び前記高濃度第１導電型不純物領域と前記高濃度第２導電型不純物領域とに挟まれた素子分離領域を含む、ＰＮ接合を利用したダイオード素子と、
前記半導体基板における前記高濃度第２導電型不純物領域の下方に前記高濃度第２導電型不純物領域と離間した前記第２の導電型を有する浮遊層と、
を備えた半導体装置である。
また、本開示に係る半導体装置の製造方法は、
前記本開示に係る半導体装置を製造する方法であって、
前記第１の導電型を有する半導体基板を準備する工程と、
前記半導体基板に前記素子分離領域を形成する工程と、
前記半導体基板の前記高濃度第２導電型不純物領域となる部分を含む領域に対し、第２の導電型の不純物を１回または複数回イオン注入する第１の不純物注入、第１の導電型の不純物を１回または複数回イオン注入する第２の不純物注入、及び第２の導電型の不純物を１回または複数回イオン注入する第３の不純物注入のうち、前記第２の不純物注入と、前記第１の不純物注入及び前記第３の不純物注入の少なくとも一方の不純物注入とを、前記不純物注入の番号順に行うことにより、前記浮遊層を形成する工程と、
前記半導体基板の前記高濃度第２導電型不純物領域となる部分に第２の導電型の不純物を１回または複数回イオン注入することにより、前記高濃度第２導電型不純物領域を形成する工程と、
前記半導体基板の前記高濃度第１導電型不純物領域となる部分に第１の導電型の不純物を１回または複数回イオン注入することにより、前記高濃度第１導電型不純物領域を形成する工程と、
を含む、半導体装置の製造方法である。
本開示によれば、順方向電流電圧特性及び順方向破壊電流の低下並びに素子面積の拡大が抑制されるとともに、逆方向破壊耐圧を向上させることがきる半導体装置およびその製造方法が提供される。
本開示の第１実施形態に係る半導体装置の一例を示す概略断面図である。 本開示の第１実施形態に係る半導体装置の製造方法の一例を示す概略断面図である。 本開示の第１実施形態に係る半導体装置の製造方法の一例を示す概略断面図である。 本開示の第１実施形態に係る実施例として製造した半導体装置のＴＬＰ法による順方向電流電圧特性を示す図である。 本開示の第１実施形態に係る実施例として製造した半導体装置のＴＬＰ法による逆方向電流電圧特性を示す図である。 本開示の第２実施形態に係る半導体装置の一例を示す概略断面図である。 本開示の第２実施形態に係る実施例として製造した半導体装置のＴＬＰ法による順方向電流電圧特性を示す図である。 本開示の第２実施形態に係る実施例として製造した半導体装置のＴＬＰ法による逆方向電流電圧特性を示す図である。 本開示の第３実施形態に係る半導体装置の一例を示す概略断面図である。 本開示の第３実施形態に係る実施例として製造した半導体装置のＴＬＰ法による順方向電流電圧特性を示す図である。 本開示の第３実施形態に係る実施例として製造した半導体装置のＴＬＰ法による逆方向電流電圧特性を示す図である。 従来の保護ダイオードの構造の一例を示す概略平面図である。 従来の保護ダイオードの断面構造の一例を示す概略断面図である。
以下、本開示の実施形態について図面を参照しつつ説明する。尚、各図面において、実質的に同一又は等価な構成要素又は部分には同一の参照符号を付している。
また、本明細書において「工程」との語は、独立した工程だけでなく、他の工程と明確に区別できない場合であっても工程の所期の目的が達成されれば、本用語に含まれる。
本開示に係る半導体装置は、Ｐ型又はＮ型である第１の導電型を有する半導体基板の表面において、前記第１の導電型を有する高濃度第１導電型不純物領域、前記第１の導電型とは逆の導電型である第２の導電型を有する高濃度第２導電型不純物領域、及び前記高濃度第１導電型不純物領域と前記高濃度第２導電型不純物領域とに挟まれた素子分離領域を含む、ＰＮ接合を利用したダイオード素子と、前記半導体基板における前記高濃度第２導電型不純物領域の下方に前記高濃度第２導電型不純物領域と離間した前記第２の導電型を有する浮遊層と、を備える。
第１の導電型を有する半導体基板と第１の導電型を有する高濃度第１導電型不純物領域は、それぞれ第１の導電型の不純物が含まれており、高濃度第１導電型不純物領域には、半導体基板よりも第１の導電型の不純物が高い濃度で含まれている。
第２の導電型を有する高濃度第２導電型不純物領域と第２の導電型を有する浮遊層は、それぞれ第２の導電型の不純物が含まれている。浮遊層は、平面視において高濃度第２導電型不純物領域と重複し、半導体基板における高濃度第２導電型不純物領域よりも深い領域にダイオード素子と電気的に接続せずに存在する層である。浮遊層における第２の導電型の不純物濃度は、高濃度第２導電型不純物領域における第２の導電型の不純物濃度よりも低いことが好ましい。
また、素子分離領域は、高濃度第１導電型不純物領域と高濃度第２導電型不純物領域との間に挟まれた領域であり、酸化膜、窒化膜等の絶縁性の材料によって構成されている。
本開示に係る半導体装置によれば、上記浮遊層を有することで、ダイオード素子が、例えばＥＳＤによる過大な入力電圧・電流に対して半導体装置の内部回路を保護する保護ダイオードとして機能することができ、信頼性の高い半導体装置となる。
前記第１の導電型、第２の導電型は、一方がＰ型、他方がＮ型であればよいが、製造容易性の観点から、第１の導電型がＰ型であり、第２の導電型がＮ型であることが好ましい。
また、前記ダイオード素子が、静電気放電等による過大な入力電圧・電流に対し、半導体集積回路の内部回路を保護する保護ダイオードであることが好ましい。
本開示に係る半導体装置の製造方法は特に限定されないが、
前記第１の導電型を有する半導体基板を準備する工程と、
前記半導体基板に前記素子分離領域を形成する工程と、
前記半導体基板の前記高濃度第２導電型不純物領域となる部分を含む領域に対し、第２の導電型の不純物を１回または複数回イオン注入する第１の不純物注入、第１の導電型の不純物を１回または複数回イオン注入する第２の不純物注入、及び第２の導電型の不純物を１回または複数回イオン注入する第３の不純物注入のうち、前記第２の不純物注入と、前記第１の不純物注入及び前記第３の不純物注入の少なくとも一方の不純物注入とを、前記不純物注入の番号順に行うことにより、前記浮遊層を形成する工程と、
前記半導体基板の前記高濃度第２導電型不純物領域となる部分に第２の導電型の不純物を１回または複数回イオン注入することにより、前記高濃度第２導電型不純物領域を形成する工程と、
前記半導体基板の前記高濃度第１導電型不純物領域となる部分に第１の導電型の不純物を１回または複数回イオン注入することにより、前記高濃度第１導電型不純物領域を形成する工程と、を含む半導体装置の製造方法によって好適に製造することができる。
前記浮遊層を形成する工程において、前記第１の不純物注入及び前記第３の不純物注入の両方を行ってもよいが、製造工程の簡略化のため、第３の不純物注入のみを行ってもよいし、第１の不純物注入のみを行ってもよい。
また、製造工程の簡略化のため、前記浮遊層を形成する工程における前記不純物注入の一部または全部を、前記ダイオード素子以外の領域の不純物注入と兼ねて行ってもよい。
逆方向破壊耐圧不足によるＥＳＤ破壊が見られる従来の半導体装置に対し、本開示では、例えば入出力保護ダイオードの素子面積、形成工程、順方向電流電圧特性、順方向破壊電流に影響を及ぼすことなく逆方向破壊耐圧を向上させることが可能となり、その結果、信頼性の高い半導体装置を提供することができる。
以下、本開示に係る半導体装置及びその製造方法について、３つの実施形態を例に具体的に説明する。
＜第１実施形態＞
図１は、本開示の第１実施形態に係る半導体装置の断面を概略的に示している。第１実施形態に係る半導体装置は、第１の導電型がＰ型であり、第２の導電型がＮ型となっている。Ｐ型シリコン基板１の表面に、高濃度Ｐ型活性化層６（高濃度第１導電型不純物領域）、高濃度Ｎ型活性化層５（高濃度第２導電型不純物領域）、高濃度Ｐ型活性化層６と高濃度Ｎ型活性化層５とに挟まれた素子分離領域２を含む、ＰＮ接合を利用したダイオード素子とともに、高濃度Ｎ型活性化層５の下方に高濃度Ｎ型活性化層と離間した（すなわち、Ｐ型シリコン基板１の一部を挟んで形成された）Ｎ型浮遊層３を備えている。
第１実施形態に係る半導体装置は、上記のようにＰＮ接合の下方にＮ型浮遊層を有していることで、ダイオード素子が、例えばＥＳＤによる過大な入力電圧・電流に対して半導体装置の内部回路を保護する保護ダイオードとして機能し、信頼性の高い半導体装置となる。
また、第１実施形態に係る半導体装置は、さらに、Ｐ型ウェル４、層間絶縁膜７、コンタクト８、アルミ配線９を備えているが、第１実施形態に係る半導体装置を平面視した場合、図８と同様の構成を有し、素子面積の増加が抑制されている。
第１実施形態に係る半導体装置の製造方法について説明する。図２Ａ、図２Ｂは、それぞれ第１実施形態に係る半導体装置の製造方法の一例を順に示している。
（半導体基板１の準備）
まず、第１の導電型の半導体基板を準備する。半導体基板はＰ型でもＮ型でもよいが、製造容易性の観点から、Ｐ型の半導体基板であることが好ましい。また、半導体基板として、化合物半導体基板でもよいが、製造コスト、入手容易性などの観点から、シリコン基板が好ましい。以下、ボロン等の不純物を含むＰ型シリコン基板を用いる場合について説明する。
（素子分離領域２の形成）
ボロン等の不純物を含むＰ型シリコン基板１の表面に熱酸化法により０．０２μｍ程度のシリコン酸化膜（図示せず）を形成した後、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により全面に０．２μｍ程度のシリコン窒化膜（図示せず）を形成する。
引き続きフォトリソグラフィ・エッチング法により所望の領域のシリコン窒化膜とシリコン酸化膜を除去し、シリコン基板１表面に深さ１μｍ程度の溝を形成することで、素子分離領域２とする。
その後熱酸化法により０．０２μｍ程度のシリコン酸化膜（図示せず）を形成し、エネルギー２０００ｋｅＶ、ドーズ量１×１０１３ｃｍ－２程度までの１回、または複数回の第１のリンのイオン注入（第１のイオン注入）を、表面が高濃度Ｎ型活性化層５となる領域に行う。引き続き１１００℃程度の熱処理を行うことで、Ｐ型シリコン基板１の表面（表層部）の一部をＮ型領域１０に変換する。このＮ型領域１０は、後述する工程を経て、高濃度Ｎ型活性化層５となる領域、高濃度Ｎ型活性化層５よりも下方（深い位置）においてＮ型浮遊層３となる領域、高濃度Ｎ型活性化層５とＮ型浮遊層３との間でＰ型となる領域、及び素子分離領域の下方でＰ型ウエルの一部を構成する領域に分けられる。
さらにＣＶＤ法とＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法を順次適用することで素子分離領域２をシリコン酸化膜で埋める。
その後、素子分離領域２以外に残ったシリコン窒化膜とシリコン酸化膜を除去する（図２Ａ参照）。
（Ｐ型ウェル領域４、高濃度Ｎ型不純物領域５、高濃度Ｐ型不純物領域６、Ｎ型浮遊層３の形成）
引き続きシリコン基板１表面に熱酸化法により０．０２μｍ程度のシリコン酸化膜（図示せず）を形成し、エネルギー５００ｋｅＶ、ドーズ量１×１０１３ｃｍ－２程度までの１回、または複数回のボロンのイオン注入（第２のイオン注入）を対象となるダイオード領域全面に行い、さらに、エネルギー２０００ｋｅＶ、ドーズ量１×１０１３ｃｍ－２程度までの１回、または複数回の第２のリンのイオン注入（第３のイオン注入）を、表面が高濃度Ｎ型活性化層５となる領域に行う。
さらに、高濃度Ｎ型活性化層５となる領域表面にリンおよびヒ素のイオン注入（第４のイオン注入）、高濃度Ｐ型活性化層６となる領域表面にボロンのイオン注入（第５のイオン注入）を行う。その後、１０００℃程度の熱処理を行うことでＰ型ウェル領域４、高濃度Ｎ型不純物領域５、高濃度Ｐ型不純物領域６が形成される（図２Ｂ参照）。
図２Ｂに示した通り、Ｐ型ウェル領域４を形成することで、高濃度Ｎ型活性化層５の下方に、半導体基板１の一部を介してＮ型浮遊層３が形成される。深さにより、Ｐ型ウェル４を形成するボロンの濃度がリンの濃度よりも高い領域が形成されるためである。図２Ｂでは高濃度Ｎ型活性化層５とＮ型浮遊層３の間の深さにおいて、ボロンの濃度がリンの濃度よりも高くなっている。
（層間絶縁膜７、コンタクト８、アルミ配線９の形成）
その後、公知の方法により、層間絶縁膜７、コンタクト８、アルミ配線９を順次形成し、さらに必要に応じて素子、回路等を形成又は接続する。これにより、第１実施形態に係る半導体装置又は第１実施形態に係る半導体装置を備えた電子部品を製造することができる。
第１実施形態に係る半導体装置における基本的な動作は、公知の半導体装置と同様である。高濃度Ｎ型活性化層５とＰ型ウェル４間に形成された接合が保護ダイオードを構成するＰＮ接合ダイオードとなる。高濃度Ｎ型活性化層５と高濃度Ｐ型活性化層６とは、それぞれカソード電極、アノード電極として機能する。それらはシリコン酸化膜による層間絶縁膜７を挟んで形成された独立したアルミ配線９に、コンタクト８を通して導通される。本構造の保護ダイオードを半導体集積回路の入出力部とグランド間に挿入するに当たり、グランド側をアノード端子、入出力側をカソード端子に接続する。
ＥＳＤに対する素子の耐性は通常ＴＬＰ（Ｔｒａｎｓｍｉｓｓｉｏｎ Ｌｉｎｅ Ｐｕｌｓｅ）法により評価される。この評価では、逆方向破壊耐圧が高い程、実際のＥＳＤによる破壊耐圧も高く、順方向破壊電流が高い程、実際のＥＳＤによる破壊電流も高いことが知られている。
第１実施形態に係る半導体装置の実施例として、ＴＬＰ法による一連の評価結果を図３Ａ，図３Ｂに示す。図３ＡにはＴＬＰ法による順方向電流電圧特性を示す。■、▲、◆はそれぞれ第１実施形態の実施例による電流電圧特性、従来技術（図８及び図９に示す構成を有する半導体装置）による電流電圧特性、第１実施形態の実施例による各条件の電流電圧特性評価後のリーク電流特性を示す。順方向破壊電流は、破壊により前記リーク電流が急激に増加する直前の電流値で規定する。図３ＢにはＴＬＰ法による逆方向電流電圧特性を示す。■、▲はそれぞれ第１実施形態の実施例による電流電圧特性、従来技術による電流電圧特性を示す。逆方向破壊耐圧は、破壊により電流値が急激に増加する直前の電圧値で規定する。
第１実施形態では順方向電流電圧特性は従来技術と同等であり、順方向破壊電流も－６．４Ａと従来技術の－６．４Ａと同等であるのに対し、逆方向電流電圧特性から得られる逆方向破壊耐圧のみが従来技術の７０．５Ｖに対して８７．８Ｖであり、１７．３Ｖ（２４．５％）向上していることが分かる。第１実施形態により逆方向破壊耐圧が向上するのは、高濃度Ｎ型活性化層５とＰ型ウェル４間の接合から伸長した空乏層がＮ型浮遊層３に達し、さらにそこを起点として空乏層が延びる結果、電界が緩和し、雪崩降伏現象により発生するキャリアが減少するため、格子温度の上昇が抑えられることによると考えられる。
一方、第１実施形態により順方向破壊電流が従来技術と同等であるのは、順方向の印加時にはＰＮ接合の空乏層がＮ型浮遊層３に達しないため、Ｎ型浮遊層３に依らず、従来技術によるＰＮ接合ダイオードと同様に電流経路が高濃度Ｎ型活性化層５とＰ型ウェル４間の接合から高濃度Ｐ型活性化層６へ至るためであると考えられる。
さらに第１実施形態においては、Ｎ型浮遊層３を形成するためのイオン注入位置がフォトリソグラフィ時の合わせずれ等によって多少異なったり、熱処理条件の変動によりＮ型浮遊層３の広がりが多少異なっても、Ｐ型ウェル４があるためにＮ型浮遊層３と高濃度Ｐ型活性化層６との間隔を常に一定以上とすることができる。このため製造時のばらつきに対する特性の変動量を抑えることが可能となる。
＜第２実施形態＞
図４に本開示の第２実施形態に係る半導体装置の断面を示す。第２実施形態に係る半導体装置を平面視した場合、図８と同様の構成を有し、素子面積の増加が抑制される。また、第１実施形態と同様、ＰＮ接合の下方にＮ型浮遊層を有する。
第２実施形態に係る半導体装置における基本的な動作は、公知の半導体装置と同様である。高濃度Ｎ型活性化層５とＰ型ウェル４間に形成された接合が保護ダイオードを構成するＰＮ接合ダイオードとなる。高濃度Ｎ型活性化層５と高濃度Ｐ型活性化層６とは、それぞれカソード電極、アノード電極として機能する。それらはシリコン酸化膜による層間絶縁膜７を挟んで形成された独立したアルミ配線９に、コンタクトを通して導通される。本構造の保護ダイオードを半導体集積回路の入出力部とグランド間に挿入するに当たり、グランド側をアノード端子、入出力側をカソード端子に接続する。
第２実施形態に係る半導体装置は、基本的に第１実施形態と同様の効果が得られる。
第２実施形態に係る半導体装置の実施例として、ＴＬＰ法による一連の評価結果を図５Ａ，図５Ｂに示す。図５ＡにはＴＬＰ法による順方向電流電圧特性を示す。■、▲、◆はそれぞれ第２実施形態の実施例による電流電圧特性、従来技術による電流電圧特性、第２実施形態の実施例による各条件の電流電圧特性評価後のリーク電流特性を示す。図５ＢにはＴＬＰ法による逆方向電流電圧特性を示す。■、▲はそれぞれ第２実施形態の実施例による電流電圧特性、従来技術による電流電圧特性を示す。
第２実施形態では順方向電流電圧特性は従来技術と同等であり、順方向破壊電流も－６．５Ａと従来技術の－６．４Ａと同等であるのに対し、逆方向電流電圧特性から得られる逆方向破壊耐圧のみが従来技術の７０．５Ｖに対して８３．５Ｖであり、１３．０Ｖ（１８．４％）向上していることが分かる。この理由は第１実施形態に示した理由と同様である。
第２実施形態の半導体装置の製造方法は、第１実施形態の半導体装置の製造方法に示した第１のリンのイオン注入（第１のイオン注入）、および第２のリンのイオン注入（第３のイオン注入）のうち、第２のリンのイオン注入（第３のイオン注入）のみを行う。
第２実施形態では、製造方法において、第１実施形態で示した第１のリンのイオン注入（第１のイオン注入）を行わないので、工程の簡略化を行うことが可能となる。
また、図４から明らかなように、図１で示した第１実施形態に比べて高濃度Ｎ型活性化層５とその下方のＮ型浮遊層３の間隔が開いているので、イオン注入条件や熱処理条件の変動ばらつきに対して両者の連結に対する余裕が取れる利点がある。
＜第３実施形態＞
図６に本開示の第３実施形態に係る半導体装置の断面を示す。第３実施形態に係る半導体装置を平面視した場合、図８と同様の構成を有し、素子面積の増加が抑制される。第１実施形態と同様、ＰＮ接合の下方にＮ型浮遊層３を有する。
第３実施形態に係る半導体装置における基本的な動作は、公知の半導体装置と同様である。高濃度Ｎ型活性化層５とＰ型ウェル４間に形成された接合が保護ダイオードを構成するＰＮ接合ダイオードとなる。高濃度Ｎ型活性化層５と高濃度Ｐ型活性化層６とは、それぞれカソード電極、アノード電極として機能する。それらはシリコン酸化膜による層間絶縁膜７を挟んで形成された独立したアルミ配線９に、コンタクトを通して導通される。本構造の保護ダイオードを半導体集積回路の入出力部とグランド間に挿入するに当たり、グランド側をアノード端子、入出力側をカソード端子に接続する。
基本的に第１、第２実施形態と同様の効果が得られる。
第３実施形態に係る半導体装置の実施例として、ＴＬＰ法による一連の評価結果を図７Ａ、図７Ｂに示す。図７ＡにはＴＬＰ法による順方向電流電圧特性を示す。■、▲、◆はそれぞれ第３実施形態の実施例による電流電圧特性、従来技術による電流電圧特性、第３実施形態の実施例による各条件の電流電圧特性評価後のリーク電流特性を示す。図７ＢにはＴＬＰ法による逆方向電流電圧特性を示す。■、▲はそれぞれ第３実施形態の実施例による電流電圧特性、従来技術による電流電圧特性を示す。
第３実施形態では順方向電流電圧特性は従来技術と同等であり、順方向破壊電流も－６．４Ａと従来技術の－６．４Ａと同等であるのに対し、逆方向電流電圧特性から得られる逆方向破壊耐圧のみが従来技術の７０．５Ｖに対して７９．０Ｖであり、８．５Ｖ（１２．１％）向上していることが分かる。この理由は第１実施形態に示した理由と同様である。
第３実施形態の半導体装置の製造方法は、第１実施形態の半導体装置の製造方法に示した第１のリンのイオン注入（第１のイオン注入）、および第２のリンのイオン注入（第３のイオン注入）のうち、第１のリンのイオン注入（第１のイオン注入）のみを行う。
第３実施形態では、製造方法において、第１実施形態で示した第２のリンのイオン注入（第３のイオン注入）を行わないので、工程の簡略化を行うことが可能となる。
また、図６から明らかなように、第３実施形態では、図１、図４で示した第１、第２実施形態に比べて高濃度Ｎ型活性化層５とその下方のＮ型浮遊層３の間隔が開いているので、イオン注入条件や熱処理条件の変動ばらつきに対して両者の連結に対する余裕が取れる利点がある。
第１から第３の各実施形態で示したＮ型浮遊層３を形成するための第１のリンのイオン注入および第２のリンのイオン注入のどちらか一方、あるいは両方は、同一集積回路内のそれぞれ異なる領域で用いられる２種類のＮ型ウェルの形成工程の一方、あるいは両方と同一とすることが可能である。この場合、Ｎ型浮遊層３の形成は従来技術に対してレイアウトの変更のみにより対処すればよく、工程は従来技術と同一となることから、工程の増加を伴わずに逆方向破壊耐圧を向上させることが可能となる。
同様にＮ型浮遊層３を形成するための全面に行うボロンのイオン注入は、同一集積回路内のＰ型ウェル４の形成工程と同一とすることが可能である。
また第１から第３の各実施形態に対し、Ｎ型、Ｐ型を入れ替えて素子を作製することでも同様な効果が期待できる。ただしＰ型基板を用いる場合、リンのイオン注入とその後の熱処理により形成したＮ型ウェル内の表面に形成された高濃度Ｐ型活性化層の下方に、Ｐ型浮遊層を形成する必要がある。この場合、ＰＮダイオードを半導体集積回路の入出力部と電源間に挿入するに当たり、入出力側をアノード端子、電源側をカソード端子に接続する。
上記各実施形態の説明又は図面に示す実施形態における数値、材料、形状、成膜方法などは例示であり、本開示に係る半導体装置及びその製造方法は、以下の実施形態に限定されるものではない。本開示おける効果を奏する範囲内において、材料、厚み、形状、製法などを適宜変更することができる。
また、本開示に係る半導体装置におけるダイオード素子の用途は限定されず、ＥＳＤによる過大な入力電圧・電流に対して半導体装置の内部回路を保護する保護ダイオードに限定されるものではない。
１ Ｐ型シリコン基板
２ 素子分離領域
３ Ｎ型浮遊層
４ Ｐ型ウェル
５ 高濃度Ｎ型不純物領域（高濃度Ｎ型活性化層）
６ 高濃度Ｐ型不純物領域（高濃度Ｐ型活性化層）
７ 層間絶縁膜
８ コンタクト
９ アルミ配線

Claims (8)

  1. Ｐ型又はＮ型である第１の導電型を有する半導体基板の表面において、前記第１の導電型を有する高濃度第１導電型不純物領域、前記第１の導電型とは逆の導電型である第２の導電型を有する高濃度第２導電型不純物領域、及び前記高濃度第１導電型不純物領域と前記高濃度第２導電型不純物領域とに挟まれた素子分離領域を含む、ＰＮ接合を利用したダイオード素子と、
    前記半導体基板における前記高濃度第２導電型不純物領域の下方に前記高濃度第２導電型不純物領域と離間した前記第２の導電型を有する浮遊層と、
    を備え、
    前記ダイオード素子が、静電気放電に対して半導体集積回路の内部回路を保護する保護ダイオードである半導体装置。
  2. 前記第１の導電型がＰ型であり、前記第２の導電型がＮ型である請求項１に記載の半導体装置。
  3. Ｐ型又はＮ型である第１の導電型を有する半導体基板の表面において、前記第１の導電型を有する高濃度第１導電型不純物領域、前記第１の導電型とは逆の導電型である第２の導電型を有する高濃度第２導電型不純物領域、及び前記高濃度第１導電型不純物領域と前記高濃度第２導電型不純物領域とに挟まれた素子分離領域を含む、ＰＮ接合を利用したダイオード素子と、
    前記半導体基板における前記高濃度第２導電型不純物領域の下方に前記高濃度第２導電型不純物領域と離間した前記第２の導電型を有する浮遊層と、
    前記高濃度第２導電型不純物領域と前記浮遊層との間に、前記第１の導電型を有する第１導電型ウエルと、
    を備え、
    前記高濃度第２導電型不純物領域と前記第１導電型ウエルとの間に前記ＰＮ接合が形成された半導体装置。
  4. Ｐ型又はＮ型である第１の導電型を有する半導体基板の表面において、前記第１の導電型を有する高濃度第１導電型不純物領域、前記第１の導電型とは逆の導電型である第２の導電型を有する高濃度第２導電型不純物領域、及び前記高濃度第１導電型不純物領域と前記高濃度第２導電型不純物領域とに挟まれた素子分離領域を含む、ＰＮ接合を利用したダイオード素子と、
    前記半導体基板における前記高濃度第２導電型不純物領域の下方に前記高濃度第２導電型不純物領域と離間した前記第２の導電型を有する浮遊層と、
    を備えた半導体装置を製造する方法であって、
    前記第１の導電型を有する半導体基板を準備する工程と、
    前記半導体基板に前記素子分離領域を形成する工程と、
    前記半導体基板の前記高濃度第２導電型不純物領域となる部分を含む領域に対し、第２の導電型の不純物を１回または複数回イオン注入する第１の不純物注入、第１の導電型の不純物を１回または複数回イオン注入する第２の不純物注入、及び第２の導電型の不純物を１回または複数回イオン注入する第３の不純物注入のうち、前記第２の不純物注入と、前記第１の不純物注入及び前記第３の不純物注入の少なくとも一方の不純物注入とを、前記不純物注入の番号順に行うことにより、前記浮遊層を形成する工程と、
    前記半導体基板の前記高濃度第２導電型不純物領域となる部分に第２の導電型の不純物を１回または複数回イオン注入することにより、前記高濃度第２導電型不純物領域を形成する工程と、
    前記半導体基板の前記高濃度第１導電型不純物領域となる部分に第１の導電型の不純物を１回または複数回イオン注入することにより、前記高濃度第１導電型不純物領域を形成する工程と、
    を含む、半導体装置の製造方法。
  5. 前記浮遊層を形成する工程において、前記第１の不純物注入及び前記第３の不純物注入の少なくとも一方の不純物注入として、前記第３の不純物注入のみを行う請求項４に記載の半導体装置の製造方法。
  6. 前記浮遊層を形成する工程において、前記第１の不純物注入及び前記第３の不純物注入の少なくとも一方の不純物注入として、前記第１の不純物注入のみを行う請求項４に記載の半導体装置の製造方法。
  7. 前記浮遊層を形成する工程における前記不純物注入の一部または全部を、前記ダイオード素子以外の領域の不純物注入と兼ねて行う請求項４～請求項６のいずれか１項に記載の半導体装置の製造方法。
  8. 前記第１の導電型がＰ型であり、前記第２の導電型がＮ型である請求項４～請求項７のいずれか１項に記載の半導体装置の製造方法。
JP2019069320A 2019-03-29 2019-03-29 半導体装置、およびその製造方法 Active JP7260153B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2019069320A JP7260153B2 (ja) 2019-03-29 2019-03-29 半導体装置、およびその製造方法
US16/828,958 US11177252B2 (en) 2019-03-29 2020-03-25 Semiconductor device and method of fabricating the same
CN202010216709.0A CN111755439A (zh) 2019-03-29 2020-03-25 半导体装置及其制造方法
JP2023056106A JP2023082123A (ja) 2019-03-29 2023-03-30 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019069320A JP7260153B2 (ja) 2019-03-29 2019-03-29 半導体装置、およびその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2023056106A Division JP2023082123A (ja) 2019-03-29 2023-03-30 半導体装置

Publications (2)

Publication Number Publication Date
JP2020167357A JP2020167357A (ja) 2020-10-08
JP7260153B2 true JP7260153B2 (ja) 2023-04-18

Family

ID=72604906

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2019069320A Active JP7260153B2 (ja) 2019-03-29 2019-03-29 半導体装置、およびその製造方法
JP2023056106A Pending JP2023082123A (ja) 2019-03-29 2023-03-30 半導体装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2023056106A Pending JP2023082123A (ja) 2019-03-29 2023-03-30 半導体装置

Country Status (3)

Country Link
US (1) US11177252B2 (ja)
JP (2) JP7260153B2 (ja)
CN (1) CN111755439A (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006324412A (ja) 2005-05-18 2006-11-30 Renesas Technology Corp 半導体装置
JP2009188178A (ja) 2008-02-06 2009-08-20 Fuji Electric Device Technology Co Ltd 半導体装置
JP2010157636A (ja) 2008-12-27 2010-07-15 Toshiba Corp 半導体装置およびその製造方法
US20160104781A1 (en) 2014-10-13 2016-04-14 Semiconductor Components Industries, Llc Integrated floating diode structure and method therefor

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3421005B2 (ja) * 2000-08-11 2003-06-30 シャープ株式会社 半導体装置の製造方法
WO2002037566A2 (en) * 2000-11-06 2002-05-10 Sarnoff Corporation Silicon controlled rectifier electrostatic discharge protection device with external on-chip triggering and compact internal dimensions for fast triggering
JP4118196B2 (ja) * 2003-06-12 2008-07-16 シャープ株式会社 半導体素子、その製造方法および半導体装置
CN101834183B (zh) * 2010-04-23 2012-02-01 崇贸科技股份有限公司 半导体结构
JP2012004350A (ja) * 2010-06-17 2012-01-05 On Semiconductor Trading Ltd 半導体装置及びその製造方法
JP2012164707A (ja) * 2011-02-03 2012-08-30 Panasonic Corp 半導体装置およびその製造方法
JP5835977B2 (ja) 2011-07-20 2015-12-24 ラピスセミコンダクタ株式会社 保護ダイオードを備えた半導体装置
DE112013004846T5 (de) * 2012-10-02 2015-06-11 Mitsubishi Electric Corporation Halbleitervorrichtung und Verfahren zu ihrer Herstellung
JP2014146738A (ja) * 2013-01-30 2014-08-14 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP6471557B2 (ja) * 2015-03-18 2019-02-20 富士電機株式会社 半導体装置および半導体装置の試験方法
US10062682B1 (en) * 2017-05-25 2018-08-28 Alpha And Omega Semiconductor (Cayman) Ltd. Low capacitance bidirectional transient voltage suppressor
CN107248514B (zh) * 2017-06-06 2019-11-22 上海华力微电子有限公司 一种新型esd保护结构及其实现方法
JP6838504B2 (ja) * 2017-06-16 2021-03-03 富士電機株式会社 半導体装置および半導体回路装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006324412A (ja) 2005-05-18 2006-11-30 Renesas Technology Corp 半導体装置
JP2009188178A (ja) 2008-02-06 2009-08-20 Fuji Electric Device Technology Co Ltd 半導体装置
JP2010157636A (ja) 2008-12-27 2010-07-15 Toshiba Corp 半導体装置およびその製造方法
US20160104781A1 (en) 2014-10-13 2016-04-14 Semiconductor Components Industries, Llc Integrated floating diode structure and method therefor

Also Published As

Publication number Publication date
US20200312836A1 (en) 2020-10-01
JP2023082123A (ja) 2023-06-13
CN111755439A (zh) 2020-10-09
US11177252B2 (en) 2021-11-16
JP2020167357A (ja) 2020-10-08

Similar Documents

Publication Publication Date Title
US7081662B1 (en) ESD protection device for high voltage
US10373944B2 (en) ESD protection circuit with integral deep trench trigger diodes
EP3467874B1 (en) Single-stack bipolar-based esd protection device
JP6213006B2 (ja) 半導体装置
US9019667B2 (en) Protection device and related fabrication methods
KR20060077116A (ko) 이에스디 보호회로 및 그 제조방법
JP3983671B2 (ja) ショットキーダイオード
US10483257B2 (en) Low voltage NPN with low trigger voltage and high snap back voltage for ESD protection
US9780012B2 (en) Semiconductor device and method for manufacturing the same
US20070241426A1 (en) Semiconductor device
US10692852B2 (en) Silicon-controlled rectifiers with wells laterally isolated by trench isolation regions
US8551835B2 (en) Electrostatic discharge protection device and method
KR20170026185A (ko) 반도체 장치
EP2827373B1 (en) Protection device and related fabrication methods
US8796775B2 (en) Electro-static discharge protection device
US11114572B2 (en) Semiconductor device and method for manufacturing semiconductor device
CN109950325B (zh) 二极管结构和其静电放电保护电路
JP7260153B2 (ja) 半導体装置、およびその製造方法
KR100959438B1 (ko) 정전기방전 보호소자 및 그 제조방법
US11049853B2 (en) ESD protection device with breakdown voltage stabilization
US20230343778A1 (en) Electrostatic discharge protection devices including a silicon-controlled rectifier
US20140197448A1 (en) Bidirectional Semiconductor Device for Protection against Electrostatic Discharges
US9997642B2 (en) Diode, diode string circuit, and electrostatic discharge protection device having doped region and well isolated from each other
CN117712121A (zh) 静电放电保护结构及其制作方法
CN113823627A (zh) 半导体装置及其制造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221206

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230206

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230307

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230330

R150 Certificate of patent or registration of utility model

Ref document number: 7260153

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150