JP4146672B2 - 静電気保護素子 - Google Patents
静電気保護素子 Download PDFInfo
- Publication number
- JP4146672B2 JP4146672B2 JP2002174699A JP2002174699A JP4146672B2 JP 4146672 B2 JP4146672 B2 JP 4146672B2 JP 2002174699 A JP2002174699 A JP 2002174699A JP 2002174699 A JP2002174699 A JP 2002174699A JP 4146672 B2 JP4146672 B2 JP 4146672B2
- Authority
- JP
- Japan
- Prior art keywords
- concentration impurity
- type
- impurity region
- high concentration
- protection element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000012535 impurity Substances 0.000 claims description 89
- 239000004065 semiconductor Substances 0.000 claims description 39
- 239000000758 substrate Substances 0.000 claims description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 14
- 230000015556 catabolic process Effects 0.000 description 17
- 229910021332 silicide Inorganic materials 0.000 description 16
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 16
- 238000010586 diagram Methods 0.000 description 14
- 229910052751 metal Inorganic materials 0.000 description 11
- 239000002184 metal Substances 0.000 description 11
- 229920005591 polysilicon Polymers 0.000 description 11
- 238000004519 manufacturing process Methods 0.000 description 10
- 238000000034 method Methods 0.000 description 10
- 230000005611 electricity Effects 0.000 description 7
- 230000003068 static effect Effects 0.000 description 7
- 238000012360 testing method Methods 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 230000007423 decrease Effects 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000006378 damage Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000010408 sweeping Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000007786 electrostatic charging Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
- H01L27/0262—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7391—Gated diode structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/7436—Lateral thyristors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/87—Thyristor diodes, e.g. Shockley diodes, break-over diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Thyristors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【発明の属する分野】
本発明は、静電気保護素子に関する。更に詳しくは、本発明は、半導体集積回路において、外部から半導体集積回路への静電気注入、又は帯電した半導体集積回路から外部への静電気放出現象に起因して、半導体集積回路が破壊されることから保護するために設けられる静電気保護素子に関する。
【０００２】
【従来の技術】
半導体集積回路で問題とされる静電気の帯電又は放電の現象は、半導体集積回路を機械装置又は人等が取り扱うときに、帯電した機械装置又は人等から静電気が流入して帯電する現象、あるいは、運搬時に発生する振動・摩擦等で半導体集積回路自体が帯電した後に、外部の導体に静電気を放出する現象である。このような静電気現象によって、瞬時に静電気が半導体集積回路に帯電又は半導体集積回路から放電されるため、半導体集積回路の内部に過大な電流が流れる。そして、この過大な電流に対応して過大な電圧が内部回路に印加される。そのため、半導体集積回路の内部で、接合の破壊、絶縁膜の破壊、配線の溶断等が発生し、半導体集積回路が破壊される恐れがある。
【０００３】
半導体集積回路を静電気による破壊から保護するために、一般的に、半導体集積回路の外部端子と内部回路の間に静電気保護素子が設けられており、これが静電気の迂回路となる。この静電気保護素子は、半導体集積回路を形成する製造工程を用いて形成される。ここでその製造コストを増加させないためには、半導体集積回路を形成する製造工程以外の特別な製造工程を追加せずに形成することが望ましい。
【０００４】
静電気保護素子は、電流制限素子と電圧クランプ素子とを適宜組み合わせた構成をもつ。電流制限素子は、半導体集積回路の内部を過渡的に流れる電流を制限する素子であり、例えば、拡散抵抗、多結晶シリコン抵抗等が挙げられる。一方、電圧クランプ素子は、内部回路に印加される電圧を抑制する素子であり、例えば、ダイオード、バイポーラトランジスタ、ＭＯＳトランジスタ、サイリスタ等が挙げられる。
【０００５】
なかでも、サイリスタは、電圧クランプ素子として、過大な電流を流すことに長所がある。しかしながら、例えば、電力機器向けに用いられるサイリスタがオン状態になり電流が流れ始めるトリガー電圧は高電圧であるため、サイリスタが動作する前に半導体集積回路が破壊する可能性が非常に高い。そのため、トリガー電圧Ｖｔｒを低減する工夫が必要である。
【０００６】
図７に静電気保護素子としてＳＣＲ素子に要求される、静電気サージ印加時のＩ−Ｖ特性の概略図を示す。図中、ＶｔｒはＳＣＲ素子がアバランシェ降伏し始める電圧を示し、Ｖｔ１は第１ブレイクダウン電圧を、ＶHは保持電圧を示している。ここで、（ｉ）内部回路のゲート酸化膜を静電気サージによる破壊から保護するために、サージ印加時の酸化膜耐圧（ＢＶｏｘ）を第１ブレイクダウン電圧（Ｖｔ１）を超えないように、また（ｉｉ）保持電圧（ＶH）は通常動作時に回路がラッチアップしないように、内部回路の最大動作電圧（Ｖｄｄｍａｘ）より高くすることが静電気保護素子に要求される。
【０００７】
上述したような従来技術として、例えば特開２０００−１３８２９５号公報に記載の技術があり、図４（ａ）及び（ｂ）を用いて説明する。図４（ａ）は、概略断面図を、図４（ｂ）は、図４（ａ）の等価回路図を示す。この技術は、トリガー電圧を低減する工夫がなされたサイリスタを用いた静電保護素子に関する。この公報にあるサイリスタは、低電圧でオン状態にトリガーするためのトリガーダイオードを含んでいる。該トリガーダイオードは、ｎ型高濃度不純物領域９と、ｐ型高濃度不純物領域８と、該ｎ型高濃度不純物領域９の表面に形成されるシリサイド層と、該ｐ型高濃度不純物領域８の表面に形成されるシリサイド層とを電気的に絶縁する手段（素子分離領域）とを具備し、それにより、シリサイド形成工程を含む半導体集積回路の製造工程に何ら特別な工程、特にフォトグラフィ工程を追加せず、製造コストの増大を招かずに作製できる。図中、１はｐ型シリコン基板、１′はｐ型ウェル、２はｎ型ウェル、３はシャロー・トレンチ・アイソレーション（ＳＴＩ）、５はｎ型アノード高濃度不純物領域、７はｐ型カソード高濃度不純物領域、４はｐ型アノード高濃度不純物領域、６はｎ型カソード高濃度不純物領域、１０ａ〜ｆ、１１はシリサイド層、１２は側壁、１３はゲート酸化膜、１４はゲートポリシリコン、１５は酸化膜、１６ａ〜ｄはコンタクト、１７、１８はメタル配線、Ｄはトリガーダイオード、Ｒｎｗはｎウエルの抵抗、Ｒｐｗはｐウエルの抵抗、Ｔｒ１は第１トランジスタ、Ｔｒ２は第２トランジスタを意味する。
【０００８】
【発明が解決しようとする課題】
しかしながら、更に製造プロセスの世代が進み、最小加工寸法が小さくなると、動作させる電源電圧が低下するので、トランジスタの短チャネル効果が生じやすくなる。この対策として、ｎウェル及びｐウェルの不純物濃度を高くするか、ゲート絶縁膜を薄膜化しなければならず、ゲート絶縁膜の絶縁破壊電圧は低下する。
このように、微細化と共に、両ウェルの不純物の高濃度化によってｎウェル抵抗Ｒｎｗ及びｐウェル抵抗Ｒｐｗは低下するため、従来構造のサイリスタでは、サイリスタをオン状態にするトリガーダイオードが動作を始める電圧Ｖｔｒは低下する。
【０００９】
しかしながら、トリガーダイオードに流れる電流によって決まる第１ブレイクダウン電圧Ｖｔ１は、ウェル濃度により一義的に決定されるため、この第１ブレイクダウン電圧Ｖｔ１の調整は困難である。
そのため、トリガー電圧Ｖｔｒを低下させるだけでなく、サイリスタをオン状態にする第１ブレイクダウン電圧Ｖｔ１を、プロセスの各世代に対応できるように調整可能とすることが望まれている。更に、トリガーダイオードのゲート電位が浮遊状態の場合に生ずるサイリスタの不安定動作を抑圧することも望まれている。
【００１０】
【課題を解決するための手段】
かくして本発明によれば、半導体集積回路の静電気保護素子であって、
前記静電気保護素子は、サイリスタとサイリスタをオン状態にトリガーするトリガーダイオードとを具備し、
前記トリガーダイオードは、ｎ型高濃度不純物領域と、ｐ型高濃度不純物領域と、両高濃度不純物領域間に形成されたゲートとを具備し、
前記ゲートは、半導体集積回路を構成するＭＯＳＦＥＴのゲートと同じ構成を有し、
前記サイリスタは、カソードを形成するｐ型高濃度不純物領域と、アノードを形成するｎ型高濃度不純物領域とを備え、
前記ｐ型カソード高濃度不純物領域がｐウェル上に設けられ、かつカソード側抵抗体と接続されている及び／又はｎ型アノード高濃度不純物領域がｎウェル上に設けられ、かつアノード側抵抗体と接続され、
前記ｎ型高濃度不純物領域が前記ｎウェルと接し、及び／又は、前記ｐ型高濃度不純物領域が前記ｐウェルと接することを特徴とする静電気保護素子が提供される。
【００１１】
更に本発明によれば、前記トリガーダイオードのゲートが、ＧＮＤ配線、ＶＤＤ配線又は入力あるいは出力用の信号配線に接続されていることを特徴とする静電気保護素子が提供される。
【００１２】
【発明の実施の形態】
本発明の静電気保護素子は、通常半導体基板上に形成される。半導体基板としては、シリコン基板、シリコンゲルマニウム基板等が挙げられる。これら基板はｐ型又はｎ型の導電型を有していてもよい。ｐ型を与える不純物としては、ボロン等が挙げられ、ｎ型を与える不純物としては、リン、砒素等が挙げられる。
半導体基板上には、半導体集積回路が形成される。半導体集積回路の種類は、少なくともＭＯＳＦＥＴを含みさえすれば特に限定されない。ＭＯＳＦＥＴ以外の半導体集積回路として、例えば、バイポーラトランジスタ、キャパシタ、抵抗等が挙げられる。
【００１３】
静電気保護素子は、サイリスタとサイリスタを低電圧でオン状態にトリガーするトリガーダイオードとを少なくとも具備する。
トリガーダイオードは、ｎ型高濃度不純物領域と、ｐ型高濃度不純物領域と、両高濃度不純物領域間に形成されたゲートとを少なくとも具備する。ｎ型高濃度不純物領域において、その不純物濃度は、トリガーダイオードの所望する性質に応じて適宜設定される。一方、ｐ型高濃度不純物領域において、その不純物濃度は、トリガーダイオードの所望する性質に応じて適宜設定される。
【００１４】
トリガーダイオードのゲートは、半導体集積回路を構成するＭＯＳＦＥＴのゲートと同じ構成を有している。それにより、ＭＯＳＦＥＴのゲートと同一の工程で、トリガーダイオードのゲートも形成できるため、製造工程を減らすことができる。
更に、トリガーダイオードのゲートは、ＧＮＤ配線、ＶＤＤ配線又は入力あるいは出力用の信号配線に接続されていることが好ましい。
【００１５】
次に、サイリスタは、カソードを形成するｐ型カソード高濃度不純物領域と、アノードを形成するｎ型アノード高濃度不純物領域とを備えている。ｐ型カソード高濃度不純物領域において、その不純物濃度は、サイリスタの所望する性質に応じて適宜設定される。一方、ｎ型アノード高濃度不純物領域において、その不純物濃度は、サイリスタの所望する性質に応じて適宜設定される。
更に、本発明では、ｐ型カソード高濃度不純物領域がｐウェルに形成されているか及び／又はｎ型アノード高濃度不純物領域がｎウェルに形成されている。加えて、ウェルに形成されている高濃度不純物領域は、抵抗体と接続している。
【００１６】
ｐウェルの不純物濃度は、サイリスタの所望する性質に応じて適宜設定される。ｎウェルの不純物濃度は、サイリスタの所望する性質に応じて適宜設定される。
ｐ型カソード高濃度不純物領域及び／又はｎ型アノード高濃度不純物領域と接続する抵抗体は、多結晶シリコン、静電気保護素子がｐ型基板に形成された場合その上のｎウェル、及び静電気保護素子がｎ型基板に形成された場合その上のｐウェルから選択されることが好ましい。これら抵抗体から選択することで、例えば図６（ｂ）に示すＴｒ１又はＴｒ２のベース電圧をこの抵抗体で制御できる。
以下、実施の形態に基づいて、本発明を詳細に説明する。
【００１７】
本発明の実施の形態では、半導体基板に低濃度のボロンを含有したｐ型半導体を用いた例を用いて説明するが、他の不純物を含有する半導体基板やｎ型半導体基板でも以下の説明は適用できるのはもちろんである。
実施の形態１
図１（ａ）は、本発明による実施の形態１であり、静電気保護素子であるトリガーダイオードを有するサイリスタの構造を説明する断面図である。図１（ｂ）は、図１（ａ）の等価回路図である。
【００１８】
ｐ型シリコン基板１中には、ｎ型ウェル２が形成されている。ｎ型ウェル２の表面には、ｐ型アノード高濃度不純物領域４と、ｎ型アノード高濃度不純物領域５とが形成されている。ｎ型ウェル２から離れたｐ型ウェル１′の表面には、ｐ型カソード高濃度不純物領域７とｎ型カソード高濃度不純物領域６とが形成されている。ｐ型アノード高濃度不純物領域４、ｎ型アノードゲート高濃度不純物領域５、ｐ型カソードゲート高濃度不純物領域７及びｎ型カノード高濃度不純物領域６のそれぞれの表面には、シリサイド層１０ａ〜１０ｆが形成されており、コンタクト１６ａ〜ｄを介してメタル配線１７と１８に接続されている。
【００１９】
一方、サイリスタ動作のトリガーを与えるトリガーダイオードＤは、トリガーダイオードＤのアノードとなるｐ型高濃度不純物領域８、カソードとなるｎ型高濃度不純物領域９及びｎ型ウェル２で構成されている。トリガーダイオードＤのアノードとなるｐ型高濃度不純物領域８、カソードとなるｎ型高濃度不純物領域９の上部には、半導体集積回路のＭＯＳトランジスタのゲート部分を構成するゲート酸化膜１３、ゲートポリシリコン（ゲート電極）１４、絶縁体からなるゲートの側壁１２が存在する。ゲートポリシリコン１４の上には、半導体集積回路のサリサイド工程で、シリコン上のシリサイド層１０ａ〜ｆと同時に形成されたシリサイド層１１がある。側壁１２の表面にはシリサイド層が形成されないので、トリガーダイオードＤのｐ型高濃度不純物領域８とカソードとなるｎ型高濃度不純物領域９とがシリサイド層によって短絡することがない。
【００２０】
実施の形態１では、上記構造に加え、図１（ａ）に示すように、第１ブレイクダウン電圧を制御するために、シリサイド層１０ａとメタル配線１７の間にポリシリコンあるいはｎウェル等からなる抵抗体Ｒ１を配置している。
今、シリサイド層１０ａとメタル配線１７の間に配置した抵抗体Ｒ１を４０Ω、ｐ型ウェル１′及びｎ型ウェル２のトータル抵抗値（Ｒｐｗ＋Ｒｎｗ）を３００Ωとした場合のＴＰＬ試験（Ｔｒａｎｓｍｉｓｓｉｏｎ Ｌｉｎｅ Ｐｕｌｓｅ 試験）結果を図８（ａ）及び（ｂ）に示す。図８（ｂ）は、図８（ａ）の拡大図である。なお、この試験は、カソード−アノード間にパルスを印加した時のＩ−Ｖ特性を測定するものであり、サイリスタの特性評価に一般的に用いられる手法である。図８（ａ）より明らかなように、抵抗体を配置する実施の形態１では、抵抗体のない従来例よりも、第１ブレイクダウン電圧が９．５Ｖから７．５Ｖまで約２Ｖ程度低下していることが分かる。
【００２１】
実施の形態２
図２（ａ）は、図１（ａ）の変形であり、本発明による第２の実施の形態であり、静電気保護素子であるトリガーダイオードを有するサイリスタの構造を説明する断面図であり、シリサイド層１０ｆとメタル配線１８の間にポリシリコンあるいはｎウェル等の抵抗体Ｒ２を配置している。図２（ｂ）は、図２（ａ）の等価回路図である。
【００２２】
実施の形態３
更に、図３（ａ）は、本発明による第３の実施の形態を示すものであり、シリサイド層１０ａとメタル配線１７の間、及びシリサイド層１０ｆとメタル配線１８の間にポリシリコンあるいはｎウェル等の抵抗体（Ｒ１、Ｒ２）を共に配置している。図３（ｂ）は、図３（ａ）の等価回路図である。
上述した実施の形態１〜３では、トリガーダイオードのゲートが、従来例と同様、ゲート電位が浮遊状態の場合について説明してきたが、以下の実施の形態では、ゲート電位を固定した他の実施例について説明する。
【００２３】
実施の形態４
図５（ａ）は、従来例の図４（ａ）に対し、トリガーダイオードのゲートポリシリコン１４をカソード側のメタル配線１７に接続した本発明の第４の実施の形態を示す。即ち、従来技術の図４（ａ）では、トリガーダイオードのゲートポリシリコン１４が浮遊状態であるのに対し、実施の形態４では、トリガーダイオードのゲートポリシリコン１４をＧＮＤ端子に接続し、電位を固定したものである。図５（ｂ）は、図５（ａ）の等価回路図である。
【００２４】
図９、図１０を用いてその効果を示す。ここで、図９は、従来構造でのＴＰＬ試験結果であり、図１０は実施の形態４のトリガーダイオードのゲート電極をＧＮＤ電位に固定した場合である。ここで、図９及び１０の電圧は、静電気保護素子を３回連続で、電流を０Ａから１００ｍＡまで掃引して得られた平均値を表している。
図９では、サイリスタの両端子に１回目に電圧を印加した時と、２回目の電圧印加で、Ｖ−Ｉ特性が変化している。即ちリーク電流の上昇（３．５Ｖで１００倍以上）が観察されたが、一方、実施の形態４ではこのようなリーク電流の上昇の抑制を実現している（図１０）。
【００２５】
図９では、トリガーダイオードのゲート電極が浮遊状態であるがために、電圧ストレスによりゲート酸化膜に何らかの欠陥が生じたためと考えられる。一方、実施の形態４では、図１０のように、トリガーダイオードのゲート電極が固定されているため、ゲート酸化膜への影響は殆どない。即ち、実施の形態４の構造のサイリスタでは、動作が安定することがわかる。
なお、上述した説明ではトリガーダイオードのゲート電極をＧＮＤ電位に固定した例で説明したが、その電位の固定はＶＤＤ電圧、あるいは入力あるいは出力用の信号配線に接続することで行っても同様な効果が得られる。
【００２６】
実施の形態５
更に、本発明の他の実施の形態として、第５の実施の形態を図６（ａ）に示す。図６（ａ）においては、上述した第３の実施の形態と第４の実施の形態を組み合わせた構成である。この構成により、サイリスタの第１ブレイクダウンＶｔ１電圧の低減と、安定動作を達成することが可能となる。図６（ｂ）は、図６（ａ）の等価回路図である。
【００２７】
なお、以上の説明では、ＣＭＯＳ半導体集積回路において、ｐ型基板１上のｎ型ウェル２の領域以外に、ｐ型シリコン基板１よりも高濃度な不純物濃度を持つｐ型ウェル１′が形成されている。しかしながら、図示はしないがｐ型ウェル１′が形成されていない構造においても、低電圧でトリガーするサイリスタが得られることは言うまでもない。
以上述べた第１ブレイクダウン電圧を制御するために配置しているシリサイド層１０ａとメタル配線１７の間、あるいはシリサイド層１０ｆとメタル配線１８の間のポリシリコンあるいはｎウェル等の抵抗体は、それぞれゲート電極形成工程又はｎウェル形成工程と同時に作製される。したがって、半導体装置の全作成工程に、追加の工程はなく、製造コストの増加はない。
【００２８】
【発明の効果】
本発明では、カソード又はアノードあるいは両方の拡散層に抵抗体を挿入することで、静電気保護素子としてＳＣＲ素子に要求される静電気サージ印加時のＩ−Ｖ特性、特に第１ブレイクダウン電圧の低減が、容易に実現可能となる。また、トリガーダイオードのゲート電極をＧＮＤ電位に固定することにより、リーク電流を抑制し、安定なサイリスタ動作を実現することが可能となる。
【図面の簡単な説明】
【図１】実施の形態１の静電気保護素子の概略説明図である。
【図２】実施の形態２の静電気保護素子の概略説明図である。
【図３】実施の形態３の静電気保護素子の概略説明図である。
【図４】従来の静電気保護素子の概略説明図である。
【図５】実施の形態４の静電気保護素子の概略説明図である。
【図６】実施の形態５の静電気保護素子の概略説明図である。
【図７】静電気保護素子としてＳＣＲ素子に要求される、静電気サージ印加時のＩ−Ｖ特性の概略図である。
【図８】実施の形態１と従来の静電気保護素子のＴＰＬ試験結果を示すグラフである。
【図９】従来構造でのＴＰＬ試験結果を示すグラフである。
【図１０】実施の形態４のトリガーダイオードのゲート電極をＧＮＤ電位に固定した場合のＴＰＬ試験結果を示すグラフである。
【符号の説明】
１ ｐ型シリコン基板
１′ ｐ型ウェル
２ ｎ型ウェル
３ シャロー・トレンチ・アイソレーション（ＳＴＩ）
４ ｐ型アノード高濃度不純物領域
５ ｎ型アノード高濃度不純物領域
６ ｎ型カソード高濃度不純物領域
７ ｐ型カソード高濃度不純物領域
８ ｐ型高濃度不純物領域
９ ｎ型高濃度不純物領域
１０ａ〜ｆ、１１ シリサイド層
１２ 側壁
１３ ゲート酸化膜
１４ ゲートポリシリコン
１５ 酸化膜
１６ａ〜ｄ コンタクト
１７、１８ メタル配線
Ｄ トリガーダイオード
Ｒｎｗ ｎウエルの抵抗
Ｒｐｗ ｐウエルの抵抗
Ｔｒ１ 第１トランジスタ
Ｔｒ２ 第２トランジスタ
Ｒ１、Ｒ２ 抵抗体
Ｖｔｒ ＳＣＲ素子がアバランシェ降伏し始める電圧
Ｖｔ１ 第１ブレイクダウン電圧
ＶH 保持電圧
ＢＶｏｘ 酸化膜耐圧
Ｖｄｄｍａｘ 内部回路の最大動作電圧
【発明の属する分野】
本発明は、静電気保護素子に関する。更に詳しくは、本発明は、半導体集積回路において、外部から半導体集積回路への静電気注入、又は帯電した半導体集積回路から外部への静電気放出現象に起因して、半導体集積回路が破壊されることから保護するために設けられる静電気保護素子に関する。
【０００２】
【従来の技術】
半導体集積回路で問題とされる静電気の帯電又は放電の現象は、半導体集積回路を機械装置又は人等が取り扱うときに、帯電した機械装置又は人等から静電気が流入して帯電する現象、あるいは、運搬時に発生する振動・摩擦等で半導体集積回路自体が帯電した後に、外部の導体に静電気を放出する現象である。このような静電気現象によって、瞬時に静電気が半導体集積回路に帯電又は半導体集積回路から放電されるため、半導体集積回路の内部に過大な電流が流れる。そして、この過大な電流に対応して過大な電圧が内部回路に印加される。そのため、半導体集積回路の内部で、接合の破壊、絶縁膜の破壊、配線の溶断等が発生し、半導体集積回路が破壊される恐れがある。
【０００３】
半導体集積回路を静電気による破壊から保護するために、一般的に、半導体集積回路の外部端子と内部回路の間に静電気保護素子が設けられており、これが静電気の迂回路となる。この静電気保護素子は、半導体集積回路を形成する製造工程を用いて形成される。ここでその製造コストを増加させないためには、半導体集積回路を形成する製造工程以外の特別な製造工程を追加せずに形成することが望ましい。
【０００４】
静電気保護素子は、電流制限素子と電圧クランプ素子とを適宜組み合わせた構成をもつ。電流制限素子は、半導体集積回路の内部を過渡的に流れる電流を制限する素子であり、例えば、拡散抵抗、多結晶シリコン抵抗等が挙げられる。一方、電圧クランプ素子は、内部回路に印加される電圧を抑制する素子であり、例えば、ダイオード、バイポーラトランジスタ、ＭＯＳトランジスタ、サイリスタ等が挙げられる。
【０００５】
なかでも、サイリスタは、電圧クランプ素子として、過大な電流を流すことに長所がある。しかしながら、例えば、電力機器向けに用いられるサイリスタがオン状態になり電流が流れ始めるトリガー電圧は高電圧であるため、サイリスタが動作する前に半導体集積回路が破壊する可能性が非常に高い。そのため、トリガー電圧Ｖｔｒを低減する工夫が必要である。
【０００６】
図７に静電気保護素子としてＳＣＲ素子に要求される、静電気サージ印加時のＩ−Ｖ特性の概略図を示す。図中、ＶｔｒはＳＣＲ素子がアバランシェ降伏し始める電圧を示し、Ｖｔ１は第１ブレイクダウン電圧を、ＶHは保持電圧を示している。ここで、（ｉ）内部回路のゲート酸化膜を静電気サージによる破壊から保護するために、サージ印加時の酸化膜耐圧（ＢＶｏｘ）を第１ブレイクダウン電圧（Ｖｔ１）を超えないように、また（ｉｉ）保持電圧（ＶH）は通常動作時に回路がラッチアップしないように、内部回路の最大動作電圧（Ｖｄｄｍａｘ）より高くすることが静電気保護素子に要求される。
【０００７】
上述したような従来技術として、例えば特開２０００−１３８２９５号公報に記載の技術があり、図４（ａ）及び（ｂ）を用いて説明する。図４（ａ）は、概略断面図を、図４（ｂ）は、図４（ａ）の等価回路図を示す。この技術は、トリガー電圧を低減する工夫がなされたサイリスタを用いた静電保護素子に関する。この公報にあるサイリスタは、低電圧でオン状態にトリガーするためのトリガーダイオードを含んでいる。該トリガーダイオードは、ｎ型高濃度不純物領域９と、ｐ型高濃度不純物領域８と、該ｎ型高濃度不純物領域９の表面に形成されるシリサイド層と、該ｐ型高濃度不純物領域８の表面に形成されるシリサイド層とを電気的に絶縁する手段（素子分離領域）とを具備し、それにより、シリサイド形成工程を含む半導体集積回路の製造工程に何ら特別な工程、特にフォトグラフィ工程を追加せず、製造コストの増大を招かずに作製できる。図中、１はｐ型シリコン基板、１′はｐ型ウェル、２はｎ型ウェル、３はシャロー・トレンチ・アイソレーション（ＳＴＩ）、５はｎ型アノード高濃度不純物領域、７はｐ型カソード高濃度不純物領域、４はｐ型アノード高濃度不純物領域、６はｎ型カソード高濃度不純物領域、１０ａ〜ｆ、１１はシリサイド層、１２は側壁、１３はゲート酸化膜、１４はゲートポリシリコン、１５は酸化膜、１６ａ〜ｄはコンタクト、１７、１８はメタル配線、Ｄはトリガーダイオード、Ｒｎｗはｎウエルの抵抗、Ｒｐｗはｐウエルの抵抗、Ｔｒ１は第１トランジスタ、Ｔｒ２は第２トランジスタを意味する。
【０００８】
【発明が解決しようとする課題】
しかしながら、更に製造プロセスの世代が進み、最小加工寸法が小さくなると、動作させる電源電圧が低下するので、トランジスタの短チャネル効果が生じやすくなる。この対策として、ｎウェル及びｐウェルの不純物濃度を高くするか、ゲート絶縁膜を薄膜化しなければならず、ゲート絶縁膜の絶縁破壊電圧は低下する。
このように、微細化と共に、両ウェルの不純物の高濃度化によってｎウェル抵抗Ｒｎｗ及びｐウェル抵抗Ｒｐｗは低下するため、従来構造のサイリスタでは、サイリスタをオン状態にするトリガーダイオードが動作を始める電圧Ｖｔｒは低下する。
【０００９】
しかしながら、トリガーダイオードに流れる電流によって決まる第１ブレイクダウン電圧Ｖｔ１は、ウェル濃度により一義的に決定されるため、この第１ブレイクダウン電圧Ｖｔ１の調整は困難である。
そのため、トリガー電圧Ｖｔｒを低下させるだけでなく、サイリスタをオン状態にする第１ブレイクダウン電圧Ｖｔ１を、プロセスの各世代に対応できるように調整可能とすることが望まれている。更に、トリガーダイオードのゲート電位が浮遊状態の場合に生ずるサイリスタの不安定動作を抑圧することも望まれている。
【００１０】
【課題を解決するための手段】
かくして本発明によれば、半導体集積回路の静電気保護素子であって、
前記静電気保護素子は、サイリスタとサイリスタをオン状態にトリガーするトリガーダイオードとを具備し、
前記トリガーダイオードは、ｎ型高濃度不純物領域と、ｐ型高濃度不純物領域と、両高濃度不純物領域間に形成されたゲートとを具備し、
前記ゲートは、半導体集積回路を構成するＭＯＳＦＥＴのゲートと同じ構成を有し、
前記サイリスタは、カソードを形成するｐ型高濃度不純物領域と、アノードを形成するｎ型高濃度不純物領域とを備え、
前記ｐ型カソード高濃度不純物領域がｐウェル上に設けられ、かつカソード側抵抗体と接続されている及び／又はｎ型アノード高濃度不純物領域がｎウェル上に設けられ、かつアノード側抵抗体と接続され、
前記ｎ型高濃度不純物領域が前記ｎウェルと接し、及び／又は、前記ｐ型高濃度不純物領域が前記ｐウェルと接することを特徴とする静電気保護素子が提供される。
【００１１】
更に本発明によれば、前記トリガーダイオードのゲートが、ＧＮＤ配線、ＶＤＤ配線又は入力あるいは出力用の信号配線に接続されていることを特徴とする静電気保護素子が提供される。
【００１２】
【発明の実施の形態】
本発明の静電気保護素子は、通常半導体基板上に形成される。半導体基板としては、シリコン基板、シリコンゲルマニウム基板等が挙げられる。これら基板はｐ型又はｎ型の導電型を有していてもよい。ｐ型を与える不純物としては、ボロン等が挙げられ、ｎ型を与える不純物としては、リン、砒素等が挙げられる。
半導体基板上には、半導体集積回路が形成される。半導体集積回路の種類は、少なくともＭＯＳＦＥＴを含みさえすれば特に限定されない。ＭＯＳＦＥＴ以外の半導体集積回路として、例えば、バイポーラトランジスタ、キャパシタ、抵抗等が挙げられる。
【００１３】
静電気保護素子は、サイリスタとサイリスタを低電圧でオン状態にトリガーするトリガーダイオードとを少なくとも具備する。
トリガーダイオードは、ｎ型高濃度不純物領域と、ｐ型高濃度不純物領域と、両高濃度不純物領域間に形成されたゲートとを少なくとも具備する。ｎ型高濃度不純物領域において、その不純物濃度は、トリガーダイオードの所望する性質に応じて適宜設定される。一方、ｐ型高濃度不純物領域において、その不純物濃度は、トリガーダイオードの所望する性質に応じて適宜設定される。
【００１４】
トリガーダイオードのゲートは、半導体集積回路を構成するＭＯＳＦＥＴのゲートと同じ構成を有している。それにより、ＭＯＳＦＥＴのゲートと同一の工程で、トリガーダイオードのゲートも形成できるため、製造工程を減らすことができる。
更に、トリガーダイオードのゲートは、ＧＮＤ配線、ＶＤＤ配線又は入力あるいは出力用の信号配線に接続されていることが好ましい。
【００１５】
次に、サイリスタは、カソードを形成するｐ型カソード高濃度不純物領域と、アノードを形成するｎ型アノード高濃度不純物領域とを備えている。ｐ型カソード高濃度不純物領域において、その不純物濃度は、サイリスタの所望する性質に応じて適宜設定される。一方、ｎ型アノード高濃度不純物領域において、その不純物濃度は、サイリスタの所望する性質に応じて適宜設定される。
更に、本発明では、ｐ型カソード高濃度不純物領域がｐウェルに形成されているか及び／又はｎ型アノード高濃度不純物領域がｎウェルに形成されている。加えて、ウェルに形成されている高濃度不純物領域は、抵抗体と接続している。
【００１６】
ｐウェルの不純物濃度は、サイリスタの所望する性質に応じて適宜設定される。ｎウェルの不純物濃度は、サイリスタの所望する性質に応じて適宜設定される。
ｐ型カソード高濃度不純物領域及び／又はｎ型アノード高濃度不純物領域と接続する抵抗体は、多結晶シリコン、静電気保護素子がｐ型基板に形成された場合その上のｎウェル、及び静電気保護素子がｎ型基板に形成された場合その上のｐウェルから選択されることが好ましい。これら抵抗体から選択することで、例えば図６（ｂ）に示すＴｒ１又はＴｒ２のベース電圧をこの抵抗体で制御できる。
以下、実施の形態に基づいて、本発明を詳細に説明する。
【００１７】
本発明の実施の形態では、半導体基板に低濃度のボロンを含有したｐ型半導体を用いた例を用いて説明するが、他の不純物を含有する半導体基板やｎ型半導体基板でも以下の説明は適用できるのはもちろんである。
実施の形態１
図１（ａ）は、本発明による実施の形態１であり、静電気保護素子であるトリガーダイオードを有するサイリスタの構造を説明する断面図である。図１（ｂ）は、図１（ａ）の等価回路図である。
【００１８】
ｐ型シリコン基板１中には、ｎ型ウェル２が形成されている。ｎ型ウェル２の表面には、ｐ型アノード高濃度不純物領域４と、ｎ型アノード高濃度不純物領域５とが形成されている。ｎ型ウェル２から離れたｐ型ウェル１′の表面には、ｐ型カソード高濃度不純物領域７とｎ型カソード高濃度不純物領域６とが形成されている。ｐ型アノード高濃度不純物領域４、ｎ型アノードゲート高濃度不純物領域５、ｐ型カソードゲート高濃度不純物領域７及びｎ型カノード高濃度不純物領域６のそれぞれの表面には、シリサイド層１０ａ〜１０ｆが形成されており、コンタクト１６ａ〜ｄを介してメタル配線１７と１８に接続されている。
【００１９】
一方、サイリスタ動作のトリガーを与えるトリガーダイオードＤは、トリガーダイオードＤのアノードとなるｐ型高濃度不純物領域８、カソードとなるｎ型高濃度不純物領域９及びｎ型ウェル２で構成されている。トリガーダイオードＤのアノードとなるｐ型高濃度不純物領域８、カソードとなるｎ型高濃度不純物領域９の上部には、半導体集積回路のＭＯＳトランジスタのゲート部分を構成するゲート酸化膜１３、ゲートポリシリコン（ゲート電極）１４、絶縁体からなるゲートの側壁１２が存在する。ゲートポリシリコン１４の上には、半導体集積回路のサリサイド工程で、シリコン上のシリサイド層１０ａ〜ｆと同時に形成されたシリサイド層１１がある。側壁１２の表面にはシリサイド層が形成されないので、トリガーダイオードＤのｐ型高濃度不純物領域８とカソードとなるｎ型高濃度不純物領域９とがシリサイド層によって短絡することがない。
【００２０】
実施の形態１では、上記構造に加え、図１（ａ）に示すように、第１ブレイクダウン電圧を制御するために、シリサイド層１０ａとメタル配線１７の間にポリシリコンあるいはｎウェル等からなる抵抗体Ｒ１を配置している。
今、シリサイド層１０ａとメタル配線１７の間に配置した抵抗体Ｒ１を４０Ω、ｐ型ウェル１′及びｎ型ウェル２のトータル抵抗値（Ｒｐｗ＋Ｒｎｗ）を３００Ωとした場合のＴＰＬ試験（Ｔｒａｎｓｍｉｓｓｉｏｎ Ｌｉｎｅ Ｐｕｌｓｅ 試験）結果を図８（ａ）及び（ｂ）に示す。図８（ｂ）は、図８（ａ）の拡大図である。なお、この試験は、カソード−アノード間にパルスを印加した時のＩ−Ｖ特性を測定するものであり、サイリスタの特性評価に一般的に用いられる手法である。図８（ａ）より明らかなように、抵抗体を配置する実施の形態１では、抵抗体のない従来例よりも、第１ブレイクダウン電圧が９．５Ｖから７．５Ｖまで約２Ｖ程度低下していることが分かる。
【００２１】
実施の形態２
図２（ａ）は、図１（ａ）の変形であり、本発明による第２の実施の形態であり、静電気保護素子であるトリガーダイオードを有するサイリスタの構造を説明する断面図であり、シリサイド層１０ｆとメタル配線１８の間にポリシリコンあるいはｎウェル等の抵抗体Ｒ２を配置している。図２（ｂ）は、図２（ａ）の等価回路図である。
【００２２】
実施の形態３
更に、図３（ａ）は、本発明による第３の実施の形態を示すものであり、シリサイド層１０ａとメタル配線１７の間、及びシリサイド層１０ｆとメタル配線１８の間にポリシリコンあるいはｎウェル等の抵抗体（Ｒ１、Ｒ２）を共に配置している。図３（ｂ）は、図３（ａ）の等価回路図である。
上述した実施の形態１〜３では、トリガーダイオードのゲートが、従来例と同様、ゲート電位が浮遊状態の場合について説明してきたが、以下の実施の形態では、ゲート電位を固定した他の実施例について説明する。
【００２３】
実施の形態４
図５（ａ）は、従来例の図４（ａ）に対し、トリガーダイオードのゲートポリシリコン１４をカソード側のメタル配線１７に接続した本発明の第４の実施の形態を示す。即ち、従来技術の図４（ａ）では、トリガーダイオードのゲートポリシリコン１４が浮遊状態であるのに対し、実施の形態４では、トリガーダイオードのゲートポリシリコン１４をＧＮＤ端子に接続し、電位を固定したものである。図５（ｂ）は、図５（ａ）の等価回路図である。
【００２４】
図９、図１０を用いてその効果を示す。ここで、図９は、従来構造でのＴＰＬ試験結果であり、図１０は実施の形態４のトリガーダイオードのゲート電極をＧＮＤ電位に固定した場合である。ここで、図９及び１０の電圧は、静電気保護素子を３回連続で、電流を０Ａから１００ｍＡまで掃引して得られた平均値を表している。
図９では、サイリスタの両端子に１回目に電圧を印加した時と、２回目の電圧印加で、Ｖ−Ｉ特性が変化している。即ちリーク電流の上昇（３．５Ｖで１００倍以上）が観察されたが、一方、実施の形態４ではこのようなリーク電流の上昇の抑制を実現している（図１０）。
【００２５】
図９では、トリガーダイオードのゲート電極が浮遊状態であるがために、電圧ストレスによりゲート酸化膜に何らかの欠陥が生じたためと考えられる。一方、実施の形態４では、図１０のように、トリガーダイオードのゲート電極が固定されているため、ゲート酸化膜への影響は殆どない。即ち、実施の形態４の構造のサイリスタでは、動作が安定することがわかる。
なお、上述した説明ではトリガーダイオードのゲート電極をＧＮＤ電位に固定した例で説明したが、その電位の固定はＶＤＤ電圧、あるいは入力あるいは出力用の信号配線に接続することで行っても同様な効果が得られる。
【００２６】
実施の形態５
更に、本発明の他の実施の形態として、第５の実施の形態を図６（ａ）に示す。図６（ａ）においては、上述した第３の実施の形態と第４の実施の形態を組み合わせた構成である。この構成により、サイリスタの第１ブレイクダウンＶｔ１電圧の低減と、安定動作を達成することが可能となる。図６（ｂ）は、図６（ａ）の等価回路図である。
【００２７】
なお、以上の説明では、ＣＭＯＳ半導体集積回路において、ｐ型基板１上のｎ型ウェル２の領域以外に、ｐ型シリコン基板１よりも高濃度な不純物濃度を持つｐ型ウェル１′が形成されている。しかしながら、図示はしないがｐ型ウェル１′が形成されていない構造においても、低電圧でトリガーするサイリスタが得られることは言うまでもない。
以上述べた第１ブレイクダウン電圧を制御するために配置しているシリサイド層１０ａとメタル配線１７の間、あるいはシリサイド層１０ｆとメタル配線１８の間のポリシリコンあるいはｎウェル等の抵抗体は、それぞれゲート電極形成工程又はｎウェル形成工程と同時に作製される。したがって、半導体装置の全作成工程に、追加の工程はなく、製造コストの増加はない。
【００２８】
【発明の効果】
本発明では、カソード又はアノードあるいは両方の拡散層に抵抗体を挿入することで、静電気保護素子としてＳＣＲ素子に要求される静電気サージ印加時のＩ−Ｖ特性、特に第１ブレイクダウン電圧の低減が、容易に実現可能となる。また、トリガーダイオードのゲート電極をＧＮＤ電位に固定することにより、リーク電流を抑制し、安定なサイリスタ動作を実現することが可能となる。
【図面の簡単な説明】
【図１】実施の形態１の静電気保護素子の概略説明図である。
【図２】実施の形態２の静電気保護素子の概略説明図である。
【図３】実施の形態３の静電気保護素子の概略説明図である。
【図４】従来の静電気保護素子の概略説明図である。
【図５】実施の形態４の静電気保護素子の概略説明図である。
【図６】実施の形態５の静電気保護素子の概略説明図である。
【図７】静電気保護素子としてＳＣＲ素子に要求される、静電気サージ印加時のＩ−Ｖ特性の概略図である。
【図８】実施の形態１と従来の静電気保護素子のＴＰＬ試験結果を示すグラフである。
【図９】従来構造でのＴＰＬ試験結果を示すグラフである。
【図１０】実施の形態４のトリガーダイオードのゲート電極をＧＮＤ電位に固定した場合のＴＰＬ試験結果を示すグラフである。
【符号の説明】
１ ｐ型シリコン基板
１′ ｐ型ウェル
２ ｎ型ウェル
３ シャロー・トレンチ・アイソレーション（ＳＴＩ）
４ ｐ型アノード高濃度不純物領域
５ ｎ型アノード高濃度不純物領域
６ ｎ型カソード高濃度不純物領域
７ ｐ型カソード高濃度不純物領域
８ ｐ型高濃度不純物領域
９ ｎ型高濃度不純物領域
１０ａ〜ｆ、１１ シリサイド層
１２ 側壁
１３ ゲート酸化膜
１４ ゲートポリシリコン
１５ 酸化膜
１６ａ〜ｄ コンタクト
１７、１８ メタル配線
Ｄ トリガーダイオード
Ｒｎｗ ｎウエルの抵抗
Ｒｐｗ ｐウエルの抵抗
Ｔｒ１ 第１トランジスタ
Ｔｒ２ 第２トランジスタ
Ｒ１、Ｒ２ 抵抗体
Ｖｔｒ ＳＣＲ素子がアバランシェ降伏し始める電圧
Ｖｔ１ 第１ブレイクダウン電圧
ＶH 保持電圧
ＢＶｏｘ 酸化膜耐圧
Ｖｄｄｍａｘ 内部回路の最大動作電圧
Claims (6)
- 半導体集積回路の静電気保護素子であって、
前記静電気保護素子は、サイリスタとサイリスタをオン状態にトリガーするトリガーダイオードとを具備し、
前記トリガーダイオードは、ｎ型高濃度不純物領域と、ｐ型高濃度不純物領域と、両高濃度不純物領域間に形成されたゲートとを具備し、
前記ゲートは、半導体集積回路を構成するＭＯＳＦＥＴのゲートと同じ構成を有し、
前記サイリスタは、ｐウェル上に設けたカソードを形成し、かつカソード側抵抗体と接続するｐ型カソード高濃度不純物領域と、アノードを形成するｎ型アノード高濃度不純物領域とを備え、
前記ｐ型高濃度不純物領域が前記ｐウェルと接することを特徴とする静電気保護素子。 - 半導体集積回路の静電気保護素子であって、
前記静電気保護素子は、サイリスタとサイリスタをオン状態にトリガーするトリガーダイオードとを具備し、
前記トリガーダイオードは、ｎ型高濃度不純物領域と、ｐ型高濃度不純物領域と、両高濃度不純物領域間に形成されたゲートとを具備し、
前記ゲートは、半導体集積回路を構成するＭＯＳＦＥＴのゲートと同じ構成を有し、
前記サイリスタは、カソードを形成するｐ型カソード高濃度不純物領域と、ｎウェル上に設けたアノードを形成し、かつアノード側抵抗体と接続するｎ型アノード高濃度不純物領域とを備え、
前記ｎ型高濃度不純物領域が前記ｎウェルと接することを特徴とする静電気保護素子。 - 半導体集積回路の静電気保護素子であって、
前記静電気保護素子は、サイリスタとサイリスタをオン状態にトリガーするトリガーダイオードとを具備し、
前記トリガーダイオードは、ｎ型高濃度不純物領域と、ｐ型高濃度不純物領域と、両高濃度不純物領域間に形成されたゲートとを具備し、
前記ゲートは、半導体集積回路を構成するＭＯＳＦＥＴのゲートと同じ構成を有し、
前記サイリスタは、ｐウェル上に設けたカソードを形成し、かつカソード側抵抗体と接続するｐ型カソード高濃度不純物領域と、ｎウェル上に設けたアノードを形成し、かつアノード側抵抗体と接続するｎ型アノード高濃度不純物領域とを備え、
前記ｎ型高濃度不純物領域が前記ｎウェルと接し、前記ｐ型高濃度不純物領域が前記ｐウェルと接することを特徴とする静電気保護素子。 - 前記アノード側及び／又はカソード側抵抗体が、多結晶シリコン、静電気保護素子がｐ型基板に形成された場合その上のｎウェル、及び静電気保護素子がｎ型基板に形成された場合その上のｐウェルから選択される請求項１〜３のいずれか１つに記載の静電気保護素子。
- 前記トリガーダイオードのゲートが、ＧＮＤ配線、ＶＤＤ配線又は入力あるいは出力用の信号配線に接続されている請求項１〜４のいずれか１つに記載の静電気保護素子。
- 前記ｐウェルがｎ型カソード高濃度不純物領域を、前記ｎウェルがｐ型アノード高濃度不純物領域を更に備え、前記ｐ型カソード高濃度不純物領域、前記ｎ型カソード高濃度不純物領域、前記ｐ型高濃度不純物領域、前記ｎ型高濃度不純物領域、前記ｐ型アノード高濃度不純物領域及び前記ｎ型アノード高濃度不純物領域が、前記ダイオードの順方向の順番に配置されている請求項１〜５のいずれか１つに記載の静電気保護素子。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002174699A JP4146672B2 (ja) | 2002-06-14 | 2002-06-14 | 静電気保護素子 |
| CNB031423604A CN1252815C (zh) | 2002-06-14 | 2003-06-10 | 静电放电保护元件 |
| KR10-2003-0037529A KR100517770B1 (ko) | 2002-06-14 | 2003-06-11 | 정전기 방전 보호 소자 |
| US10/458,736 US6921931B2 (en) | 2002-06-14 | 2003-06-11 | Electrostatic discharge protection element |
| TW092115858A TWI224851B (en) | 2002-06-14 | 2003-06-11 | Electrostatic discharge protection element |
| EP03253750A EP1378945A3 (en) | 2002-06-14 | 2003-06-12 | Semiconductor device for electrostatic discharge protection comprising a thyristor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002174699A JP4146672B2 (ja) | 2002-06-14 | 2002-06-14 | 静電気保護素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004022752A JP2004022752A (ja) | 2004-01-22 |
| JP4146672B2 true JP4146672B2 (ja) | 2008-09-10 |
Family
ID=29720202
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002174699A Expired - Fee Related JP4146672B2 (ja) | 2002-06-14 | 2002-06-14 | 静電気保護素子 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6921931B2 (ja) |
| EP (1) | EP1378945A3 (ja) |
| JP (1) | JP4146672B2 (ja) |
| KR (1) | KR100517770B1 (ja) |
| CN (1) | CN1252815C (ja) |
| TW (1) | TWI224851B (ja) |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6987300B2 (en) * | 2004-03-25 | 2006-01-17 | Microchip Technology Incorporated | High voltage ESD-protection structure |
| KR100629436B1 (ko) * | 2004-09-08 | 2006-09-27 | 매그나칩 반도체 유한회사 | 고전압 소자의 정전기 보호장치 |
| KR101159114B1 (ko) * | 2005-05-25 | 2012-06-25 | 매그나칩 반도체 유한회사 | Ｅｓｄ 보호 소자 |
| KR100698096B1 (ko) * | 2005-08-11 | 2007-03-23 | 동부일렉트로닉스 주식회사 | 이에스디(ｅｓｄ) 보호 회로 및 그 제조 방법 |
| JP4459213B2 (ja) * | 2006-11-07 | 2010-04-28 | 日本テキサス・インスツルメンツ株式会社 | サイリスタの駆動方法 |
| CN101465349B (zh) * | 2007-12-18 | 2010-06-02 | 世界先进积体电路股份有限公司 | 半导体装置 |
| KR100952245B1 (ko) * | 2007-12-26 | 2010-04-09 | 주식회사 동부하이텍 | 정전기 방전 보호회로 및 그 제조 방법 |
| US7919817B2 (en) * | 2008-05-16 | 2011-04-05 | Alpha & Omega Semiconductor Ltd. | Electrostatic discharge (ESD) protection applying high voltage lightly doped drain (LDD) CMOS technologies |
| US8618608B2 (en) * | 2008-12-31 | 2013-12-31 | United Microelectronics Corp. | Lateral silicon controlled rectifier structure |
| KR101031799B1 (ko) * | 2009-05-28 | 2011-04-29 | 주식회사 바우압텍 | 정전기 방전 보호 소자 |
| US8796731B2 (en) * | 2010-08-20 | 2014-08-05 | International Business Machines Corporation | Low leakage, low capacitance electrostatic discharge (ESD) silicon controlled recitifer (SCR), methods of manufacture and design structure |
| CN101937917B (zh) * | 2010-08-31 | 2012-02-22 | 北京时代民芯科技有限公司 | 一种集成电路中静电放电防护结构 |
| US8906751B2 (en) | 2011-01-06 | 2014-12-09 | International Business Machines Corporation | Silicon controlled rectifiers (SCR), methods of manufacture and design structures |
| EP2549541B1 (de) * | 2011-07-19 | 2019-10-02 | Elmos Semiconductor Aktiengesellschaft | Festkörper-Diode |
| CN103378087B (zh) * | 2012-04-28 | 2016-02-24 | 无锡华润上华半导体有限公司 | 静电释放保护结构及其制造方法 |
| US9117673B2 (en) * | 2012-09-04 | 2015-08-25 | Macronix International Co., Ltd. | Electrostatic discharge protection circuit including a plurality of doped regions and a gate connected to a capacitor and a resistor |
| CN103681651B (zh) * | 2012-09-07 | 2016-06-22 | 旺宏电子股份有限公司 | 静电放电保护电路装置 |
| CN104157645B (zh) * | 2012-12-20 | 2017-02-22 | 杭州士兰微电子股份有限公司 | 具有抗静电放电能力的功率半导体器件及制造方法 |
| WO2015056040A1 (en) * | 2013-10-18 | 2015-04-23 | Freescale Semiconductor, Inc. | Electrostatic discharge protection device structures and methods of manufacture |
| WO2015112163A1 (en) * | 2014-01-24 | 2015-07-30 | Intel Corporation | Fin-based semiconductor devices and methods |
| US10121777B2 (en) * | 2016-04-25 | 2018-11-06 | Novatek Microelectronics Corp. | Silicon controlled rectifier |
| JP6590844B2 (ja) * | 2017-02-13 | 2019-10-16 | 株式会社豊田中央研究所 | 半導体装置 |
| CN107658295B (zh) * | 2017-11-10 | 2023-09-29 | 江南大学 | 一种全对称双栅控二极管触发scr结构的双向esd保护抗闩锁器件 |
| KR102496371B1 (ko) * | 2018-10-30 | 2023-02-07 | 삼성전자주식회사 | 반도체 장치 |
| CN111092076A (zh) * | 2019-12-27 | 2020-05-01 | 电子科技大学 | 一种高维持电压横向scr器件 |
| CN112071898B (zh) * | 2020-09-03 | 2022-08-30 | 华中科技大学 | 一种快速离化器件及其制备方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19735542A1 (de) * | 1997-08-16 | 1999-02-18 | Bosch Gmbh Robert | Hochspannungsbauelement und Verfahren zu seiner Herstellung |
| JPH11204737A (ja) | 1998-01-19 | 1999-07-30 | Denso Corp | 集積回路用保護装置 |
| JP4256544B2 (ja) | 1998-08-25 | 2009-04-22 | シャープ株式会社 | 半導体集積回路の静電気保護装置、その製造方法および静電気保護装置を用いた静電気保護回路 |
| JP3810246B2 (ja) | 2000-03-15 | 2006-08-16 | 株式会社ルネサステクノロジ | 半導体装置および半導体装置の製造方法 |
| WO2002037566A2 (en) * | 2000-11-06 | 2002-05-10 | Sarnoff Corporation | Silicon controlled rectifier electrostatic discharge protection device with external on-chip triggering and compact internal dimensions for fast triggering |
-
2002
- 2002-06-14 JP JP2002174699A patent/JP4146672B2/ja not_active Expired - Fee Related
-
2003
- 2003-06-10 CN CNB031423604A patent/CN1252815C/zh not_active Expired - Fee Related
- 2003-06-11 US US10/458,736 patent/US6921931B2/en not_active Expired - Fee Related
- 2003-06-11 KR KR10-2003-0037529A patent/KR100517770B1/ko not_active IP Right Cessation
- 2003-06-11 TW TW092115858A patent/TWI224851B/zh not_active IP Right Cessation
- 2003-06-12 EP EP03253750A patent/EP1378945A3/en not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| KR100517770B1 (ko) | 2005-09-28 |
| CN1471166A (zh) | 2004-01-28 |
| EP1378945A2 (en) | 2004-01-07 |
| TWI224851B (en) | 2004-12-01 |
| JP2004022752A (ja) | 2004-01-22 |
| TW200405541A (en) | 2004-04-01 |
| US6921931B2 (en) | 2005-07-26 |
| US20040027743A1 (en) | 2004-02-12 |
| EP1378945A3 (en) | 2006-05-17 |
| KR20030096026A (ko) | 2003-12-24 |
| CN1252815C (zh) | 2006-04-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4146672B2 (ja) | 静電気保護素子 | |
| US6426665B2 (en) | Semiconductor device | |
| US7154152B2 (en) | Semiconductor device | |
| CN100468723C (zh) | 用于集成电路中的静电放电保护的电路和方法 | |
| US5751042A (en) | Internal ESD protection circuit for semiconductor devices | |
| US5898206A (en) | Semiconductor device | |
| US7067884B2 (en) | Electrostatic discharge device | |
| US8107203B2 (en) | Electrostatic discharge protection device | |
| US6844596B2 (en) | Si-MOS high-frequency semiconductor device | |
| US6570226B1 (en) | Device and circuit for electrostatic discharge and overvoltage protection applications | |
| US6825504B2 (en) | Semiconductor integrated circuit device and method of manufacturing the same | |
| US5514893A (en) | Semiconductor device for protecting an internal circuit from electrostatic damage | |
| US7782579B2 (en) | Semiconductor integrated circuit | |
| JPH07193195A (ja) | Ｃｍｏｓ集積回路装置 | |
| KR101442252B1 (ko) | 반도체 장치 | |
| KR100347397B1 (ko) | 반도체 집적회로용 입출력 보호 장치 | |
| US7723794B2 (en) | Load driving device | |
| KR20190133349A (ko) | Esd 보호를 위한 반도체 장치 | |
| US20240113099A1 (en) | Integrated circuit protection device and method | |
| KR100591125B1 (ko) | 정전기적 방전으로부터의 보호를 위한 게이트 접지 엔모스트랜지스터 | |
| JP3187773B2 (ja) | 入力保護素子を備えた半導体装置 | |
| JP3434747B2 (ja) | 入力保護回路 | |
| JP2671755B2 (ja) | 入出力保護回路 | |
| KR20020082400A (ko) | Ｅｓｄ보호장치 및 그것의 제조방법 | |
| JP2004235451A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050324 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070622 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070710 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070910 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080513 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080522 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080617 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080620 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110627 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120627 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120627 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130627 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |