507201 經濟部智慧財產局··!工消費合作社印製 A7 B7 五、發明說明（1 ) [發明背景] [發明領域] 本發明大體上係關於譬如快閃電子可拭除可程式唯讀 記憶體〔EEPROM〕記憶胞〔cell〕p車列之浮置閘極記憶 體裝置。詳言之，本發明係關於半導體積體電路記憶體裝 置’包括有子線追縱結構’用來匹配參考和區段核心字線 電壓，無關於區段位置而跨越整個晶片。 [相關技藝說明] 如於此技藝方面一般所知，存在有一種非依電性記憶 體裝置稱之為“快閃EEPROM”，此快閃EEPROM最近表現 為一種重要之記憶體裝置，結合了 EPR0M之密度和 EPROM之電子可拭除之優點。此種快閃EEpR〇M具有電 子可拭除性和小的記憶胞大小。於習知的快閃EEpR〇M記 憶體裝置’可以在半導體基板上形成複數個單一電晶體之 核心記憶胞，其中各記憶胞包含有P_型導電性基板、與此 1基板整體形成之N-型導電性源極區、和亦整體形成於基板 内之N-型導電性汲極區。浮置閘極藉由薄介電層而與基板 隔離。第二介電層將控制閘極與浮置閘極隔離。於基板上 之p-型通道區隔離源極和汲極·區。 使用為快閃記憶體之一種架構型式，一般稱之為nor 快閃記憶體架構，此種NOR快閃記憶體架構分成了複數個 區段之快閃EEPROM記憶胞〔浮置閘極〕陣列。再者，在 每一個區段内之記憶體記憶胞配置成字線之列和與該字線 之列相交又之位元線之行。在各區段内之各記憶胞電晶體 規格（21〇 X 297 公爱丁 反) 1 91649 I I III1IIII1I1 -Ills — — ! ^ *Ι11Ι!ΙΙ» (請先閱讀背面之注意事項再填寫本頁) 507201 A7 五、發明說明（2 ) 之源極區連結在共同節點。因此，能同時拭除在特定區段 内之所有記憶胞，且能根據一個區段接著—個區段之方式 施行拭除。記憶胞電晶體之控制閘極耦接到字線，而 極轉接到位元線。 在習知之操作中為了程式化快閃eepr〇m記憶胞，没 極區和控制閘極上升至高於施加至源極區電位之預定電 位。舉例而言，在汲極區施加了大約+5 · 5伏特之％電壓， 以控制閘極1具有大約+9伏特之施加電壓。這些電壓產 生“熱電子，，，會加速通過薄的介電層並到達浮置閘極。此 熱電子注入造成浮置閘極臨界值增加大約2至4伏特。 在習知之操作中為了拭除快閃EEPROM記憶胞，正電 位〔例如，+ 5伏特〕加至源極區。控制閘極施加以負電 位〔例如_ 8伏特〕，而允許汲極區浮置。在浮置閘極和源 極區之間產生強電場，而由佛勒-諾德漢〔Fowler-Nordheim〕穿遂方法將電子從浮置閘極吸引至源極區。 經濟部智慧財產局員工消費合作社印製 為了判定快閃EEPROM記憶胞是否已經適當地程式 化’則測量讀取電流之大小。一般而言，於源極區操作之 讀取模式保持在接地電位〔0伏特〕，而控制閘極保持在 大約+ 5伏特電位。源極區保持在大約+1至+2伏特之間電 位。在這些情況下，未程式化之記憶胞〔儲存邏輯“1，，〕將 傳導大約5 〇至10 0微安培位準之電流。而已程式化之記憶 胞〔儲存邏輯“〇’，〕將流過相當少之電流。 舉例而言，16百萬位元〔Mb〕快閃記憶體核心陣列 一般在單一晶片上製成NxM矩陣之型式，其中N等於列 本紙張尺度適用中國國家標準（CNS)A4規格（2iQ χ 297公爱） 91649 經濟部智慧財產局員工消費合作社印製 507201 五、發明說明（3 數而Μ等於行數。再者，記憶體核心陣列可以分成左半區 段陣列和右半區段陣列。左半區段陣列和右半區段陣列各 形成有許多的區段，譬如16個區段，各定義一個可選擇之 區塊〔BLOCK〕。各區段形成預定數目結合成群之列。對 於16百萬位元陣列分成在左半區段陣列之16個區段，和 在右半區段陣列之16個區段，各區段或區塊具有512列和 1 024行之大小。 如此顯示於第1圖中由左半區段陣列12和右半區段陣 列14組成之形成在單一晶片n上之一般16百萬位記憶體 核心陣列10。左半區段陣列12包括有16個區段，至 s 1 5。相似地，右半區段陣列i 4包括有J 6個區段，s〗6至 S31。各區段S0至S31儲存512 κ配置成512列和ι〇24 行之資料位元。如所示之，許多區段〔s〇至S31〕各別位 於跨越整個晶片11。因此，一個角落區段〔例如，區段s 24二和另一個角落區段〔例如，區段S23〕之間之距離是 非常長的。其結果，在記憶體核心陣列1〇中於不同的區段 之間的位置差異，在讀取操作模式期間將造成感測上的問 題。 詳言之，經常需要内部產生之電壓大於由外部或晶片 外供應至晶片之電源供應電位所產生之電壓。舉例而言， 已知快閃EEPROM操作於VCC趨近於+5伏特，需要等於 + 3.0伏特之高電廢產生用於記憶體記憶胞之操作讀取模 式。其結果，半導體記憶體一般亦包括内部升壓電路用來 產生提升至高於外部供應電壓之輸出信號。如此之升壓 本紙張尺度適用中_冢標準（CNS)A4規格—χ挪公爱） 91649 -ΙΙΙΙΙΙΙΙΙΙΙΙ — ·! I I I I I I «ΙΙΙΙΙ1Ι — (請先閲讀背面之注意事項再填寫本頁) 507201 A7 B7 五、發明說明（4 ) (請先閱讀背面之注意事項寫本頁) 路16如第1圖中所示，用來產生字線供應電壓VpxG於 節點N1，此字線供應電壓VPXG經由列解碼器18而傳送 至於記憶體核心陣列10中之不同之區段S〇至S3 1中之適 當之字線。 列解碼器1 8位於左半區段陣列12和右半區段陣列工4 之間中心位置。列解碼器1 8反應於用來致使字驅動器〔未 顯示〕供應從升壓電路16來之字線供應電壓vpxG至結 合之不同之區段適當之字線的位址信號。字線供應電壓 VPXG —般在+3.7伏特至+4·7伏特之範圍，此電壓範圍發 生高於一般+3.0伏特之輸入電源供應電位vcc。 若假設升壓電路16位於晶片u之下左側部，則區段 S23位於接近升壓電路16而區段S24位於很遠離升壓電路 16。因此，結合於區段S23之於節點N2之於字線的 字線電壓VPXG1，將實質相等於從升墨電路16來之提升 之電壓VPXG。此提升之電壓vpxG為目標電壓希望能維 持跨越整個晶片。然、而，結合區段S24之於節點N3之於 經濟部智慧財產局員工消費合作社印製 字線wlf的字線電壓VPXG2，在讀取模式操作期間，多 數之感測將實質小於目標電壓。 再者，假設參考區段或極小陣列20一般位於接近升 壓電路16。因此，結合於參考區段2〇之於節點n4之於字 線WLR时考字線電壓，，亦將實質相等於提升之電壓 VPXG。參考區段或陣列2()包括複數個配置成列和行〔例 如：2〇 X 20〕之參考記憶胞。電阻R1代表結合鄰接“近” 區段S23在節點N2和鄰接“遠，，區段S24在節點之間之 本紙張尺錢财 _ (210 X 297 ) 4 91649 507201 經濟部智慧財產局員工消費合作社印製 91649 A7 ____ B7 _ 五、發明說明（5 ) 導體線2 1之集總電阻負載。電容器&代表當連接到其結 合字線選擇之區段之電容負載。用於選擇之區段之電容負 載Cs代表具有相同之值，不管其在記憶體核心陣列1 〇中 之位置。電容器CR代表於參考區段或陣列2〇之輸入的電 容負載’和具有遠較電容器匕小之值。 對於高速讀取操作，於設定字線電壓之時間期間，在 他們到達直流〔DC〕穩定之前，必須讀取區段核心記憶 胞。因此，當於字線WLR和WLF電壓彼此接近隨耦時， 能獲得連續之最佳讀取。因此，當希望比較於參考或區段 陣列20之參考字線冒“上之電壓VPXG與結合之“遠，，區 段S24子線上之電壓VPXG2時，他們之間會獲得大的差 值。此是基於以下之事實，即保持在從升壓電路丨6至參考 區段20中之參考字線WLr，和至在“遠，，區段S24中之記 憶體核心字線WLF之行程路徑中之電阻和電容不匹配的 關係。其結果，使用於讀取期間，將引起於感測電路中〔圖 1中未顯示〕不良之邊緣感測，尤其是用於感測導通記憶體 核心記憶胞。 由此觀之，須設有一種字線追蹤結構，用來匹配跨越 整個晶片無關於區段位置之參考和區段核心字線電壓。本 發明藉由設有第二VPXG導體線操作連接於“遠，，區段和參 考記憶胞極小陣列之區段字線之間，而完成此設計。此第 二VPXG導體線較之I VPXG導體線操作連接於升壓電 路和“遠”區段之區段字線之輸出之間，具有實質較小之時 間常數。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公愛) -~ - — ιίι — IllilIII - i I f i ! I I «!!ϊι!ιιί (請先閱讀背面之注意事項再填寫本頁) 507201 A7 B7 _ 一― ~—------------------- - 五、發明說明（6 ) [發明概述] 因此，本發明之一般目的為提供一種字線追蹤結構， 用於配置成複數個區段之快閃EEPR0M記憶體記憶胞，此 複數個區段之結構相對較簡單，容易製造，且較之於先前 技藝δ己憶體裝置於讀取期間具有增進之正確性。 本發明之一個目的為提供一種字線追蹤結構，用於配 置成複數個區段之快閃EEPROM記憶體記憶胞，俾便於讀 取期間避免錯誤。 本發明之另一個目的為提供一種字線追蹤結構，用於 分割成複數個區段之快閃EEPROM記憶體記憶胞，俾便匹 配跨越整個晶片而無關於區段位置之參考和區段核心字線 電壓。 本發明之又一個目的為提供一種字線追蹤結構，用於 分割成複數個區段之快閃EEPR0M記憶體記憶胞，此複數 個區段包括第二VPXG導體線，操作連接於“遠，，區段和參 考記憶胞極小陣列之區段字線之間。 經濟部智慧財產局員工消費合作社印製 依照本發明之較佳實施例’設有一種字線追蹤結構， 用於半導體記憶裝置，此半導體記憶裝置具有分割成複數 個區4又之快閃EEPROM記憶體記憶胞陣列。字線追縱結構 用來匹配跨越整個晶片無關於區段位置之參考和區段核心 子線電壓。此字線追縱結構包括第二VPXG導體線，操作 連接於“遠’’區段和參考記憶胞極小陣列之區段字線之間。 第二VPXG導體線較之操作連接於升壓電路和“遠，，區段之 區段子線之輸出之間之第一 VPXG導體線具有實質較小之 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 91649 507201 A7 B7 4 經濟部智慧財產局員工消費合作社印製 五、發明說明（7 ) 時間常數。 [圖式之簡單說明] 由下列之詳細說明，配合所附圖式，本發明之這些和 其他目的和優點將變得更為清楚，各圖中相同之參考號碼 係表示相對應之部分，其中： 第1圖為習知16百萬位元〔Mb〕EE PROM半導體積 體電路記憶體裝置之簡化方塊圖，該記憶體裝置具有分割 成複數個區段之記憶體記憶胞陣列，· 第2圖和第3圖顯示於第1圖之個別“近，，和“遠，，區段 各種信號之波形’可用於了解於讀取期間遭遇之問題； 第4圖為依照本發明原理構成，具有字線追蹤結構之 16百萬位元EEPROM半導體積體電路記憶體裝置之簡化 方塊圖； 第5圖和第6圖顯示於第4圖之個別“近，，和“遠，，區段 各種信说之波形’可用於了解如何解決讀取問題； 第7圖顯示分別於第1圖和第4圖中參考記憶胞字線 電壓和區段核心字線電壓對於“遠，，區段之波形；以及 第8圖為結合第4圖之第一和第二vpxG導體線之電 阻和寄生電容之電路圖 [符號說明] 10 記憶體核心陣列 11 曰H 99 r\ 12 左半區段陣列〔SO至S15〕 14 右半區段陣列〔S16至S31〕 16 升壓電路 18 列解碼器 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 91649 -IIIIIIIIIIII — · I I (請先閱讀背面之注意事項再填寫本頁) · 507201 五、發明說明（8 ) A7 -一___— B7 20 參考區段〔極小陣列〕 21 導體引線 S23 “近”區段 S24 “遠”區段 202、 204、206 曲線 302〜 304、306 曲線 400 半導體積體電路記憶體裝置 請 先 閱 讀 背 410 記憶體核心陣列 411 單一晶片 412 左半區段 414 右半區段 面 之 注 416 升壓電路 420 參考區段 意 事 項 421 第一 VPXG導體線 422 第二VPXG導體線 1 % 424 第一端 426 第二端 本 I S423 “近”區段 S424 “遠”區段 502、 504、506 曲線 602、 604、606 曲線 702、 704、706 曲線 [較佳實施例之詳細說明] 經濟部智慧財產局員工消費合作社印製 以下將說明用於快閃EEPROM記憶體記憶胞之字線 追蹤結構。於下列之說明中，為了能夠完全了解本發明， 而長：出許多詳細之說明，譬如特定之電路配置、組件等等。 然而’顯然對本技藝方面之一般技術人員而言，本發明為 實際可行而不需要這些特別之詳細說明。於其他的例子 中，已知之製程、電路、和控制線路，並不特別相關於本 發明之操作原理瞭解者，茲為了清楚之目的而將其省略。 現詳細參照圖式，第4圖所示為形成於單一晶片411 上之EEPROM半導體積體電路記憶體裝置4〇〇之簡化方塊 圖，此單一晶片411上包括有16百萬位元〔Mb〕記憶體 核心陣列4 1 0。記憶體核心陣列4 1 0由左半區段4 12和右 91649 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 507201 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（9 ) 半區段4 14所組成。左半區段陣列4 1 2由十六個區段S 4 0 0 至S41 5組成。同樣地，右半區段陣列4 14由十六個區段
S416至S431組成。區段S400至S431之各區段儲存512K 之資料位元，配置於5 12列和1 〇24行。應注意者複數個區 段S400至S431個別位於跨越整個晶片411。因此，角落 區段〔例如，區段S424〕和另一個角落區段〔例如，區段 S423〕之間之距離為非常長。再者，升壓電路416設於晶 片411之下左側部分，用來產生字線供應電壓VpxG。此 字線供應電壓VPXG經由列解碼器418和字線驅動器〔未 顯示〕通過於記憶體核心陣列4 1 〇中各不同區段之適當字 線。從升壓電路416來之字線供應電壓VPXG上升高於輸 入電源供應電位VCC。參考記憶胞極小陣列或參考區段 420定位於接近升壓電路416。參考區段42〇包括複數個配 置成列和行〔例如，20 x 20〕之參考記憶胞。再者，本發 明設有追蹤構造，用來以記憶體核心記憶胞之字線電壓而 追蹤參考記憶胞區段之字線電壓，不管含有記憶體核心記 憶胞之位置。 在詳細說明本發明之追蹤構造和其操作之前，藉由參 考起始說明於第1圖之EEPROM記憶體裝置中之施行讀取 操作，以及相關於第2圖和第3圖之有關問題，相信對於 對本發明之原裡之瞭解有所助益，並且可作為背景技藝。 、從第1圖和第2圖中可注意到，於讀取操作模式期間， 於選擇之“近，，區段S23之情況，開始於時間u，從升壓 電路之曲線202之上升電壓VPXG將上升高於輸入供 J^iIilii7i®S^NS)A4 (210 X 297 ) y — ” 91649 III —------- ---· I I I I ! I ! ^ « — IlilI — » (請先閱讀背面之注意事項再填寫本頁) 01 A7 B7
五、發明說明（10 ) 應電位VCC。因為參考區段20位於接近升壓電路16，· 於參考字線WLN上之曲線204之參考字線電壓將隨貝j 實質相等於上升電塵VPXG。當“近，，區段S23位於較參考 區段S20更遠離升壓電路16時，則字線wLn上之曲線\〇6 之字線電壓VPXG1將仍實質相等於上升電壓νρχ(}。再 者’當於時間t2發生實際讀取，則在參考字線電壓和“近” 區段字線電壓VPXGH僅有小的差值χ。此是可接受之 狀況且將不會引起讀取錯誤。 從第1和第3圖中可以注意到，於選擇“遠”區段S24 情況之讀取操作模式期間，於時間t3開始，從升壓電路16 之曲線302來之上升電壓VPXG將再上升高於供應電位 VCC。因為參考區段20是位於接近升壓電路丨6，則字線 WLN上之曲線304之參考字線電壓將再隨耦並實質相等於 上升電壓VPXG。然❿，因為“遠，，區段位於非常遠離升壓 電路16,則於曲段核心字線WLf上之曲線3〇6之字線電壓 VPXG2將不隨耦著上升電壓vpXG。此是由於於曲段字線 和參考字線至升壓電路之路徑之電阻和電容之不匹配的關 係。 此外，當於時間Η發生實際讀取，則在參考字線電壓 和區段字線電壓VPXG2之間會有大的差值γ。結果，由於 在感測電路中使用創造之較低的感測邊緣，則此電壓差將 在讀取中讀到錯誤。因此，施行於第丨圖中之讀取操作， 因為/又有追蹤參考子線電壓和區段字線電，則將承受造成 讀取錯誤之缺點。 · I I (請先閱讀背面之注意事項^寫本頁) 訂·
經濟部智慧財產局員工消費合作社印製 本紙張尺錢财 CCNS)A4^ (210 x 297 ^) 10 91649 507201 經濟部智慧財產局員工消費合作社印製 A7 五、發明說明（11 ) 如此處所使用的，詞彙“邊緣，，定義為在記憶體核心位 元線和參考位元線之間所存在的電流之差。換言之，在感 測放大器能可靠地放大差值之前，在不同之電流之間必須 發展出適當之邊緣。再者，於位元線上之電流，將正比於 字線電壓和電晶體記憶胞之門限電壓之間的差值。因此， 若僅減少在區段中施加到記憶體核心記憶胞之字線電壓， 則差值電流將非常小，因此而引起讀取錯誤。 > 有鑑於此，本發明之發明人發展出字線追蹤結構，用 來匹配參考和區段核心字線電壓，跨越整個晶片而無關於 &段位置。換§之，相關於參考區段420於參考字線wxr 之電壓與相關於“遠’’區段或任何其間區段於區段核心字線 WLF之電壓之間之電壓差將維持很小而不管選擇之區段的 位置。因此，當讀取於陣列中之任何區段時，將要有充份 之感測邊緣，由此而避免任何錯誤。此是因為參考字線電 I壓追蹤區段核心字線電壓無關於區段位置之關係。 本發明之此種追蹤結構由更進一步延伸於第丨圖中來 自升壓電路16和返回至鄰接至升壓電路16位置之νρχσ 導體線的長度而達成。其次，升壓電路16之輸出節點ni 和相關於參考字線WLr之參考區段2〇之輸入之間之導體 線分開或脫接。因此，延長之VPXG導體線之末端結合參 考區段之輸入。 現回頭參照第4圖，能夠看出追蹤結構包括延長之或 具有第一端和第二端之第二VPXG導體線422。第二導體 線422之第一端連接於節點N3至原來的或第一 vpxG導 規格咖χ挪公爱1 91649 ------------I -ml —--^--1 ! ! !^^ (請先閱讀背面之注意事項再填寫本頁) 507201 A7 五、發明說明（12 ) (請先閱讀背面之注意事項Η 體線421之末端。應注意到原來的vpxG導體線々Η之末 端位於鄰接到相關於“遠，，區段S424之區段字線。導體線 422之第二端連接於節點N4之參考區段42〇。不像第1圖 之先前技藝，於升壓電路416之輸出之節點扪並不連接 到節點N4或參考區段420之輸入。由此種修飾模式，於 節點N4之參考字線WLr上之參考字線電麼將無關於區段 是在何位置，將接近追蹤於節點N3於區段字線之區 段核心字線電壓VPXG2。 ·
從第4和第5圖可以看出，於讀取操作模式期間，對 於選擇“近”區段S423之情況，從升壓電路416之曲線5〇2 之上升電壓VPXG開始於時間t5，將再上升高於電源供應 電位VCC。值得注意的是，於參考字線WLr上之曲線5〇4 之參考字線電壓將不隨耦著上升電壓VPXG。由於切斷節 點N1與N4與額外的第二VPXG導體線422之間之連接， 上升之電壓VPXG必須通過導體421和422以到達節點 N4。如所觀察之，曲線5〇4之參考字線電壓現將隨耦著並 實質相等於在字線WLN上之曲線506之字線電壓 經 濟 VPXG1 〇 再者， 於時間 t6， 當發生實 際讀 取時 ，仍有小的 部 智 差 值X 1在參考字線電壓和“ 近”區段字線電壓VPXG 1之 財 產 間 〇 局 員 工 從 第 4和第 6圖中 可看 到，對於 選擇 “遠” 區段S424 消 費 之 情況 之 操作讀 取模式 期間 ，從升壓 電路 416 之曲線602 合 作 社 之 上升 之 電壓VPXG , 開始: 於時間t7 ，將- 再上- 斤高於電源 印 製 供 應電 位 VCC 〇 然而， 於此 時間值得 注意 的是 ，曲線604 本紙張尺度適財關家鮮（CNS)A4規格石Q χ 297公爱）_ 91649 經濟部智慧財產局員X消費合作社印制衣 五、發明說明（13 y 之參考字線電壓將隨耦著並實質相等於曲線606之曲段字 線電壓VPXG2。於時間t8，當發生實際讀取時，顯示此時 仍有小的差值Y1在參考字線電壓和“遠”區段字線電壓之 間。其結果，於操作讀取模式期間，免除了錯誤發生之可 能性。 於本發明中’由於事實上從相關於選擇之區段s424 I之電谷器Cs之電各性負載係相當地大於相關於參考區段 420之電令器CR之電容性負載〔參考極小陣列之等效電 各〕’則於參考字線WLr上之電壓將隨耦著於區段核心字 線WLf之電壓。因此，沿著延長之VPXG導體線422上之 4號則進延遲為相當地減少，此延遲遭遇著沿著第一 VPXG導體線421。結果，經由相關導電體421之集總電 阻負載R1之延遲係主要由時間長數R1Cs主控。 於此技藝方面的相關技術人員將可清楚地瞭解到，若 _電容器Cs為沿著導體線421部分地連接〔例如，選用區段 S420〕’則從節點N2至區段S420之長度電阻值能考慮作 為具有由時間常數RlaCs主控結果延遲量之Rla值。於此 情況’集總電阻負載R2之實際值將是由於R2和延伸越過 選擇之區段S420之點R1之部分的總和。 然而，如上定義之對於多數的Rla值，延遲由時間常 數RlaCs為主，以及於節點N4之電壓由於相對較短時間 常數R2Cr的關係，則將緊隨著選擇之區段字線電壓。結 果’因為時間常數R1 aCs為主之關係，對於沿著導體線42 1 之任何位置之電容器Cs，於節點N4之電壓將實質地隨耦 n n ϋ n n n n n n n n ϋ I 0 i n 1 i- ti n u 訂——-----線 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） 13 91649 507201 A7 五、發明說明（14 著選擇之區段字線電壓。 於第7圖中’分別描繪了對於第1和第4圖中之“遠，， 區段於讀取模式期間參考字線電壓和區段核心字線電壓之 波形。曲線702表示於第i圖之先前技藝‘‘遠，，區段讀取期 間之參考子線電壓，而曲線7〇4表示讀取期間之區段核心 字線電壓。藉由比較曲線7〇2和曲線7〇4，能夠看出他們 之間之差值w顯示了存在參考字線電壓和區段核心字線電 壓之間的大電壓差。於另一方面，曲線706表示於第4圖 之本發明對於“遠，，區段讀取期間之參考字線電壓，而曲線 708表示讀取期間之區段核心字線電壓。藉由比較曲線7〇6 和曲線708，能夠看出他們之間之差值wl，顯示了參考字 線電壓和區段核心字線電壓之間存在了非常小之電壓差。 於第8圖中，顯示存在於第4圖之原有的或第一 VPXG 導體線421之升壓電路416和相關於“遠，，區段之區段字線 wlf之間之電阻和寄生電容，和相關於“遠，，區段之區段字 線WLF和相關於參考區段420之參考字線WLr之間延伸 的VPXG導體線422之電阻和寄生電容之電路圖。藉由本 發明之額外的延長VPXG導體線422，於節點N3和N4之 間於路徑上之延遲特性或時間長數將製得小於在節點N1 和N3之間原有的VPXG導體線421。 從則述之詳細說明，因此能瞭解到本發明提供一種用 於快閃EEPROM記憶體記憶胞之字線追縱結構，此等記憶 體記憶胞分成複數個區段以便能匹配參考和區段核心字線 電麼’跨越整個晶片而無關於區段位置。本發明之字線追 C請先閱讀背面之注意事項再_寫本頁) . 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 14 91649 507201 4 A7 B7 五、發明說明（15 ) 縱結構包括操作連接於“遠，，區段之區段字線和參考記憶胞 極小陣列之間之第二VPXG導體線。第二VPXG導體線較 之操作連接於升壓電路之輸出和“遠”區段之區段字線之間 之第一 VPXG導體線具有實質較小之時間常數。 雖然現在已考慮顯示並說明了本發明之較佳實施例， 然應瞭解到於此技藝方面之這些技術人員，可作各種之改 變和修飾，並將其元件作等效之替代，而仍不脫離本發明 之範圍。此外，可對本發明之教示作許多之修飾調整特定 之位置或材料，而仍不脫離本發明之中心範圍。因此，本 說明書並非欲以所考慮實施本發明而揭示作為最佳模式之 特殊實施例來限制本發明，而是本發明將包括所有落於所 附申請專利範圍内的所有實施例。 • I --^1! — — — - · 1 I (請先閱讀背面之注意事項再填寫本頁) •線· 經濟部智慧財產局員工消費合作社印製 本纸張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 15 91649