KR100632942B1 - 불 휘발성 메모리 장치의 프로그램 방법 - Google Patents
불 휘발성 메모리 장치의 프로그램 방법 Download PDFInfo
- Publication number
- KR100632942B1 KR100632942B1 KR1020040034863A KR20040034863A KR100632942B1 KR 100632942 B1 KR100632942 B1 KR 100632942B1 KR 1020040034863 A KR1020040034863 A KR 1020040034863A KR 20040034863 A KR20040034863 A KR 20040034863A KR 100632942 B1 KR100632942 B1 KR 100632942B1
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- program
- line
- string select
- pass
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/12—Programming voltage switching circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/08—Address circuits; Decoders; Word-line control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
- G11C16/3427—Circuits or methods to prevent or reduce disturbance of the state of a memory cell when neighbouring cells are read or written
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Read Only Memory (AREA)
Abstract
여기에 개시되는 프로그램 방법은 스트링 선택 라인을 소정 전압으로 설정하는 단계와; 그리고 선택된 워드 라인을 프로그램 전압으로 그리고 비선택된 워드 라인들을 패스 전압으로 각각 설정하는 단계를 포함하며, 상기 프로그램 전압은 상기 선택된 워드 라인의 배치된 위치에 따라 가변된다.
Description
도 1은 일반적인 낸드형 플래시 메모리 장치의 어레이 구조를 보여주는 도면;
도 2는 도 1에 도시된 불 휘발성 메모리 장치의 프로그램 방법을 설명하기 위한 타이밍도; 그리고
도 3 내지 도 5는 본 발명의 실시예들에 따른 불 휘발성 메모리 장치의 프로그램 방법을 설명하기 위한 타이밍도이다.
본 발명은 반도체 메모리 장치에 관한 것으로, 좀 더 구체적으로는 불 휘발성 메모리 장치를 프로그램하는 방법에 관한 것이다.
반도체 메모리 장치에 저장된 데이터의 리프레시 없이 전기적으로 소거 및 프로그램 가능한 반도체 메모리 장치들에 대한 요구가 점차적으로 증가되고 있다. 또한, 메모리 장치의 저장 용량 및 집적도를 높이는 것이 주된 흐름이다. 저장된 데이터의 리프레시 없이 대용량 및 높은 집적도를 제공하는 불 휘발성 메모리 장치 의 일예가 NAND형 플래시 메모리 장치이다. 파워-오프시 조차 데이터를 그대로 유지하기 때문에, 그러한 플래시 메모리 장치는 전원이 갑자기 차단될 수 있는 전자 장치들 (예를 들면, 휴대용 단말기, 휴대용 컴퓨터, 등등)에 폭넓게 사용되고 있다.
NAND형 플래시 메모리 장치와 같은 불 휘발성 메모리 장치는 전기적으로 소거 및 프로그램 가능한 롬 셀들 (Electrically Erasable and Programmable Read-Only Memory cells)을 포함하며, "플래시 EEPROM 셀들"이라 불린다. 통상적으로, 플래시 EEPROM 셀은 셀 트랜지스터를 포함하며, 셀 트랜지스터는 제 1 도전형 (예를 들면, P형)의 반도체 기판 (또는 벌크), 서로 소정 간격 떨어진 제 2 도전형 (예를 들면, N형)의 소오스 및 드레인 영역들, 소오스 및 드레인 영역들 사이의 채널 영역 상에 위치하며 전하들을 저장하는 부유 게이트, 그리고 부유 게이트 상에 위치한 제어 게이트를 포함한다.
이 분야에 잘 알려진 낸드형 플래시 메모리 장치의 어레이가 도 1에 도시되어 있다. 도 1을 참조하면, 메모리 셀 어레이 (10)는 비트 라인들에 각각 대응하는 복수 개의 셀 스트링들 (11)을 포함한다. 도시의 편의상, 도 1에는 2개의 비트 라인들 (BL0, BL1) 및 그에 대응하는 2개의 셀 스트링들 (11)이 도시되어 있다. 각 셀 스트링 (11)은 제 1 선택 트랜지스터로서 스트링 선택 트랜지스터 (SST), 제 2 선택 트랜지스터로서 접지 선택 트랜지스터 (GST), 그리고 선택 트랜지스터들 (SST, GST) 사이에 직렬 연결된 복수의 메모리 셀들 (MC0-MCm)로 구성된다. 스트링 선택 트랜지스터 (SST)는 대응하는 비트 라인에 연결된 드레인 및 스트링 선택 라 인 (SSL)에 연결된 게이트를 가지며, 접지 선택 트랜지스터 (GST)는 공통 소오스 라인 (CSL)에 연결된 소오스 및 접지 선택 라인 (GSL)에 연결된 게이트를 갖는다. 그리고, 스트링 선택 트랜지스터 (SSL)의 소오스 및 접지 선택 트랜지스터 (GSL)의 드레인 사이에는 메모리 셀들 (MCm-MC0)이 직렬 연결되며, 메모리 셀들 (MCm-MC0)은 대응하는 워드 라인들 (WLm-WL0)에 각각 연결된다.
도 2는 도 1에 도시된 불 휘발성 메모리 장치의 프로그램 방법을 설명하기 위한 타이밍도이다.
프로그램 동작을 설명하기에 앞서, 잘 알려진 바와 같이, 메모리 셀 어레이의 메모리 셀들은, 예를 들면, -1V의 문턱 전압을 갖도록 소거된다. 그 다음에, 메모리 셀들을 프로그램하기 위해서, 소정 시간 동안 선택된 메모리 셀의 워드 라인으로 고전압 (예를 들면, 20V)을 인가함으로써 선택된 메모리 셀이 더 높은 문턱 전압으로 변화되는 반면에, 나머지 (선택되지 않은) 메모리 셀들의 문턱 전압들은 변화되지 않는다. 좀 더 구체적인 프로그램 동작은 다음과 같다.
도 2를 참조하면, 접지 선택 트랜지스터 (GST)의 게이트에 0V의 전압을 인가함으로써 접지 경로가 차단된다. 비트 라인 (예들 들면, BL0)에는 0V의 전압이 인가되고, 비트 라인 (예들 들면, BL1)에는 프로그램 금지 전압으로서 전원 전압 (VCC)이 인가된다. 동시에, 비트 라인 (BL1)에 연결된 스트링 선택 트랜지스터 (SST)의 게이트 (즉, 스트링 선택 라인 (SSL))에 특정 전압 (예를 들면, 전원 전압)을 인가함으로써 스트링 선택 트랜지스터 (SST)의 소오스 (또는 프로그램 금지된 셀 트랜지스터의 채널)가 (VCC-Vth) (Vth는 스트링 선택 트랜지스터의 문턱 전 압)까지 충전된다. 이때, 스트링 선택 트랜지스터 (SST)는 사실상 차단된다 (또는, 셧 오프된다). 상술한 일련의 동작이 수행되는 구간은 "비트 라인 셋업 구간"이라 불린다.
그 다음에, 선택된 워드 라인에 프로그램 전압 (Vpgm)을 인가하고 선택되지 않은 워드 라인들에 패스 전압 (Vpass)을 인가함으로써 프로그램 금지된 셀 트랜지스터의 채널 전압 (Vchannel)이 부스팅된다. 이는 플로팅 게이트와 채널 사이에 F-N 터널링이 생기지 않게 하며, 그 결과 프로그램 금지된 셀 트랜지스터가 초기의 소거 상태로 유지된다. 상술한 일련의 동작이 수행되는 구간은 "프로그램 구간"이라 불린다. 선택된 워드 라인에 프로그램 전압 (Vpgm)이 인가될 때, 프로그램 전압 (Vpgm)은 선택된 메모리 셀 뿐만 아니라 동일한 워드 라인을 따라 배열된 선택되지 않은 메모리 셀들에도 동시에 인가된다. 워드 라인 상에 연결된 선택되지 않은 메모리 셀이 프로그램된다. 선택된 워드 라인에 연결된 비선택 셀의 의도하지 않은 프로그램은 "프로그램 디스터브"라 불린다.
프로그램 디스터브를 방지하기 위한 기술들 중 하나는 셀프-부스팅 스킴 (self-boosting scheme)을 이용한 프로그램 금지 방법이다. 셀프-부스팅 스킴을 이용한 프로그램 금지 방법은 U.S. Patent No. 5,677,873에 "METHOD OF PROGRAMMING FLASH EEPROM INTEGRATED CIRCUIT MEMORY DEVICES TO PREVENT INADVERTENT PROGRAMMING OF NONDESIGNATED NAND MEMORY CELLS THEREIN"라는 제목으로, 그리고 U.S. Patent No. 5,991,202에 "METHOD FOR REDUCING PROGRAM DISTURB DURING SELF-BOOSTING IN A NAND FLASH MMEORY"라는 제목으로 개시되어 있고, 이 출원의 레퍼런 스로 포함된다.
선택된 메모리 셀이 앞서 설명된 방식으로 프로그램되면, 비트 라인의 전위를 방전하는 리커버리 동작이 수행된다.
앞서 설명된 프로그램 방법은 다음과 같은 문제점을 갖는다. 메모리 장치의 집적도가 증가됨에 따라 인접한 신호 라인들 사이의 간격이 점차적으로 감소되고, 그 결과 인접한 신호 라인들 사이에 존재하는 기생 커패시턴스를 통해 인접한 신호 라인들 사이에는 커패시티브 커플링 (capacitive coupling)이 쉽게 생긴다. 예를 들면, 스트링 선택 라인 (SSL)에 인접한 (또는, 바로 아래에 위치한) 워드 라인 (WLm)으로 프로그램 전압 (Vpgm) 또는 패스 전압 (Vpass)이 인가될 때, 도 2에 도시된 바와 같이, 스트링 선택 라인 (SSL)의 전압 (예를 들면, 전원 전압)이 워드 라인 (WLm)과의 커플링으로 인해 전원 전압 (Vcc)보다 높아진다. 스트링 선택 라인 (SSL)의 전압 상승은 프로그램 금지된 셀 트랜지스터의 채널에 셀프-부스팅 동작에 의해 충전된 전하들이 스트링 선택 트랜지스터 (전압 상승에 따라 셧-오프 상태에서 턴 온 상태로 변화됨)를 통해 비트 라인으로 빠져나가게 한다. 즉, 도 2에 도시된 바와 같이, 프로그램 금지된 셀 트랜지스터의 채널 전압 (Vchannel) (또는 금지 전압-Vinhibit)이 스트링 선택 라인 (SSL)의 상승된 전압에 비례하여 △V (워드 라인 대 스트링 선택 라인의 커플링 비 및 프로그램/패스 전압에 의해서 결정됨)만큼 낮아진다. 그러므로, 프로그램 속도가 저하되며, 이는 문턱 전압 분포가 넓어지게 한다. 또한, 프로그램 금지된 셀 트랜지스터가 프로그램되는 프로그램 디스터브가 유발될 수 있다.
본 발명의 목적은 신뢰성을 향상시킬 수 있는 불 휘발성 메모리 장치의 프로그램 방법을 제공하는 것이다.
본 발명의 다른 목적은 선택된 워드 라인의 배치된 위치에 따라 프로그램 전압을 가변시킬 수 있는 불 휘발성 메모리 장치의 프로그램 방법을 제공하는 것이다.
본 발명의 또 다른 목적은 스트링 선택 라인과 인접한 워드 라인 사이의 커패시티브 커플링으로 인한 프로그램 디스터브를 방지할 수 있는 불 휘발성 메모리 장치의 프로그램 방법을 제공하는 것이다.
상술한 제반 목적을 달성하기 위한 본 발명의 일 특징에 따르면, 불 휘발성 메모리 장치를 프로그램하는 방법은 스트링 선택 라인을 소정 전압으로 설정하는 단계와; 그리고 선택된 워드 라인을 프로그램 전압으로 그리고 비선택된 워드 라인들을 패스 전압으로 각각 설정하는 단계를 포함하며, 상기 프로그램 전압은 상기 선택된 워드 라인의 배치된 위치에 따라 가변된다.
이 실시예에 있어서, 상기 비선택된 워드 라인들 중 하나가 상기 스트링 선택 라인에 인접할 때, 상기 패스 전압보다 낮은 전압이 상기 스트링 선택 라인에 인접한 비선택된 워드 라인에 공급된다.
이 실시예에 있어서, 상기 소정 전압은 상기 스트링 선택 라인에 인접한 비선택된 워드 라인에 공급되는 전압보다 낮다.
이 실시예에 있어서, 상기 스트링 선택 라인은 상기 선택된 그리고 비선택된 워드 라인들이 대응하는 전압들로 각각 설정되기 이전에 상기 소정 전압으로 설정된다. 이러한 경우, 상기 선택된 그리고 비선택된 워드 라인들이 대응하는 전압들로 각각 설정된 후 프로그램될 데이터에 따라 전원 전압 및 접지 전압 중 어느 하나로 각 비트 라인이 설정된다.
이 실시예에 있어서, 상기 스트링 선택 라인은 상기 선택된 그리고 비선택된 워드 라인들이 대응하는 전압들로 각각 설정된 후에 상기 소정 전압으로 설정된다. 이러한 경우, 상기 선택된 그리고 비선택된 워드 라인들이 대응하는 전압들로 각각 설정되기 이전에 프로그램될 데이터에 따라 전원 전압 및 접지 전압 중 어느 하나로 각 비트 라인이 설정된다.
본 발명의 또 다른 특징에 따르면, 불 휘발성 메모리 장치를 프로그램하는 방법은 스트링 선택 라인을 소정 전압으로 설정하는 단계와; 그리고 선택된 워드 라인을 제 1 프로그램 전압으로 그리고 비선택된 워드 라인들을 제 1 패스 전압으로 각각 설정하는 단계를 포함하며, 상기 선택된 그리고 비선택된 워드 라인들 중 상기 스트링 선택 라인에 인접한 워드 라인으로 제 2 프로그램 전압 및 제 2 패스 전압 중 어느 하나가 공급되되, 상기 제 1 프로그램 전압은 상기 제 2 프로그램 전압보다 높고 상기 제 1 패스 전압은 상기 제 2 패스 전압보다 높다.
이 실시예에 있어서, 상기 제 1 프로그램 전압은 상기 선택된 워드 라인이 상기 제 1 패스 전압으로 설정된 후 상기 선택된 워드 라인으로 공급된다. 또는, 상기 제 1 프로그램 전압은 상기 제 1 및 제 2 패스 전압들이 대응하는 비선택된 워드 라인들로 각각 공급됨과 동시에 상기 선택된 워드 라인으로 공급된다.
이 실시예에 있어서, 상기 선택된 워드 라인에 상기 스트링 선택 라인에 인접할 때, 상기 선택된 워드 라인은 상기 제 2 프로그램 전압으로 설정된다.
본 발명의 또 다른 특징에 따르면, 불 휘발성 메모리 장치를 프로그램하는 방법은 비트 라인들을 프리챠지 전압으로 각각 설정한 후 스트링 선택 라인을 소정 전압으로 설정하는 단계와; 상기 스트링 선택 라인을 상기 소정 전압으로 설정한 후, 선택된 그리고 비선택된 워드 라인들로 제 1 패스 전압을 각각 공급하는 단계와; 그리고 상기 선택된 그리고 비선택된 워드 라인들로 상기 제 1 패스 전압을 각각 공급한 후, 상기 선택된 워드 라인으로 제 1 프로그램 전압을 공급하는 단계를 포함하며, 상기 비선택된 워드 라인들 중 하나가 상기 스트링 선택 라인에 인접할 때, 상기 제 1 패스 전압보다 낮은 제 2 패스 전압이 상기 스트링 선택 라인에 인접한 비선택된 워드 라인으로 공급된다.
이 실시예에 있어서, 상기 선택된 워드 라인이 상기 스트링 선택 라인에 인접할 때, 상기 제 1 프로그램 전압보다 낮은 제 2 프로그램 전압이 상기 선택된 워드 라인으로 공급된다.
본 발명의 또 다른 특징에 따르면, 불 휘발성 메모리 장치를 프로그램 방법은 스트링 선택 라인을 소정 전압으로 설정하는 단계와; 그리고 선택된 워드 라인을 제 1 프로그램 전압으로 그리고 비선택된 워드 라인들을 제 1 패스 전압으로 각각 설정하는 단계를 포함하며, 상기 비선택된 워드 라인들 중 하나가 상기 스트링 선택 라인에 인접할 때, 상기 스트링 선택 라인에 인접한 비선택된 워드 라인은 상 기 제 1 패스 전압보다 낮은 제 2 패스 전압으로 설정된다.
본 발명의 또 다른 특징에 따르면, 불 휘발성 메모리 장치를 프로그램 방법은 스트링 선택 라인을 소정 전압으로 설정하는 단계와; 그리고 선택된 워드 라인을 제 1 프로그램 전압으로 그리고 비선택된 워드 라인들을 제 1 패스 전압으로 각각 설정하는 단계를 포함하며, 상기 상기 선택된 워드 라인이 상기 스트링 선택 라인에 인접할 때, 상기 선택된 워드 라인은 상기 제 1 프로그램 전압보다 낮은 제 2 프로그램 전압으로 설정된다.
본 발명의 바람직한 실시예들이 참조 도면들에 의거하여 이하 상세히 설명될 것이다. 본 명세서에 있어서, 도 2에서 설명된 패스 전압 및 프로그램 전압은 이하 "제 1 패스 전압" 및 "제 1 프로그램 전압"이라 각각 칭하며, Vpass1 및 Vpgm1으로 각각 표기될 것이다. 스트링의 메모리 셀들에 연결된 워드 라인들에 있어서, 프로그램될 메모리 셀에 연결된 워드 라인을 선택 워드 라인라 칭하고 나머지 워드 라인들을 비선택 워드 라인들이라 칭한다.
본 발명의 불 휘발성 메모리 장치의 프로그램 방법에 따르면, 스트링 선택 라인 (SSL)에 인접한 워드 라인이 선택 워드 라인일 때, 스트링 선택 라인 (SSL)에 인접한 워드 라인에는 제 1 프로그램 전압 (Vpgm1)보다 낮은 제 2 프로그램 전압 (Vpgm2)이 인가된다. 또는, 스트링 선택 라인 (SSL)에 인접한 워드 라인이 비선택 워드 라인일 때, 스트링 선택 라인 (SSL)에 인접한 워드 라인에는 제 1 패스 전압 (Vpass1)보다 낮은 제 2 패스 전압 (Vpass2)이 인가된다. 여기서, 제 2 패스 전압 (Vpass2)과 제 2 프로그램 전압 (Vpgm2)은 스트링 선택 라인 (SSL)에 인가되는 전 압보다 높다. 스트링 선택 라인 (SSL)에 인접한 (또는, 바로 아래에 위치한) 워드 라인으로 제 2 프로그램 전압 (Vpgm2) 또는 제 2 패스 전압 (Vpass2)이 인가됨에 따라, 스트링 선택 라인 (SSL)의 전압 (예를 들면, 전원 전압)이 인접한 워드 라인과의 커플링으로 인해 전원 전압 (Vcc)보다 높게 부스팅되는 것을 방지할 수 있다. 다시 말해서, 프로그램 금지된 셀 트랜지스터의 채널에 충전된 전하들이 스트링 선택 트랜지스터 (SST)를 통해 비트 라인으로 빠져나가는 것을 방지할 수 있다.
도 3은 본 발명의 제 1 실시예에 따른 불 휘발성 메모리 장치의 프로그램 방법을 설명하기 위한 타이밍도이다. 프로그램 동작을 설명하기에 앞서, 스트링 선택 라인 (SSL)에 인접한 워드 라인 (WLm)이 비선택 워드 라인이라 가정하자. 이러한 가정하에서, 본 발명의 제 1 실시예에 따른 불 휘발성 메모리 장치의 프로그램 방법이 이하 상세히 설명될 것이다.
잘 알려진 바와 같이, 메모리 셀들을 프로그램하기에 앞서, 메모리 셀들은, 예를 들면, -1V의 문턱 전압을 갖도록 소거된다. 메모리 셀 어레이에 저장될 데이터는 비트 구조 단위 (예를 들면, x8, x16, 등)로 페이지 버퍼 회로로 알려진 감지 증폭 및 래치 회로 (미도시됨)에 로드된다. 프로그램될 데이터가 감지 증폭 및 래치 회로에 로드된 후, 워드 라인들 (WL0-WLm) 및 비트 라인들 (BL0, BL1)의 전압들이 정해진 타이밍에 따라 설정될 것이다. 좀 더 구체적으로 설명하면 다음과 같다.
먼저, 비트 라인들 (BL0, BL1)은 감지 증폭 및 래치 회로를 통해 전원 전압으로 각각 프리챠지된다. 비트 라인들 (BL0, BL1)이 전원 전압으로 각각 프리챠지되는 동안, 스트링 선택 라인 (SSL), 워드 라인들 (WL0-WLm), 그리고 접지 선택 라 인 (GSL)은 접지 전압의 로우 레벨로 유지된다. 스트링 선택 라인 (SSL)이 접지 전압을 갖기 때문에, 각 셀 스트링은 대응하는 비트 라인과 전기적으로 분리되어 있다.
그 다음에, 도 3에 도시된 바와 같이 전원 전압 (VCC)이 스트링 선택 라인 (SSL)으로 공급됨에 따라, 각 스트링의 채널 영역에는 (VCC-Vth) (Vth는 스트링 선택 트랜지스터의 문턱 전압임)이 충전된다. 이때, 셀 스트링들 (11)의 스트링 선택 트랜지스터들 (SST)은 셧 오프되며, 그 결과 셀 스트링들 (11)의 채널 영역들은 플로팅된다. 스트링 선택 트랜지스터들 (SST)이 셧 오프된 상태에서, 선택 워드 라인 (예를 들면, WL0) 및 비선택 워드 라인들 (예를 들면, WL1-WLm-1)에는 제 1 패스 전압 (Vpass1)이 공급된다. 이와 동시에, 도 3에 도시된 바와 같이, 스트링 선택 라인 (SSL)에 인접한 비선택 워드 라인 (WLm)에는 제 1 패스 전압 (Vpass1)보다 낮은 제 2 패스 전압 (Vpass2)이 공급된다. 소정 시간이 경과한 후, 도 3에 도시된 바와 같이, 선택된 워드 라인 (WL0)의 전압은 제 1 패스 전압 (Vpass1)에서 제 1 프로그램 전압 (Vpgm1)으로 증가된다. 이때, 셀 스트링들 (11)의 채널 영역들이 플로팅 상태에 있기 때문에, 셀 스트링들 (11)의 채널 영역들은 부스팅된다. 따라서, 선택 워드 라인 (WL0)의 메모리 셀들은 프로그램되지 않는다. 왜냐하면 메모리 셀 트랜지스터의 제어 게이트와 채널 영역 사이에 F-N 터널링이 일어나기에 충분한 바이어스 조건이 형성되지 않기 때문이다.
앞서 설명된 바이어스 조건하에서, 제 1 프로그램 전압 (Vpgm1)이 선택 워드 라인 (WL0)에 인가되고 소정 시간이 경과한 후, 로드된 데이터에 따라 프로그램 전 압으로서 접지 전압 또는 프로그램 금지 전압으로서 전원 전압이 각 비트 라인으로 공급된다. 예를 들면, 프로그램될 데이터가 '0'일때 비트 라인의 전압은 접지 전압이 되는 반면에, 프로그램될 데이터가 '1'일 때 비트 라인의 전압은 프리챠지된 상태 즉, 전원 전압이 된다. 접지 전압의 비트 라인에 연결된 스트링 선택 트랜지스터는 셧 오프 상태에서 턴 온 상태가 되며, 그 결과 턴 온된 스트링 선택 트랜지스터를 갖는 스트링의 채널 영역의 부스팅된 전압은 대응하는 감지 증폭 및 래치 회로를 통해 방전된다. 즉, 셀 스트링의 채널 영역으로 접지 전압이 공급된다. 셀 스트링의 채널 영역으로 접지 전압이 공급됨에 따라, 선택 워드 라인의 메모리 셀(들)은 앞서 설명된 F-N 터널링을 통해 프로그램된다.
앞서의 전압 조건에 따르면, 스트링 선택 라인 (SSL)에 인접한 워드 라인 (WLm)이 비선택 워드 라인인 경우, 제 1 패스 전압 (Vpass1)보다 낮은 제 2 패스 전압 (Vpass2)이 스트링 선택 라인 (SSL)에 인접한 비선택 워드 라인 (WLm)에 인가되며, 그 결과 스트링 선택 라인 (SSL)의 전압 증가가 방지된다. 다시 말해서, 프로그램 금지된 셀 트랜지스터의 채널에 셀프-부스팅 동작에 의해 충전된 전하들이 스트링 선택 트랜지스터를 통해 비트 라인으로 빠져나는 것을 방지할 수 있다.
도 4는 본 발명의 제 2 실시예에 따른 불 휘발성 메모리 장치의 프로그램 방법을 설명하기 위한 타이밍도이다.
스트링 선택 라인 (SSL)에 인접한 워드 라인 (WLm)이 선택 워드 라인인 경우, 도 4에 도시된 바와 같이, 제 1 패스 전압 (Vpass1)보다 낮은 제 2 패스 전압 (Vpass2)이 선택 워드 라인 (WLm)에 인가된다. 그 다음에, 선택 워드 라인 (WLm)의 전압이 제 2 패스 전압 (Vpass2)에서 제 2 프로그램 전압 (Vpgm2)으로 증가된다. 여기서, 제 2 프로그램 전압 (Vpgm2)은 제 1 프로그램 전압 (Vpgm1)보다 낮다. 나머지 비선택 워드 라인들 (WL0-WLm-1) 각각에는 제 1 패스 전압 (Vpass1)이 인가된다. 이상의 차이점을 제외하면, 본 발명의 제 2 실시예에 따른 불 휘발성 메모리 장치의 프로그램 방법은 도 3에 도시된 것과 동일하며, 그것에 대한 설명은 그러므로 생략된다.
도 5는 본 발명의 제 3 실시예에 따른 불 휘발성 메모리 장치의 프로그램 방법을 설명하기 위한 타이밍도이다.
스트링 선택 라인 (SSL)에 인접한 워드 라인 (WLm)이 선택 워드 라인인 경우, 도 5에 도시된 바와 같이, 제 1 패스 전압 (Vpass1)이 모든 워드 라인들 (WL0-WLm)에 동시에 인가된다. 그 다음에, 선택 워드 라인 (WLm)의 전압이 제 1 패스 전압 (Vpass1)에서 제 2 프로그램 전압 (Vpgm2)으로 증가된다. 이상의 차이점을 제외하면, 본 발명의 제 3 실시예에 따른 불 휘발성 메모리 장치의 프로그램 방법은 도 3에 도시된 것과 동일하며, 그것에 대한 설명은 그러므로 생략된다.
이상에서, 본 발명에 따른 회로의 구성 및 동작을 상기한 설명 및 도면에 따라 도시하였지만, 이는 예를 들어 설명한 것에 불과하며 본 발명의 기술적 사상 및 범위를 벗어나지 않는 범위 내에서 다양한 변화 및 변경이 가능함은 물론이다. 예를 들면, 선택 워드 라인에 인가되는 프로그램 전압은 배치된 위치에 따라 가변될 수 있다. 인접한 신호 라인들 간의 간격이 좁아짐에 따라, 커패시티브 커플링으로 인해 메모리 셀의 프로그램/프로그램 금지 조건이 예상 조건과 다르게 변화될 수 있다. 그러한 예상 조건은 메모리 셀의 커플링 비 (coupling ratio), 신호 라인의 길이에 따른 로딩차, 등등을 포함한다. 따라서, 최적의 프로그램 조건을 만족시키기 위해서 각 워드 라인의 배치된 위치에 따라 프로그램 전압이 다르게 설정될 수 있다.
앞서의 프로그램 방법과 달리, 제 1/제 2 패스 전압 (Vpass1/Vpass2)을 인가하지 않고 선택 워드 라인에 제 1/제 2 프로그램 전압 (Vpgm1/Vpgm2)이 인가될 수 있다. 다시 말해서, 비선택 워드 라인들 각각에 제 1 패스 전압 (Vpass1)이 인가됨과 동시에 선택 워드 라인에 제 2 프로그램 전압 (Vpgm2)이 인가될 수 있다. 또한, 제 1/제 2 프로그램 전압이 인가된 후에 스트링 선택 라인에 전원 전압이 인가될 수 있다. 게다가, 스트링 선택 라인에 전원 전압이 인가되기 이전에 비트 라인으로 프로그램 전압으로서 접지 전압이 공급될 수 있다. 이상의 다양한 프로그램 방법들의 조합이 본 발명의 프로그램 방법에 포함된다.
상술한 바와 같이, 스트링 선택 라인에 인접한 워드 라인으로 제 2 프로그램 전압 또는 제 2 패스 전압을 인가함으로써 프로그램 금지된 셀 트랜지스터의 채널에 충전된 전하들이 스트링 선택 트랜지스터를 통해 비트 라인으로 빠져나는 것을 방지할 수 있다. 그러므로, 프로그램 속도가 향상될 뿐만 아니라 메모리 셀들의 문턱 전압 분포가 개선될 수 있다.
Claims (30)
- 불 휘발성 메모리 장치를 프로그램하는 방법에 있어서:스트링 선택 라인을 소정 전압으로 설정하는 단계와; 그리고선택된 워드 라인을 프로그램 전압으로 그리고 비선택된 워드 라인들을 패스 전압으로 각각 설정하는 단계를 포함하며,상기 비선택된 워드 라인들 중 하나가 상기 스트링 선택 라인에 인접할 때, 상기 패스 전압보다 낮은 전압이 상기 스트링 선택 라인에 인접한 비선택된 워드 라인에 공급되며; 상기 선택된 워드 라인이 상기 스트링 선택 라인에 인접할 때, 상기 프로그램 전압보다 낮은 전압이 상기 선택된 워드 라인에 공급되는 것을 특징으로 하는 방법.
- 제 1 항에 있어서,상기 프로그램 전압보다 낮은 전압은 상기 패스 전압보다 높고, 상기 패스 전압보다 낮은 전압은 전원 전압보다 높은 것을 특징으로 하는 방법.
- 제 1 항에 있어서,상기 소정 전압은 상기 스트링 선택 라인에 인접한 비선택된 워드 라인에 공급되는 전압보다 낮은 것을 특징으로 하는 방법.
- 제 1 항에 있어서,상기 스트링 선택 라인은 상기 선택된 그리고 비선택된 워드 라인들이 대응하는 전압들로 각각 설정되기 이전에 상기 소정 전압으로 설정되는 것을 특징으로 하는 방법.
- 제 4 항에 있어서,상기 선택된 그리고 비선택된 워드 라인들이 대응하는 전압들로 각각 설정된 후 프로그램될 데이터에 따라 전원 전압 및 접지 전압 중 어느 하나로 각 비트 라인을 설정하는 단계를 더 포함하는 것을 특징으로 하는 방법.
- 제 1 항에 있어서,상기 스트링 선택 라인은 상기 선택된 그리고 비선택된 워드 라인들이 대응하는 전압들로 각각 설정된 후에 상기 소정 전압으로 설정되는 것을 특징으로 하는 방법.
- 제 6 항에 있어서,상기 선택된 그리고 비선택된 워드 라인들이 대응하는 전압들로 각각 설정되기 이전에 프로그램될 데이터에 따라 전원 전압 및 접지 전압 중 어느 하나로 각 비트 라인을 설정하는 단계를 더 포함하는 것을 특징으로 하는 방법.
- 불 휘발성 메모리 장치를 프로그램하는 방법에 있어서:스트링 선택 라인을 소정 전압으로 설정하는 단계와; 그리고선택된 워드 라인을 프로그램 전압으로 그리고 비선택된 워드 라인들을 제 1 및 제 2 패스 전압들로 각각 설정하는 단계를 포함하며,상기 스트링 선택 라인에 인접한 비선택된 워드 라인은 상기 제 2 패스 전압을 공급받고, 나머지 비선택된 워드 라인들은 상기 제 2 패스 전압보다 높고 상기 프로그램 전압보다 낮은 상기 제 1 패스 전압을 공급받는 것을 특징으로 하는 방법.
- 제 8 항에 있어서,상기 프로그램 전압은 상기 선택된 워드 라인이 상기 제 1 패스 전압으로 설정된 후 상기 선택된 워드 라인으로 공급되는 것을 특징으로 하는 방법.
- 제 8 항에 있어서,상기 프로그램 전압은 상기 제 1 및 제 2 패스 전압들이 대응하는 비선택된 워드 라인들로 각각 공급됨과 동시에 상기 선택된 워드 라인으로 공급되는 것을 특징으로 하는 방법.
- 삭제
- 제 8 항에 있어서,상기 스트링 선택 라인은 상기 선택된 그리고 비선택된 워드 라인들이 대응하는 전압들로 각각 설정되기 이전에 상기 소정 전압으로 설정되는 것을 특징으로 하는 방법.
- 제 12 항에 있어서,상기 선택된 그리고 비선택된 워드 라인들이 대응하는 전압들로 각각 설정된 후 프로그램될 데이터에 따라 전원 전압 및 접지 전압 중 어느 하나로 각 비트 라인을 설정하는 단계를 더 포함하는 것을 특징으로 하는 방법.
- 제 8 항에 있어서,상기 스트링 선택 라인은 상기 선택된 그리고 비선택된 워드 라인들이 대응하는 전압들로 각각 설정된 후에 상기 소정 전압으로 설정되는 것을 특징으로 하는 방법.
- 제 14 항에 있어서,상기 선택된 그리고 비선택된 워드 라인들이 대응하는 전압들로 각각 설정되기 이전에 프로그램될 데이터에 따라 전원 전압 및 접지 전압 중 어느 하나로 각 비트 라인을 설정하는 단계를 더 포함하는 것을 특징으로 하는 방법.
- 제 8 항에 있어서,상기 소정 전압은 상기 제 2 패스 전압보다 낮은 것을 특징으로 하는 방법.
- 불 휘발성 메모리 장치를 프로그램하는 방법에 있어서:비트 라인들을 프리챠지 전압으로 각각 설정한 후 스트링 선택 라인을 소정 전압으로 설정하는 단계와;상기 스트링 선택 라인을 상기 소정 전압으로 설정한 후, 선택된 그리고 비선택된 워드 라인들로 제 1 패스 전압을 각각 공급하는 단계와; 그리고상기 선택된 그리고 비선택된 워드 라인들로 상기 제 1 패스 전압을 각각 공급한 후, 상기 선택된 워드 라인으로 제 1 프로그램 전압을 공급하는 단계를 포함하며,상기 비선택된 워드 라인들 중 하나가 상기 스트링 선택 라인에 인접할 때, 상기 제 1 패스 전압보다 낮은 제 2 패스 전압이 상기 스트링 선택 라인에 인접한 비선택된 워드 라인으로 공급되는 것을 특징으로 하는 방법.
- 불 휘발성 메모리 장치를 프로그램하는 방법에 있어서:비트 라인들을 프리챠지 전압으로 각각 설정한 후 스트링 선택 라인을 소정 전압으로 설정하는 단계와;상기 스트링 선택 라인을 상기 소정 전압으로 설정한 후, 선택된 그리고 비선택된 워드 라인들로 패스 전압을 각각 공급하는 단계와; 그리고상기 선택된 그리고 비선택된 워드 라인들로 상기 패스 전압을 각각 공급한 후, 상기 선택된 워드 라인으로 제 1 프로그램 전압과 제 2 프로그램 전압 중 어느 하나를 공급하는 단계를 포함하며,상기 선택된 워드 라인이 상기 스트링 선택 라인에 인접할 때, 상기 제 2 프로그램 전압이 상기 선택된 워드 라인으로 공급되는 것을 특징으로 하는 방법.
- 불 휘발성 메모리 장치를 프로그램하는 방법에 있어서:비트 라인들을 프리챠지 전압으로 각각 설정한 후 스트링 선택 라인을 소정 전압으로 설정하는 단계와;상기 스트링 선택 라인을 상기 소정 전압으로 설정한 후, 비선택된 워드 라인들과 선택된 워드 라인으로 제 1 패스 전압과 제 2 패스 전압을 각각 공급하는 단계와; 그리고상기 비선택된 워드 라인들과 상기 선택된 워드 라인으로 상기 제 1 패스 전압과 상기 제 2 패스 전압을 각각 공급한 후, 상기 선택된 워드 라인으로 제 1 프로그램 전압과 제 2 프로그램 전압 중 어느 하나를 공급하는 단계를 포함하며,상기 제 1 패스 전압은 상기 제 2 패스 전압보다 높고 상기 제 2 프로그램 전압보다 낮으며; 상기 제 2 프로그램 전압은 상기 제 1 프로그램 전압보다 낮으며; 상기 선택된 워드 라인이 상기 스트링 선택 라인에 인접할 때, 상기 제 2 프로그램 전압이 상기 선택된 워드 라인으로 공급되는 것을 특징으로 하는 방법.
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040034863A KR100632942B1 (ko) | 2004-05-17 | 2004-05-17 | 불 휘발성 메모리 장치의 프로그램 방법 |
US10/976,628 US20050254309A1 (en) | 2004-05-17 | 2004-10-29 | Program method of non-volatile memory device |
DE102005022611A DE102005022611B4 (de) | 2004-05-17 | 2005-05-10 | Programmierverfahren für ein nichtflüchtiges Speicherbauelement |
US11/679,072 US7596026B2 (en) | 2004-05-17 | 2007-02-26 | Program method of non-volatile memory device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040034863A KR100632942B1 (ko) | 2004-05-17 | 2004-05-17 | 불 휘발성 메모리 장치의 프로그램 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20050109835A KR20050109835A (ko) | 2005-11-22 |
KR100632942B1 true KR100632942B1 (ko) | 2006-10-12 |
Family
ID=35309249
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020040034863A KR100632942B1 (ko) | 2004-05-17 | 2004-05-17 | 불 휘발성 메모리 장치의 프로그램 방법 |
Country Status (3)
Country | Link |
---|---|
US (2) | US20050254309A1 (ko) |
KR (1) | KR100632942B1 (ko) |
DE (1) | DE102005022611B4 (ko) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101057724B1 (ko) * | 2009-05-13 | 2011-08-18 | 주식회사 하이닉스반도체 | 반도체 메모리 장치와 그의 구동 방법 |
KR20130125206A (ko) * | 2012-05-08 | 2013-11-18 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 및 그 동작 방법 |
KR20170104839A (ko) * | 2016-03-08 | 2017-09-18 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 및 그것의 동작 방법 |
Families Citing this family (47)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7212435B2 (en) * | 2004-06-30 | 2007-05-01 | Micron Technology, Inc. | Minimizing adjacent wordline disturb in a memory device |
KR100684873B1 (ko) * | 2004-11-22 | 2007-02-20 | 삼성전자주식회사 | 불휘발성 메모리 장치 및 그것의 워드라인 전압 제어 방법 |
US7221592B2 (en) * | 2005-02-25 | 2007-05-22 | Micron Technology, Inc. | Multiple level programming in a non-volatile memory device |
KR100672151B1 (ko) * | 2005-03-22 | 2007-01-19 | 주식회사 하이닉스반도체 | 불휘발성 메모리 장치 및 그것의 프로그램 방법 |
KR100680462B1 (ko) | 2005-04-11 | 2007-02-08 | 주식회사 하이닉스반도체 | 비휘발성 메모리 장치 및 그것의 핫 일렉트론 프로그램디스터브 방지방법 |
US7885119B2 (en) | 2006-07-20 | 2011-02-08 | Sandisk Corporation | Compensating for coupling during programming |
US7894269B2 (en) * | 2006-07-20 | 2011-02-22 | Sandisk Corporation | Nonvolatile memory and method for compensating during programming for perturbing charges of neighboring cells |
JP2008052808A (ja) * | 2006-08-24 | 2008-03-06 | Toshiba Corp | 不揮発性半導体記憶装置及びそのデータの読出方法並びにメモリカード |
US7417904B2 (en) * | 2006-10-31 | 2008-08-26 | Atmel Corporation | Adaptive gate voltage regulation |
US7505326B2 (en) | 2006-10-31 | 2009-03-17 | Atmel Corporation | Programming pulse generator |
US7511996B2 (en) * | 2006-11-30 | 2009-03-31 | Mosaid Technologies Incorporated | Flash memory program inhibit scheme |
US7679965B2 (en) * | 2007-01-31 | 2010-03-16 | Sandisk Il Ltd | Flash memory with improved programming precision |
KR101263823B1 (ko) * | 2007-04-19 | 2013-05-13 | 삼성전자주식회사 | 비휘발성 메모리 소자 및 그 동작 방법 |
KR100889780B1 (ko) * | 2007-04-24 | 2009-03-20 | 삼성전자주식회사 | 패스 전압 윈도우를 향상시킬 수 있는 플래시 메모리 장치및 그것의 프로그램 방법 |
KR100909968B1 (ko) * | 2007-06-12 | 2009-07-29 | 삼성전자주식회사 | 구동방식을 개선한 입체 구조의 플래시 메모리 장치 및 그구동방법 |
US7532518B2 (en) * | 2007-06-25 | 2009-05-12 | Spansion Llc | Compensation method to achieve uniform programming speed of flash memory devices |
JP4510060B2 (ja) * | 2007-09-14 | 2010-07-21 | 株式会社東芝 | 不揮発性半導体記憶装置の読み出し/書き込み制御方法 |
US7652929B2 (en) * | 2007-09-17 | 2010-01-26 | Sandisk Corporation | Non-volatile memory and method for biasing adjacent word line for verify during programming |
US7619933B2 (en) * | 2007-10-05 | 2009-11-17 | Micron Technology, Inc. | Reducing effects of program disturb in a memory device |
US8355278B2 (en) * | 2007-10-05 | 2013-01-15 | Micron Technology, Inc. | Reducing effects of program disturb in a memory device |
KR100965072B1 (ko) * | 2007-10-10 | 2010-06-21 | 주식회사 하이닉스반도체 | 불휘발성 메모리 장치의 프로그램 방법 |
KR100988121B1 (ko) * | 2007-11-21 | 2010-10-18 | 주식회사 하이닉스반도체 | 불휘발성 메모리소자의 프로그램 방법 |
KR101416740B1 (ko) | 2007-11-26 | 2014-07-09 | 삼성전자주식회사 | 플래시 메모리 장치 및 그것의 읽기 방법 |
KR100960466B1 (ko) | 2007-12-27 | 2010-05-28 | 주식회사 하이닉스반도체 | 불휘발성 메모리 장치의 프로그램 방법 |
JP4640658B2 (ja) * | 2008-02-15 | 2011-03-02 | マイクロン テクノロジー, インク. | マルチレベル抑制スキーム |
KR101407361B1 (ko) | 2008-04-14 | 2014-06-13 | 삼성전자주식회사 | 불휘발성 메모리 장치 및 그것의 프로그램 방법 |
KR101422705B1 (ko) * | 2008-04-30 | 2014-07-25 | 삼성전자주식회사 | 비휘발성 메모리 장치 및 그것의 프로그램 방법 |
KR20090120205A (ko) * | 2008-05-19 | 2009-11-24 | 삼성전자주식회사 | 플래시 메모리 장치 및 그것의 동작 방법 |
US8238161B2 (en) | 2008-11-17 | 2012-08-07 | Samsung Electronics Co., Ltd. | Nonvolatile memory device |
US8194455B2 (en) * | 2009-02-06 | 2012-06-05 | Samsung Electronics Co., Ltd. | Methods for programming nonvolatile memory devices |
KR101523678B1 (ko) * | 2009-02-06 | 2015-05-28 | 삼성전자주식회사 | 불휘발성 메모리 장치의 프로그램 방법 |
KR101552211B1 (ko) | 2009-03-25 | 2015-09-10 | 삼성전자주식회사 | 플래시 메모리 장치, 그것의 프로그램 방법 그리고 그것을 포함하는 메모리 시스템 |
US8134871B2 (en) * | 2009-08-05 | 2012-03-13 | Sandisk Technologies Inc. | Programming memory with reduced pass voltage disturb and floating gate-to-control gate leakage |
KR101682666B1 (ko) * | 2010-08-11 | 2016-12-07 | 삼성전자주식회사 | 비휘발성 메모리 장치, 그것의 채널 부스팅 방법, 그것의 프로그램 방법 및 그것을 포함하는 메모리 시스템 |
US8526233B2 (en) | 2011-05-23 | 2013-09-03 | Sandisk Technologies Inc. | Ramping pass voltage to enhance channel boost in memory device, with optional temperature compensation |
KR102094336B1 (ko) * | 2013-02-13 | 2020-04-14 | 삼성전자주식회사 | 메모리 시스템 및 그것의 구동 방법 |
KR102127416B1 (ko) * | 2013-06-27 | 2020-06-26 | 삼성전자주식회사 | 비휘발성 메모리 장치, 그것을 포함하는 메모리 시스템 및 그것의 읽기 방법 |
KR102272238B1 (ko) * | 2014-09-02 | 2021-07-06 | 삼성전자주식회사 | 불휘발성 메모리 장치 및 그것의 프로그램 방법 |
KR102294352B1 (ko) | 2015-04-20 | 2021-08-26 | 삼성전자주식회사 | 불휘발성 메모리 장치 및 그것의 프로그램 방법과 독출 방법 |
KR102396116B1 (ko) | 2015-09-25 | 2022-05-10 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 |
US9666282B1 (en) * | 2016-05-03 | 2017-05-30 | Micron Technology, Inc. | Program inhibiting in memory devices |
JP2020009509A (ja) * | 2018-07-03 | 2020-01-16 | キオクシア株式会社 | 半導体記憶装置 |
US20200051637A1 (en) * | 2018-08-08 | 2020-02-13 | Macronix International Co., Ltd. | Method for operating memory array |
CN110827899A (zh) * | 2018-08-10 | 2020-02-21 | 旺宏电子股份有限公司 | 存储器阵列的操作方法 |
KR20200141304A (ko) * | 2019-06-10 | 2020-12-18 | 에스케이하이닉스 주식회사 | 반도체 장치 및 반도체 장치의 동작 방법 |
JP7180015B2 (ja) * | 2019-11-13 | 2022-11-29 | 長江存儲科技有限責任公司 | プログラミング動作を実行する方法および関連するメモリデバイス |
KR102353421B1 (ko) * | 2020-07-09 | 2022-01-20 | 한양대학교 산학협력단 | 판독 동작 시 셀간 간섭을 완화하는 3차원 플래시 메모리 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR0145475B1 (ko) * | 1995-03-31 | 1998-08-17 | 김광호 | 낸드구조를 가지는 불휘발성 반도체 메모리의 프로그램장치 및 방법 |
KR0157342B1 (ko) * | 1995-06-09 | 1998-12-01 | 김광호 | 불휘발성 반도체 메모리의 전압 센싱 방법 |
KR0172441B1 (ko) * | 1995-09-19 | 1999-03-30 | 김광호 | 불휘발성 반도체 메모리의 프로그램 방법 |
KR100253868B1 (ko) * | 1995-11-13 | 2000-05-01 | 니시무로 타이죠 | 불휘발성 반도체기억장치 |
KR100496797B1 (ko) | 1997-12-29 | 2005-09-05 | 삼성전자주식회사 | 반도체메모리장치의프로그램방법 |
US5991202A (en) * | 1998-09-24 | 1999-11-23 | Advanced Micro Devices, Inc. | Method for reducing program disturb during self-boosting in a NAND flash memory |
US6163481A (en) | 1999-10-29 | 2000-12-19 | Advanced Micro Devices, Inc. | Flash memory wordline tracking across whole chip |
US6504757B1 (en) * | 2000-08-11 | 2003-01-07 | Advanced Micro Devices, Inc. | Double boosting scheme for NAND to improve program inhibit characteristics |
JP4503809B2 (ja) * | 2000-10-31 | 2010-07-14 | 株式会社東芝 | 半導体記憶装置 |
KR100385230B1 (ko) * | 2000-12-28 | 2003-05-27 | 삼성전자주식회사 | 불휘발성 반도체 메모리 장치의 프로그램 방법 |
KR100463194B1 (ko) * | 2001-02-16 | 2004-12-23 | 삼성전자주식회사 | 낸드형 플래쉬 메모리 장치의 프로그램 방법 |
KR100453854B1 (ko) * | 2001-09-07 | 2004-10-20 | 삼성전자주식회사 | 향상된 프로그램 방지 특성을 갖는 불휘발성 반도체메모리 장치 및 그것의 프로그램 방법 |
US6894931B2 (en) * | 2002-06-20 | 2005-05-17 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device |
US7233522B2 (en) * | 2002-12-31 | 2007-06-19 | Sandisk 3D Llc | NAND memory array incorporating capacitance boosting of channel regions in unselected memory cells and method for operation of same |
-
2004
- 2004-05-17 KR KR1020040034863A patent/KR100632942B1/ko active IP Right Grant
- 2004-10-29 US US10/976,628 patent/US20050254309A1/en not_active Abandoned
-
2005
- 2005-05-10 DE DE102005022611A patent/DE102005022611B4/de active Active
-
2007
- 2007-02-26 US US11/679,072 patent/US7596026B2/en active Active
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101057724B1 (ko) * | 2009-05-13 | 2011-08-18 | 주식회사 하이닉스반도체 | 반도체 메모리 장치와 그의 구동 방법 |
US8036026B2 (en) | 2009-05-13 | 2011-10-11 | Hynix Semiconductor Inc. | Semiconductor memory device and method for operating the same |
KR20130125206A (ko) * | 2012-05-08 | 2013-11-18 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 및 그 동작 방법 |
KR101979395B1 (ko) * | 2012-05-08 | 2019-08-28 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 및 그 동작 방법 |
KR20170104839A (ko) * | 2016-03-08 | 2017-09-18 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 및 그것의 동작 방법 |
KR102429456B1 (ko) * | 2016-03-08 | 2022-08-05 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 및 그것의 동작 방법 |
Also Published As
Publication number | Publication date |
---|---|
DE102005022611B4 (de) | 2009-02-05 |
US20050254309A1 (en) | 2005-11-17 |
US7596026B2 (en) | 2009-09-29 |
KR20050109835A (ko) | 2005-11-22 |
DE102005022611A1 (de) | 2005-12-15 |
US20070140013A1 (en) | 2007-06-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100632942B1 (ko) | 불 휘발성 메모리 장치의 프로그램 방법 | |
KR100385229B1 (ko) | 스트링 선택 라인에 유도되는 노이즈 전압으로 인한프로그램 디스터브를 방지할 수 있는 불휘발성 반도체메모리 장치 및 그것의 프로그램 방법 | |
KR100385230B1 (ko) | 불휘발성 반도체 메모리 장치의 프로그램 방법 | |
KR100502412B1 (ko) | 불 휘발성 반도체 메모리 장치 및 그것의 프로그램 방법 | |
KR100562506B1 (ko) | 플래시 메모리 장치 및 그것의 프로그램 방법 | |
KR100794663B1 (ko) | 디스터브 모니터링 스킴을 갖는 플래시 메모리 장치 | |
JP4044755B2 (ja) | 不揮発性半導体メモリ装置及びそれのプログラム方法 | |
KR100761470B1 (ko) | 프로그램 디스터브를 방지할 수 있는 플래시 메모리 장치및 그것의 프로그램 방법 | |
KR101468098B1 (ko) | 플래시 메모리 장치 및 그것을 포함하는 메모리 시스템 | |
KR100697285B1 (ko) | 워드라인과 선택라인 사이에 보호라인을 가지는 낸드플래시 메모리 장치 | |
US7372754B2 (en) | Method and apparatus for controlling slope of word line voltage in nonvolatile memory device | |
US9013924B2 (en) | Semiconductor device and operating method thereof | |
US20080089131A1 (en) | Flash Memory Device Including Blocking Voltage Generator | |
US8437199B2 (en) | Semiconductor memory device and method of erasing the same | |
JP2010067327A (ja) | 不揮発性半導体記憶装置 | |
KR20080084031A (ko) | 불휘발성 메모리 장치의 독출 방법 | |
KR100390145B1 (ko) | 불휘발성 반도체 메모리 장치의 프로그램 방법 | |
KR100888616B1 (ko) | 소거 동작 전에 프리 프로그램 동작을 수행하는 낸드플래시 메모리 및 그것의 소거 방법 | |
KR101102505B1 (ko) | 비휘발성 메모리 장치의 프로그램 방법 | |
JP4988264B2 (ja) | ワードライン電圧の勾配を制御する不揮発性メモリ装置及びそのプログラム方法 | |
KR20090075535A (ko) | 넓은 패스 전압 윈도우를 얻는 플래쉬 메모리 장치의프로그램 검증 방법 | |
KR101036300B1 (ko) | 플래시 메모리 장치 및 이의 프로그램 방법 | |
US20110222346A1 (en) | Nand-type flash memory | |
KR100908540B1 (ko) | 낸드 플래시 메모리 장치 | |
KR100385224B1 (ko) | 불휘발성 반도체 메모리 장치의 프로그램 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120831 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20130902 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20140901 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20150831 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20180831 Year of fee payment: 13 |