TW495926B - Semiconductor memory device and fabricating method thereof - Google Patents

Semiconductor memory device and fabricating method thereof Download PDF

Info

Publication number
TW495926B
TW495926B TW090106755A TW90106755A TW495926B TW 495926 B TW495926 B TW 495926B TW 090106755 A TW090106755 A TW 090106755A TW 90106755 A TW90106755 A TW 90106755A TW 495926 B TW495926 B TW 495926B
Authority
TW
Taiwan
Prior art keywords
layer
dielectric material
material layer
pattern
plug
Prior art date
Application number
TW090106755A
Other languages
English (en)
Inventor
Tae-Hyuk Ahn
Sang-Sup Jeong
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Application granted granted Critical
Publication of TW495926B publication Critical patent/TW495926B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

經濟部智慧財產局員工消費合作社印製 495926 A7 _B7___ 五、發明說明（1 ) 發明背景 本專利是在35 U.S.C § 119下於2 000年5月26日所申請 的韓國專利案號2000-28658，其在此僅列出供參考。 1. 發明範疇 本發明係有關於一半導體記憶裝置及一製造方法，而更 明確而言，係有關一動態隨機存取記憶體裝置（DRAM)及 一製造方法° 2. 相關技藝之説明 當製造高度整合性DRAM裝置時，問題可能在用以製造 半導體記憶裝置處理的每個步驟中發生。爲了要減少此問 題，半導體記憶裝置的材料可改變，而且新的設計技術可 採用在整合方法。有採用新設計技術的許多類型整合方 法。最近，在使用低於設計規則以製造 DRAM裝置的一處理中代表包括一絕緣層，其 可透過一淺溝渠隔離（STI)處理而製造；一接點孔，其可透 過一自行排列接觸（SAC)技術而製造；一圓柱型電容器； 及一介電材料層，其具有一Ta205結構。 然而，上述整合方法採用的DRAM裝置會遇到下列問 題。首先，在使用一 SAC程序及一圓柱型電容器的情況 中，不容易固定一適當處理邊緣，而且處理的穩定度會降 低。特別是，一圓柱型電容器可採用，爲了要改善DRAM 裝置的電容蒙受在相鄰位元間的一橋接缺點，由於在每個 圓柱型電容器節點之間窄間隔所引起。第二，一潤濕帶處 理可供移除用以形成一圓柱型電容器所需例如一氧化物層 -4- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 裝--------訂--------- (請先閱讀背面之注意事項再填寫本頁) 495926 經濟部智慧財產局員工消費合作社印製 A7 B7 _五、發明說明（2 ) 的厚内層介電材料層，該潤濕帶處理會引起許多缺點，而 且進一步使製造複雜化。第三，在透過一圓柱型電容器的 使用所引起的核心與單元區域之間的步驟差異需要用以平 坦化的一厚絕緣層。因此，當一金屬接觸在一核心區域上 形成時，在使用一傳導材料填補該金屬接點孔的一處理， 以及在用以平坦化的厚内層介電材料層形成一金屬接點孔 中會遇到困難。 發明概述 因此，本發明是針對實質可克服由於相關技藝限制與缺 點所引起的一或多個問題的半導體記憶裝置及其製造方 法。 若要解決上述問題，本發明的一目的可提供用以製造一 半導體記憶裝置之方法，而可確保在一位元線圖案與一掩 埋接點孔之間的一處理邊緣，以便在形成一圓柱型電容器 時，可避免在節點之間發生一橋接缺點、抑制微粒的發 生、簡化製造程序、及在核心區域上適當形成一深結構金 屬接觸。 本發明的另一目的是要提供使用上述製造方法之一半導 體記憶裝置。 因此，若要解決上述目的，本發明可提供用以製造包括 一核心區域及一單元區域的半導體記憶裝置之一方法。根 據該方法，首先，具有覆蓋層的一閘極圖案可在一絕緣層 形成的半導體基材上形成。然後，一第一内層介電材料層 可在半導體基材與閘極圖案上形成，然後，以形成一直接 -5- (請先閱讀背面之注意事項再填寫本頁) 裝 ϋ n n ϋ 一-口、I —Μ MM Ml· 垂 #. 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 495926
五、發明說明（3 ) 經濟部智慧財產局員工消費合作社印製 接觸墊及一掩埋接觸墊。一第二内層介電材料層可在此結 構上形成，然後具有覆蓋層的一位元線圖案可在單元區域 形成。一第三内層介電材料層然後可在上形成，連接到該 掩埋接觸墊的一掩埋接點孔可透過一自行排列接觸程序而 在單元區域形成，並且可形成用以填補該掩埋接點孔的一 掩埋接觸插塞。一蝕刻阻絕層然後可在結構上形成，一第 一金屬接點孔可在核心區域形成，而且用以填補該第_金 屬接點孔的一第一金屬插塞可形成。一第四内層介電材料 層可在蝕刻阻絕層上形成，然後圖案化，以形成具有一溝 渠的第四内層介電材料圖案，而該溝渠可在單元區域中暴 露該掩埋的接觸插塞及在核心區域中暴露該第三内層介電 材料層的表面。一下電極的多晶矽層是沿著第四内層介電 材料圖案表面的一階梯差異而堆積，然後可選擇性移除。 一介電材料層是在一下電極的多晶矽層上形成，而且一上 包極圖案然後可在結構上形成，所以在核心區域中的一上 電極層及在單元區域中的一上電極層可連接一起。一第五 内層介電材料層可在結構上形成，然後可在核心區域溝渠 中暴露该上電極層的一用以接線的接點孔及可暴露該第一 金屬插塞的一第二金屬接點孔可形成。最後，可填補用以 接線的接點孔的一用以接線的接點孔可填及可填補該第二 金屬接點孔的一第二金屬插塞可形成。 本發明亦可根據本發明的另一觀點而提供包括一核心區 域及一單兀區域的用以製造一半導體記憶裝置之方法。根 據菽方法，第一，包括覆蓋層的一閘極圖案可在一絕緣層 (請先閱讀背面之注意事項再填寫本頁} 訂： -6-
經濟部智慧財產局員工消費合作社印製 495926 A7 B7_ 五、發明說明（4 ) 形成的半導體基材上形成。一第一内層介電材料層可在半 導體基材與閘極圖案上形成，然後圖案化以形成一直接接 觸整及一掩埋接觸塾。一第二内層介電材料層可在此結構 上形成，而且具有覆蓋層的一位元線可在單元區域形成。 一第三内層介電材料層然後可在那上形成，連接該掩埋接 觸墊的一掩埋接點孔可在單元區域中透過一自行排列接觸 程序形成，而且用以填補掩埋接點孔的一掩埋接觸插塞可 形成。一钱刻阻絕層然後可在結構上形成，一第一金屬接 點孔可在核心區域形成，而且用以填補該第一金屬接點孔 的一第一金屬插塞可形成。重疊核心區域整個表面的一第 四内層介電材料圖案然後可形成，以包括可在單元區域暴 露該掩埋接觸插塞的一凹槽開口。一下電極的多晶矽層是 沿著在單元區域的第四内層介電材料圖案表面的一階梯差 異而堆積，然後可選擇性移除。一介電材料層可在一下電 極的多晶矽層上形成。在半導體基材的單元區域中一起連 接及延伸到一部分核心區域的一上電極圖案可形成。一第 五内層介電材料層可在結構上形成，然後可暴露延伸到核 心區域的一部分上電極圖案的一用以配線的接點孔及可暴 露第一金屬插塞的一第二金屬接點孔可形成。最後，可填 補供配線的接點孔的一用以配線的接觸插塞及可填補第二 金屬接點孔的一第二金屬插塞可形成。 該絕緣層可透過一淺溝渠隔離程序形成，而且該位元線 圖案可透過連續堆積一鈦層、一障礙層、及一鎢層而形 成。閘極圖案與位元線可進一步包括覆蓋層，而該等覆蓋 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ^--------^--------- (請先閱讀背面之注意事項再填寫本頁) 495926 A7 _ B7 _ 五、發明說明（5 ) 層是由沿著側壁的閘極圖案、位元線圖案、與間隔物頂端 上的絕緣層所構成。該等覆蓋層能以一氮化物層形成。 (請先閱讀背面之注意事項再填寫本頁) I虫刻阻絕層能以一氮化物層形成。在形成姓刻阻絕層之 後，可進行在蚀刻阻絕層上形成一氧化物層的步驟。從單 元區域頂端可看出，第一金屬插塞是接觸一主動區域、一 位元線圖案、及一字線。第二金屬插塞的直徑可大於第一 以金屬覆蓋插塞的直徑。 當從單元區域的字線部分截面圖時，該掩埋接觸插塞可 在閘極圖案頂端上形成絕緣層下面的一位置上與掩埋接觸 連接塾連接，而且當從單元區域上的位元線截面圖看時， 一下電極的多晶矽層可在位元線圖案頂端上形成的絕緣層 下面位置上與掩埋接觸插塞連接。 經濟部智慧財產局員工消費合作社印製 本發明亦提供包括一核心區域及一單元區域的半導體記 憶裝置。該半導體記憶裝置包括一半導體基材，其包括透 過淺溝渠隔離所形成的一絕緣層，一閘極圖案具具有半導 體基材上形成的覆蓋層，一位元線圖案具有在側壁與頂端 上形成的覆蓋層，其中第一及第二内層介電材料層是在位 元線圖案與閘極圖案之間形成，在位元線圖案上形成一第 三内層介電材料層之後，一掩埋接觸插塞可用以填補由使 用在單元區域上的覆蓋層的一自行排列接觸程序所形成的 一掩埋接點孔，藉由掩埋接觸插塞而在第三内層介電材料 層上提供的一蚀刻阻絕層可形成，一第一金屬插塞可透過 將在核心區域的餘刻阻絕層與第一、第二、及第三内層介 電材料層圖案化而連接到半導體基材的表面與閘極圖案， -8- 本紙張尺度適用中國國家標準（CNS)A4規恪（210 X 297公釐） 495926 A7 _B7_ 五、發明說明（6 ) 一第四内層隔離圖案可藉由第一金屬插塞已形成及在單元 區域中暴露掩埋接觸插塞而在蝕刻阻絕層上提供，而且具 有在核心區域暴露一部分第三内層介電材料層的一溝渠， 一深内部圓柱型電容器單元可在第四内層隔離圖案的表面 上沿著一階梯差異而形成，一第二金屬插塞是連接到在結 構上形成核心區域的一第五内層介電材料層中的第一金屬 插塞，而該結構包括深内部圓柱型電容器，而且是具有大 於第一金屬插塞的一直徑，而且用以配接的一接觸插塞是 連接到第四内層線介電材料圖案溝渠中的深内部圓柱型電 容器單元的上電極層。 本發明可根據本發明的另一觀點而亦可提供包括一核心 區域及一單元區域的半導體記憶裝置。該半導體記憶裝置 包括一基材，該基材包括一絕緣層，其可透過淺溝渠隔離 形成；一閘極圖案，其可包括覆蓋層，而且在半導體基材 上形成；一位元線圖案，其包括覆蓋層，其中第一及第二 内層介電材料層是在位元線圖案與閘極圖案之間形成；一 掩埋接觸插塞，用以在位元線圖案上形成一第三内層介電 材料層之後透過使用單元區域中的覆蓋層而填補由一自行 排列接觸程序所形成的一掩埋接點孔；一蝕刻阻絕層，其 可在藉由形成掩埋接觸插塞的第三内層介電材料層上提 供；一第一金屬插塞，其可透過將在核心區域的蚀刻阻絕 層與第一、第二、與第三内層介電材料層圖案化而連接到 半導體基材與閘極圖案的表面；一第四内層隔離圖案，其 可在藉由第一金屬插塞已形成及在單元區域中暴露該掩埋 -9 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) t· 裝 經濟部智慧財產局員工消費合作社印製 495926 A7 B7_ 五、發明說明（7 ) (請先閱讀背面之注意事項再填寫本頁) 接觸插塞的蝕刻阻絕層上提供，一深内部圓柱型電容器單 元，其可沿著在第四内層隔離圖案表面上的一階梯差異而 形成；一第二金屬插塞，其是連接到該結構上形成核心區 域的第五内層介電材料層中的第一金屬插塞，而該結構包 括深内部圓柱型電容器，而且具有大於第一金屬插塞的直 徑；及用以配接之一接觸插塞，其是藉由核心區域的第五 内層介電材料層而連接到深内部圓柱型電容器單元的上電 極層，而該核心區域包括該深内部圓柱型電容器。 根據本發明，一掩埋接點孔可透過使用一位元線的覆蓋 層ϋ 一自行排列接觸（SAC)程序形成，稽里邊 線圖案與掩埋接點孔之間。此 形成一深~_内部圓柱型電容器，以避免在節點之間的一橋接 缺點，並且可抑制微粒的發生，而簡化製造程序。此外， 一第二金屬接點孔可透過使用一独刻阻絕層而以大於下面 第一金屬接點孔的一直徑形成，所以具有一深結構的第二 金屬接點孔可適當蝕刻，而且蝕刻的第二金屬接點孔可使 用一傳導材料填補。 經濟部智慧財產局員工消費合作社印製 本發明適用性的進一步範圍可從下面的詳細描述而變得 更顯然。然而，既然在本發明的精神與範圍内的各種不同 變化與修改可透過此詳細描述而由使技藝中熟諳此技者更 明白，所以了解到當表示本發明的較佳具體實施例時，詳 細描述與特殊範例可經由説明提供。 圖式之簡單説明 本發明從下面連同説明附圖的詳細描述而可完全了解， -10- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 經濟部智慧財產局員工消費合作社印製 495926 A7 ------------------ 五、發明說明（8 ) ~ 而且並未限制本發明，其中： 圖1 4係根據本發明的一第一具體實施例而描述一半導體 記憶裝置及其製造方法； 圖5係描述形成一掩埋接觸插塞的傳統方法結截面圖； 圖6· 1 5係根據本發明的第一具體實施例而進一步描述一 半導3豆€憶裝置及其製造方法；及 圖16係根據本發明的一第二具體實施例而描述一半導體 裝置及其製造方法截面圖。 丝^县體實施例之詳細裔m 一種用以在一上電極層重疊一核心區域溝渠上形成用以 配接的一接點孔之第一具體實施例是在圖丨_丨5描述。請即 參考圖1-15 ’在每一圖式中，左邊部分是在字線方向的核 心區域上的一半導體基材截面部分，中央部分是在字線方 向的一單元區域上的半導體基材截面部分，而且右邊部分 是在位元線方向的一單元區域上的半導體基材截面部分。 雖然圖1是由三個不同部分組成，但是這些截面部分能以 圖式表示而有助於了解。特別是，雖然不必然局限於如隨 後圖7的描述，但是可了解到閘極圖案i i 〇與位元線圖案 130可彼此垂直形成。 首先，請即參考圖13，根據本發明的一第一具體實施例 的半導體記憶裝置包括下列：i) 一半導體基材丨〇〇，其包括 由一淺溝渠隔離（STI)處理所形成的絕緣層1〇2，Π)—閘極 圖案110，其有覆蓋層116和118，而且是在半導體基材 100上形成，iii) 一位元線圖案130，其具有覆蓋層13 8和 -11 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁)
495926 經濟部智慧財產局員工消費合作社印製 A7 五、發明說明（9 ) 140，其中第一及第二内層介電材料層124和126是在位元 線圖木130與閘極圖案11〇之間形成，iv) 一掩埋接觸插塞 144，用以在位元線圖案130上形成一第三内層介電材料層 1421後，透過使用覆蓋層丨3 8和14〇而填補由一自行排列 接觸（SAC)處理所形成的一掩埋接點孔，v) 一蝕刻阻絕層 150 ,其是在掩埋接觸插塞144已形成的第三内層介電材料 層142上形成，Vi)—第一金屬插塞154，其係透過將在核 心區域上的蝕刻阻絕層150與第一、第二、及第三内層介 電材料層124、126、和142圖案化而連接到半導體基材 1〇〇與閘極圖案110的表面，vii)一第四内層介電材料圖案 160 ,其具有暴露單元區域的掩埋接觸插塞144的溝渠158 及第一金屬插塞154已形成的一部分核心區域的第三内層 介電材料層142，viii)—深内部圓柱型電容器單元168，其 是沿著第四内層介電材料圖案16〇表面的階梯差異而形 成’ ix) —第一金屬插塞172，其是藉由在深内部圓柱型電 容器單元168上形成核心區域的一第五内層介電材料層17〇 而連接到第一金屬插塞，而且具有大於第一金屬插塞154 的直徑，及X)用以配接的一接觸插塞丨74，其是連接到深 内邯圓柱型電容器單元168的一上電極層166，而且是在第 四内層介電材料圖案160的溝渠158中形成。 在根據本發明的第一具體實施例的半導體記憶裝置的情 況中’由於該掩埋接觸插塞144是透過使用位元線圖案130 的覆盍層13 8和140的SAC程序所形重疊邊緣可在製 造具有一微小圖案的半導體記憶外，既然第 、'考_勘 -12- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公髮 ^--------^---------. (請先閱讀背面之注意事項再填寫本頁} 495926 經濟部智慧財產局員工消費合作社印製
A7 B7 四層介電材料圖案160並未透過用以形成深内部圓柱型 : '單元16 8的濕餘刻移除，所以此不僅抑制在電容器 的下包極與微粒發生之間的一橋接缺點，而且簡化製造程 2。取後，雖然在單元區域與核心區域之間階梯差異提 阿，但疋用以形成第二金屬接觸插塞172的一機制可克服 第二金屬接觸插塞172的蝕刻與填補限制。 然後，用以製造例如在圖13的一半導體記憶裝置之方法 現將參考圖1-15描述。圖“系描述使用一絕緣層及一閘極 圖案而形成的一基材截面圖。請即參考圖i，絕緣層1〇2是 透過一 STI處理而在一半導體基材1〇〇上形成。在一閘絕緣 層（未在圖中顯示）形成之後，一閘極圖案110可在半導體 基材100上形成。若要形成閘極圖案110，包含多晶矽的一 閘極112、一矽化物層114、及一閘上絕緣層116是在半導 體基材100上連續堆積，以進行相同的圖案化。隨後，用 以形成一閘隔離物的一絕緣層（未在圖中顯示）可形成一預 定厚度，然後絕緣層可沿著圖案閘極丨丨2、矽化物層丨丨4、 與閘上絕緣層116的側壁而各向異性蝕刻形成一閘隔離物 118，藉此完成閘極圖案11〇。閘上絕緣層116與閘隔離物 118可透過使用一氮化物層形成。在本發明中，閘極圖案 的覆蓋層係包括閘上絕緣層116和閘隔離物11 8。 圖2係描述在直接接觸塾及掩埋接觸塾於圖丨的半導體基 材上形成之後的一半導體基材截面圖。請即參考圖2，在 一第一内層介電材料層124在閘極圖案110形成的半導體基 材100上提供之後，回蝕或化學機械拋光（CMP)可執行， -13- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公f ) ------------裝 (請先閱讀背面之注意事項再填寫本頁) · 經濟部智慧財產局員工消費合作社印製 495926 A7 B7_ 五、發明說明（11 ) 以使第一内層介電材料層124的表面平坦化。爲了要避免 雜質的熱擴散及抑制隨後清潔處理的輪廓變形，透過一化 學氣相沉積（CVD)技術而適度形成一高密度電漿（HDP)氧 化物第一内層介電材料層124。 一影像石版處理在可在平坦化半導體基材100上執行， 以形成可構成直接接觸墊與掩埋接觸墊120之一接點孔 122。由於閘極圖案110的覆蓋層，此蝕刻可經由一 SAC程 序而執行。隨後，在沉積可與半導體基材100重疊的一多 晶矽層及填補接點孔之後，回蝕便可執行，以使多晶矽層 的表面平坦化，藉此形成由多晶矽組成的直接接觸墊122 與掩埋接觸墊120。 圖3是在一位元線圖案於圖2的半導體基材上形成後的一 半導體基材截面圖。請即參考圖3，一第二内層介電材料 層126是藉由直接接觸墊122與掩埋接觸墊120形成的第一 内層介電材料層124上的一HDP氧化物層形成。然後，位 元線圖案130是在第二内層介電材料層126上形成。根據形 成一位元線圖案130的方法，首先，一鈦矽化物層鈦層13 2 是一鈦層132的形成，爲了要改善一半導體裝置的速度特 性，然後氮化鈦（TiN)的一障礙層134可在鈦層132上形 成。隨後，一位元線傳導材料的鎢層13 6可在障礙層134上 形成，然後一氮化物層的一位元線上絕緣層138是在鎢層 1 3 6上形成。其後，透過使用當作一蝕刻罩幕的位元線上 絕緣層138，下面鎢層136、障礙層134、與鈦層132可被 圖案化，而且位元線隔離物140可透過使用一氮化物層而 -14- 本紙張尺度適用中國國家標準（CNS)A/丨規格（21〇χ 297公釐） (請先閱讀背面之注意事項再填寫本頁)
經濟部智慧財產局員工消費合作社印製 495926 A7 B7 _ 五、發明說明（12 ) 沿著兩圖案化側壁形成，藉此完成位元線圖案130。位元 線圖案130的覆蓋層包括位元線上絕緣層13 8與位元線隔離 物140，該等兩是在一氮化物層上形成。 位元線上絕緣層1 3 8可透過電漿增強化學氣相沉積 (PECVD)而可在一氮化物層上形成，其在以例如200-400QC的低溫執行。此是因爲如果一氮化物層透過使用熱 溫處理形成，升高便可能發生在下面障礙層134與鈦層 132、及在鈦層132與第二内層介電材料層126之間發生。 然而，鎢層136的升高不會在將位元線上絕緣層13 8、鎢層 136、障礙層134、與鈦層132圖案化之後發生，所以位元 線隔離物140可透過低壓力CVD (LPCVD)形成一氮化物 層，而不會限制構造的溫度。 圖4是在一掩埋接觸插塞於圖3的裝置形成後的一半導體 基材截面圖。請即參考圖4，一第三内層介電材料層142是 在位元線圖案130形成的第二内層介電材料層126上形成。 第三内層介電材料層142可以是能以一低溫形成的HDP氧 化物層。隨後，CMP可執行，以使第三内層介電材料層 142的表面平坦化。圖案化可在第三内層介電材料層142上 執行，藉此透過一 SAC程序而形成可暴露掩埋接觸墊120 的掩埋接點孔。隨後，一多晶矽層可在產生的材料上提 供，然後一回蝕處理可執行，以形成用以填補掩埋接點孔 的掩埋接觸插塞144。 以下，將比較本發明的一傳統掩埋接觸插塞處理與掩埋 接觸插塞處理，而且根據本發明的一掩埋接觸插塞的明顯 -15- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 裝 · 495926 A7 B7__ 五、發明說明（13 ) 特徵將參考圖5-7描述。 (請先閱讀背面之注意事項再填寫本頁) 圖5係描述用以形成一掩埋接觸插塞的傳統方法截面圖。 參考圖5，因爲一覆蓋層並未使用在一位元線圖案30，而 該位元線圖案在傳統方法中是以一鈦層32、一障礙層34、 及一鎢層36组成，所以一處理邊緣在蝕刻一掩埋接點孔44 期間是不容易固定。特別是，如果在形成掩埋接點孔44的 一處理發生任何小的未對準，一電接觸便可能在位元線圖 案30與掩埋接點孔44之間發生，如此便引起半導體裝置的 一明顯缺點。在圖5中，參考數字1、2、10、20、26、和 42係分別表示一半導體基材、一絕緣層、一閘極圖案、一 掩埋接觸墊、一第二内層介電材料層、及一第三内層介電 材料層。 經濟部智慧財產局員工消費合作社印製 圖6是根據本發明用以形成一掩埋接觸插塞方法的截面 圖。請即參考圖6，覆蓋層，亦即，一位元線上絕緣層13 8 與一位元線隔離物140可加入位元線圖案130。因此，既然 一掩埋接點孔的上孔大小是大於傳統方法，所以本發明具 有的一優點在於具有一高外觀比率的掩埋接點孔可形成。 此外，該等覆蓋層，亦即，位元線上絕緣層138與位元線 隔離物140可包含一氮化物層（透過部分A表示），而該氮化 物層具有第三内層介電材料層142的高選擇性比率。因 此，當該掩埋接點孔透過一 SAC程序形成時，此可避免位 元線圖案130傳導材料的鎢與掩埋接點孔彼此接觸。 圖7是根據本發明的掩埋接觸插塞已形成的一單元區域平 面圖。請即參考圖7，閘極圖案1 1 0的一字線與位元線圖案 -16- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 五、發明說明（14 ) 130疋彼此垂直，而且直接接觸墊122與掩埋接觸插塞144 可分別形成。在此，從單元區域的頂端可看出，掩埋接觸 插塞144是接觸一主動區域146、位元線圖案130、與閘極 圖案110的字線。 圖8是在一蝕刻阻絕層及一氧化物層在圖4的結構上形成 之後的一半導體基材截面圖。請即參考圖8，具有大约700 入厚度的姓刻阻絕層150可藉由掩埋接觸插塞144已形成的 第三内層介電材料層142上形成。然後，一犧牲氧化物層 152可在蝕刻阻絕層15〇上形成5〇〇-2,〇〇〇 a的厚度，或例 如大約1，000人的厚度。蝕刻阻絕層15〇可用來停止用以形 成由圖12的參考數字168所表示深内部圓柱電容器單元及 形成一第二金屬接點孔的一隨後處理。此外，當平坦化的 執行用以在一隨後處理中形成一第一金屬插塞（圖9的參考 數字154)時，電漿增強四乙基氧矽酸鹽（PE-TEOS)層的犧 牲氧化物層152可用來避免蝕刻阻絕層丨50損壞。 經濟部智慧財產局員工消費合作社印製 圖9是一第一金屬插塞在圖8的結構中形成後的一半導體 基材截面圖。請即參考圖9，圖案化是在犧牲氧化物層152 上執行，以形成一第一金屬接點孔，而可暴露例如一主動 區域的半導體基材100的一部分表面，及閘極圖案的矽化 物層114。其後，一歐姆層（未在圖中顯示）是在第一金 接點孔的㈣·物導體基材 1 〇 〇的王動區域娘專的.一障礙層（#套_，顯示）上暴 露。 、 隨後，重疊結構表面及填補第一金屬接點孔的例如一鎢 -17- 五、發明說明（15 ) 層的傳導材料可形成，然後鎢層與犧牲氧化物層152可透 過回蝕而移除，所以蝕刻阻絕層15〇的表面可暴露，以形 成第一金屬插塞154。回蝕可藉由一 CMp處理達成。 第一金屬插塞154是在一隨後處理中用以形成一深内部 圓柱型電容器的必要方法。換句話説，爲了要避免在一典 型圓柱堆積類型電容器結構中發生相鄰儲存節點之間的二 橋接缺點，及抑制由-濕帶處理所引起的其他缺點，而用 以移除厚的第四内層介電材料層（圖1〇的參考數字16〇)， 具有一改良型結構的深内部圓柱型電容器單元必須採用。 然而’深内部圓柱型電容器單元不能利用當作表面區域 的-下電極的多晶硬層外表面以增加電容量。爲了要補償 表面區域的減少，具有大於2毫米的一低電極多晶矽層必 須形成。因此，在-隨後處理中，由於下電極的高結構多 晶矽層，一金屬接觸插塞的深度能以超過3毫米形成。對 於此理由而言，明顯不容易蝕刻金屬接點孔及形成一金屬 接觸插塞，用以填補在具有一深内部圓 半導體記憶錢巾的域駿孔。 金屬接觸構成已透過形成-金屬接觸解決超過數次，而 且在此情況中，用以抑制未對準的一墊可在一位元線構成 處理期間形成-第-接觸插塞的區域中形成。然而，在墊 形成的情況中，-核心區域必須佔用更多空間，如此便$ 增加核心區。此亦可相對減少引起許多單元必須在限制區 域形成的-問題的單元區域。此外，如果採用此方法，一 金屬接觸亦可€·成更深於本發明中所使用的第二金屬接點 -18- 495926 A7 B7 五、發明說明（16 孔。 圖10是在一第四内層之後介電材料圖案及一下電極的多 晶矽層在圖9的結構上形成後的一半導體基材截面圖。請 即參考圖10，例如PE_TE〇s層的一第四内層介電層可在蝕 刻阻絕層150上以大於h8毫米厚度形成。隨後，第四絕緣 層圖案，以便在單元區域中暴露掩埋接觸插塞144，然後 形成具有一溝渠158的第四絕緣圖案16()，以便在核心區域 暴露一部分第三内層介電材料層142。在此，一孔型圖案 可暴露該掩埋接觸插塞144。暴露一部分第三内層介電材 =層142的溝渠158可用於克服由形成一第二金屬接點孔的 隨後處理中的-大階梯差異所選擇性引起的姓刻限制。隨 後，弘卷备的下電極多晶石夕層162可在具有第三内層介 私材料層142的階梯差異與暴露部分的第四内層介電材 料圖案160的表面上形成。 圖11是在一下電極的多晶矽層162選擇性從圖的結構 移除後的一半導體基材截面圖。請即參考圖10，用”補 核心區域溝渠158與單元區域圖案部分的—光阻層（未在圖 中顯示)可在-下電極的多晶碎層162上提供。隨後，回钱 經濟部智慧財產局員工消費合作社印製 可在一下電極與光阻層的多晶矽層162上執行，以暴露第 2層介電材料圖案16〇的表面，如此便可形成一分開的 少曰曰碎層162’ '然後，用以填補核心區域溝渠與單元 區域圖案部分的光阻層可如圖"所示從第四 圖案160移除。 丨私刊竹 圖12是在一深内部圓柱型電容器單元及—第五内層介 -19-
經濟部智慧財產局員工消費合作社印製 材料層在圖11的結構上形成後的一半導體基材截面圖。請 即參考圖12，一介電材料層164是在多晶矽層162’上形 成。介電材料層164可從一原子層、或氮化物與氧化物層 的一雙層沉積形成的Ta205、Al2〇3中選取一者形成。在此 情況，爲了要在介電材料層164形成之前增加一下電極的 多晶矽層162’表面區域，形成半球形晶粒（HSG)的一處理 便可進一步執行。然後，一上電極層丨66可在形成介電材 料層164的結構上形成，以形内部圓柱型電容器單 元168。上電極層166可透過使一多晶矽層形 成。 成一圓柱型電容器（本第四内層介電材 料廣、 ρ 1¾^除，所以只有一下電極的多晶矽層表面可當 :作用「以摔觸介電材料層164的一下電極區域利用。爲了要 補償在深内部圓柱型電容器單元168中的低電極表面區域 減少，一下電極的多晶矽層162,能以大於2毫米的大小形 成。然後，PE-TEOS的一第五内層介電材料層17〇可沉積 在深内邵圓柱型電容器單元168已形成的結構。 根據本發明用以形成深内部圓柱型電容器單元168而未 移除第四内層介電材料圖案16〇的方法不需要透過一濕帶 而移除厚第四内層處理介電材料圖案之一程序。因此，此 方!"可避免在帶處理中發生的許多處理缺點。此外，既然 在單元區域與核心區域之間的階梯差異可減少，所以用以 減少在單元區域與核心區域之間一高度差異的全域平坦化 (請先閱讀背面之注意事項再填寫本頁} _ 裝 A^T· -20-
本紙張尺度適用t國國家標準（CNS)/U規格（210 x 297公餐） n n n . 經濟部智慧財產局員工消費合作社印製 A7 ^""""—--— ___B7__五、發明說明（彳8 ) 是不需要。結果，製造可簡化。 圖13是在一第二金屬插塞及一金屬配線圖案在圖12結構 中形成後的一半導體基材截面圖。請即參考圖13，在一光 阻圖案在第五内層介電材料層17〇上形成之後，圖案化便 ΤΓ執行，以形成可暴露第一金屬插塞154的第二金屬接點 孔、及用以配線之一接點孔，其可在核心區域溝渠158中 暴露電容器的上電極層166。在此情況，第二金屬接點孔 的直徑最好大於第一金屬接點孔的直徑。 —附著層（未在圖中顯示）是在使用鈦（Ti)的第二金屬接 點孔底部形成。隨後，在用以填補的第二金屬接點孔與配 線接點孔的一鎢層在一足夠厚度的結構1〇()上沉積之後， 回蝕或CMP的結構1〇〇便可執行，以形成用以填補第二金 屬孔的第二金屬插塞172及用以配線174的接觸插塞。其 次，在一金屬配線層堆積在第二金屬插塞172與配線接觸 插塞174已形成的結構上之後，一影像石版處理便可執 行’以形成一金屬配線圖案176，用以連接第二金屬插塞 172與用以配線的接觸插塞174。 圖14是一第二金屬層如圖13蝕刻之後的一結構截面圖， 而且圖1 5係顯示圖14的第一金屬插塞與第二金屬接點孔彼 此重登的平面圖。請即參考圖14和15，如果第一金屬插塞 15 4及一第二金屬接點孔1 7 1的直徑分別是3 5 0微毫米和 420微毫米第一金屬插塞154與第二金屬接點孔171的重疊 可允許無邊緣接觸蝕刻，由於在第一金屬插塞154與第二 金屬接點孔1 7 1之間的直徑差異，及使用一氮化物層的蝕 -21- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 裝 . 鐮· 495926 經濟部智慧財產局員工消費合作社印製 A7 _B7_五、發明說明（19 ) 刻阻絕層功能。因此，此無邊緣接觸蝕刻好處是可形成及 填補具有一高外觀比率的第二金屬接點孔171，其對於形 成深内部圓柱型電容器單元168是必要的。 圖16係根據本發明的一第二具體實施例而描述一半導體 記憶裝置及一製造方法的截面圖。在第一具體實施例中， 在溝渠（圖10的參考數字15 8)在核心區域形成之後，用以 配線的接觸插塞174可藉由堆積重疊上電極層166而形成。 然而，請即參考圖16，在根據本發明的一第二具體實施例 而製造一半導體記憶裝置的方法中，用以配線的接觸插塞 174可形成，而不必在核心區域的一第四内層介電材料圖 案260的溝渠中形成。既然程序是與第一具體實施例相 同，所以其他製造程序便省略。 此外，除了 一溝渠不在第四内層介電材料圖案260中形 成之外，根據本發明的第二具體實施例的一半導體記憶裝 置結構是與第一具體實施例的半導體記憶裝置結構相同， 該第四内層介電材料圖案260涵蓋整個核心區域，而且用 以配線的接觸插塞線174並未在溝渠中形成，而是直接在 第四内層介電材料圖案2 60上形成。 概括言之，根據本發明，首先，在一位元線圖案與一掩 埋接點孔之間的一處理邊緣可透過使用位元線圖案的覆蓋 層之一 SAC程序形成該掩埋接點第二，本發明 可幫助一深内部圓柱型電容器的構節點之間 避免一橋接缺點，並且可抑制微粒的發生，而可簡化製 造。第三，既然一第二金屬接點孔的直徑大於下面第一金 -22- 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐) "" (請先閱讀背面之注意事項再填寫本頁) 裝 訂·. 舜 495926 A7 B7_ 五、發明說明（20 ) 屬接點孔的直徑，所以具有一深結構的第二金屬接點孔可 適度蝕刻，然後使用一傳導材料填補。 本發明的描述很顯然能以許多方式改變。此變化並未達 背本發明的精神與範圍，而且對於在技藝中熟諳此技者而 言，所有此修改是包括在下列申請專利的範圍内。 (請先閱讀背面之注意事項再填寫本頁) 丨裝 . 經濟部智慧財產局員工消費合作社印製 -23- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）

Claims (1)

  1. 495926 A8 B8 C8 D8 t、申請專利範圍 1 . 一種用以製造包括一核心區域及一單元區域的半導體記 憶裝置之方法，其包含： 形成一閘極圖案，其在半導體基材上具有覆蓋層，該 半導體基材具有在此形成的一絕緣層； 在該半導體基材與該閘極圖案上形成一第一内層介電 材料層，並且將該第一内層介電材料層圖案化，以包括 一直接接觸整及一掩埋接觸塾； 在該圖案化第一内層介電材料層上形成一第二内層介 電材料層，並且在該單元區域中形成具有覆蓋層的一位 元線圖案； 在該第二内層介電材料層及該位元線圖案上形成一第 三内層介電材料層，透過一自行排列接觸程序而在單元 區域中形成直通該掩埋接觸墊的一掩埋接點孔，並且形 成用以填補該掩埋接點孔的一掩埋接觸插塞； 在包括該掩埋接觸插塞的第三内層介電材料層上形成 一餘刻阻絕層，在核心區域形成一第一金屬接點孔’及 形成用以填補該第一金屬接點孔的一第一金屬插塞； 在該钱刻阻絕層與該第一金屬插塞上形成一第四内層 介電材料層，然後將該第四内層介電材料層圖案化，以 形成具有一溝渠的第四内層介電材料圖案，其可在該單 元區域暴露該掩埋接觸插塞，並且在該核心區域可暴露 該第三内層介電材料層的一表面； 在該第四内層介電材料層上及該溝渠中形成一多晶矽 層，然後選擇性移除該多晶矽層，以便沿著溝渠内的階 -24- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項寫本頁) 訂： 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 495926 A8 B8 C8 D8 六、申請專利範圍 梯差異而形成一下電極； 在該下電極上形成一介電材料層； 在該第四内層介電材料層與該介電材料層上形成一上 電極圖案，所以該核心區域的一上電極層與該單元區域 的一上電極層可連接一起； 在該第四内層介電材料層與該上電極圖案上堆積一第 五内層介電材料層，然後形成用以配線的一第一接點 孔，以在該核心區域的溝渠中暴露該上電極層；及一第 一金屬接點孔’以暴露該第'一金屬插塞；及 形成用以配線的一接觸插塞，以填補該第一接點孔； 及一第二金屬插塞，以填補該第二金屬接點孔。 2.如申請專利範圍第1項之方法，其中該絕緣層可透過一 淺溝渠隔離程序而形成。 3 .如申請專利範圍第1項之方法，其中該位元線圖案可在 該第二内層介電材料層上透過一鈦層、一障礙層、及一 鎢層堆積而形成。 4.如申請專利範圍第3項之方法，其中該閘極圖案與該位 元線圖案的覆蓋層可包括在該閘極圖案與該位元線圖案 頂端上形成的絕緣氮化物層，並且沿著該閘極圖案與該 位元線圖案的側壁形成氮化物層的隔離物。’ 5 .如申請專利範圍第4項之方法，其中該位元線圖案的該 等覆蓋層可包含氮化物層，該氮化物層是在200-400QC 的溫度上由一電漿增強化學氣相沉積（PECVD)技術形 成，以避免該鶴層的升高。 -25- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ------------裝--------訂--------- (請先閱讀背面之注意事項再填寫本頁) 六 申請專利範圍 6.如申請專利範圍第β之方法，其中在該掩埋接點孔中 形成一掩埋接觸插塞可包含： 沉積多晶矽，該多晶矽可重疊該第三内層介電材料 層，並且填補該掩埋接點孔；及 執行該多晶碎的回蚀，所以可將該第三内層介電材料 層的一表面暴露。 如申凊專利範圍第1項之方法，其中該蝕刻阻絕層是一 氮化物層。 8·如申請專利範圍第!項之方法，其中該形成一㈣阻絕 層可進一步包含在該蝕刻阻絕層上形成一犧牲氧化物 層0 9 如申请專利範圍第8項之方法，其中該犧牲氧化物層可 透過使用電漿增強四乙基氧矽酸鹽（PE-TE〇s)而形成 500-2,000 A的厚度。 10. 如申請專利範圍第上項之方法，其中該形成一第一金屬 插塞可包含： 在接觸该半導體基材主動區域邊界的第一金屬接點孔 中形成一歐姆層及一障礙層；並且 在該障礙層上形成一鎢層。 11. 如申請專利範圍第之方法，其中該第一金屬插塞是 接觸該半導體基材、該位元線圖案、與該字線的一主動 區域。 12·如申請專利範圍第！項之方法，其中該第四内層介電材 料層可透過使用PE-TEOS而形成大於1. 8毫米厚度。 26- 規格（210 X 297公釐7" 495926 A8 B8 C8 D8
    申請專利範圍 經濟部智慧財產局員工消費合作社印製 13. 如申請專利範固第之方法，其中該選擇性移 晶砍層可包含： 塗層一光阻層，其是重疊於該多晶矽層； 在孩光阻層上執行回蚀，以暴露該第四内層介電材 層的一表面；及 從該第四内層介電材料層形成的溝渠將該光阻層移 除。 曰 14. 如申請專利範圍第】項之方法，其中該選擇性移除該多 晶砍層可進一#包含在該多晶石夕層上形 < 半球形晶粒 (HSGs)的該步驟。 15·如申請專利範圍第！項之方法，其中該介電材料層是從 由原子沈積形成的Ta2〇s、A12〇3所組成的介電材料、 及氮化物與氧化物的一雙層而選取。 16.如申請專利範圍第丨項之方法，其中該上電極層是由氮 化鈦（TiN)及一多晶矽層的雙層而形成。 17·如申請專利範圍第丨項之方法，其中該第二金屬插塞的 直控是大於該第一金屬插塞的直徑，而且一無邊緣接觸 可透過使用重疊在該第一金屬插塞上的該蝕刻阻絕層而 形成。 18.如申請專利範圍第1項之方法，其中在形成一第二金屬 接點孔之後，可進一步包含透過使用鈦與氮化鈦而在該 第二金屬接點孔的底部上形成一附著層。 19· 一種包括一核心區域及一單元區域之半導體記憶裝置， 其包含： -27- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） --------------------訂--------- (請先閱讀背面之注音？事項再填寫本頁} 經濟部智慧財產局員工消費合作社印製 495926 A8 B8 C8 D8 六、申請專利範圍 一半導體基材，其包括由淺溝渠隔離所形成的一絕緣 層； 在該半導體基材上形成的一閘極圖案，該閘極圖案具 有在其上形成的覆蓋層； 在側壁及其頂端上形成具有覆蓋層的一位元線圖案， 該位元線圖案與該閘極圖案在其間具有第一及第二内層 介電材料層； 一掩埋接觸插塞，其可透過使用在單元區域的位元線 圖案的覆蓋層而藉由一自行排列接觸處程序，填補穿過 一第三内層介電材料層而形成的一掩埋接點孔，該第三 内層介電材料層是在該位元線圖案與該第二内層介電材 料層上形成； 一蝕刻阻絕層，其被提供於該第三内層介電材料層與 該掩埋接觸插塞之上； 一第一金屬插塞，其是透過將在核心區域中的該蝕刻 阻絕層與該等第一、第二、及第三内層介電材料層圖案 化而連接到該半導體基材的一表面與該閘極圖案； 一第四内層介電材料圖案，其被提供於該餘刻阻絕層 與該第一金屬插塞之上，以便在單元區域中暴露該掩埋 接觸插塞，而且具有一溝渠，以便在核心區域暴露一部 分的該第三内層介電材料層； 一深内部圓柱型電容器，其是沿著該第四内層介電材 料層的一階梯差異及在藉由該第四内層介電材料圖案所 暴露的該第三内層介電材料層的一表面上形成； -28- 本紙張尺度適用中國國家標準（CNS)A4規格mo X 297公釐） (請先閱讀背面之注意事項再填寫本頁) -------訂---------線g 495926 A8 B8 C8 D8 六、申請專利範圍 (請先閱讀背面之注意事項再填寫本頁) 一第二金屬插塞，其是連接到該第一金屬插塞，而且 具大於該第一金屬插塞的直徑，該第二金屬插塞是在核 心區域的一第五内層介電材料層形成，該第五内層介電 材料層是在該第四内層介電材料層與該深内部圓柱型電 容器上形成；及 一接觸插塞，其連接到該第四内層介電材料圖案中形 成溝渠的該深内部圓柱型電容器的一上電極層。 20. —種用以製造包括一核心區域及一單元區域的半導體記 憶裝置之方法，其包含： 在一半導體基材上形成包括覆蓋層的一閘極圖案，該 半導體基材具有在其中形成的一絕緣層； 在該半導體基材與閘極圖案上形成一第一内層介電材 料層，並且將該第一内層介電材料層圖案化，以包括一 直接接觸墊及一掩埋接觸墊； 在該圖案第一内層介電材料層上形成一第二内層介電 材料層，而且在單元區域中形成具有覆.蓋層的一位元線 圖案； 、 經濟部智慧財產局員工消費合作社印製 在該第二内層介電材料層與該位元線圖案上形成一第 二内層介電材料層，在單元區域透過一自行排列接觸程 序而形成穿過該掩埋接觸墊的一掩埋接點孔^，並且形成 用以填補該掩埋接點孔的一掩埋接觸插塞； 在包括該掩埋接觸插塞的第三内層介電材料層上形成 一蝕刻阻絕層，在核心區域形成一第一金屬接點孔，及 形成用以填補該第一金屬接點孔的一第一金屬插塞； _-29-_ 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐) 經濟部智慧財產局員工消費合作社印製 495926 A8 B8 C8 D8 六、申請專利範圍 在該蚀刻阻絕層與該第一金屬插塞上形成一第四内層 介電材料圖案，其是在單元區域中暴露該掩埋接觸插 塞，並且重疊該核心區域的一整個表面； 在該單元區域的第四内層介電材料圖案與掩埋接觸插 塞上形成一多晶矽層，然後選擇性移除該多晶矽層，以 沿著該第四内層介電材料圖案的一階梯差異形成一下電 極； 在該下電極上形成一介電材料層； 在該第四内層介電材料圖案及在單元區域連接的介電 材料層上形成一上電極圖案，並且擴充到一部分該核心 區域； 在該第四内層上介電材料層與該上電極圖案上堆積一 第五内層介電材料層，然後形成用以配線的一第一接點 孔，以暴露擴充到該核心區域的一部分上電極圖案；及 一第二金屬接點孔，以暴露該第一金屬插塞；及 形成用以配線的一接觸插塞，以填補該第一接點孔； 及一第二金屬插塞，以填補該第二金屬接點孔。 21. —種包括一核心區域及一單元區域之半導體記憶裝置， 其包含： 一半導體基材，其包括由淺溝渠隔離所形成的一絕緣 層； 一閘極圖案，其是在該半導體基材上形成，該閘極圖 案包括在其上形成的覆蓋層； 一位元線圖案，其包括覆蓋層，該位元線圖案與該閘 -30- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐) -------------裝---- (請先閱讀背面之注意事項再填寫本頁) 訂---------' 495926 A8 B8 C8 D8 六、申請專利範圍 極圖案具有在其間的第一及第二内層介電材料層； (請先閱讀背面之注意事項再填寫本頁) 一掩埋接觸插塞，其透過使用單元區域中位元線圖案 的覆蓋層而藉由一自行排列接觸處理填補經由一第三内 層介電材料層形成的一掩埋接點孔，該第三内層介電材 料層是在該位元線圖案與該第二内層介電材料層上形 成； 一蝕刻阻絕層，其被提供於該第三内層介電材料層與 該掩埋接觸插塞之上； 一第一金屬插塞，其可透過將在核心區域中的該独刻 阻絕層與該等第一、第二、及第三内層介電材料層圖案 化而連接到該半導體基材的一表面與該閘極圖案；· 一第四内層介電材料圖案，其被提供於該蝕刻阻絕層 與該第一金屬插塞之上，以便在單元區域暴露該掩埋接 觸插塞； 一深内部圓柱型電容器，其是沿著該第四内層介電材 料圖案的一階梯差異及透過該第四内層介電材料圖案所 暴露的該第三内層介電材料層的一表面上而形成； 經濟部智慧財產局員工消費合作社印製 一第二金屬插塞，其連接到該第一金屬插塞，而且其 直徑是大於該第一金屬插塞的直徑，該第二金屬插塞是 在核心區域的·一第五内層介電材料層形成，該第五内層 介電材料層是在該第四内層介電材料層與該深内部圓柱 型電容器上形成；及 一用以配線的接點孔，其連接到在核心區域經由該第 五内層介電材料層的該深内部圓柱型電容器的一上電極 層。 _-31 - _ 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐) '
TW090106755A 2000-05-26 2001-03-22 Semiconductor memory device and fabricating method thereof TW495926B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000028658A KR100331568B1 (ko) 2000-05-26 2000-05-26 반도체 메모리 소자 및 그 제조방법

Publications (1)

Publication Number Publication Date
TW495926B true TW495926B (en) 2002-07-21

Family

ID=19670463

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090106755A TW495926B (en) 2000-05-26 2001-03-22 Semiconductor memory device and fabricating method thereof

Country Status (4)

Country Link
US (1) US6461911B2 (zh)
JP (1) JP4005776B2 (zh)
KR (1) KR100331568B1 (zh)
TW (1) TW495926B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108269784B (zh) * 2017-01-03 2020-12-04 美光科技公司 中介层，以及包含中介层的半导体封装体及其制作方法

Families Citing this family (94)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6395600B1 (en) * 1999-09-02 2002-05-28 Micron Technology, Inc. Method of forming a contact structure and a container capacitor structure
KR100618683B1 (ko) * 2000-06-01 2006-09-06 주식회사 하이닉스반도체 반도체 메모리 소자의 캐패시터 제조방법
US7153195B2 (en) * 2000-08-30 2006-12-26 Micron Technology, Inc. Methods and apparatus for selectively removing conductive material from a microelectronic substrate
US7129160B2 (en) 2002-08-29 2006-10-31 Micron Technology, Inc. Method for simultaneously removing multiple conductive materials from microelectronic substrates
US7220166B2 (en) 2000-08-30 2007-05-22 Micron Technology, Inc. Methods and apparatus for electromechanically and/or electrochemically-mechanically removing conductive material from a microelectronic substrate
US7074113B1 (en) 2000-08-30 2006-07-11 Micron Technology, Inc. Methods and apparatus for removing conductive material from a microelectronic substrate
US7112121B2 (en) 2000-08-30 2006-09-26 Micron Technology, Inc. Methods and apparatus for electrical, mechanical and/or chemical removal of conductive material from a microelectronic substrate
US7153410B2 (en) * 2000-08-30 2006-12-26 Micron Technology, Inc. Methods and apparatus for electrochemical-mechanical processing of microelectronic workpieces
US7192335B2 (en) * 2002-08-29 2007-03-20 Micron Technology, Inc. Method and apparatus for chemically, mechanically, and/or electrolytically removing material from microelectronic substrates
US7160176B2 (en) 2000-08-30 2007-01-09 Micron Technology, Inc. Methods and apparatus for electrically and/or chemically-mechanically removing conductive material from a microelectronic substrate
US7094131B2 (en) * 2000-08-30 2006-08-22 Micron Technology, Inc. Microelectronic substrate having conductive material with blunt cornered apertures, and associated methods for removing conductive material
US7078308B2 (en) * 2002-08-29 2006-07-18 Micron Technology, Inc. Method and apparatus for removing adjacent conductive and nonconductive materials of a microelectronic substrate
US7134934B2 (en) 2000-08-30 2006-11-14 Micron Technology, Inc. Methods and apparatus for electrically detecting characteristics of a microelectronic substrate and/or polishing medium
KR100382738B1 (ko) * 2001-04-09 2003-05-09 삼성전자주식회사 반도체 소자의 메탈 컨택 형성 방법
KR100408742B1 (ko) * 2001-05-10 2003-12-11 삼성전자주식회사 집적회로소자의 캐패시터 및 그 제조방법
KR100378200B1 (ko) * 2001-05-22 2003-03-29 삼성전자주식회사 반도체 소자의 콘택 플러그 형성방법
JP2003007854A (ja) * 2001-06-22 2003-01-10 Nec Corp 半導体記憶装置及びその製造方法
KR100732750B1 (ko) * 2001-12-28 2007-06-27 주식회사 하이닉스반도체 반도체소자의 커패시터 및 그의 제조방법
US6900106B2 (en) * 2002-03-06 2005-05-31 Micron Technology, Inc. Methods of forming capacitor constructions
KR100471164B1 (ko) * 2002-03-26 2005-03-09 삼성전자주식회사 금속-절연체-금속 캐패시터를 갖는 반도체장치 및 그제조방법
US6689643B2 (en) * 2002-04-25 2004-02-10 Chartered Semiconductor Manufacturing Ltd. Adjustable 3D capacitor
KR100475272B1 (ko) * 2002-06-29 2005-03-10 주식회사 하이닉스반도체 반도체소자 제조방법
JP2004111414A (ja) * 2002-09-13 2004-04-08 Renesas Technology Corp 半導体装置の製造方法
KR100505656B1 (ko) * 2002-12-10 2005-08-04 삼성전자주식회사 스토리지 전극과의 접촉 면적을 보다 확보하기 위해서비트 라인 방향으로 확장된 콘택체를 포함하는 반도체소자 제조 방법
KR100465631B1 (ko) * 2002-12-11 2005-01-13 주식회사 하이닉스반도체 반도체 소자의 캐패시터 형성방법
US6812150B2 (en) * 2002-12-26 2004-11-02 Micron Technology, Inc. Methods for making semiconductor device structures with capacitor containers and contact apertures having increased aspect ratios
KR100474554B1 (ko) * 2002-12-30 2005-03-10 주식회사 하이닉스반도체 반도체소자의 형성방법
TWI271872B (en) * 2002-12-30 2007-01-21 Hynix Semiconductor Inc Capacitor and method for fabricating the same
KR100607647B1 (ko) * 2003-03-14 2006-08-23 주식회사 하이닉스반도체 반도체소자의 제조 방법
KR100522544B1 (ko) * 2003-04-03 2005-10-19 삼성전자주식회사 캐패시터를 구비하는 반도체 장치 및 그 제조 방법
US7049203B2 (en) * 2003-04-30 2006-05-23 Samsung Electronics Co., Ltd. Semiconductor device having a capacitor and method of fabricating same
KR100532435B1 (ko) * 2003-05-15 2005-11-30 삼성전자주식회사 스토리지 노드 및 저항체를 포함하는 반도체 메모리 소자및 그 제조방법
KR100548996B1 (ko) * 2003-07-14 2006-02-02 삼성전자주식회사 바 형태의 스토리지 노드 콘택 플러그들을 갖는 디램 셀들및 그 제조방법
JP4528504B2 (ja) * 2003-08-22 2010-08-18 ルネサスエレクトロニクス株式会社 半導体装置とその製造方法
KR100499175B1 (ko) * 2003-09-01 2005-07-01 삼성전자주식회사 반도체 장치 및 이의 제조 방법
US7112122B2 (en) 2003-09-17 2006-09-26 Micron Technology, Inc. Methods and apparatus for removing conductive material from a microelectronic substrate
US7005744B2 (en) * 2003-09-22 2006-02-28 International Business Machines Corporation Conductor line stack having a top portion of a second layer that is smaller than the bottom portion
KR100562675B1 (ko) * 2003-11-04 2006-03-20 주식회사 하이닉스반도체 반도체 소자의 제조방법
US7153777B2 (en) * 2004-02-20 2006-12-26 Micron Technology, Inc. Methods and apparatuses for electrochemical-mechanical polishing
JP4897201B2 (ja) * 2004-05-31 2012-03-14 ルネサスエレクトロニクス株式会社 半導体装置
US7772108B2 (en) * 2004-06-25 2010-08-10 Samsung Electronics Co., Ltd. Interconnection structures for semiconductor devices and methods of forming the same
KR100626378B1 (ko) * 2004-06-25 2006-09-20 삼성전자주식회사 반도체 장치의 배선 구조체 및 그 형성 방법
KR100533959B1 (ko) * 2004-06-30 2005-12-06 삼성전자주식회사 반도체 장치 제조 방법
US7566391B2 (en) * 2004-09-01 2009-07-28 Micron Technology, Inc. Methods and systems for removing materials from microfeature workpieces with organic and/or non-aqueous electrolytic media
JP4410075B2 (ja) * 2004-09-28 2010-02-03 株式会社東芝 半導体装置およびその製造方法
KR100587693B1 (ko) * 2004-11-30 2006-06-08 삼성전자주식회사 커패시터 하부 전극 형성 방법
DE102005051973B3 (de) * 2005-10-31 2007-06-28 Infineon Technologies Ag Herstellungsverfahren für vertikale Leitbahnstruktur, Speichervorrichtung sowie zugehöriges Herstellungsverfahren
JP4543392B2 (ja) * 2005-11-01 2010-09-15 エルピーダメモリ株式会社 半導体装置の製造方法
US20070190773A1 (en) * 2006-02-10 2007-08-16 Peter Baars Method of fabricating a semiconductor device
US7863663B2 (en) * 2006-04-07 2011-01-04 Micron Technology, Inc. Hybrid electrical contact
JP4205734B2 (ja) * 2006-05-25 2009-01-07 エルピーダメモリ株式会社 半導体装置の製造方法
KR100799125B1 (ko) * 2006-05-30 2008-01-29 주식회사 하이닉스반도체 캐패시터를 구비한 반도체 소자의 제조방법
KR100732773B1 (ko) * 2006-06-29 2007-06-27 주식회사 하이닉스반도체 절연층들간의 들뜸을 방지한 반도체 소자 제조 방법
US7709367B2 (en) * 2006-06-30 2010-05-04 Hynix Semiconductor Inc. Method for fabricating storage node contact in semiconductor device
JP4322897B2 (ja) * 2006-07-07 2009-09-02 エルピーダメモリ株式会社 半導体装置の製造方法
KR100791339B1 (ko) * 2006-08-25 2008-01-03 삼성전자주식회사 평탄화 저항 패턴을 포함하는 복합칩 반도체 소자 및 그제조 방법
KR101034940B1 (ko) 2006-12-28 2011-05-17 주식회사 하이닉스반도체 비휘발성 메모리 소자의 제조 방법
KR100811442B1 (ko) * 2007-02-09 2008-03-07 주식회사 하이닉스반도체 반도체 소자 및 그의 제조 방법
JP2009016596A (ja) * 2007-07-05 2009-01-22 Elpida Memory Inc 半導体装置及び半導体装置の製造方法
JP2009049078A (ja) * 2007-08-15 2009-03-05 Elpida Memory Inc 半導体装置の製造方法
JP2009164535A (ja) * 2008-01-10 2009-07-23 Elpida Memory Inc 半導体装置、及びその製造方法
JP2009253249A (ja) 2008-04-11 2009-10-29 Elpida Memory Inc 半導体装置、その製造方法、及び、データ処理システム
KR100979243B1 (ko) 2008-04-29 2010-08-31 주식회사 하이닉스반도체 반도체 소자 및 그의 제조방법
TWI375300B (en) * 2008-07-22 2012-10-21 Nanya Technology Corp Dynamic random access memory structure and method of making the same
WO2010035522A1 (ja) * 2008-09-25 2010-04-01 積水化学工業株式会社 シリコン含有膜のエッチング方法および装置
KR101565797B1 (ko) * 2009-02-16 2015-11-05 삼성전자주식회사 콘택 플러그를 포함하는 반도체 장치
US20100224960A1 (en) * 2009-03-04 2010-09-09 Kevin John Fischer Embedded capacitor device and methods of fabrication
KR101006531B1 (ko) * 2009-05-11 2011-01-07 주식회사 하이닉스반도체 반도체 소자 및 그 제조방법
US8563425B2 (en) * 2009-06-01 2013-10-22 Advanced Micro Devices Selective local interconnect to gate in a self aligned local interconnect process
JP2010287853A (ja) * 2009-06-15 2010-12-24 Elpida Memory Inc 半導体装置及びその製造方法
KR101129919B1 (ko) * 2010-04-15 2012-03-23 주식회사 하이닉스반도체 반도체 소자 및 그의 형성 방법
JP2011233765A (ja) * 2010-04-28 2011-11-17 Elpida Memory Inc 半導体装置及び半導体装置の製造方法
KR20120019262A (ko) * 2010-08-25 2012-03-06 삼성전자주식회사 반도체 소자 및 이를 제조하는 방법
JP2012089744A (ja) 2010-10-21 2012-05-10 Elpida Memory Inc 半導体装置の製造方法
KR101129871B1 (ko) * 2010-12-14 2012-03-23 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
JP6040035B2 (ja) * 2013-01-18 2016-12-07 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US9219110B2 (en) 2014-04-10 2015-12-22 Taiwan Semiconductor Manufacturing Co., Ltd. MIM capacitor structure
US9391016B2 (en) * 2014-04-10 2016-07-12 Taiwan Semiconductor Manufacturing Co., Ltd. MIM capacitor structure
US9368392B2 (en) 2014-04-10 2016-06-14 Taiwan Semiconductor Manufacturing Co., Ltd. MIM capacitor structure
US9425061B2 (en) 2014-05-29 2016-08-23 Taiwan Semiconductor Manufacturing Co., Ltd. Buffer cap layer to improve MIM structure performance
CN105226009B (zh) * 2014-07-01 2018-10-16 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
US9478490B2 (en) * 2014-09-10 2016-10-25 Qualcomm Incorporated Capacitor from second level middle-of-line layer in combination with decoupling capacitors
US9818935B2 (en) * 2015-06-25 2017-11-14 Taiwan Semiconductor Manufacturing Co., Ltd. Techniques for MRAM MTJ top electrode connection
KR102582423B1 (ko) * 2016-11-03 2023-09-26 삼성전자주식회사 반도체 소자
US10741654B2 (en) * 2016-11-17 2020-08-11 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and forming method thereof
US10008416B2 (en) * 2016-11-30 2018-06-26 Taiwan Semiconductor Manufacturing Co., Ltd. Forming a protective layer to prevent formation of leakage paths
KR101933419B1 (ko) * 2017-04-25 2018-12-28 삼성전기 주식회사 커패시터 및 그 제조 방법
CN107946302A (zh) * 2017-12-06 2018-04-20 睿力集成电路有限公司 半导体存储器及其制造方法
TWI683418B (zh) * 2018-06-26 2020-01-21 華邦電子股份有限公司 動態隨機存取記憶體及其製造、寫入與讀取方法
CN111211092B (zh) * 2018-11-22 2023-02-17 中芯国际集成电路制造(北京)有限公司 半导体结构及其形成方法
CN112185939B (zh) * 2019-07-03 2022-03-22 长鑫存储技术有限公司 电容组件及其制作方法、存储器
CN114068413B (zh) * 2020-07-31 2024-07-02 长鑫存储技术有限公司 半导体结构的制作方法及半导体结构
US11882682B2 (en) 2020-07-31 2024-01-23 Changxin Memory Technologies, Inc. Method for manufacturing semiconductor structure, and semiconductor structure
CN113097144B (zh) * 2021-03-30 2022-05-27 长鑫存储技术有限公司 半导体结构及其制备方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3010945B2 (ja) * 1991-12-13 2000-02-21 日本電気株式会社 セルフアライン・コンタクト孔の形成方法
JPH08204012A (ja) * 1994-07-29 1996-08-09 Nec Corp 半導体装置及びその製造方法
JP3571088B2 (ja) * 1994-10-25 2004-09-29 沖電気工業株式会社 Ｄｒａｍセルコンタクトの構造及びその形成方法
JP3703885B2 (ja) * 1995-09-29 2005-10-05 株式会社東芝 半導体記憶装置とその製造方法
JP3563530B2 (ja) * 1996-05-31 2004-09-08 株式会社日立製作所 半導体集積回路装置
JP3752795B2 (ja) * 1996-10-04 2006-03-08 株式会社日立製作所 半導体記憶装置の製造方法
JPH1140765A (ja) * 1997-07-16 1999-02-12 Toshiba Corp 半導体記憶装置及びその製造方法
JP3919921B2 (ja) * 1997-09-26 2007-05-30 三菱電機株式会社 半導体装置
JP3686248B2 (ja) * 1998-01-26 2005-08-24 株式会社日立製作所 半導体集積回路装置およびその製造方法
US6380574B1 (en) * 1998-05-25 2002-04-30 Hitachi, Ltd. Ferroelectric capacitor with a self-aligned diffusion barrier
KR100299594B1 (ko) * 1998-07-13 2001-09-22 윤종용 디램 장치의 제조 방법
JP2000156480A (ja) * 1998-09-03 2000-06-06 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP2000091534A (ja) * 1998-09-11 2000-03-31 Mitsubishi Electric Corp 半導体装置
JP3843367B2 (ja) * 1998-10-30 2006-11-08 エルピーダメモリ株式会社 半導体集積回路装置の製造方法
JP3296324B2 (ja) * 1999-04-07 2002-06-24 日本電気株式会社 半導体メモリ装置の製造方法
US6291289B2 (en) * 1999-06-25 2001-09-18 Micron Technology, Inc. Method of forming DRAM trench capacitor with metal layer over hemispherical grain polysilicon

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108269784B (zh) * 2017-01-03 2020-12-04 美光科技公司 中介层，以及包含中介层的半导体封装体及其制作方法

Also Published As

Publication number Publication date
JP2002009174A (ja) 2002-01-11
US6461911B2 (en) 2002-10-08
KR20010107274A (ko) 2001-12-07
US20010046737A1 (en) 2001-11-29
KR100331568B1 (ko) 2002-04-06
JP4005776B2 (ja) 2007-11-14

Similar Documents

Publication Publication Date Title
TW495926B (en) Semiconductor memory device and fabricating method thereof
JP4446179B2 (ja) 半導体装置の製造方法
KR20100087915A (ko) 실린더형 스토리지 노드를 포함하는 반도체 메모리 소자 및그 제조 방법
TW413868B (en) Semiconductor memory device having SOI (silicon-on-insulator) structure and method for fabricating thereof
JPH1074905A (ja) 半導体装置の製造方法
TWI538226B (zh) 具有高結構強度之堆疊型電容器之製造方法
US6768154B2 (en) Semiconductor device
TW439202B (en) Method for forming a self aligned contact in a semiconductor device
US20060199332A1 (en) Method of forming storage node of capacitor in semiconductor memory, and structure therefor
TW405165B (en) Method for producing a self-aligned contact
JP2006157002A (ja) キャパシタの製造方法及び半導体装置の製造方法
US8084326B2 (en) Method for manufacturing semiconductor device
KR101561061B1 (ko) 돌출형 소자 분리막을 가지는 반도체 소자
TWI565004B (zh) 動態隨機存取記憶體及其製造方法
JP4694120B2 (ja) ダマシーン工程を利用した半導体装置及びその製造方法
US6844229B2 (en) Method of manufacturing semiconductor device having storage electrode of capacitor
US20010045666A1 (en) Semiconductor device having self-aligned contact and fabricating method therefor
JP5107499B2 (ja) 半導体装置
JP2005354057A (ja) キャパシタの金属下部電極形成方法及びこのための選択的な金属膜エッチング方法
JP4959979B2 (ja) 半導体記憶装置の製造方法
JPH10242418A (ja) Ｄｒａｍおよびその製造方法
JPH10256505A (ja) Ｄｒａｍの製造方法
JP2008147594A (ja) 半導体装置およびその製造方法
TW396617B (en) Manufacturing method of memory cell capacitor for dynamic random access memory in semiconductor device
US20120100713A1 (en) Method for manufacturing semiconductor device

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees