TW492198B - Silicon carbide metal-semiconductor field effect transistors and methods of fabricating silicon carbide metal-semiconductor field effect transistors - Google Patents

Silicon carbide metal-semiconductor field effect transistors and methods of fabricating silicon carbide metal-semiconductor field effect transistors Download PDF

Info

Publication number
TW492198B
TW492198B TW090102637A TW90102637A TW492198B TW 492198 B TW492198 B TW 492198B TW 090102637 A TW090102637 A TW 090102637A TW 90102637 A TW90102637 A TW 90102637A TW 492198 B TW492198 B TW 492198B
Authority
TW
Taiwan
Prior art keywords
layer
type
transistor
patent application
scope
Prior art date
Application number
TW090102637A
Other languages
English (en)
Inventor
Scott T Allen
John W Palmour
Terrence S Alcorn
Original Assignee
Cree Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cree Inc filed Critical Cree Inc
Application granted granted Critical
Publication of TW492198B publication Critical patent/TW492198B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H01L29/8128—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate with recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/7605—Making of isolation regions between components between components manufactured in an active substrate comprising AIII BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66848—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET
    • H01L29/66856—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET with an active layer made of a group 13/15 material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

492198 A7 B7 五、發明説明（1 ) 發明範圍 本發明係關於微電子裝置，特別是關於以碳化矽形成的 金屬半導體場效電晶體（MESFETs)。 發明背景 ~ 近年來，需要高功率處理能力（>20瓦特）並於諸如無線 電頻率（500赫茲）、S頻帶（3十億赫茲）與X頻帶（10十億赫 茲）之高頻操作的電路已變得越來越流行。0爲高功率、 高頻電路的增加，對於能夠以'無線電頻率及高於彼之頻率 可靠地操作而仍然能夠處理高功率負載之電晶體的需求已 經對應地增加。以前，雙極性電晶體與功率金屬氧化物半 導體場效電晶體（MOSFETs)已用於高功率的應用，但此裝 置的功率處理能力可能限制在較高的操作頻率。接面場效 電晶體（JFETs)通常用於高頻應用，但先前習知之接面場效 電晶體的功率處理能力也可能受到限制。 經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 近來，已發展出用於高頻應用.的金屬半導體場效電晶體 (MESFETs)。金屬半導體場效電晶體的構造對於高頻應用 而言可能較佳，其原因爲只有多數載體載有電流。金屬半 導體場效電晶體設計可能優於電流金屬氧化物半導體場效 電晶體設計，其原因爲減少的閘極電容允許閘極輸入之更 快的切換次數。所以，雖然全部場效電晶體只利用多數載 體以載運電流’但金屬半導體場效電晶體的蕭特基閘極結 構可使金屬半導體場效電晶體更適用於高頻應用。 除了結構的型式·可能更基本地-以外，形成電晶體之半 導體材料的特徵也影響操作參數。於影響電晶體操作參數 本纸張尺度適用中國國家標準（CNS ) A4規格（2丨0X297公釐） 經濟部智慧財產局員工消費合作社印製 492198 A7 B7 五、發明說明（2 ) 的特徵中，飽和的電子漂移速度、電破壞場與熱傳導率對 於電晶體的高頻與高功率特徵可能具有最大的影響。 電子移動率係於電場存在時，測量電子多快可加速至它 的飽和速度。過去，具有高電子移動率的半導體材料係屬 較佳，其原因爲能以較少的電場發展出更多的電流，導致 於施加電場時，響應時間較快。飽和的電子漂移速度係電 子於半導體材料中可以獲得的最大速度。電子漂移速度較 高的材料對於高頻應用而言#較佳，其原因爲高速能以較 短的時間自源極移動至汲極。〃 電破壞場係蕭特基接面之破壞與通過裝置閘極之電流突 然增加的場強度。高電破壞場材料對於高功率、高頻電晶 體而言係較佳，其原因爲較大的電場通常可以由給定尺寸 的材料支撑。較大的電場允許較大的暫態，其原因爲電子 由較大的電場可以比由較小的電場更快地加速。 熱傳導率係半導體材料散熱的能力。於典型操作中，全 部電晶體產生熱。然後^面功率與南頻電晶體通常比小信 號電晶體產生數量更大的熱。當半導體材料的溫度增加 時，接面洩漏電流通常增加，而由於載體移動率隨著溫度 的增加而減少，故通過場效電晶體的電流通常減少。所 以，如果熱自半導體散出，則材料將維持在較低的溫度， 且能以較低的戍漏電流載運較大的電流。 過去，大多數高頻金屬半導體場效電晶體已由諸如砷化 鎵（GaAs)的η型III-V化合物製作，其原因爲它們的高電子 移動率。雖然這些裝置提供增加的操作頻率及適度增加的 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁)
n in .^1 *—.1 一口、I n_i I «^1 ·_ϋ n i ·ϋ I
492198
五、發明說明（3) 功率處理能力，但這些材料之相對低的破壞電壓與較低的 熱傳導率已經限制它們在高功率應用的用途。 多年以來，已知碳化矽（sic)具有優良的物理及電子性 質，比起由矽（Si)或砷也鎵製成的裝置，其理論上可以產 生能夠在高溫、高功率及高頻操作的電子裝置。約4xl06 伏特/公分的高電破壞場、約2·0χ107公分/秒的高飽和電子 漂移速度及約4.9瓦特/公分’Κ的高熱傳導率指示，碳化 矽適用於高頻、高功率應用7不幸，製作的困難已限制碳 化秒在南功率與南頻應用的用途: 經濟部智慧財產局員工消費合作社印製 近來，已在矽基材上製作具有碳化矽通道層的金屬半導 體場效電晶體（見授給鈐木等人的美國專利4,762,806號及 授給Kondoh等人的4,757,028號）。因爲金屬半導體場效電 晶體的半導體層係系晶，故生長每一暴晶層的層影響裝置 的特徵。於是，生長於矽基材上的碳化矽磊晶層之電與熱 特徵通常與生長於不同基材上之碳化矽磊晶層不同。雖然 描述於美國專利4,762,806號與4,757,028號的矽基材裝置上 之破化秒可能展現改進的熱特徵，但矽基材的使用通常限 制此裝置散熱的能力。此外，在；?夕上生長碳化秒通常導致 磊晶層的缺陷，其導致裝置操作時的高戌漏電流。 已發展出使用碳化石夕基材的金屬半導體場效電晶體。 1990年6月19曰申請而今放棄的美國專利申請案〇7/54〇,488 號-其揭示全部附於此供參考·描述一碳化矽金屬半導體場 效電晶體，其具有生長於碳化矽基材上的碳化碎磊晶層。 這些裝置展現優於先前裝置之熱特徵，其原因爲在碳化矽 -6 - 本紙張尺度適用中國國家標準（CNS)A4規格（21G X 297公髮) --------- 經濟部智慧財產局員工消費合作社印製 492198 A7 _B7_ 五、發明說明（4 ) 基材上生長的磊晶層之晶體品質改進。然而，爲了獲得高 功率與高頻，可能需要克服碳化矽之低電子移動率的限 類似地，共同讓渡給共同發明人Palmour的美國專利 5,270,554號描述一碳化矽金屬半導體場效電晶體，其具有 形成於碳化矽之n+區域上的源極與汲極接觸件，及一在基 材與形成通道的η型層之間的選擇性輕摻雜磊晶層。授給 Sriram等人的美國專利5,925，ί95也描述一碳化矽金屬半導 體場效電晶體與一結構，該結榛描述爲克服可能降低金屬 半導體場效電晶體之高頻操作性能的「表面效應」。 Sriram寺人也描述碳化秒金屬半導體場效電晶體’其使用 n+源極與汲極接觸區域及一 p型緩衝層。然而，儘管這些 專利中所報導的性能，仍可以進一步改進碳化矽金屬半導 體場效電晶體。 發明概述 本發明的實施例可提供形成於碳化矽之半絕緣基材上的 碳化矽金屬半導體場效電晶體，在該處，碳化矽大致上無 深位準的摻雜物。形成碳化矽金屬半導體場效電晶體於此 半絕緣基材上可藉由減少反閘控效應而改進性能，反閘控 效應可能源自於基材中存在深位準的摻雜物。p型、η型 或未摻雜的碳化矽之缓衝層可用於此半絕緣碳化矽基材， 以形成依據本發明的實施例的金屬半導體場效電晶體。 在本發明的額外實施例中，可以使用二凹部閘極結構， 在該處，η型碳化矽的蓋層形成於η型碳化矽通道層上。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) · •線」 A7 --—_gi_____ 五、發明!蝴（5) ' '~"' 一凹郅形成於蓋層，而一第二凹部藉由使第二凹部形成於 1層的凹4中’而形成於n型通道層巾。然後，蕭特基 極接觸件可形成於第二凹部。 土甲 口本發明的其他實施例可由碳化矽金屬半導體場效電晶體 5供，其使用-選擇性摻雜的p型緩衝層，在該處，P型 緩街層具有自約lxl〇16至約1χ1〇17公分·3的載體濃度，較佳 馬自約3至約5χ1〇16公分-3。已經未預期地發現，使用此缓 衝層可比具有傳統ρ型緩衝層-之碳化矽金屬半導體場效電 晶體減少因子爲3的輸出電導，及增加3分貝的功率： 益。 θ 依據本發明之實施例的碳化矽金屬半導體場效電晶體也 可以使用鉻，做爲蕭特基閘極材料。此外，一氧化物-氮 化物氧化物（ΟΝΟ)鈍化層可用於減少碳化矽金屬半導體場 效電晶體的表面效應。而1，源極與没極歐姆接觸件可以 直接形成在η型通道層，於是，不需要製作η+區域，且可 自製作過程除去與此製作有關的步驟。 經濟部智慧財產局員工消費合作社印製 此外，如果使用Ρ型緩衝層，則可形成一接觸件至0型 緩衝層，以允許Ρ型緩衝層接地。接觸件可以形成於ρ型 ’’爰衝層中所形成的Ρ井區域。選擇性地，Ρ型緩衝層可以 由型層形成，其中形成於基材上的第一層具有比形成 在第一Ρ型層上的第二層更高的摻雜位準。 本發明的特殊實施例可以產生高功率、高頻、金屬半導 體場效電晶體，其具有一巨大的單晶碳化石夕基材與一在基 材上之η型導電碳化矽的11型磊晶層。一選擇性摻雜的ρ型 本紙張尺度適用中國國家標準（CNS)A4規格（21〇 χ 297公釐） 492198 經濟部智慧財產局員工消費合作社印製 五 A7 _B7_發明說明（6) 導電碳化秒之p型系晶層設於基材與η型系晶層之間。電 晶體也可以包含歐姆接觸件，用於界定源極與汲極及蕭特 基金屬接觸件。 在本發明的其他實施例中，可提供高功率、高頻、金屬 半導體場效電晶體，其具有一在碳化矽基材上之η型導電 破化矽的η型層，及一在基材與η型層之間的ρ型導電碳化 矽的Ρ型層。歐姆接觸件設於η型層部分上且隔離，其個 別界定一源極與一汲極。一鉻區域也設於一 η型層部分， 其在歐姆接觸件之間，因而在源:極與汲極之間，以提供一 蕭特基金屬接觸件，用於當一偏壓施加於蕭特基金屬接觸 件時，形成一主動通道於源極與没極之間的η型層中。 在本發明的其他實施例中，一覆蓋層形成於歐姆接觸件 與蕭特基金屬接觸件上。較佳地，歐姆接觸件由鎳形成， 且覆蓋層包含欽、舶與金層。 此外，依據本發明的電晶體層可形成一台面，其具有自 η型層向下延伸進入ρ型層的側壁，彼界定電晶體的周 緣。選擇性地，台面的側壁可以向下延伸進入基材。一鈍 化層也可設於台面的側壁與η型磊晶層的暴露部分上。較 佳地，純化層係氧化物-氮化物-氧化物純化層。 在本發明的其他實施例中，蕭特基金屬接觸件凹入η型 磊晶層的主動通道部分中。蕭特基金屬接觸件也可以係蘑 蒜形閘極接觸件。蕭特基金屬接觸件也可以包含一覆蓋 層，其具有銘與金層。 金屬化也可以形成在與η型層對立的基材上。較佳地， 請 先 閱 讀 背 © 之 注 意 事 項 再看•裝 本 頁 訂 線 9- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 492198 A7 五、發明說明（7 金屬化包含鈦、鉑與金層，其塗覆一 AuGe之共熔合金的 覆蓋層。 基材也可係半絕緣碳化矽。雖然在特殊實施例中，較佳 爲使用一大致上無深位举摻雜物的半絕緣基材，但在其他 見犯例中，半絕緣碳化矽基材可以係内部具備深位準摻雜 物的碳化矽。深位準摻雜物可以係釩。較佳地，半絕緣基 材的電阻大於約10,000歐姆-公分。 在本發明的其他實施例中Γ歐姆接觸件可以形成在n+碳 化石夕的區域上，n+碳化石夕的區域:可以藉由離子植入法形成 在η型蟲晶層中，或替代地，直接形成在型磊晶層中。 本發明的特色也可以提供製作金屬半導體場效電晶體之 万法，其係藉由形成-選擇性掺雜之ρ型導電碳化石夕的ρ 土麻叩層於單叩碳化矽基材上，其中ρ型導電碳化矽具有 自为1x10至約1χ1〇ΐ7公分·3的載體濃度，形成一 〇型導電 碳化矽的η型磊晶層於ρ型磊晶層上，然後形成歐姆接觸 件型磊晶層上，其個別界定一源極與一汲極，及形成 一蕭特基接觸件於η型磊晶層上，其係在歐姆接觸件之 =曰於疋在源椏與汲極之間。可以蝕刻η型磊晶層與ρ型 麻：層’以形成一台面。此外，在一較佳實施例中，形成 二姆接觸件與蕭特基接觸件以前，蚀刻η型暴晶層與ρ 土麻叩層，以形成一台面，及形成一氧化物-氮化物氧化 物純化層於台面的暴露表面上。 在本發明的特殊實施例中，氧化物_氮化物_氧化物鈍化 層（形成係藉由使基材的暴露部分、Ρ型暴晶層與η型暴 請 先 閲 讀 背 面 之 注 意 事 項 存4 填蜃 寫 本 頁 訂 線 經濟部智慧財產局員工消費合作社印製 “氏張尺1_中' -10- X 297公釐） A7 員 工 消 費 社 印 製 五、發明說明（8 晶層:氫氣環境中高溫退火，然後形成二氧化石夕層於基材 、、路P刀P型蓋晶層與η型层晶層上。然後，使二氧 化碎層以氬退火及氧化。然後，—Si3N4層澱積於氧化的 =乳化矽層上及氧化，以提供氧化物_氮化物-氧化物結 在本發明的特殊實施例中，高溫退火係在大於約90(rc 的溫度進行約15分鐘至約2小時的時間。此外，氨退火可 以在約1200 °C的溫度進行約1 時的時間。 二氧化矽層也可以形成爲約5(r至約5〇〇埃的厚度。較佳 地’二氧化矽層在約120(rc的溫度經由乾燥氧化物過程而 形成。而且，二氧化矽層較佳爲在濕環境中，於約95〇 的溫度氧化約180分鐘之時間。 ShN4層可澱積成約2〇〇至約2〇〇〇埃的厚度。較佳地， 層經由諸如PECVD或LpcvD的化學蒸氣澱積而澱 積。叫队層也較佳爲在濕環境中，於約95(rc的溫度氧化 約180分鐘心時間。沁队層可氧化，以提供一氧化層，其 厚度係自約20至約200埃。 在本發明的其他實施例巾，—閉極凹部形成於n型磊晶 層，而蕭特基閘極接觸件形成於閘極凹部中。較佳地，閘 極凹邵 < 形成係藉由蝕刻通過氧化物_氮化物-氧化物鈍化 層，且進入η型磊晶層，以在n型磊晶層中提供一閘極凹 邵，而蕭特基閘極接觸件利用氧化物·氮化物-氧化物鈍化 層作爲罩幕而形成於閘極凹部中。此外，蚀刻通過氧化物 氮化物·氧化物鈍化層的步驟以後，接著可使氧化物_氮 11- 頁 訂 線 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱 492198 A7 五、發明說明（9 ) 化物_氧化物鈍化層圖案化，以提供_突出物於氧化物-氮 化物-氧化物鈍化層的開口之側壁中，以用於閘極凹部。 然後，一蘑菇形閘極結構可以形成在閘極凹部中及側壁以 及氧化物·氮化物-氧化·、物鈍化層的突出物上。氧化物-氮 化物-氧化物鈍化層的蝕刻可以藉由電子迴旋加速共振或 感應:搞合電裝蚀刻執行。 在本發明之其他實施例中，n+井區域植入η型磊晶層 中，以提供源極與汲極區域及形成在η+井區域上的歐姆接 觸件。 … 在本發明之其他特色中，基材係薄，且一金屬化層形成 在與Ρ型磊晶層對立的基材上。金屬化層之形成可以藉由 形成一欽層於與ρ型磊晶層對立的基材上，然後形成一銷 層於鈦層上；然後形成一金層於鉑層上。一 AuGe的共熔 合金層也可以形成在金層上。 在本發明的另一特色中，提供一種製作用於碳化矽場效 電晶體之閘極結構的方法，其係藉由形成一氧化物-氮化 物氧化物鈍化層於一台面終止的碳化矽場效電晶體之暴 露表面上，形成一閘極窗於氧化物-氮化物_氧化物鈍化層 中’形成一閘極凹部於台面終止的碳化矽電晶體之通道層 中’及形成一閘極接觸件於通道層的閘極凹部中。氧化物 •氮化物·氧化物鈍化層較佳爲如上所述而形成。此外，蘑 姑形閘極結構也可以如上所述而形成。 在本發明的其他實施例中，提供一種製作碳化石夕半導體 裝置之鈍化層的方法，其係藉由形成一氧化物層於碳化矽 Γ清先閱讀背面之注音？事項再填寫本頁> · 經濟部智慧財產局員工消費合作社印製
A7 五、發明說明（l〇) j導體裝置上，㈣於—氧化碳環境中將氧化物層退火。 ^化物層可讀生長或澱積。此外，於—氧化氮環境中退 火後，接著可將叫队層澱積於氧化的二氧化梦層上，然 後使Si3N4層氧化。 、 、在特殊實施例中，氧化層的形成可藉由使基材的暴露部 刀、P型蟲晶層與η型蟲晶層於氫環境中高溫退火，然後 =二：切層於基材的暴露部分、ρ型蟲晶層與η型羞 -層，使二氧切層氬退火及-使二氧切層氧化。 在本發明的其他實施例中’雙:凹 效電晶體之製作可藉由形成一料導-场 执上^ 广田巧成η型導電碳化矽的η型磊晶 層於一碳切基材上，形成歐姆接 訂 其個別界定一源極與—没極，来成,土却日日層上， η型羞晶層上，形成—第/成1型碳切的蓋層於 J 形成弟一凹邵於蓋層上，形成一第-凹 :^型，晶層上，其中…晶層中的凹部係在：二 罘一凹邵中，及形成— 曰） 線 係在歐姆接觸件之間，於是在 施加於蕭特基金屬接觸件時，形成」= =的，晶層中，其中蕭特基金屬接觸件係在:： 羞晶層的凹部中。 ’、在n j 在特殊實施例中，—n型羞晶層與—蓋層的 使η型磊晶層與蓋層於單_ 系猎由 此外，在其他實施例中在單步晶生長而提供。 濃度可改變，以生長蓋層 長步驟中的”接雜物 在本發明的额外實施例中，蓋物第—凹部之形成可
• 13- 297 ST 本紙張尺度_中關家鮮（CNS)M mf^lO： A7 經濟部智慧財產局員工消費合作社印制衣 五、發明說明（11) 以藉由使盍層圖案化，以形成第一凹部。此外，也可以形 成一台面，其具有延伸通過蓋層與n型磊晶層的側壁。在 此實施例中’蓋層的圖案化以形成第一凹部以後，接著可 =成一氧化物氮化物-氧化物鈍化層於台面的暴露表面與 士 ^形成閘極‘於氧化物·氮化物-氧化物純化層 t ’其中閘極窗係在第一凹部中，形成第二凹部於η型磊 晶層中，及形成一閘極接觸件於第二凹部中。 在其他的實施例中，基材之形成可藉由形Α一半絕緣碳 化矽基材，其大致上無深位準摻舞物。而且，一緩衝層可 以形成在基材細型系晶層之間。緩衝層可以係未摻：的 碳切、η型碳切或？型碳化石夕。於特殊實施例中，如 果”爰衝層係Ρ型碳化秒，則刑蓉、 ^ 利ρ 土初叩層足形成可以藉由形 弟 Ρ型慕晶層於基材上及來成 /Γ/Γ 斤 啊上夂私成一罘二Ρ型磊晶層於 弟一 Ρ型磊晶層上，其中筮—η剂石e Ρ 味 具宁乐一 P』麻叩層的摻雜濃度低於 弟一 P型磊晶層。 在其他實施例中，一歐娘垃艇 ^ k姆接觸件形成至P型磊晶層。此 卜’ P型掺雜物可植入P型系曰爲+ 几 日曰層中，以提供一 p型導電碳 石夕的區域，其載體濃度高於形 雄从、 门、巧风在植入區域上的歐姆接 牛之ρ型惡晶層。歐姆接觸 u 4、± π较觸仵 < 形成可以藉由蝕刻一接 地接觸窗，其通過一區域中 Λ、匕、 飞甲的盍層與η型磊晶層，該區域 铧、於金屬半導體場效電晶體 〕原極£域，及形成歐姆接 觸件於接地接觸窗。 配合附圖考慮本發明的 盥杜α π、 Γ幻砰細况明時，本發明的優點 入特性及芫成本發明的方式 飞欠侍更加明顯，附圖繪示較佳 請 先 閱 讀 背 面 之 注 意 事 項
訂 線 本紙張尺度適iT目賴f^NS)A4規格（21i -14- x 297公釐） 經濟部中央標準局員工消費合作社印製 A7 --------- -B7 發明説明（12)^ ' '~ 一一^" 與示範性實施例，其中： 圖式簡單説明 圖1係本發日fl 士 β 、 < 一實施例的剖視圖，其具有直接形成於 漂移層的源極與及極區g; 圖2係本發明之第二實施例的剖視圖，其具有一選擇性 摻雜的隔離層與形成於η-型系晶層的n、域； 圖3A係本發明之第三實施例的剖視圖，其具有一凹入 的蘑菇形閘極結構； - Η 係本發明之第四實施例的-剖視圖，其具有雙凹入 的閘極結構； 圖4係依據本發明一較佳·實施例之鈍化層結構的剖視 圖； 圖5係依據本發明之一實施例的金屬化結構剖視圖； 圖6Α至61繪示依據本發明各實施例之金屬半導體場效電 晶體製作的處理步驟； 圖7係用於丨公厘碳化矽金屬半導體場效電晶體之直流 曲線族的曲線追蹤圖，其具有一p型蟲晶I，蟲晶層摻： 至受體不純密度（Na)<5><1〇15公分_3 ; 圖8係用於i公厘碳化矽金屬半導體場效電晶體之直流 曲線族的曲線追縱圖，其具有一 P型羞晶層，磊晶層^ 至NA=9xl016公分·3 ; 雖 圖9係本發明一實施例的剖視圖，其具有—到達缓 的接地接觸件； 圖10緣示以二維蒙地卡羅模擬決定的碳化矽金屬半導㈣ -15- 本紙張尺度適用中國國家標隼（CNS ) Μ規格（210X297公t (請先閲讀背面之注意事項再填寫本頁)
492198 A7 經濟部智慧財產局員工消費合作社印製 五、發明說明（l3) 場效電晶體之電子分佈； 圖11繪不汲極電流，其係碳化矽金屬半導體場效電晶體 中之無線電頻率驅動的函數； 圖12繪示在脈波操作乂其中偏壓電壓的包絡比無線電頻 率信號的包絡長-下之金屬半導體場效電晶體的汲極電 流； 圖13繪示於一摻雜釩的半絕緣基材上製作之〇 25公厘碳 化矽金屬半導體場效電晶體的晶圓功率測量，其於3·5十 億赫茲顯示5.6瓦特/公厘的功率密度；及 圖14繪示於一無釩的半絕緣基材上製作之0.25公厘碳化 石夕至屬半導肖豆％效電晶體的晶圓功率測量，其於3 · 5十偉 赫炫顯示5 · 2瓦特/公厘的功率密度。 詳細説明 現在，將參考圖而説明本發明，圖繪示本發明的各實施 例。如圖所繪示，層或區域的尺寸係誇大以供説明，於是 係用於繪示本發明的一般結構。此外，本發明的各特色係 參考一層而説明，該層形成於一基材或其他層上。專精於 此技藝的人可以了解，參考一形成於另一層或基材上的層 有考慮到其他層可能干涉。參考一層，其形成於基材或其 他層上而無干涉層，於此稱爲係Γ直接」在層或基材上。 相同的號碼標示相同的元件。 圖1繪示本發明之金屬半導體場效電晶體的第一實施 例。Ρ型導電之第一羞晶層12生長於單晶表體碳化矽基材 10，其係Ρ型或η型導電或半絕緣。碳化矽的第一暴晶層 -16- 請 先 閱 讀 背 面 之 注 意 事 項
訂 線 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 492198 經濟部智慧財產局員工消費合作社印製 A7 _B7_發明說明（14) 12配置於基材10與一 η型磊晶層14之間。一選擇性金屬化 層32可形成在基材之與第一磊晶層12對立之側。金屬化層 32較佳爲以參考圖5而説明於下的方式形成。 第一磊晶層12可以係ρ型導電碳化矽磊晶層、未摻雜的 破化珍系晶層或極低捧雜的η型導電碳化碎系晶層。如果 使用低摻雜的碳化矽磊晶層，則較佳者爲，第一磊晶層12 的摻雜濃度小於約5χ1015公分。如果使用未掺雜的或η型 第一磊晶層12，則基材10較佳爲半絕緣碳化矽基材。如果 使用未摻雜的或η型第一磊晶層12，則可以形成高品質通 道層，而緩衝層對於電晶體沒有任何顯著的電效應。 歐姆接觸件20與22直接形成在第二磊晶層14上且隔 開，以提供一源極接觸件20與一汲極接觸件22。一蕭特基 閘極接觸件24直接形成在源極接觸件20與没極接觸件22 之間的第二磊晶層14上。如所繪示，選擇性的金屬覆蓋層 26、28與30形成在源極與汲極接觸件20與22及蕭特基閘 極接觸件24上。於直接形成歐姆接觸件20與22在第二磊 晶層14上時，較佳者爲，這些歐姆接觸件20與22由鎳形 成，且在約1050 °C退火約2分鐘。然而，也可以使用自約 800至約1150 °C的溫度及自約30秒至約10分鐘的時間。已 經發現，直接形成在η型磊晶層14上的鎳接觸件可以提供 1χ1(Τ6Ω-公分2以下的接觸電阻。此低電阻可能源自於使用 高溫退火。藉由直接形成接觸件20與22於磊晶層14上， 可避免植入步驟的需求。此外，表面粗度-其可能源自於 植入及離子的活化以形成傳統碳化矽金屬半導體場效電晶 請 先 閱 讀 背 面 之 注 意 事 項
頁 訂 線 -17 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） B7 五、發明說明（15) 體的n+區域-可以減少。此處所使用的，，n+”或，，〆"意指區 域，其由比相同或其他磊晶層或基材之相鄰或其他區域的 載體濃度更高的载體濃度界定。 圖1與後續由圖2、3>斤示的電晶體結構較佳爲形成一台 面，其界足裝置的周緣。在一不具有p型磊晶層的裝置 中’基材與η型暴晶層形成一具有側壁的台面，側壁界定 電晶體的周緣。台面的側壁向下延伸通過裝置的η型導電 層。較佳地，台面延伸進入裝置的基材。台面較佳爲延伸 通過裝置的乏區，以限制在裝置:中到達台面的電流，及減 少裝置的電容。如果裝置的乏區延伸於台面的位準之下， 則b可擴展至台面外邵的區域，導致較大的電容。台面較 佳爲由蚀刻上述裝置之反應離子形成，然而，可以使用專 精於此技藝的人習知之其他方法以形成台面。此外，如果 未使用台面，則可以使用其他方法隔離裝置，諸如質子衝 擊、以補償原子反摻雜或專精於此技藝的人習知的其他方 法。 圖2繪示依據本發明之金屬半導體場效電晶體的第二實 施例。如圖2所示，一選擇性摻雜的p型磊晶層12,形成在 基材10上。第二η型磊晶層14形成在選擇性摻雜的p型暴 晶層12f上，而源極與汲極接觸件20、22與蕭特基金屬接 觸件24形成在n型磊晶層14上。亦繪示於圖2的是選擇性 η區域16與18，其形成在裝置的源極與没極區域。如果形 成η+區域16與18，較佳者爲這些區域係由離子植入形 成，離子較佳爲磷（Ρ)，不過，也可以使用氮（Ν)，接著係 -18- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 請 先 閱 讀 背 之 注 意 事 項
經濟部智慧財產局員工消費合作社印製 A7 五、發明說明（b) 向溫退火。適當的退火溫度可以自約11〇〇至約16〇(rc。 替代地’ n+區域16與18可以如上述而消除，以提供一裝 置’其具有圖1所繪示的源極、汲極與閘極結構。於此狀 況’較佳者爲，歐姆接觸件20與22係如參考圖1説明於上 者而形成。如所繪示，選擇性金屬覆蓋層26、28與3〇形 成在源極與汲極接觸件20與22及蕭特基閘極接觸件24。 亦緣不的是一金屬化層32，其形成在基材1〇上。金屬化層 32較佳爲如參考圖5説明於下-者而形成。 經濟部智慧財產局員工消費合作社印製 圖3A綠示本發明之金屬半導體場效電晶體的第三實施 例’其中蕭特基閘極接觸件40凹入於主動通道層中。圖 3A亦緣不本發明之實施例，其中蕭特基閘極接觸件40係 磬藉形閘極接觸件。p型導電的第一磊晶層13生長於？型 導電、n型導電或半絕緣的單晶表體碳化矽基材10上。p 型暴晶層13可以係輕摻雜的p型層12，如圖1所繪示，或 選擇性摻雜的p+層12，，如圖2所繪示。一 η型導電的第二 磊晶層14生長於第一磊晶層13上。亦繪示於圖3Α的係選 擇性η區域16與18，其形成在裝置的源極與没極區域，可 如參考圖2所説明者而形成。η+區域μ與18可以如未考圖 2所説明及圖1所繪示者而消除。歐姆接觸件2〇與22形成 在井16與18上，以產生源極接觸件與汲極接觸件。移除一 部分第二磊晶層14，以提供一在源極與汲極之間的凹入 段。一蕭特基閘極接觸件40形成於源極與汲極接觸件之間 的第二暴晶層14之凹入部分中。 蕭特基閘極接觸件40係蘑菇形結構。如此處所使用者， -19- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）~----- A7 B7 五、發明說明（Π) 磨兹形閘極係-閘極結構，其至少—部分的剖面積增加， 其原因爲與第二羞晶層14之距離増加。較佳地，閑極杜構 相對於η型層㈣凹部而自對準。此外，較佳者爲，凹部 係藉由乾蚀刻形成，更佳爲藉由電子迴旋加速共振（ECR) 或感應輕合電漿㈣蚀刻形成。以此方式形成一自對準 的凹部以形成問極時，對於羞晶層與任何絕緣層造成的損 傷低，且提供高破壞特徵。 形成凹入閘極的另-方法係藉由雙凹部過程，以二步驟 執行蚀刻，如圖3B所緣示。如賢3B所見，蕭特基間極接 觸件40形成通過蓋層15的雙凹部，且進入第二磊晶層 14。可以首先蝕刻通過蓋層.15，然後執行第二蚀刻，以蝕 刻至第二羞晶層14中。第一钱刻之執行可通過蓋層Μ，其 以相同於η型磊晶層14中的位準摻雜，或者，它可以係極 輕的η型摻雜，盍層15的較佳摻雜範圍係叫=約1χΐ〇15公 分3至約5χ1017公分，而此蓋層的較佳厚度係自約％毫微 米至約300毫微米。第一蝕刻之厚度可一直通過蓋層Η， 或者，它可只部分通過蓋層15。第二蝕刻在第二磊晶層Μ 中的較佳深度係自約20亳微米至约12〇毫微米。蓋層15可 :係第二系晶層14的系晶生長過程之一部分，然而Υ摻雜 濃度可以改變，以提供蓋層15的較佳摻雜範圍。於是，蓋 層15可以係分離的層，或可以係第二磊晶層抖的一部分。 一蝕刻方法可具有很多優於單一凹部過程的優點。—優 點係第一蝕刻可於任何金屬化以前在晶圓上執行，允許一 熱氧化物接續於蝕刻之後而生長。熱氧化過程移除可能已 -20- 492198 A7 B7 五、發明說明（l8) 由敍刻過程損傷的碳化矽，且亦將可能已由蝕刻產生在表 面上的粗糙弄平。此允許緊鄰於閘極氧化之前執行的第二 蚀刻變得淺很多，使典型上不能移除的次表面損傷與表面 粗链減至最小。雙凹部過程的另一優點係較淺的第二蝕刻 減少閘極與蚀刻側壁的接觸量。此使得與潛在性損傷材料 接觸的面積減至最小，而所減少的接觸面積也可以減少問 極電容，因而改進電晶體的頻率響應。 如所纟會示，蕭特基蘑為形部極接觸件4〇可選擇性由鉻 (Cr)的第一閘極層42、鉑（Pt)的屏障層44與金或其他高導 電金屬的第三層46形成，第一閘極層42與主動通道層接 觸。較佳地，鉻層42由蒸發澱積形成。 如再繪示者，一選擇性金屬覆蓋層26與28形成在源極與 汲極接觸件上。較佳地，金屬覆蓋層26與28由鈦（Ti)、鉑 (Pt)與金（Au)形成，鈦用於粘合至一鎳接觸件，鉑充當厚 障層，而金充當高導電金屬。 一選擇性金屬氧化層32可形成在基材1〇之與磊晶層13 對JL之側，以提供一導電平面於基材1〇上。金屬化層較佳 爲如參考圖5説明如下者而形成。 圖4繪示圖1至3之鈍化層6〇的較佳實施例。此鈍化層可 以如美國專利5,972,801號所述者而形成，該專利的揭示全 邵附於此供參考。於形成接觸件2〇、22、％與4〇以前， 裝置的上表面〖交佳爲以氧化物-氮化物_氧化物（〇N〇)鈍化 層60鈍化。如圖4所見，結構的上表面之鈍化係藉由生長 二氧化矽之氧化物層60A，接著使用PECVD或LPCVD澱積
請 先 閱 讀 背 © 之 注 意 事 項 再邊 寫裝 本 _ 頁I 訂 經濟部智慧財產局員工消費合作社印製 -21 _ 492198 A7 B7 五、發明説明（1〇
Si3N4層60B，接著係一最後的熱生長二氧化矽層60C。於 生長二氧化矽層以前，晶圓於高溫氫環境退火。可以使用 大於約900 °C的溫度約15分鐘至約2小時以便退火，然 而，約1100 °C的溫度達約30分鐘係較佳。氧化物-氮化物-氧化物鈍化層使裝置具有較佳的功率密度，主要是由於自 表面捕捉者減少之故。氧化物-氮化物-氧化物具亦靠近導 電帶之低界面捕捉密度（Dit)。 經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 較佳地，鈍化層60之形成係Γ經由乾氧化過程，於約1200 °C，首先形成約200埃的二氧化矽層60A。然後，第一層 60A於約1200 °C氬退火約1小時。接著，在濕的環境中， 使此於約950 °C氧化約180分鐘。然後，約500埃厚度的 Si3N4層60B藉由PECVD或LPCVD澱積。然後，在濕的環境 中，於約950 °C執行最後的氧化約180分鐘，以提供氧化物 的第三層60C。雖然這些製作規格係較佳，但也可以使用 其他適當的條件與規格。例如，.第一層60A可具有自約50 至約500埃的厚度，第二層60B可具有自約200至約2000埃 的厚度，第三層60C可具有自約20至約200埃的厚度。類 似地，處理狀況可以改變，以提供上述厚度。藉由一自對 準的凹入閘極與氧化物-氮化物-氧化物表面鈍化的組合， 無線電頻率功率密度可以增加，且當驅動位準改變時之無 線電頻率性能的漂移量可以大爲減少。 在本發明的其他實施例中，鈍化層60可以係熱生長或澱 積的氧化物。在任一事例，氧化物較佳爲在一氧化氮環境 中，於約1000 °C至約1300 °C退火約30至約300分鐘。此退 •22· 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 492198 A7 _______B7___ 五、發明說明（2〇) 火可減少靠近導電帶之界面捕捉密度，以改進裝置的高頻 性能。在本發明之一特殊較佳實施例中，鈍化層6〇係參考 圖4説明如上者而製作，以提供一氧化物-氮化物-氧化物 層。然而’較佳地，於^澱積ShN4層60B以前，熱氧化層 60A在在一氧化氮環境中於約1〇〇〇 °c至約1300 °C退火約30 至約300分鐘。 圖5繪示一較佳實施例，用於圖1至3的金屬化層32。如 圖5所見，金屬化層32澱積於-基材10的後平面。於形成金 屬化層以前，晶圓較佳爲藉由諸如磨削或研磨的機械減薄 過程，而減薄至約100微米或更少的厚度，可能低至5〇微 米或25微米。金屬化層32可包含一 TiptAu層5〇，其塗覆
AuGe之共熔合金的覆蓋層52。此金屬化層32的使用藉由 允許更容易將裝置接合至電路板，可以改進裝置的封裝。 此外’藉由在金屬化以前將晶圓減薄，可以改進裝置的熱 性能。 經濟部智慧財產局員工消費合作社印製 在上述每一實施例中，基材可由自6H，4H，15r或3C之後 化石夕群組選出的碳化矽形成，而磊晶層可由自6H，4H，i5r 或3C之碳化矽群組選出的碳化矽形成。基材1〇可由單晶 表體碳化矽形成，且可係半絕緣或是p型或η型導電。第 一磊晶層12、12»與13可由6H，4H，15R或3C聚合型之ρ型導 電碳化秒形成。如果第一磊晶層12，係選擇性摻雜，則自 約lxl〇16至約lxl〇17公分的載體濃度適用於第一磊晶層， 仁、3至5x10的載體濃度爲較佳。適當的慘雜物包本 鋁、硼與鎵。第一磊晶層12’較佳爲選擇性摻雜，以提供 ____ _ 23 - 本紙張尺度適用中國國家標準（CNS)A4規格（21Q χ 297公髮） ~ ------ 492198 經濟部中央標準局員工消費合作社印製 Α7 Β7 五、發明説明（21) 大於約lxl〇12公分_2的總電荷密度。較佳地，第一磊晶層 12,的厚度係自約〇·5微米至約2微米。如上述，第一磊晶 層12也可以係未換雜或輕掺雜的η型碳化矽。 第二磊晶層14可由6H，4H，15R或3C聚合型之η型導電碳 化矽形成。自2xl〇i6至約2χ1〇18公分-3wn型磊晶層之N型 載體濃度係適當的。適當的摻雜物包含氮與磷，然而，氮 為較佳。就上述電晶體的選擇性n+區域而言，約5χΐ〇η的 載體濃度係適當的，但2χΐ〇18—或較高的載體濃度係較佳。 歐姆接觸件20與22較佳爲由鎳或其他適當金屬形成。蕭特 基閘極接觸件24可以由絡、銘或石夕化銘、錄或丁趣形 成，然而，可以使用諸如金之其他金屬，係專精於此技藝 的人所習知的，以達成蕭特基效應。然而，較佳地，蕭特 基閘極接觸件24具有相關於蘑菇形閘極4〇而説明的三層結 構。此結構具有優點，其原因爲鉻（Cr)的高黏合性。上述 裝置選擇性具有-覆蓋層，其在上述歐姆接觸件與間極接 觸件、覆蓋層26、28與30之一或更多者之上，但也可以 係金、銀、鋁、鉑與銅。其他適當的高導電金屬也可以用 於覆蓋層。 閘極接觸件下方的電區域厚纟界定裝置之通道區 域的剖面向度，且係根據裝置之所欲的夾斷電壓與載體濃 度而選擇。給足第二暴晶層的載體濃度，則易於使用專精 於此技藝的人習知的方法，就一給定的夾斷電壓，計算層 的深度。因此，所欲者爲，選擇㈣蟲晶層的厚度與載體 濃度，以提供大於-3伏特_較佳爲大於_5伏特-的夾斷^ •24- $氏張尺度適用中蒼家標準(CNS) Α4ίυ^οχ297公釐)-~----—_ (請先閱讀背面之注意事項再填寫本頁)
經濟部中央標準局員工消費合作社印製 492198 A7 ______B7___ 五、發明説明（22) 壓。夾斷電壓也可以係自-3伏特至-20伏特，但較佳爲約 -5伏特至-15伏特之間。就一使用η型基材的裝置而言，上 述裝置之埋設的ρ型導電層厚度必須足夠厚，以致於閘極 接面的破壞發生在ρ型導電層消耗之前。就一使用ρ型基 材的裝置而言，上述裝置之埋設的Ρ型導電層與基材之厚 度必須足夠厚，以致於閘極接面的破壞發生在Ρ型導電層 與基材消耗之前。 以上的説明敘述本發明的較—佳實施例，然而，可選擇性 消除上述第一磊晶層，以形成一電晶體，其具有形成在半 絕緣基材或Ρ型基材上的η型導電碳化矽之單一磊晶層。 於形成單一系晶層裝置時，裝置的基材較佳爲使用ρ型導 電碳化矽，其具有上述載體濃度，以用於ρ型埋設層或一 半絕緣基材。 於選擇金屬半導體場效電晶體的尺寸時，閘極寬度界定 爲垂直於電流的閘極尺寸。如圖j至3Β的剖面所示，閘極 寬度進出於頁面。閘極的長度係平行於電流之閘極尺寸。 如圖1至3B的剖面所見，閘極的長度係與第二磊晶層14接 觸之閘極尺寸。一第三重要的尺寸係閘極距離，其在圖ι 至3的剖面中顯示爲自源極接觸件2〇或n+區域16 (如果存 在的話）至閘極接觸件24的距離。 A 了使低電子移動率的效應減至最小，源極至閘極的距 離必須儘可能小，而大致上不允許源極至閘極的洩漏電 流。在本發明之-實施例中，自源極至蕭特基閘極接觸件 的距離足夠大，以當偏壓施加至閘極時防止任何實質上的 (請先閲讀背面之注意事項再填寫本頁} 、11 -25- 492198 A7 B7 五、發明說明（23) 洩漏電流，並且足夠小，以使碳化矽的低電子移動率效應 減至最小。此典型上意指，閘極接觸件必須靠近源極接觸 件，而不接觸源極接觸件或n+區域（如果存在的話）。使閘 極儘可能靠近源極區域而安置可以讓電晶體之區域中_電 子在該處加速-的電場強度最大化，藉以減少碳化石夕的低 電子移動率效應。典型上，約1微米或更少之源極至蕭特 基接觸件的距離係所欲者。裝置之閘極至汲極的距離必須 足夠大，以支援裝置之閘極至-汲極的消耗散佈率。這些距 離典型上係自約0.5微米至約5微米。 爲了使低電子移動率的效應進一步減至最小，閘極接觸 件的長度必須儘可能小。典型上，蕭特基閘極長度小於約 1.0微米係所欲者。藉由使閘極長度減至最小，閘極下方 的連％強度增加。電場增加的結果係因爲相同電壓加諸於 更小的區域。電場強度之此增加使閘極區域中之電子的加 速度增加，於是減少碳化矽之低電子移動率的效應。於 是’所欲者爲，使閘極長度減至最小，以使閘極下方的電 場強度最大化。 如果選擇性摻雜第一磊晶層12,，則基材10也可以摻雜 經濟部智慧財產局員工消費合作社印製 深位準的掺雜物-諸如釩，以產生半絕緣基材。雖然用於 形成半絕緣碳化矽的傳統技術可以用於本發明的特殊實施 例，如下述，但較佳地，不以深位準的摻雜物製作半絕緣 基材。 圖6A至61繪示處理步驟，其可用於製作依據本發明各實 施例的場效電晶體。如圖6A所見，一 p型磊晶層13形成於 -26- 492198 A7 --—__B7 -----—- 五、發明說明（24 ) 碳化矽基材10上，如上述。較佳地，基材10係半絕緣碳化 矽基材，而ρ型磊晶層13選擇性摻雜至約1><1〇16至約1χ1〇ΐ7 公分3的載體濃度’更佳地，自約3χ1〇ΐ6至約5χ1〇ΐ6公 分-3。 較佳地’基材10係半絕緣，而無意掺雜深位準的掺雜 物，俾使基材的電阻率不由深位準的摻雜物決定。此基材 可如共同讓渡且共同待審之美國專利申請案〇9/313,8〇2號 所述者而製作’該申請案的名稱係「無釩支配的半絕緣碳 化石夕」’其揭示全邵附於此供參考。此半絕緣基材可藉由 提供碳化矽基材而製作，碳化矽基材具有高位準的點缺陷 及充分匹配位準的ρ型與η型摻雜物，俾使碳化秒基材的 電阻率由點缺陷支配。此支配可藉由在升高的溫度以源極 粉末製作碳化碎基材而完成，源極粉末具有小於約1χ1〇16 公分(較佳爲小於約lxio14公分·3)之重金屬、過渡元素或 其他深位準的捕捉元素的濃度。例如，可使用約2360 °c與 2380 °C之間的溫度，而種子係低約300 °C至約500 X：。於 是，較佳者爲，半絕緣基材大致上無重金屬、過渡元素捧 雜物或其他深位準的捕捉元素，諸如釩，俾使基材的電阻 率不受此重金屬、過渡元素支配。雖然較佳者爲，半絕緣 基材無此重金屬、過渡元素摻雜物或深位準的捕捉元素， 但如果此材料大致上不影響此處所述金屬半導體場效電晶 體的電性，則此元素能以可測量的數量存在，而仍可由本 發明的敎誨得利。因此，如此處所使用者，術語「大致上 無深位準的摻雜物」意指重金屬、過渡元素摻雜物或深位 -27- 本纸張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁} -------—訂·----I---^ 經濟部智慧財產局員工消費合作社印製 492198 A7 五、發明說明（25 ) 準的捕捉元素的濃度，其大致上不影響依據本發明之實施 例的金屬半導體場效電晶體的電性。例如，一基材，其重 金屬7、深料捕捉元素的過渡元素·諸如之濃度小約 1x10公分，可認爲大致上無深位準的摻雜物。 如圖6Β所見，-η型羞晶層14形成於如參考圖⑴説明 於上之Ρ型暴晶層I·3上。亦如圓μ 一 ， τ如圖沾所不，蝕刻基材與磊晶 層’以形成一隔離台面，且曼仆仏在η 芦口 W卫虱化物_氮化物氡化物鈍化層 60形成在台面上，其包含,型、晶層14。較佳地，氧化物 -氮化物-氧化物鈍化層60如參考:圖4説明於上者而形成。 如上过，選擇性地，一盖層15可形成在η型羞晶層Μ 上，或成爲其-部分。於是-，在這些替代實施例中，蓋層 15可於形成氧化物-氮化物_氧化物純化層⑼以前形成。此 外，雙凹部的第-次蚀刻可於形成氧化物-氮化物_氧化物 鈍化層6〇以前執行。氧化物_氮化物氧化物鈍化層的形成 可藉由碳切蓋層15與η型蟲晶相的任何暴露部分之氧 化及濕蚀刻移除氧化物而進行。過程可以如本發明的單— 凹部實施例之以下説明而繼續進行。 經濟部智慧財產局員工消費合作社印製 如圖6C所見，開口可形成於氧化物-氮化物-氧化物片 ㈣植入η型羞晶層14的,+井16與18中且退火，以活化^ 入物然後，鎳可态發以殿積源極與没極接觸件如與22 , 及退火以形成歐姆接觸件。此殿積與退火過程可以利用專 精於此技藝的人習知的傳統技術執行。圖6C也繪示上述 覆f層26與28的形成。亦爲專精於此技藝的人可了解者， 覆蓋可在蕭特基閉極結構形成之前或之後形成。實際上， 492198 A7 五、發明說明（26 ) (請先閱讀背面之注意事項再填寫本頁) 如果使用上述鈦/鉑/金結構，則覆蓋的鉑與金部分可以在 與蕭特基閘極結構的鉑與金部分相同的處理步驟中形成。 因此，雖然覆蓋層26與28繪示成爲在凹部或閘極接觸件形 成以如形成’但不應該認爲本發明限於此順序。 圖6D繪示一凹部的形成，其用於金屬半導體場效電晶 體的閘極結構。可蚀穿氧化物_氮化物·氧化物層6〇且蝕刻 至η型磊晶層14中，以形成用於閘極結構的凹部1〇〇。較 佳地，凹部100藉由上述蝕刻〜過程形成。接著，氧化物_氮 化物-氧化物層可圖案化，以藉由提供凹部側壁的突起部 分102，以提供閘極結構的，，τ”形頂部。然後，一層鉻“可 澱積於凹部中，如上述及圖6Ε所繪示。然後，可藉由澱 和鉑層44與金層46而完成閘極結構，如圖6F所繪示。 圖6G緣7F晶圓上之sisN4層11〇的形成。圖6G也繪示， 基材10可如上述而減薄，以提供減薄的基材1〇,。然後， 金屬化32可形成於減薄的基材1〇，，如圖61所繪示。接觸 孔也可以形成爲通過叫队層11〇，以允許源極、汲極與閘 極接觸件及一金屬化亙聯層（未顯示）之間的接觸。 經濟部智慧財產局員工消費合作社印製 經由下列例子，可更了解本發明與它的可能優點。金屬 半導體場效電晶體係如下而處理：磊晶層生長於半絕緣 4H-SiC晶圓上，其具有0.5微米厚摻雜的緩衝層與仏“微米 厚且摻雜的η型通道層。源極與汲極n+井係藉由磷的離子 植入而形成，磷係s130(rc退火i小時而活化。然後，蝕 刻台面，接著是氧化物_氮化物_氧化物鈍化，如上述。然 後臥姆接觸件藉由將氧化物-氮化物_氧化物蝕離n+井、 -29- 本紙張尺度適用中國國家標準（CNS)A4規格（21〇 χ 297公釐 經濟部智慧財產局員工消費合作社印製 492198 A7
五、發明說明（27) 蒸發鎳及在1050 C退火而形成。0·7微米的閘極係以自對 準的凹邵蝕刻通過氧化物-氮化物_氧化物及進入通道500 埃而形成。第二光石版印刷術步驟用於使一 τ頂部圖案 化，然後，以250埃的銘；、5〇〇埃的鉑與75〇〇埃的金蒸發而 形成蕭特基接觸件。於閘極形成以後，1〇〇〇埃的si3N4藉由 PECVD 在 3 5(TC 澱積。 圖8係上述1公厘碳化矽金屬半導體場效電晶體之直流 曲線族的曲線追縱圖。如圖8—所見，金屬半導體場效電晶 體具有減少的輸出電導，且顯示:2〇〇伏特汲極偏壓之優良 的夾斷輸出。藉由檢視以Na<5x1〇i5公分·3(圖7)與 ΝΑ=9χ1016公分的ρ型緩衝摻雜製作之金屬半導體場效電 晶體的直流Ι-V特徵，則其最清楚繪示緩衝層中之選擇性 掺_的優點。如圖7所示，藉由輕摻雜的ρ_緩衝層設計， 需要額外的6至8伏特閘極偏壓，以當汲極偏壓增加且輸 出電導（△；[!)/△ VD)高時，使通道電流保持夾斷。藉由增加 緩衝的掺雜至NA=9xl〇16公分，可達成較佳的電流限制， 如圖8所示。輸出電導已以因子爲3而減少，且在Vds=2〇〇 伏特時將裝置夾斷所需要的閘極電壓只比Vds=1〇伏特所需 要者多2伏特。於是，金屬半導體場效電晶體的增益與效 率二者皆可以改進。與圖7所示μν曲線的晶圓測量之金屬 半導體％效電晶體相比，圖8所示I-V曲線的晶圓上測量之 金屬半導體場效電晶體於3·5十億赫茲的功率增益係增加3 分貝。 依據本發明實施例的金屬半導體場效電晶體之直流特徵 本紙張尺度適國家標準（CNS)A4規格⑽X 297公«7 (請先閱讀背面之注意事項再填寫本頁)
492198 經濟部中央標準局員工消費合作社印製 A7 B7 玉、發明説明（28) 的進一步改進已藉由形成一接地接觸件29至通道的源極側 上之高摻雜p型層12’而展現，如圖9所繪示。此接地接觸 件29可消除具有一未完全消耗之p型緩衝層的潛在性缺點 之一’该缺點係電洞電荷可累積及儲存在此層中。電洞電 荷之此非所欲的累積可藉由提供一用於電洞的接地路徑而 防止.。因爲製作到達P型碳化矽之高品質歐姆接觸件的困 難’故較佳者爲’ P+接觸井形成於緩衝層中，此係藉由蝕 離η型通道，且以諸如鋁的p亟摻雜物植入緩衝層，及以 約155(TC與約1750 °C之間的溫度活化植入的物件，以在緩 衝層12’中提供一 p+井17。此p型接觸件29必須儘可能靠近 通道’而不干涉η型源極歐姆接觸件2〇。p型歐姆接觸件 29可以在與η型歐姆接觸件相同的步驟形成，以減少處理 步驟。它也可使用一設計成爲使歐姆接觸件對於ρ型材料 的私阻減至最小之過程，而在一獨立步驟中形成。此過程 之一例係以範圍自約500埃至約1500埃的厚度澱積鎳，及 以範園在約550 °C至約900 °C的溫度迅速熱退火，而將接觸 件退火。 P型緩衝層的串聯電阻可藉由增加此層中的摻雜而減 少’但此對於金屬半導體場效電晶體的頻率響應與破壞電 壓可能有不利的影響。獲得重摻雜的p型層之優點而不會 犧牲金屬半導體場效電晶體的性能之一方法係以二層形成 P型緩衝層12’，如圖9所繪示。底層12"可以大於約5χ1〇18 公分的ΝΑ摻雜且厚度係自約〇 5至約2.0微米，以提供一 低電阻區域，接著係一層12，"，其ΝΑ在约5χ1016公分至 -31 - 本紙張尺度適财^"^標準（CNS ) Α4規格（21Qx297公爱 ' ^ ' (請先閲讀背面之注意事項再填寫本頁) 、11 492198 經濟部中央標準局員工消費合作社印製 Α7 Β7 五、發明説明（29) 5xl017公分4之間且厚度係自約〇 75至約2 〇微米，此減少 場效電晶體的輸出電導而仍支援超過2〇〇伏特的汲極電 壓。藉由使植入的p+井17形成於重摻雜的底層12，，，可進 一步改進p型歐姆接觸件的品質。 雖然已參考圖9，説明本發明的實施例，其附設一到達 埋設的ρ型層12’之接觸件，係專精於此技藝的人可了解 者’但p型接觸件也可提供於此處所述其他實施例中的任 何實施例中，其具有一 ρ型磊晶層。於是，不可認爲本發 明限於圖9所緣示的實施例。 二 如以上所簡述，依據本發明較佳實施例的金屬半導體場 效電晶體使用半絕緣碳化矽基材。形成半絕緣基材之一方 法係有意附設一深位準的摻雜物於晶格中，以將費米位準 相對於導電帶而接合於一很深的能量位準。這些深位準的 摻雜物如同用於任何電子的捕捉中心，其於正常的裝置操 作時注入基材中。此捕捉可能對於微波金屬半導體場效電 晶體的性能有實質上的影響，其原因爲與這些捕捉有關的 時間#數运低於裝置操作的頻率，故所捕捉的電荷量隨著 時間而增加且改變晶體的行爲。 圖10顯示於碳化矽金屬半導體場效電晶體之剖面區域的 電荷分佈，其係以二維蒙地卡羅模擬決定。所模擬的結構 由一半絕緣4H-SiC基材、一薄的ρ·緩衝層與一厚度爲〇25 微米而摻雜率ND=3xl〇17公分的n型通道區域組成。模擬 、示，在南;及極偏壓電壓下，有顯著數量的電荷拉入基材 中’其原因爲源極與汲極區域之間的高電場。此電荷可捕 -32- 本’嫌尺^國國家標準（CNS )八4胁（21〇χ 297公楚） 一 - f請先閲讀背面之注意事項再填寫本頁} -訂 4^2198 A7 五、發明說明（3〇) 捉土基材中，且當金屬半導體場效電晶體的活性區域下方 之負電荷數量增加的時候，通道的後側變成空乏，使能夠 流動於電晶體中的電流數量減少。 此反閘k效應可能以若干不同的方式影響金屬半導體場 效電晶體的操作。第一係裝置之可用的尖峰無線電頻率功 率典型上低於裝置的直流特徵所預期者，其原因爲無線電 ^率驅動所可用的尖峰電流由於通道下方所捕捉的電荷而 、’第 零件的效率典型上不如所應達到者那樣高， 其原因爲尖峰與平均電流的比由於相同的理由而減少。捕 捉效應也可说改變無線電頻率操作之零件的偏壓狀況，其 原因爲反閘&私荷累積。圖工i緣示已觀察到的這些偏壓轉 和（。在一理想的金屬半導體場效電晶體中，汲極電流 在無線電頻率驅動下單調地增加，然後，當無線電頻率驅 動移除時返回靜態値。在具有深位準的捕捉之碳化石夕金屬 半導體场效電晶體中，當無線電頻率驅動增加的時候，没 極％机起初掉落至靜態値之下，以減少裝置的功率、線性 與效率。-額外的問題係當無線電頻率功率移★時，汲極 電流掉落至甚低於靜態値，且可能花若干分鐘以返回原始 値。因爲此係由深位準的捕捉所引起，故藉由將裝置加熱 或藉由以光照射之，可以減少回復時間。 圖12繪示當金屬半導體場效電晶體以脈波模式操作時， 已觀察到的没極電流之另一問題。於脈波式操作時，裝置 的偏壓移除，而無線電頻率信?虎不存在，以使加熱減至最 小，然後，恰在次一無線電頻率脈波開始以前，回復至裝 (請先閱讀背面之注意事項再填寫本頁) --------^--------- 經濟部智慧財產局員工消費合作社印製 -33- 492198 A7 五、發明說明（31 ) 置。在具有高位準之深位準的捧雜物之半絕緣碳化石夕 上製作的金屬半導體場效電晶體中，於無線電頻率脈波之 前由装置抽取的電流係先前脈波中之無線電頻率驅動數量 的函數。此記憶效應意指，電荷儲存在裝置^某處。如= 12所見，波形⑷顯示在—低位準無線電頻率驅動下的波 極電流，在該處，當無線電頻率脈波啓動時，電流增加。 波形（b)顯示在高無線電頻率驅動下的相同金屬半導體場 效電晶體，在該處，無線電頻率包絡外部的電流低於在低 無線電頻率驅動下者，其係所捕:捉之電荷所致的反閘控效 應。波形⑷顯示理想的波形，在該處，所施加之無線電 頻率信號外部的電流與驅動位準無關。這些偏壓轉移現象 皆可藉由在半絕緣晶圓上製作一依據本發明之實施例的金 屬半導體場效電晶體-其具有凹入的閘極，係單或雙凹部_ 而減少或消除，半絕緣晶圓未有意摻雜釩，其係通常用於 形成半絕緣碳化矽之支配性深位準的摻雜物。 額外地，裝置的效率改進，如圖13與圖14之晶圓上的功 率測量比較所示。圖13與圖14所繪示的測量係在3·5十億 赫茲於閘極長度爲0.7微米的〇·25公厘碳化咬金屬半導體場 效電晶體上所做者。於無釩基材上製作的金屬半導體場效 電晶體（圖14 )具有遠爲改進的功率，使效率增加爲63〇/〇， 且維持>5瓦特/公厘之可比較的功率密度，而於摻雜釩的 基材上製作的金屬半導體場效電晶體（圖13 )之效率爲 35%。效率的改進可能源自於以遠爲低之靜態汲極電流偏 壓電晶體而仍獲得相同數量的尖峰功率之能力。 -34- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 請 閱 讀 背 © 之 注 意 事 項 再 填 寫 本 頁 經濟部智慧財產局員工消費合作社印製 492198 A7 B7
五、發明說明（32 ) 在圖與説明書中，已描-士# ^ 揭77?本發明之典型的較佳實施例， 雖然使用特定的術語，作令 、 於限制，本發明的範疇揭 非用 心卜列申請專利範圍。 (請先閱讀背面之注意事項再填寫本頁) -裳--------訂---------. 經濟部智慧財產局員工消費合作社印製 一度 尺 張 紙 本 格 規 4 Λ S) Ν (C 準 標
9 2 X 5 3

Claims (1)

  1. 、申請專利範圍 L 一種金屬半導體場效電晶體，包括·· 一半絕緣碳化矽基材，其大致上無深位準的摻雜 物’· 一在基材上之n型導電碳化矽的11型磊晶層， 在ϋ型羞晶層上的歐姆接觸件，其分別界定一源極 與一没極；及 一在η型磊晶層上的蕭特基金屬接觸件，其係在歐 姆接觸件之間，於是在源極與汲極之間，當一偏壓施 加至該蕭特基金屬接觸件時ι可形成，活化通道於源 極與汲極之間的η型磊晶層中。 電晶體，其 2·如申請專利範圍第1項之金; 之位準，係低於支 中半絕緣基材具有一深位準地 配基材電阻率的位準。 3.如申請專利範圍第1項之電晶體，其 中半絕緣碳化矽基材具有少公分之重金 屬、過渡元素與深位準捕捉元素二 4·如申請專利範圍第i項之電晶體，其 一、二ϋ …，·’ 經濟部智慧財產局員工消費合作社印製 中半絕緣碳化秒基材具有少於約1X1 〇公分3之重金 屬、過渡元素與深位準捕捉元素。 5·如申請專利範圍第1項之金兹電晶體，其 中又包括： 一在η型系晶層之η型碳化秒上的莫層’ 一在蓋層中的第一凹部； 一在η型磊晶層中的第二凹部，η裂磊晶層中的凹部 -36 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） 492198 、 經濟部智慧財產局員工消費合作社印制衣 A8 B8 C8 D8 申請專利範圍 係在蓋層之第一凹部中； 一在η型磊晶層上的蕭特基金屬接觸件，其係在歐 姆接觸件之間，於是在源極與汲極之間，以當一偏壓 施加至蕭特基金屬接觸件時，形成一活化通遒於源極 與汲極之間的η型磊晶層中，蕭特基金屬接觸件係在η 型慕晶層之凹部中。 6·如申請專利範圍第5項之金電晶體，其 中η型磊晶層與蓋層的載體濃反大致上相同。 7·如申請專利範圍第5項之電晶襪，其中^型磊晶層中的 凹部延伸約20毫微米至約120毫微米的深度。 8·如申請專利範圍第5項之電晶體，其中蓋層的摻雜物 位準係約lxl〇15公分至約5xl〇17公分。 9. 如申請專利範圍第5項之電晶體，其中蓋層的厚度係 約50毫微米至約300毫微米。 “ 10. 如申請專利範圍第i項之電晶體，其中歐姆接觸件係 直接在η型磊晶層上。 11·如申請專利範圍第1項之電晶體， 开τ又包括在η型磊 晶層與歐姆接觸件之間的η+碳化矽區域。 12.如申請專利範圍第i項之電晶體，其中歐姆接觸件包 括直接在η型磊晶層上的鎳接觸件。 匕 13·如申請專利範圍第1項之電晶體，其中又包括 姆接觸件與蕭特基接觸件上的覆蓋層。匕一在歐 14·如申請專利範圍第13項之電晶體，其中歐姆接 括鎳，且覆蓋層包括鈇、銷與金層。 I -37- 492198 A8 B8 C8 D8 、申請專利範圍 (請先閱讀背面之注意事項再填寫本頁) 15. 如申請專利範圍第1項之電晶體，其中η型磊晶層形成 一台面，台面具有延伸通過η型磊晶層之側壁，其界 定電晶體的周緣。 16. 如申請專利範圍第15'項之電晶體，其中台面又包括基 材與延伸進入基材的台面側壁。 17. 如申請專利範圍第15項之電晶體，其中又包括一鈍化 層，其在台面側壁與η型磊晶層之暴露部分上。 18. 如申請專利範圍第17項之電晶體，其中鈍化層係氧化 物-氮化物-氧化物純化層。：~ 19. 如申請專利範圍第1項之電晶體，其中又包括形成於 與η型層對立之基材上的金屬化物。 20. 如申請專利範圍第19項之電晶體，其中基材的厚度係 約100微米或更少。 21. 如申請專利範圍第19項之電晶體，其中金屬化物包括 鈥、舶與金層，其塗覆AuGe之共溶合金的覆蓋層。 22. 如申請專利範圍第1項之電晶體，其中蕭特基金屬接 觸件包括鉻之第一閘極層，其係直接在η型磊晶層 上。 經濟部智慧財產局員工消費合作社印製 23. 如申請專利範圍第22項之電晶體，其中蕭特基金屬接 觸件又包括一在第一閘極層上的覆蓋層，覆蓋層包括 鉑與金層。 24. 如申請專利範圍第23項之電晶體，其中蕭特基金屬接 觸件係蘑菇形閘極。 25. 如申請專利範圍第24項之電晶體，其中又包括一在η -38- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 492198 A8 B8 C8 D8 六、申請專利範圍 型磊晶層中的凹部，且第一閘極層形成於η型磊晶層 的凹部中。 (請先閱讀背面之注意事項再填寫本頁) 26. 如申請專利範圍第24項之電晶體，其中蘑菇形閘極相 對於凹部而自對準。 27. 如申請專利範圍第1項之電晶體，其中又包括一未掺 雜的碳化矽緩衝層，其形成於基材與η型磊晶層之 28. 如申請專利範圍第1項之€晶體，其中又包括一 η型導 電碳化秒緩衝層，其形成於基材與ϋ型慕晶層之間。 29. 如申請專利範圍第1項之電晶體，其中又包括一 ρ型導 電碳化矽緩衝層，其形成於基材與η型磊晶層之間。 30. 如申請專利範圍第29項之電晶體，其中又包括一歐姆 接觸件，其形成於Ρ型磊晶層上。 31. 如申請專利範圍第30項之電晶體，其中又包括一 ρ+碳 化矽之井區域，其形成於ρ型磊晶層中，且歐姆接觸 件形成於Ρ+井區域上。 32. 如申請專利範圍第30項之電晶體，其中ρ型磊晶層包 括： 經濟部智慧財產局員工消費合作社印制衣 一第一ρ型系晶層；及 一第二Ρ型磊晶層，第一 Ρ型磊晶層的掺雜濃度高於 第二Ρ型磊晶層的摻雜濃度。 33. —種金屬半導體場效電晶體，包括： 一碳化碎基材； 一在基材上之η型導電碳化矽的η型磊晶層， -39- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 、申請專利範圍 ΐϋ Μ 姆接觸件，其個別界定一源極 與一没極； 一在η型磊晶層之η型碳化矽上的蓋層； 在蓋層中的第一凹部； 在η型磊晶層中的第二凹部，η型磊晶層中的凹部 係在蓋層之第一凹部中；及 一在η型磊晶層上的蕭特基金屬接觸件，其係在歐 姆接觸件之間，於是在源_没極之間，以當一偏壓 施加至蕭特基金屬接觸件時，:-形成—活化通道於源極 與及極（間的η型羞晶層中，蕭特基金屬接觸件在η型 系晶層之凹部中。 - 34·如申凊專利範圍第33項之電晶體 中n型蟲晶層與蓋層的載體^。 35·如申請專利範圍第33項之電晶體，其中〇型磊晶層中 的凹部延伸約20毫微米至约120毫微米的深度。 36·如申請專利範園第33項之電晶體，其中蓋層=摻雜物 位準係约lxl〇15公分至約5χ1〇ΐ7公分·3。 37.如申請專利範圍第33項之電晶體，其中蓋層的厚度係 約50晕微米至約3〇〇毫微米。 38·如申請專利範圍第33項之電晶體 直接在η型磊晶層上。 39.如申請專利範圍第33項之電晶體 蟲晶層與歐姆接觸件之間的η+碳化矽區域 4〇·如申請專利範圍第33項之電晶體，其中歐姆接觸件包 其 線 其中歐姆接觸件係 其中又包括在η 型 I -崎 本纸張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐
    、申請專利範圍 括直接在η型磊晶層上的鎳接觸件。 41·如申請專利範圍第33項之電晶體，其中又包括 姆接觸件與蕭特基接觸件上的覆蓋層。 ^ 如申睛專利範圍第4i項乏兩 奶固罘斗1貝體，其中歐姆接觸件 括鎳’且覆蓋層包括鈇、鉬與金層。 处如申請專利範圍第33項之電晶體，其中n型碁晶層形 成一台面，台面具有延伸通過η型磊晶層之側壁，其 界定電晶體的周緣。 〜 ^ 44.如申請專利範圍第43項之電晶體，其中台面又包括基 材與延伸進入基材的台面側壁。 仏如申請專利範圍第43項之電晶體，其中又包括—鈍化 層，其在台面側壁與η型磊晶層之暴露部分上。 46.如申請專利範圍第45項之電晶體，其中鈍化層係氧化 物-氮化物-氧化物鈍化層。 47·如申請專利範圍第33項之電晶體 與η型層對立之基材上的金屬化物 48.如申請專利範圍第47項之電晶體： 約100微米或更少。 49·如申請專利範園第47項之電晶體， 鈦、鉑與金層，其塗覆AuGe之共熔合金的覆蓋層。 5〇·如申請專利範圍第33項之電晶體，其中蕭特基金屬接 觸件包括鉻之第一閘極層，其係直接在η型磊晶層 上。 51.如申請專利範圍第50項之電晶體，其中蕭特基金屬接 閱 §資 背 面 之 >主 I 頁 I 訂 其中又包括形成於 其中基材的厚度係 經濟部智慧財產局員工消費合作社印製 其中金屬化物包括 ,41- 492198 A8 B8 C8 D8 六、申請專利範圍 觸件又包括一在第一閘極層上的覆蓋層，覆蓋層包括 銘與金層。 (請先閱讀背面之注意事項再填寫本頁) 52. 如申請專利範圍第51項之電晶體，其中蕭特基金屬接 觸件係蘑菇形閘極/ 53. 如申請專利範圍第52項之電晶體，其中蘑菇形閘極相 對於凹部而自對準。 54. 如申請專利範圍第33項之電晶體，其中又包括一未摻 雜的碳化秒缓衝層，其形〜成於基材與η型磊晶層之 間0 ， 55. 如申請專利範圍第33項之電晶體，其中又包括一 η型 導電碳化矽缓衝層，其形成於基材與η型磊晶層之 間。 56. 如申請專利範圍第33項之電晶體，其中又包括一 pi型 碳化矽緩衝層，其形成於基材與η型磊晶層之間。 57. 如申請專利範圍第56項之電晶體，其中又包括一歐姆 接觸件，其形成於Ρ型磊晶層上。 經濟部智慧財產局員工消費合作社印製 58. 如申請專利範圍第57項之電晶體，其中又包括一 ρ+ 碳化矽之井區域，其形成於ρ型磊晶層中，且歐姆接 觸件形成於Ρ+井區域上。 59. 如申請專利範圍第57項之電晶體，其中ρ型磊晶層包 括： 一第一ρ型暴晶層；及 一第二Ρ型磊晶層，第一 Ρ型磊晶層的摻雜濃度高於 第二Ρ型磊晶層的摻雜濃度。 -42- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 492198 A8 B8 C8 D8 六、申請專利範圍 60. —種金屬半導體場效電晶體，包括： 一表體單晶碳化矽基材； (請先閱讀背面之注意事項再填寫本頁) 一在基材上之η型導電碳化矽的η型磊晶層； 一選擇性摻雜之ρ型導電碳化矽的Ρ型磊晶層，在基 材與η型磊晶層之間，ρ型導電碳化矽的載體濃度係自 約lxlO16至約lxlO17公分·3 ; 在η型磊晶層上的歐姆接觸件，其個別界定一源極 與一没極；及 一在η型磊晶層上的蕭特基淦屬接觸件，其係在歐 姆接觸件之間，於是在源極與汲極之間，以當一偏壓 施加至蕭特基金屬接觸件時，形成一活化通道於源極 與没極之間的η型系晶層中。 61. 如申請專利範圍第60項之電晶體，其中ρ型磊晶層的 載體濃度係自約3χ1016至約5χ1016公分。 62. 如申請專利範圍第60項之電晶體，其中歐姆接觸件係 直接在η型磊晶層上。 63. 如申請專利範圍第60項之電晶體，其中又包括在η型 磊晶層與歐姆接觸件之間的η+碳化矽區域。 經濟部智慧財產局員工消費合作社印製 64. 如申請專利範圍第60項之電晶體，其中歐姆接觸件包 括直接在η型磊晶層上的鎳接觸件。 65. 如申請專利範圍第60項之電晶體，其中又包括一在歐 姆接觸件與蕭特基金屬接觸件上的覆蓋層。 66. 如申請專利範圍第64項之電晶體，其中歐姆接觸件包 括鎳，且覆蓋層包括鈥、舶與金層。 -43- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） D8 其中又包括形成 其中基材的厚度 其中金屬化物包— 經濟部智慧財產局員工消費合作社印製 492198 申請專利範圍 67.如申請專利範圍第6 ”之電晶體 型磊晶層形成一台面，A 八 土初阳層與] An刑石曰a '"面具有自n型磊晶層延伸i| 入P型挪晶層之側壁並、 " 其界疋電晶體的周緣。 级如申請專利範園第67項之電晶體， 材與延伸進人基材的台面側壁。 W包括基 69.如申請專利範圍第67 裔甘士 包叩體，其中又包括一鈍化 層，其在台面側壁與n型慕晶層之暴露部分上。 m如申請專利範圍第69 日口體，其中鈍化層係氧化 物-氮化物_氧化物鈍化層。：〜 71·如申請專利範圍第6〇項之電晶體 與η型層對立之基材上的金屬化物 72·如申請專利範圍第71項之電晶體 約100微米或更少。 73. 如申請專利範圍第71項之電晶體：穴丁贫屬化物 鈦、鉑與金層’其塗覆AuGe之共熔合金的覆蓋層。 74. 如申請專利範圍第6〇項之電晶體，其中蕭特基金屬 觸件包括鉻之第一閘極層，其係直接在n型磊晶 上。 75. 如申請專利範圍第74項之電晶體，其中蕭特基金屬 觸件又包括一在第一閘極層上的覆蓋層，覆蓋層包 舶與金層。 76·如申請專利範圍第75項之電晶體，其中蕭特基金屬 觸件係蘑菇形閘極。 77·如申請專利範圍第76項之電晶體，其中又包括一 4 -44- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）
    4921 兇 A8 g ________ D8 六、申清專利範圍 $磊晶層中的凹部，且第-閘極層形成於立型磊晶芦 的凹部中。 曰 (請先閱讀背面之注音？事項再填寫本頁) 78·如申請專利範圍第76項之電晶體，其中蘑蒜形閑極相 對於凹部而自對準。… 79. 如申請專利範圍第6〇項之電晶體，其中又包括： 一在η型磊晶層之η型碳化矽上的蓋層； 一在蓋層中的凹部； :在η型磊晶層中的凹部'，而η型磊晶層中的凹部係 在蓋層之凹部中；且 二 蕭特基金屬接觸件係在η型磊晶層的凹部中。 80. 如申請專利範圍第79項之電晶體，其中^型磊晶層中 的凹部延伸約20毫微米至約120毫微米的深度。 81. 如申請專利範圍第79項之電晶體，其巾蓋層以和^型 磊晶層相同的位準摻雜。 82·如申請專利範圍第79項之電晶體，其中蓋層的捧雜物 位準係約1χ1〇15公分至約5χ1〇ΐ7公分-3。 83·如申請專利範圍第79項之電晶體，其中蓋層的厚度係 約50毫微米至約300毫微米。 經濟部智慧財產局員工消費合作社印製 84·如申請專利範圍第6〇項之電晶體，其中基材包括半絕 緣碳化秒。 85. 如申請專利範圍第84項之電晶體，其中半絕緣碳化矽 大致上無深位準的捧雜物。 86. 如申請專利範圍第6〇項之電晶體，其中又包括一到達 p型系晶層的接觸件。 -45- 本紐尺度適財關家標準（CNS)A4規格（210 X 297公釐1--' -- 六、申請專利範圍 87·如申請專利範圍第％電晶體，其中又包括·· —P+碳化矽之井區域，其形成於p型磊晶層中；且 到達P型磊晶層的接觸件形成於〆井區域上。 饥如申請專利範圍第86项之電晶體，其中p型羞晶層包 括： 一第一p型導電碳化矽層，其形成於基材上·及 一第二P型導電碳化矽層，其形成於基材上，第一p 型導電碳化矽層比第二p〜型導電碳化矽層更加重掺 雜。 … 89·種金屬半導體場效電晶體，包括·· 一在碳化矽基材上之n型導電碳化矽的n型層； 在η型層上且隔離的歐姆接觸件，其個別界定一源 極與一汲極；及 μ 杜η型層上的鉻區域 觸 於是在源極與汲極之間，以提供一蕭特基金屬接 件，以當一偏壓施加至蕭特基金屬接觸件時，形成 活化通道於源極與汲極之間的η型層中。 型 90·如申請專利範圍第89項之電晶體，其中又包括— 導電碳化矽之ρ型層，其在基材與η型層之間。 Ρ 91. 如申請專利範圍第90項之電晶體，其中 又包括一歐姆 接觸件，其形成於ρ型磊晶層上。 碳 92. 如申請專利範圍第91項之電晶體，其中又包括—+ 化石夕之井區域，其形成於Ρ型層中，且歐姆接觸= 成於Ρ+井區域上。 -46- 492198 A8 B8 C8 D8 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 93·如申請專利範圍第91項之電晶體，其中p型層包括： 一第一P型磊晶層；及 第一 P型磊晶層，第一p型磊晶層的摻雜濃度高於 第一 P型磊晶層的摻雜濃度。 94·如申請專利範圍第89項之電晶體，其中又包括在❹型 系晶層與歐姆接觸件之間的η+碳化矽區域。 95·如申請專利範圍第89項之電晶體，其中又包括一在歐 姆接觸件與蕭特基接觸件X的覆蓋層。 96·如申請專利範圍第95項之電晶、體，其中歐姆接觸件包 括鎳’且覆蓋層包括鈥、鉑與金層。 97·如申請專利範圍第9〇項之電晶體，其中^型與ρ型層形 成一台面，台面具有自η型層延伸進入Ρ型層之側壁， 其界定電晶體的周緣。 98·如申請專利範圍第97項之電晶體，其中台面又包括基 材與延伸進入基材的台面側壁。 99·如申請專利範圍第97項之電晶體，其中又包括一鈍化 層’其在台面側壁與η型磊晶層之暴露部分上。 100·如申請專利範圍第99項之電晶體，其中鈍化層係氧化 物-氮化物-氧化物鈍化層。 101.如申請專利範圍第89項之電晶體，其中又包括形成於 與η型層對立之基材上的金屬化物。 102·如申請專利範圍第101項之電晶體，其中基材的厚度 係約100微米或更少。 103.如申請專利範圍第ι〇1項之電晶體，其中金屬化物包 -47- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注咅？事項再填寫本頁} · 線. 492198 A8 B8 C8 D8 >申請專利範圍 括鈥、舶與金層，其塗覆AuGe之共溶合金的覆蓋層。 104. 如申請專利範圍第97項之電晶體，其中蕭特基金屬接 觸件又包括一在鉻區域上的覆蓋層，覆蓋層包括銘與 金層。 105. 如申請專利範圍第89項之電晶體，其中蕭特基金屬接 觸件係蘑菇形閘極。 106. 如申請專利範圍第89項之電晶體，其中又包括一在η 型層中的凹部，且鉻區域榇在η型層的凹部中。 107. 如申請專利範圍第106項之電扁體，其中鉻區域係自 對準。 108. 如申請專利範圍第89項之電晶體，其中歐姆接觸件係 直接在η型蟲晶層上。 109. —種金屬半導體場效電晶體，包括： 一表體單晶碳化矽基材； 一在基材上之η型導電碳化碎的η型暴晶層； 在η型慕晶層上的歐姆接觸件’其個別界定·源極 與一汲極；及 一在η型磊晶層上的蕭特基金屬接觸件，其係在歐 姆接觸件之間，於是在源極與汲極之間，以當一偏壓 施加至蕭特基金屬接觸件時，形成一活化通道於源極 與汲極之間的η型磊晶層中； 其中η型蟲晶層形成一台面，台面具有延伸通過η型 磊晶層之側壁，其界定電晶體的周緣；及 一氧化物-氮化物-氧化物鈍化層，其在台面的側壁 -48- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 請 先 閱 讀 背 面 之 注 意 事 項 再, 本 頁 訂 經濟部智慧財產局員工消費合作社印制衣 492198 88899 ABCD 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 及η型磊晶層的暴露部分上。 110·如申請專利範圍第1〇9項之電晶體，其中台面又包括 基材與延伸進入基材的台面側壁。 111•如申請專利範圍第1〇9項之電晶體，其中又包括·· Ρ型導電碳化矽的Ρ型磊晶層，在基材與η型磊晶 層之間；且 台面的側壁自η型層延伸進入ρ型層。 112·如申請專利範圍第ιη項乏電晶體，其中又包括一歐 姆接觸件，其形成於ρ型磊晶層上。 113·如申請專利範圍第η2項之電晶體，其中又包括一 碳化矽之井區域，其形成於ρ型層中，且歐姆接觸件 形成於ρ+井區域上。 114·如申請專利範圍第112項之電晶體，其中ρ型磊晶層包 括： 一第一 Ρ型磊晶層·，及 ^ 一第二Ρ型磊晶層，第一ρ型磊晶層的摻雜濃度高於 第一 Ρ型暴晶層的掺雜濃度。 115. 如申請專利範圍第1〇9項之電晶體，其中歐姆接觸件 係直接在η型磊晶層上。 116. 如申請專利範圍第1〇9項之電晶體，其中又包括在η型 蟲晶層與歐姆接觸件之間的η+碳化矽區域。 117. 如申請專利範圍第項之電晶體，其中歐姆接觸件 包括直接在η型磊晶層上的鎳接觸件。 118·如申請專利範圍第1〇9項之電晶體，其中又包括一在 _____ _49_ 本紙張尺度心中國國家標準（CNS)A4規格（210 X 297公 ) _______ (請先閱讀背面之注意事項再填寫本頁) - 訂： -丨線. 經 濟 部 智 慧 財 產 局 消 費 合 作 社 印 製 、申請專利範圍 歐姆接觸件與蕭特基金屬接觸件上的覆蓋層。 U9.如申請專利範園第118項之 %卵具中歐姆接觸件 包括鎳，且覆蓋層包括鈦、鉑與金層。 120•如申請專利範圍第109項之電晶體，纟中又包括形成 於與η型層對立之基材上的金屬化物。 ’ ⑵.如申請專利範圍第120項之電晶體，丨中基材的厚产 係約100微米或更少。 人 122. 如申請專利範圍第12〇項乏電晶體，丨中金屬化物包 括鈦、鉑與金層，其塗覆八11(^_之共熔合金的覆蓋層。 123. 如申請專利範圍第1〇9項之電晶體，其中蕭特基= 接觸件係蘑菇形閘極。- " 124•如申請專利範圍第1〇9項之電晶體，其中又包括—在^ 型羞晶層中的凹部，且閘極接觸件形成於η型羞晶層 的凹部中。 曰 125. 如申請專利範圍第124項之電晶體，其中閉極接觸件 係自對準的閘極接觸件。 126. —種金屬半導體場效電晶體，包括： 半絕緣碳化矽基材，其大致上無深位準的摻雜 訂 線 物 碳化矽之緩衝層，其係在半絕緣碳化矽基材 上 一在緩衝層上之η型磊晶層； 一在η型磊晶層上的蓋層； 在η型磊晶層上的歐姆接觸件，其個別界定一源極 與一汲極； -50- 本紙張尺度刺+關家標準（CNS)A4規格（210 X 297公爱） 492198 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8 六、申請專利範圍 一在蓋層中而在源極與汲極接觸件之間的第一凹 部； 一在η型磊晶層中而在第一凹部内的第二凹部； 一在η型磊晶層上的蕭特基金屬接觸件，其係在歐 姆接觸件之間，於是在源極與汲極之間，以當一偏壓 施加至蕭特基金屬接觸件時，形成一活化通道於源極 與没極之間的η型磊晶層中，蕭特基金屬接觸件包含 一鉻層，其在η型磊晶層而在第二凹部中； 其特徵爲η型蟲晶層形成一治面，台面具有延伸進 入η型磊晶層之側壁，其界定電晶體的周緣；及 一氧化物-氮化物-氧化物鈍化層，其在台面的侧壁 及η型磊晶層的暴露部分上。 127·如申請專利範圍第126項之電晶體，其中緩衝層包括 一選擇性摻雜之Ρ型導電碳化矽的Ρ型磊晶層，在基材 與η型磊晶層之間，ρ型導電碳化矽的载體濃度係自約 ΙχΙΟ16 至約 lxl〇17 公分-3。 128. 如申請專利範圍第126項之電晶體，其中緩衝層包括 未掺雜之碳化矽。 129. —種製作碳化矽半導體裝置的鈍化層之方法，包括： 形成一氧化層於碳化矽半導體裝置上；然後 於一氧化碳環境中將氧化物層退火。 跳如申請專利範圍第129項之方法，其中形成氧化層的 步驟包括熱生長一氧化層的步驟。 肌如申請專利範圍第129項之方法，其中形成氧化層的 卜紙張尺度^用中國國家f^7CNS)A4規格咖χ 297公爱)- 訂---------線 (請先閱讀背面之注意事項再填寫本頁) 492198 A8 B8 C8 D8
    六、申請專利範圍 經濟部智慧財產局員工消費合作社印製 -52. 步驟包括澱積一氧化層於碳化碎半導體裝置上的步 驟。 132. 如申請專利範圍第129項之方法，其中鈍化層係氧化 物-氮化物-氧化物鈍化層，且退火步驟之後續步驟 係： 澱積一 S“N4層於氧化的Si〇2層上；然後 使Si3N4層氧化。 133. 如申請專利範圍第132項乏方法，其中形成氧化層之 步驟包括下列步驟： / 使基材的暴露部分、p型磊晶層與n型磊晶層於氫氣 環境中高溫退火；然後- 形成·二氧化矽層於基材的暴露部分、p型磊晶層與^ 型磊晶層上；然後 使二氧化矽層以氬退火；然後 使一氣化秒層氧化。 134. —種製作金屬半導體場效電晶體之方法，包括： 形成一選擇性摻雜之Ρ型導電碳化矽的ρ型磊晶層於 單晶碳化石夕基材上，ρ型導電碳化矽具有自約lxio16至 約lxlO17公分·3的載體濃度；然後 形成一 η型導電碳化矽的η型磊晶層於ρ型磊晶層 上’ η型蟲晶層形成一台面，台面具有延伸進入η型層 疋側壁，其界定電晶體的周緣； 形成歐姆接觸件於η型磊晶層上，其個別界定一源 極與一没極，及 本紙張尺度顧巾 --------訂---------線 up (請先閱讀背面之注意事項再填寫本頁} 六、申請專利範圍 形成-蕭特基金屬接觸件於n型羞晶層上， 歐姆接觸件之間，於是在源極與❹之間；及 形成氧化物-氮化物-氧化物層於台面的侧壁細型 暴晶層的暴露部分上。 ^ 取如申請專利範圍第134項之方法，其中又包括的步驟 係蝕刻η型磊晶層與p型磊晶層，以形 a 136·如申請專利範圍第134項之方法，其中於形成歐姆接 觸件與形成蕭特基閘極接觸件的步驟以前之步驟係： 蝕刻η型磊晶層與p型磊晶層^以形成一台面，及 形成一氧化物-氮化物.氧化物#也化層於台面的暴露 表面上。 - ⑽申請專利範圍第136項之方法，其中形成氧化物-氮 化物-氧化物層之步驟包括下列步驟： 使基材的暴露部分、ρ型蟲晶層與㈣羞晶層於氣氣 環境中高溫退火，·然後 形成二氧化碎層於基材的暴露部分、㈣羞晶層與η 型蟲晶層上；然後 使二氧化矽層以氬退火；然後 使二氧化矽層氧化；然後 殿積一 S^N4層於氧化的二氧化碎層上，·然後 使Si3N4層氧化。 孤如申請專利範圍第137項之方法，其中高溫退火係在 大於約_ 的溫度進行約15分鐘至約2小時的時間。 139.如申請專利範圍第m項之方法，其中氬退火在約 -53- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） A8 B8 C8 D8
    、申請專利範圍 1200 C的溫度進行約1小時的時間。 嫩如申請專利範圍第137項之方法，其中形成二氧化石夕層 請 的步驟包括形成約5 〇至約5 0 0埃厚度的二氧化矽層的 步驟。 ⑷，如申請專利範圍第137項之方法’其中形成二氧化矽 層的步驟包括在約1200。(：的溫度，經由乾燥氧化物過 程形成二氧化矽層。 142.如申請專利範圍第137項之方法，其中使二氧化石夕層 氧化的步驟包括的步驟係在約稍。c溫度的濕環境中， 使一氧化石夕層氧化約180分鐘之時間。 143·如申叩專利範圍第137項之方法，其中澱積層的 步驟包括的步驟係將札队層澱積成約2〇〇至約2〇〇〇埃 的厚度。 Μ4.如申請專利範圍第137項之方法，其中澱積沁队層的 步驟包括的步驟係經由化學蒸氣澱積而澱積叫队層。 145.如申請專利範圍第m項之方法，其中氧化私队層的 步驟包括的步驟係在濕環境中於約95〇 I溫度氧化 SisN4層约180分鐘之時間。 146·如申請專利範圍第137項之方法，其中氧化沁队層的 步驟包括的步驟係氧化叫队層，以提供一氧化層，其 厚度係自約20至約200埃。 147.如申請專利範圍第137項之方法，其中澱積沁队層於 氧化的二氧化矽層的步驟之前係於—氧化氮環境中退 火將氣化的二氧化秒層退火之步驟。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -54- 六、申請專利範圍 •/申请專利範圍第134项之方法，其中又包括的步驟 系形成-間極凹部於n型羞晶層中，而形成蕭特基間 極接觸件的步驟包括形成一蕭特基閘極接觸極 凹部中的步驟。 〜 嫩如申請專利範圍第147項之方法，其中又包括下列步 驟： 蝕刻通過氧化物-氮化物_氧化物鈍化層，且進入^^ 型磊晶層，以在n型磊晶層-中提供—閘極凹部；且 形成蕭特基閘極接觸件的步-驟包括的步驟係利用氧 化物-氮化物-氧化物鈍化層作爲罩幕，形成蕭特基閘 極接觸件於閘極凹部中。- 150.如申請專利範圍第148項之方法，其中㈣通過氧化 物-氮化物-氧化物鈍化層的步驟以後，接續的步驟係 使氧化物-氮化物-氧化物鈍化層圖案化，以提供一突 出物於氧化物-氮化物-氧化物遣屯化層的開口之侧壁 中’以用於閘極凹部，·且 物 形成蕭特基閘極接觸件於閘極凹部中的步驟包括的 步驟係形成一蘑菇形閘極結構，其係在閘極凹部中及 在側壁以及氧化物-氮化物_氧化物鈍化層的突出 化 速 151·如申請專利範圍第148項之方法，其中蝕刻通過氧 物-氮化物-氧化物鈍化層的步驟係藉由電子迴旋加 共振或感應耦合電漿蝕刻二者中至少之一執行。 152·如申請專利範圍第147項之方法，其中形成問極凹 -55 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） 492198 六、申請專利範圍 的步驟之前的步驟係·· 經 濟 部 智 慧 財 產 局 員 工 消 費 合 作 社 印 製 形成一碳化矽蓋層於η型磊晶層上； 蚀刻通過蓋層，以提供一第一凹部； 形成氧化物-氮化知·氧化物鈍化層的步驟包括^ 一氧化物-氮化物-氧化物層於蓋層上，· 〜 形成 蝕刻通過氧化物_氮化物_氧化物鈍化層，且、、 型磊晶層，以在η型磊晶層中提供一第二凹部進^入 凹部係在第一凹部中；且〜 弟一 形成蕭特基閘極接觸件的步-驟包括的步驟係矛卜 化物-氮化物-氧化物鈍化層作爲罩幕，形二一用氧 閘極接觸件於第二凹部中。 蕭特基 m如申請專利範圍第134項之方法，其中 係將η+井區域植入㈣晶層中，以提供源極= 區域，且形成歐姆接觸件的步驟包括的步 姆接觸件於Π+井區域上。 氐、 154. 如申請專利範圍第134項之方法，其中又包括下列 驟： 使基材減薄；然後 形成一金屬化層於與P型磊晶層對立的基材上。 155. 如申請專利範圍第153項之方法，其中形成金屬化 之步驟包括下列步驟： 形成一鈦層於與p型磊晶層對立的基材上；然後 形成一鉑層於鈦層上；然後 形成一金層於鉑層上。 η 訂 步 _ -56- 本紙張尺度適用中關豕標準（CNS)A4規格（210 X 297公爱） 492198 六、申請專利範圍 1S6·如申請專利範圍第 A ^ 貝又万法，其中又包括形成一 AuGe的共熔合金層於金層上之步驟。 ⑸一種製作料碳切場效μ體之㈣結構 ， 包括下列步驟·· 〜 形成a化物-氮化物·氧化㈣化層於—μ終止 的碳化矽場效電晶體之暴露表面上； 、 形成一閘極窗於氧化物·氮化物-氧化物鈍化層中； 形成-閘極凹部於台面②止的碳切電晶體之通道 層中； 形成一閘極接觸件於通道層的閘極凹部中。 说如申請專利範圍第156项之方法，其中形成氧化物-氮 化物-氧化物鈍化層的步驟包括下列步驟： 使基材的暴露邱分、ρ型羞晶層與η型蟲晶層於氫環 境中高溫退火；然後 形成一氧化矽層於基材的暴露部分、ρ型磊晶層與立 型幕晶層上；然後 使二氧化秒層氬退火；然後 使一氣化秒層氧化；然後 擬積一 S^N4層於氧化的二氧化矽層上；然後 使Si3N4層氧化。 消 159·如申請專利範圍第157項之方法，其中澱積一沁队層 於氧化的二氧化矽層上的步驟之前係於一氧化氮環境 中使氧化的二氧化矽層退火的步驟。 160·如申請專利範圍第157項之方法，其中高溫退火係在 -57- 經濟部智慧財產局員工消費合作社印製 492198 A8 B8 C8 D8 六、申請專利範圍 ^~一 " 大於約9 0 0。(：的溫度進行約！ 5分鐘至約2小時的時間。 161·如申請專利範圍第157項之方法，其中氬退火在約 1200 C的溫度進行約1小時的時間。 162. 如申請專利範園第157項之方法，其中形成二氧化矽 層的步驟包括形成約50至約500埃厚度的二氧化矽層 的步驟。 163. 如申請專利範圍第157項之方法，其中形成二氧化矽 層的步驟包括在約1200»C岛溫度，經由乾燥氧化物過 程形成二氧化碎層。 ：〜 164·如申請專利範圍第157項之方法，其中使二氧化矽層 氧化的步驟包括的步驟係在濕環境中，於約95〇。〇的溫 度’使二氧化矽層氧化約丨8〇分鐘之時間。 165·如申請專利範圍第157項之方法，其中澱積sisN4層的 步驟包括的步驟係將沁队層澱積成約2〇〇至約2〇〇〇埃 的厚度。 166.如申請專利範圍第157項之方法，其中澱積叫队層的 步驟包括的步驟係經由化學蒸氣澱積而澱積叫队層。 167·如申請專利範圍第157項之方法，其中澱積沁队層的 步驟包括的步驟係在濕環境中，於約95〇 t的溫度，氧 化S^N4層約18〇分鐘之時間。 168.如申請專利範圍第157項之方法，其中氧化層的 步驟包括的步驟係氧化叫队層，以提供一氧化層，其 厚度係自約20至約200埃。 169·如申請專利範圍第156項之方法，其中形成閘極接觸 ___________-58- I紙張尺度適用中關家標準（CNS)A4規格（210 X 297公釐） " -- • 11--— — — — — — — — -1--丨！ —訂------— (請先閱讀背面之注咅？事項再填寫本頁}
    六、申請專利範圍 經濟部智慧財產局員工消費合作社印製 件的步驟包括的步㈣#lj P 化層作爲罩幕，形成—門柘j，、 氮化物·氧化物鈍 170 4α φ ά φ 甲”接觸件於閘極凹部中。 170·如申凊專利範園第168 Τ 係使急π必& 又万法，其中又包括的步驟 突 虱化物鈍化層圖案化，以提供一 大出物於氧化物氮化物_氧 麻 乳化物純化層的開口之侧壁 中，以用於閘極凹部；且 =-閘極接觸件於閘極凹部中的步驟包括的步驟 形成—磨蒜形間核結構'，其係在間極凹部中及在侧 壁以及氧化物-氮化物_氧化物鈍化層的突出物上。 171·如申請專利範園第 甘士 ^丄 貝 < 万法，其中形成一閘極窗 Λ形成—閘極凹部的步驟之執行«由電子迴旋加速 共振或感應镇合電漿蚀刻二者中至少之一，触刻通過 乳化物-氮化物氧化物鈍化層及進入通道中。 172.-種形成金屬半導體場效電晶體之方法，包括： 形成一 η型導電碳化碎的η型羞晶層於-碳化碎基材 上； 形成歐姆接觸件於η型磊晶層上，其個別界定一源 極與一没極； 形成一η型碳化矽的蓋層於η型磊晶層上； 形成一第一凹部於蓋層上； 形成一第二凹部於η型磊晶層上，η型磊晶層中的凹 部係在蓋層的第一凹部中；及 形成一蕭特基接觸件於η型磊晶層上，其係在歐姆 接觸件之間’於是在源極與汲極之間，以當偏壓施加 __ -59- 閱 背 Φ 之 注 I 1% 頁i 訂 線 本紙張尺度適用中國國家標準(CNS)A4規;^〇x297公釐） 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8 々、申請專利範圍 於蕭特基金屬接觸件時，形成一主動通道於源極與汲 核之間的η型磊晶層中，蕭特基金屬接觸件係在^型磊 晶層的凹部中。 173 ·如申請專利範圍第17、項之方法，其中形成一 ^型磊晶 層與形成一蓋層的步驟包括的步驟係使η型磊晶層與 袁層於單一生長步驟中磊晶生長。 如申请專利範圍第172項之方法，其中改變在單一生 長步驟中的η型摻雜物濃度-，以生長蓋層。 •如申请專利範圍第171項之方:-法，其中形成一第一凹 部於蓋層中的步驟包括使蓋層圖案化以形成第一凹部 的步驟。 - 176·如申請專利範圍第172項之方法，其中又包括下列步 驟： 形成一台面，其具有延伸通過蓋層與11型磊晶芦 側壁；且 ^ 於蓋層的圖案化以形成第一凹部的步驟以後，接續 的步驟係： 形成氧化物-氮化物-氧化物鈍化層於台面的暴露表 面與第一凹部上； 形成一閘極窗於氧化物-氮化物-氧化物鈍化層中， 閘極窗係在第一凹部中； 形成第二凹部於η型磊晶層中；及 形成一閘極接觸件於第二凹部中。 177.如申請專利範圍第175項之方法，其中形成氧化物·氮 _____-60- t紙張尺度適用國家標準（CNS)A4規格咖χ 297公髮） --------------------訂---------線 (請先閱讀背面之注意事項再填寫本頁}
    A8B8C8D8 經濟部智慧財產局員工消費合作社印製 化物-氧化物層之步驟包括下列步驟： 使基材的暴露部分、 曰 環境中高溫退火；然後 與η型羞晶層於氣顧 形成：氧切層於„的暴露^ν 型磊晶層上；然後 ρ土初印層興H 使二氧化矽層以氬退火；然後 使一氧化矽層氧化；然後 殿積-Si3N4層於氧化的二氧切層上；然後 使Si3N4層氧化。 ：_ 請專利範圍第176項之方法，其中搬積s成層於 ，的二乳切層的步驟之前係於一氧化氮環境中將 乳化的一氧化石夕層退火之步驟。 ⑺·如申請專利範園第175項之方法，其中形成閘極接觸 件的步I包括的步驟係利用氧化物_氮化物-氧化物純 化層作爲罩幕，形成一閘極接觸件於第二凹部中。 •如申請專利範圍第178項之方法，其中形成一間極接 觸件於第_凹邵巾的步驟包括的步驟係％成一磬藉形 閘極結構在第二凹部中。 ⑻·如申請專利範圍第175項之方法，其中形成一閘窗及 形成一第二凹邵的步驟之執行係藉由以電子迴旋加速 共振或感應耦合電漿蝕刻二者中至少之一，蝕刻通過 氧化物-氮化物-氧化物鈍化層且進入η型磊晶層。 182·如申請專利範圍第m項之方法，其中形成基材之步 驟包括的步驟係形成一半絕緣碳化矽基材，其大致上 -61 I X 297公釐）
    A8 B8 C8 D8
    、申請專利範圍 無深位準摻雜物。 183.如申請專利範圍第m項之方法，其中又包括的步驟 係形成一緩衝層於基材與η型磊晶層之間。 184•如申請專利範園第182項之方法，其中形成缓衝層的 步驟包括形成未摻雜的碳化矽磊晶層之步驟。 185·如申請專利範圍第182項之方法，其中形成缓衝層的 步驟包括形成一 η型碳化矽磊晶層之步驟。 186·如申請專利範圍第182項乏方法，其中形成緩衝層的 步驟包括形成一Ρ型碳化矽磊晶層之步驟。 187·如申請專利範圍第183項之方法，其中形成一 ρ型磊晶 層之步驟包括下列步驟：_ 形成一第一 ρ型磊晶層於基材上；及 形成一第二p型磊晶層於第一 Ρ型磊晶層上，第二Ρ 型磊晶層的摻雜濃度低於第一 Ρ型磊晶層。 188·如申請專利範圍第18S項之方法，其中又包括形成— 歐姆接觸件於Ρ型磊晶層的步驟。 嫩如申請專利範圍第187項之方法，其中又包括的步锻 經濟部智慧財產局員工消費合作社印製 係將Ρ型掺雜物植入Ρ型磊晶層中，以提供—Ρ型導電 碳化矽的區域’其載體濃度高於Ρ型磊晶層；且 形成-歐姆接觸件的步驟包括形成—歐姆接觸件於 植入區域上的步驟。 、 •如申請專利範圍第187項之方法，其中 件之步驟包括下列步驟： 姆接觸 蝕刻一接地接觸窗，其通過一區 \τ的盍層與η型 492198 A8 B8 C8 D8 六、申請專利範圍 磊晶層，該區域鄰近於金屬半導體場效電晶體的源極 區域；及 形成歐姆接觸件於接地接觸窗。 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 -63- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）
TW090102637A 2000-05-10 2001-02-07 Silicon carbide metal-semiconductor field effect transistors and methods of fabricating silicon carbide metal-semiconductor field effect transistors TW492198B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/567,717 US6686616B1 (en) 2000-05-10 2000-05-10 Silicon carbide metal-semiconductor field effect transistors

Publications (1)

Publication Number Publication Date
TW492198B true TW492198B (en) 2002-06-21

Family

ID=24268352

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090102637A TW492198B (en) 2000-05-10 2001-02-07 Silicon carbide metal-semiconductor field effect transistors and methods of fabricating silicon carbide metal-semiconductor field effect transistors

Country Status (9)

Country Link
US (2) US6686616B1 (zh)
EP (2) EP1285464A2 (zh)
JP (2) JP5255743B2 (zh)
KR (1) KR100726365B1 (zh)
CN (1) CN1286184C (zh)
AU (1) AU2001238351A1 (zh)
CA (1) CA2408582A1 (zh)
TW (1) TW492198B (zh)
WO (1) WO2001086727A2 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7880166B2 (en) 2006-05-10 2011-02-01 Ho-Yuan Yu Fast recovery reduced p-n junction rectifier
US8669554B2 (en) 2006-05-10 2014-03-11 Ho-Yuan Yu Fast recovery reduced p-n junction rectifier
TWI493597B (zh) * 2004-02-17 2015-07-21 Power Integrations Inc 具複數個凸面之橫向導電肖特基二極體

Families Citing this family (141)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6686616B1 (en) 2000-05-10 2004-02-03 Cree, Inc. Silicon carbide metal-semiconductor field effect transistors
EP1358681A4 (en) * 2001-01-03 2008-04-30 Univ Mississippi SILICON CARBIDE AND RELATED TRANSISTORS WITH LARGE BAND GAP FOR HALF INSULATING EPITAXIA FOR FAST HIGH PERFORMANCE APPLICATIONS
EP2267784B1 (en) 2001-07-24 2020-04-29 Cree, Inc. INSULATING GATE AlGaN/GaN HEMT
US6906350B2 (en) * 2001-10-24 2005-06-14 Cree, Inc. Delta doped silicon carbide metal-semiconductor field effect transistors having a gate disposed in a double recess structure
JP4009106B2 (ja) * 2001-12-27 2007-11-14 浜松ホトニクス株式会社 半導体受光素子、及びその製造方法
JP2003228320A (ja) * 2002-02-05 2003-08-15 Matsushita Electric Ind Co Ltd プラズマディスプレイ装置
DE10304722A1 (de) * 2002-05-11 2004-08-19 United Monolithic Semiconductors Gmbh Verfahren zur Herstellung eines Halbleiterbauelements
US6833556B2 (en) * 2002-08-12 2004-12-21 Acorn Technologies, Inc. Insulated gate field effect transistor having passivated schottky barriers to the channel
US7084423B2 (en) 2002-08-12 2006-08-01 Acorn Technologies, Inc. Method for depinning the Fermi level of a semiconductor at an electrical junction and devices incorporating such junctions
US6956239B2 (en) * 2002-11-26 2005-10-18 Cree, Inc. Transistors having buried p-type layers beneath the source region
US7026650B2 (en) 2003-01-15 2006-04-11 Cree, Inc. Multiple floating guard ring edge termination for silicon carbide devices
US9515135B2 (en) * 2003-01-15 2016-12-06 Cree, Inc. Edge termination structures for silicon carbide devices
US7112860B2 (en) 2003-03-03 2006-09-26 Cree, Inc. Integrated nitride-based acoustic wave devices and methods of fabricating integrated nitride-based acoustic wave devices
US7898047B2 (en) * 2003-03-03 2011-03-01 Samsung Electronics Co., Ltd. Integrated nitride and silicon carbide-based devices and methods of fabricating integrated nitride-based devices
CN1532943B (zh) * 2003-03-18 2011-11-23 松下电器产业株式会社 碳化硅半导体器件及其制造方法
DE10312214B4 (de) * 2003-03-19 2008-11-20 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen von mindestens einer Mesa- oder Stegstruktur oder von mindestens einem elektrisch gepumpten Bereich in einer Schicht oder Schichtenfolge
JP4109159B2 (ja) * 2003-06-13 2008-07-02 浜松ホトニクス株式会社 半導体受光素子
CN100505318C (zh) * 2003-06-13 2009-06-24 住友电气工业株式会社 场效应晶体管
WO2005015642A1 (ja) * 2003-08-08 2005-02-17 Sanken Electric Co., Ltd. 半導体装置及びその製造方法
US20050104072A1 (en) 2003-08-14 2005-05-19 Slater David B.Jr. Localized annealing of metal-silicon carbide ohmic contacts and devices so formed
US7501669B2 (en) * 2003-09-09 2009-03-10 Cree, Inc. Wide bandgap transistor devices with field plates
KR100448352B1 (ko) * 2003-11-28 2004-09-10 삼성전기주식회사 ＧａＮ 기반 질화막의 형성방법
US7470967B2 (en) * 2004-03-12 2008-12-30 Semisouth Laboratories, Inc. Self-aligned silicon carbide semiconductor devices and methods of making the same
US7275357B2 (en) * 2004-03-30 2007-10-02 Cnh America Llc Cotton module program control using yield monitor signal
US7550783B2 (en) * 2004-05-11 2009-06-23 Cree, Inc. Wide bandgap HEMTs with source connected field plates
US7573078B2 (en) * 2004-05-11 2009-08-11 Cree, Inc. Wide bandgap transistors with multiple field plates
US9773877B2 (en) * 2004-05-13 2017-09-26 Cree, Inc. Wide bandgap field effect transistors with source connected field plates
WO2005114746A1 (en) * 2004-05-21 2005-12-01 Nanyang Technological University Novel structures of silicon carbide metal semiconductor field effect transistors for high voltage and high power applications
US7345309B2 (en) * 2004-08-31 2008-03-18 Lockheed Martin Corporation SiC metal semiconductor field-effect transistor
US7238224B2 (en) * 2004-10-29 2007-07-03 Hewlett-Packard Development Company, L.P. Fluid-gas separator
US20060091606A1 (en) * 2004-10-28 2006-05-04 Gary Paugh Magnetic building game
US7348612B2 (en) * 2004-10-29 2008-03-25 Cree, Inc. Metal-semiconductor field effect transistors (MESFETs) having drains coupled to the substrate and methods of fabricating the same
US7265399B2 (en) 2004-10-29 2007-09-04 Cree, Inc. Asymetric layout structures for transistors and methods of fabricating the same
US7326962B2 (en) * 2004-12-15 2008-02-05 Cree, Inc. Transistors having buried N-type and P-type regions beneath the source region and methods of fabricating the same
US11791385B2 (en) * 2005-03-11 2023-10-17 Wolfspeed, Inc. Wide bandgap transistors with gate-source field plates
US7476594B2 (en) * 2005-03-30 2009-01-13 Cree, Inc. Methods of fabricating silicon nitride regions in silicon carbide and resulting structures
DE102005023361A1 (de) * 2005-05-20 2006-11-23 Robert Bosch Gmbh Feldeffekttransistor
US7858481B2 (en) 2005-06-15 2010-12-28 Intel Corporation Method for fabricating transistor with thinned channel
US8203185B2 (en) * 2005-06-21 2012-06-19 Cree, Inc. Semiconductor devices having varying electrode widths to provide non-uniform gate pitches and related methods
US7855401B2 (en) * 2005-06-29 2010-12-21 Cree, Inc. Passivation of wide band-gap based semiconductor devices with hydrogen-free sputtered nitrides
US7598576B2 (en) * 2005-06-29 2009-10-06 Cree, Inc. Environmentally robust passivation structures for high-voltage silicon carbide semiconductor devices
US7525122B2 (en) * 2005-06-29 2009-04-28 Cree, Inc. Passivation of wide band-gap based semiconductor devices with hydrogen-free sputtered nitrides
US7282401B2 (en) * 2005-07-08 2007-10-16 Micron Technology, Inc. Method and apparatus for a self-aligned recessed access device (RAD) transistor gate
US20070018199A1 (en) 2005-07-20 2007-01-25 Cree, Inc. Nitride-based transistors and fabrication methods with an etch stop layer
US7867851B2 (en) 2005-08-30 2011-01-11 Micron Technology, Inc. Methods of forming field effect transistors on substrates
WO2007032214A1 (ja) * 2005-09-14 2007-03-22 The Kansai Electric Power Co., Inc. 炭化珪素半導体素子の製造方法
KR20080046658A (ko) 2005-09-16 2008-05-27 크리 인코포레이티드 실리콘 카바이드 전력 소자들을 그 상에 가지는 반도체웨이퍼들의 가공방법들
US7928469B2 (en) 2005-10-19 2011-04-19 Mitsubishi Electric Corporation MOSFET and method for manufacturing MOSFET
US7402844B2 (en) * 2005-11-29 2008-07-22 Cree, Inc. Metal semiconductor field effect transistors (MESFETS) having channels of varying thicknesses and related methods
US7368971B2 (en) * 2005-12-06 2008-05-06 Cree, Inc. High power, high frequency switch circuits using strings of power transistors
US7419892B2 (en) * 2005-12-13 2008-09-02 Cree, Inc. Semiconductor devices including implanted regions and protective layers and methods of forming the same
US7964514B2 (en) * 2006-03-02 2011-06-21 Applied Materials, Inc. Multiple nitrogen plasma treatments for thin SiON dielectrics
DE102006012369A1 (de) * 2006-03-17 2007-09-20 United Monolithic Semiconductors Gmbh Verfahren zur Herstellung eines Halbleiterbauelements mit einer metallischen Steuerelektrode und Halbleiterbauelement
US8269262B2 (en) * 2006-05-02 2012-09-18 Ss Sc Ip Llc Vertical junction field effect transistor with mesa termination and method of making the same
US7274083B1 (en) * 2006-05-02 2007-09-25 Semisouth Laboratories, Inc. Semiconductor device with surge current protection and method of making the same
US9040398B2 (en) * 2006-05-16 2015-05-26 Cree, Inc. Method of fabricating seminconductor devices including self aligned refractory contacts
JP5061506B2 (ja) * 2006-06-05 2012-10-31 富士電機株式会社 炭化珪素半導体装置の製造方法
US7602001B2 (en) 2006-07-17 2009-10-13 Micron Technology, Inc. Capacitorless one transistor DRAM cell, integrated circuitry comprising an array of capacitorless one transistor DRAM cells, and method of forming lines of capacitorless one transistor DRAM cells
US7646043B2 (en) * 2006-09-28 2010-01-12 Cree, Inc. Transistors having buried p-type layers coupled to the gate
JP5520432B2 (ja) * 2006-10-03 2014-06-11 古河電気工業株式会社 半導体トランジスタの製造方法
JP4844330B2 (ja) * 2006-10-03 2011-12-28 富士電機株式会社 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
CN100411141C (zh) * 2006-10-16 2008-08-13 中国电子科技集团公司第五十五研究所 碳化硅器件的电学隔离方法
US8823057B2 (en) * 2006-11-06 2014-09-02 Cree, Inc. Semiconductor devices including implanted regions for providing low-resistance contact to buried layers and related devices
EP1921669B1 (en) 2006-11-13 2015-09-02 Cree, Inc. GaN based HEMTs with buried field plates
US7692263B2 (en) 2006-11-21 2010-04-06 Cree, Inc. High voltage GaN transistors
JP5183913B2 (ja) * 2006-11-24 2013-04-17 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
US8878245B2 (en) 2006-11-30 2014-11-04 Cree, Inc. Transistors and method for making ohmic contact to transistors
JP4751308B2 (ja) 2006-12-18 2011-08-17 住友電気工業株式会社 横型接合型電界効果トランジスタ
US7880172B2 (en) * 2007-01-31 2011-02-01 Cree, Inc. Transistors having implanted channels and implanted P-type regions beneath the source region
US8021904B2 (en) * 2007-02-01 2011-09-20 Cree, Inc. Ohmic contacts to nitrogen polarity GaN
ITTO20070099A1 (it) * 2007-02-09 2008-08-10 St Microelectronics Srl Procedimento per la realizzazione di un'interfaccia tra carburo di silicio e ossido di silicio con bassa densita' di stati
US7737476B2 (en) * 2007-02-15 2010-06-15 Cree, Inc. Metal-semiconductor field effect transistors (MESFETs) having self-aligned structures
US8212290B2 (en) * 2007-03-23 2012-07-03 Cree, Inc. High temperature performance capable gallium nitride transistor
FR2914500B1 (fr) * 2007-03-30 2009-11-20 Picogiga Internat Dispositif electronique a contact ohmique ameliore
TW200910470A (en) * 2007-05-03 2009-03-01 Dsm Solutions Inc Enhanced hole mobility p-type JFET and fabrication method therefor
KR100898225B1 (ko) * 2007-09-07 2009-05-18 주식회사 동부하이텍 반도체 소자 및 이의 제조방법
US8368100B2 (en) * 2007-11-14 2013-02-05 Cree, Inc. Semiconductor light emitting diodes having reflective structures and methods of fabricating same
US7935620B2 (en) 2007-12-05 2011-05-03 Freescale Semiconductor, Inc. Method for forming semiconductor devices with low leakage Schottky contacts
WO2009073866A1 (en) * 2007-12-07 2009-06-11 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Gate after diamond transistor
US9024327B2 (en) 2007-12-14 2015-05-05 Cree, Inc. Metallization structure for high power microelectronic devices
JP2009176804A (ja) * 2008-01-22 2009-08-06 Nippon Steel Corp 電力変換素子
US9711633B2 (en) * 2008-05-09 2017-07-18 Cree, Inc. Methods of forming group III-nitride semiconductor devices including implanting ions directly into source and drain regions and annealing to activate the implanted ions
CN101320601B (zh) * 2008-06-18 2011-08-17 西北工业大学 碳化硅肖特基结式核电池及其制作方法
CN101740388B (zh) * 2008-11-10 2011-05-11 中芯国际集成电路制造(上海)有限公司 金属半导体场效应晶体管的制造方法
US8552471B2 (en) * 2009-01-16 2013-10-08 Nec Corporation Semiconductor apparatus having reverse blocking characteristics and method of manufacturing the same
US8963163B2 (en) * 2009-10-05 2015-02-24 Sumitomo Electric Industries, Ltd. Semiconductor device
JP2011119512A (ja) * 2009-12-04 2011-06-16 Denso Corp 半導体装置およびその製造方法
US8936976B2 (en) * 2009-12-23 2015-01-20 Intel Corporation Conductivity improvements for III-V semiconductor devices
JP4985757B2 (ja) * 2009-12-25 2012-07-25 株式会社デンソー 炭化珪素半導体装置
JP2011159714A (ja) * 2010-01-29 2011-08-18 Denso Corp 炭化珪素半導体装置およびその製造方法
US8890277B2 (en) 2010-03-15 2014-11-18 University Of Florida Research Foundation Inc. Graphite and/or graphene semiconductor devices
CN101834206B (zh) * 2010-04-12 2012-10-10 清华大学 半导体器件结构及其形成方法
US9070851B2 (en) 2010-09-24 2015-06-30 Seoul Semiconductor Co., Ltd. Wafer-level light emitting diode package and method of fabricating the same
CN102446861B (zh) * 2010-10-11 2013-10-23 上海华虹Nec电子有限公司 利用选择性碳化硅外延来提升sonos擦写速度的方法
JP2012164790A (ja) * 2011-02-07 2012-08-30 Sumitomo Electric Ind Ltd 炭化珪素半導体装置およびその製造方法
US10367089B2 (en) * 2011-03-28 2019-07-30 General Electric Company Semiconductor device and method for reduced bias threshold instability
CN102290434B (zh) * 2011-09-01 2013-08-14 西安电子科技大学 带栅下缓冲层结构的金属半导体场效应晶体管及制作方法
WO2013035845A1 (ja) 2011-09-08 2013-03-14 株式会社タムラ製作所 Ｇａ2Ｏ3系半導体素子
CN110047922A (zh) * 2011-09-08 2019-07-23 株式会社田村制作所 Ga2O3系MISFET和Ga2O3系MESFET
US9991399B2 (en) 2012-10-04 2018-06-05 Cree, Inc. Passivation structure for semiconductor devices
US9812338B2 (en) 2013-03-14 2017-11-07 Cree, Inc. Encapsulation of advanced devices using novel PECVD and ALD schemes
US8994073B2 (en) 2012-10-04 2015-03-31 Cree, Inc. Hydrogen mitigation schemes in the passivation of advanced devices
JP6178065B2 (ja) * 2012-10-09 2017-08-09 株式会社東芝 半導体装置
TW201417149A (zh) * 2012-10-31 2014-05-01 Lg Innotek Co Ltd 磊晶晶圓
CN102931272A (zh) * 2012-11-23 2013-02-13 中国科学院微电子研究所 一种具有增益的紫外探测器结构及其制备方法
US9293627B1 (en) * 2012-12-03 2016-03-22 Sandia Corporation Sub-wavelength antenna enhanced bilayer graphene tunable photodetector
JP5803979B2 (ja) * 2013-05-29 2015-11-04 住友電気工業株式会社 炭化珪素基板および炭化珪素半導体装置ならびに炭化珪素基板および炭化珪素半導体装置の製造方法
US9847411B2 (en) 2013-06-09 2017-12-19 Cree, Inc. Recessed field plate transistor structures
US9755059B2 (en) 2013-06-09 2017-09-05 Cree, Inc. Cascode structures with GaN cap layers
US9679981B2 (en) 2013-06-09 2017-06-13 Cree, Inc. Cascode structures for GaN HEMTs
JP6241915B2 (ja) * 2013-07-31 2017-12-06 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
JP6156241B2 (ja) * 2014-04-11 2017-07-05 新日鐵住金株式会社 炭化ケイ素ショットキーバリアダイオード
WO2016002386A1 (ja) * 2014-07-02 2016-01-07 富士電機株式会社 炭化珪素半導体素子の製造方法
WO2016013471A1 (ja) * 2014-07-23 2016-01-28 富士電機株式会社 半導体装置及び半導体装置の製造方法
JP2016031953A (ja) * 2014-07-25 2016-03-07 株式会社タムラ製作所 半導体素子及びその製造方法、半導体基板、並びに結晶積層構造体
JP6292104B2 (ja) * 2014-11-17 2018-03-14 三菱電機株式会社 窒化物半導体装置の製造方法
CN104900716B (zh) * 2015-05-18 2018-07-20 杭州士兰集成电路有限公司 单向tvs器件结构及其制作方法
JP6873926B2 (ja) * 2015-06-09 2021-05-19 アーベーベー・シュバイツ・アーゲーＡＢＢ Ｓｃｈｗｅｉｚ ＡＧ 炭化ケイ素パワー半導体デバイスのエッジ終端部を製造する方法
CN105161798B (zh) * 2015-07-01 2017-12-26 东南大学 硅基低漏电流悬臂梁栅的开关电容滤波器及制备方法
CN105261641A (zh) * 2015-08-21 2016-01-20 西安电子科技大学 异质结高电子迁移率自旋场效应晶体管及制造方法
CN105261642B (zh) * 2015-08-21 2019-04-12 西安电子科技大学 异质结高电子迁移率自旋场效应晶体管及制造方法
CN105304705B (zh) * 2015-08-21 2019-01-11 西安电子科技大学 异质结高电子迁移率自旋场效应晶体管及制造方法
CN105161531A (zh) * 2015-08-26 2015-12-16 西安电子科技大学 4H-SiC金属半导体场效应晶体管及其制作方法
CN105336686B (zh) * 2015-09-30 2019-10-25 中国电子科技集团公司第五十五研究所 一种复合结构SiC衬底器件的切割方法
JP6400618B2 (ja) * 2016-03-09 2018-10-03 株式会社東芝 半導体装置
US10243039B2 (en) 2016-03-22 2019-03-26 General Electric Company Super-junction semiconductor power devices with fast switching capability
CN205944139U (zh) 2016-03-30 2017-02-08 首尔伟傲世有限公司 紫外线发光二极管封装件以及包含此的发光二极管模块
US10002958B2 (en) * 2016-06-08 2018-06-19 The United States Of America, As Represented By The Secretary Of The Navy Diamond on III-nitride device
US9620611B1 (en) 2016-06-17 2017-04-11 Acorn Technology, Inc. MIS contact structure with metal oxide conductor
JP2016197737A (ja) * 2016-06-29 2016-11-24 株式会社タムラ製作所 半導体素子及びその製造方法、並びに結晶積層構造体
DE112017005855T5 (de) 2016-11-18 2019-08-01 Acorn Technologies, Inc. Nanodrahttransistor mit Source und Drain induziert durch elektrische Kontakte mit negativer Schottky-Barrierenhöhe
US10297557B2 (en) * 2017-06-30 2019-05-21 Sanken Electric Co., Ltd. Semiconductor device and method for manufacturing the semiconductor device
US10217831B1 (en) * 2017-08-31 2019-02-26 Vanguard International Semiconductor Corporation High electron mobility transistor devices
JP7009147B2 (ja) * 2017-09-29 2022-01-25 富士電機株式会社 炭化珪素半導体基板、炭化珪素半導体基板の製造方法および炭化珪素半導体装置
CN108962418B (zh) * 2018-02-08 2022-04-26 长安大学 一种Pm-147碳化硅缓变肖特基同位素电池及其制造方法
US10818659B2 (en) 2018-10-16 2020-10-27 Globalfoundries Inc. FinFET having upper spacers adjacent gate and source/drain contacts
US10580701B1 (en) 2018-10-23 2020-03-03 Globalfoundries Inc. Methods of making a self-aligned gate contact structure and source/drain metallization structures on integrated circuit products
CN113990549B (zh) * 2021-10-09 2023-08-08 西安电子科技大学 具有减薄P型区的分布电极PiN型β辐照电池及制备方法
KR102669894B1 (ko) * 2022-04-18 2024-05-28 경희대학교 산학협력단 무필터 양측 다수 캐리어 유형 컬러 광센서 및 그 제조 방법
TWI835394B (zh) * 2022-11-08 2024-03-11 財團法人工業技術研究院 半導體元件
CN117712124B (zh) * 2024-02-05 2024-04-26 中国科学院长春光学精密机械与物理研究所 一种基于4H-SiC衬底的高性能CMOS器件

Family Cites Families (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US612680A (en) * 1898-10-18 House
DE2324780C3 (de) * 1973-05-16 1978-07-27 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zum Herstellen eines Halbleiterbauelements
JPS6051213B2 (ja) 1978-05-30 1985-11-13 株式会社フジクラ 伸縮自在なテ−プ電線の製造装置
JPS59134874A (ja) * 1983-01-21 1984-08-02 Hitachi Ltd 半導体装置の製造方法
US4762806A (en) 1983-12-23 1988-08-09 Sharp Kabushiki Kaisha Process for producing a SiC semiconductor device
JPS60142568A (ja) 1983-12-29 1985-07-27 Sharp Corp 炭化珪素電界効果トランジスタの製造方法
US4737469A (en) * 1984-01-19 1988-04-12 Honeywell Inc. Controlled mode field effect transistors and method therefore
JPS60154674A (ja) 1984-01-25 1985-08-14 Hitachi Ltd 電子装置の製造方法
JPS60189250A (ja) 1984-03-08 1985-09-26 Fujitsu Ltd 半導体装置
DE3578271D1 (de) * 1984-11-02 1990-07-19 Toshiba Kawasaki Kk Feldeffekttransistor mit einem schottky-gate und herstellungsverfahren dafuer.
JP2615390B2 (ja) 1985-10-07 1997-05-28 工業技術院長 炭化シリコン電界効果トランジスタの製造方法
EP0252179B1 (en) 1986-07-11 1992-05-27 International Business Machines Corporation Process for producing undercut mask profiles
US5229625A (en) 1986-08-18 1993-07-20 Sharp Kabushiki Kaisha Schottky barrier gate type field effect transistor
JPS6347983A (ja) 1986-08-18 1988-02-29 Sharp Corp 炭化珪素電界効果トランジスタ
JPS6459961A (en) 1987-08-31 1989-03-07 Toshiba Corp Semiconductor device
JPH0797659B2 (ja) 1987-10-20 1995-10-18 三洋電機株式会社 ＳｉＣ青色発光ダイオード
JPH0797660B2 (ja) 1987-10-20 1995-10-18 三洋電機株式会社 ＳｉＣ青色発光ダイオード
US4947218A (en) 1987-11-03 1990-08-07 North Carolina State University P-N junction diodes in silicon carbide
JPH0798684B2 (ja) 1988-01-19 1995-10-25 日本碍子株式会社 高密度ＳｉＣ焼結体の製造方法
JPH01196873A (ja) * 1988-02-02 1989-08-08 Sharp Corp 炭化珪素半導体装置
JP2612040B2 (ja) 1988-06-28 1997-05-21 株式会社豊田中央研究所 β−ＳｉＣを用いたＭＯＳ・ＦＥＴ及びその製造方法
JP2815642B2 (ja) * 1989-11-29 1998-10-27 沖電気工業株式会社 電界効果トランジスタ
US5014108A (en) * 1990-05-15 1991-05-07 Harris Corporation MESFET for dielectrically isolated integrated circuits
JPH04225534A (ja) 1990-12-27 1992-08-14 Fujitsu Ltd 半導体装置及びその製造方法
JPH0547798A (ja) * 1991-01-31 1993-02-26 Texas Instr Inc <Ti> 抵抗性ＡｌＧａＡｓを有するＧａＡｓ ＦＥＴ
US5289015A (en) * 1991-04-25 1994-02-22 At&T Bell Laboratories Planar fet-seed integrated circuits
US5270554A (en) * 1991-06-14 1993-12-14 Cree Research, Inc. High power high frequency metal-semiconductor field-effect transistor formed in silicon carbide
US5264713A (en) * 1991-06-14 1993-11-23 Cree Research, Inc. Junction field-effect transistor formed in silicon carbide
US5925895A (en) 1993-10-18 1999-07-20 Northrop Grumman Corporation Silicon carbide power MESFET with surface effect supressive layer
US5510630A (en) * 1993-10-18 1996-04-23 Westinghouse Electric Corporation Non-volatile random access memory cell constructed of silicon carbide
US5611955A (en) * 1993-10-18 1997-03-18 Northrop Grumman Corp. High resistivity silicon carbide substrates for high power microwave devices
US5396085A (en) 1993-12-28 1995-03-07 North Carolina State University Silicon carbide switching device with rectifying-gate
US5399883A (en) * 1994-05-04 1995-03-21 North Carolina State University At Raleigh High voltage silicon carbide MESFETs and methods of fabricating same
US5686737A (en) * 1994-09-16 1997-11-11 Cree Research, Inc. Self-aligned field-effect transistor for high frequency applications
SE9404452D0 (sv) 1994-12-22 1994-12-22 Abb Research Ltd Semiconductor device having an insulated gate
JPH08316164A (ja) * 1995-05-17 1996-11-29 Hitachi Ltd 半導体素子の作成方法
JP3158973B2 (ja) * 1995-07-20 2001-04-23 富士電機株式会社 炭化けい素縦型ｆｅｔ
US5821576A (en) * 1995-10-18 1998-10-13 Northrop Grumman Corporation Silicon carbide power field effect transistor
US5972801A (en) 1995-11-08 1999-10-26 Cree Research, Inc. Process for reducing defects in oxide layers on silicon carbide
JP2728126B2 (ja) * 1995-12-25 1998-03-18 日本電気株式会社 電界効果トランジスタ
JPH09260405A (ja) * 1996-03-27 1997-10-03 Mitsubishi Electric Corp 半導体装置とその製造方法
US5719409A (en) * 1996-06-06 1998-02-17 Cree Research, Inc. Silicon carbide metal-insulator semiconductor field effect transistor
DE19644821C1 (de) 1996-10-29 1998-02-12 Daimler Benz Ag Steuerbare Halbleiterstruktur mit verbesserten Schalteigenschaften
US5742082A (en) * 1996-11-22 1998-04-21 Motorola, Inc. Stable FET with shielding region in the substrate
WO1998035389A1 (en) * 1997-02-07 1998-08-13 Northrop Grumman Corporation Silicon carbide power mesfet
US5891769A (en) * 1997-04-07 1999-04-06 Motorola, Inc. Method for forming a semiconductor device having a heteroepitaxial layer
US6121633A (en) * 1997-06-12 2000-09-19 Cree Research, Inc. Latch-up free power MOS-bipolar transistor
JPH11135522A (ja) * 1997-08-28 1999-05-21 Nec Corp 化合物半導体装置の製造方法
JPH11150124A (ja) 1997-09-12 1999-06-02 Toshiba Corp 電界効果トランジスタおよびその製造方法
JP3216804B2 (ja) * 1998-01-06 2001-10-09 富士電機株式会社 炭化けい素縦形ｆｅｔの製造方法および炭化けい素縦形ｆｅｔ
JP4120899B2 (ja) * 1998-02-17 2008-07-16 富士通株式会社 化合物半導体電界効果トランジスタ及びその製造方法
US6107649A (en) * 1998-06-10 2000-08-22 Rutgers, The State University Field-controlled high-power semiconductor devices
US6316793B1 (en) * 1998-06-12 2001-11-13 Cree, Inc. Nitride based transistors on semi-insulating silicon carbide substrates
JP2000012560A (ja) * 1998-06-22 2000-01-14 Furukawa Electric Co Ltd:The メサ型化合物半導体電界効果トランジスタ及びその作製方法
US6246076B1 (en) * 1998-08-28 2001-06-12 Cree, Inc. Layered dielectric on silicon carbide semiconductor structures
US6646265B2 (en) * 1999-02-08 2003-11-11 General Electric Company Optical spectrometer and method for combustion flame temperature determination
US6218680B1 (en) * 1999-05-18 2001-04-17 Cree, Inc. Semi-insulating silicon carbide without vanadium domination
JP3527496B2 (ja) 2000-03-03 2004-05-17 松下電器産業株式会社 半導体装置
US6686616B1 (en) 2000-05-10 2004-02-03 Cree, Inc. Silicon carbide metal-semiconductor field effect transistors
US6458640B1 (en) * 2001-06-04 2002-10-01 Anadigics, Inc. GaAs MESFET having LDD and non-uniform P-well doping profiles
US6906350B2 (en) * 2001-10-24 2005-06-14 Cree, Inc. Delta doped silicon carbide metal-semiconductor field effect transistors having a gate disposed in a double recess structure
US6956239B2 (en) * 2002-11-26 2005-10-18 Cree, Inc. Transistors having buried p-type layers beneath the source region

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI493597B (zh) * 2004-02-17 2015-07-21 Power Integrations Inc 具複數個凸面之橫向導電肖特基二極體
US7880166B2 (en) 2006-05-10 2011-02-01 Ho-Yuan Yu Fast recovery reduced p-n junction rectifier
US8669554B2 (en) 2006-05-10 2014-03-11 Ho-Yuan Yu Fast recovery reduced p-n junction rectifier

Also Published As

Publication number Publication date
KR20020092445A (ko) 2002-12-11
US7067361B2 (en) 2006-06-27
EP1976020A2 (en) 2008-10-01
WO2001086727A3 (en) 2002-03-21
US6686616B1 (en) 2004-02-03
KR100726365B1 (ko) 2007-06-11
EP1285464A2 (en) 2003-02-26
CN1286184C (zh) 2006-11-22
JP2012147005A (ja) 2012-08-02
JP5255743B2 (ja) 2013-08-07
AU2001238351A1 (en) 2001-11-20
US20040159865A1 (en) 2004-08-19
EP1976020A3 (en) 2010-08-04
WO2001086727A2 (en) 2001-11-15
CN1441965A (zh) 2003-09-10
JP2003533051A (ja) 2003-11-05
CA2408582A1 (en) 2001-11-15

Similar Documents

Publication Publication Date Title
TW492198B (en) Silicon carbide metal-semiconductor field effect transistors and methods of fabricating silicon carbide metal-semiconductor field effect transistors
TWI358829B (en) Metal-semiconductor field effect transistors (mesf
US10541324B2 (en) Semiconductor device with a recessed ohmic contact and methods of fabrication
US7507999B2 (en) Semiconductor device and method for manufacturing same
JP5758796B2 (ja) ソース領域の下にｐ型埋込み層を備えたトランジスタ及びその作製方法
TW200539264A (en) Methods of fabricating nitride-based transistors having regrown ohmic contact regions and nitride-based transistors having regrown ohmic contact regions
TW200537562A (en) Ⅲ-Nitride device passivation and method
TW480603B (en) Self-aligned silicon carbide LMOSFET
TW200805657A (en) Power semiconductor device having improved performance and method
CN113013242A (zh) 基于n-GaN栅的p沟道GaN基异质结场效应晶体管
CN112820769A (zh) 一种碳化硅mosfet器件及其制备方法
TWI228825B (en) Heterostructure resistor and method of forming the same
CN111739801B (zh) 一种SOI基p-GaN增强型GaN功率开关器件的制备方法
CN116666427A (zh) 一种基于选区退火的高击穿电压增强型GaN器件及制备方法
CN116741805A (zh) 一种高击穿电压增强型氮化镓器件及其制备方法
CN113451129B (zh) 一种高电子迁移率晶体管及制备方法
TW476991B (en) Method to produce a high-frequency semiconductor-structure and a high-frequency semiconductor-structure
US20220231148A1 (en) Method for manufacturing a power transistor, and power transistor
CN110808292B (zh) 一种基于金属檐结构的GaN基完全垂直肖特基变容管及其制备方法
CN208538864U (zh) 氮化镓晶体管
TW200901465A (en) Semiconductor device having strain-inducing substrate and fabrication methods thereof
CN113451128B (zh) 一种高电子迁移率晶体管及制备方法
CN112768508B (zh) 背栅全控型AlGaN/GaN异质结增强型功率HEMT器件及制备方法
CN117577526A (zh) 氮化镓肖特基二极管及其制备方法
CN118380477A (zh) 一种极化结和双阳极结构的肖特基二极管及制备方法和应用

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MK4A Expiration of patent term of an invention patent