TW201511447A - 半導體積體電路及其動作方法 - Google Patents

半導體積體電路及其動作方法 Download PDF

Info

Publication number
TW201511447A
TW201511447A TW103117522A TW103117522A TW201511447A TW 201511447 A TW201511447 A TW 201511447A TW 103117522 A TW103117522 A TW 103117522A TW 103117522 A TW103117522 A TW 103117522A TW 201511447 A TW201511447 A TW 201511447A
Authority
TW
Taiwan
Prior art keywords
power supply
circuit
input terminal
supply voltage
voltage
Prior art date
Application number
TW103117522A
Other languages
English (en)
Other versions
TWI635693B (zh
Inventor
Takehiko Umeyama
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of TW201511447A publication Critical patent/TW201511447A/zh
Application granted granted Critical
Publication of TWI635693B publication Critical patent/TWI635693B/zh

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J9/00—Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting
    • H02J9/04—Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting in which the distribution system is disconnected from the normal source and connected to a standby source
    • H02J9/06—Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting in which the distribution system is disconnected from the normal source and connected to a standby source with automatic change-over, e.g. UPS systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/263—Arrangements for using multiple switchable power supplies, e.g. battery and AC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/012—Modifications of generator to improve response time or to decrease power consumption
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/2481—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors with at least one differential stage
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/30—Systems integrating technologies related to power network operation and communication or information technologies for improving the carbon footprint of the management of residential or tertiary loads, i.e. smart grids as climate change mitigation technology in the buildings sector, including also the last stages of power distribution and the control, monitoring or operating management systems at local level
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y04—INFORMATION OR COMMUNICATION TECHNOLOGIES HAVING AN IMPACT ON OTHER TECHNOLOGY AREAS
    • Y04S—SYSTEMS INTEGRATING TECHNOLOGIES RELATED TO POWER NETWORK OPERATION, COMMUNICATION OR INFORMATION TECHNOLOGIES FOR IMPROVING THE ELECTRICAL POWER GENERATION, TRANSMISSION, DISTRIBUTION, MANAGEMENT OR USAGE, i.e. SMART GRIDS
    • Y04S20/00—Management or operation of end-user stationary applications or the last stages of power distribution; Controlling, monitoring or operating thereof
    • Y04S20/20—End-user application control systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Business, Economics & Management (AREA)
  • Emergency Management (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Stand-By Power Supply Arrangements (AREA)
  • Charge And Discharge Circuits For Batteries Or The Like (AREA)
  • Dc-Dc Converters (AREA)

Abstract

一種半導體積體電路及其動作方法，使得電源供給電路執行主電源之電源電壓、與來自輔助電源之備用電壓兩者選擇時的電壓下降程度降低，而減輕輔助電源的消耗電力。 為達成上述目的，半導體積體電路之電源供給電路100具備有測定電路110、開關控制電路120及開關電路130，且開關電路130包含：第1開關元件M3m，連接於接受主電源電壓VM之供給的第1輸入端子與輸出端子230之間；及第2開關元件M3b，連接於接受輔助電源電壓VB之供給的第2輸入端子與輸出端子230之間。測定電路110藉由第1輸入端子的主電源電壓VM進行動作，而針對VM與VB兩者進行比較。於VM係相較於VB低之電壓的情形，開關控制電路120回應於測定電路110之判定信號SD，而將開關電路130之第1元件M3m與第2元件M3b分別控制成關閉狀態與開啟狀態。

Description

半導體積體電路及其動作方法
本發明有關於一種具備電源供給電路之半導體積體電路及其動作方法，尤其有關於對下述事項有效的技術：使得電源供給電路執行主電源之電源電壓、與來自輔助電源之備用電源電壓兩者選擇時的電壓下降程度降低，並且減輕輔助電源的消耗電力。
自以往，已知有下述技術：為了在用以對電子設備進行電源供給之主電源的電源電壓下降時也維持對電子設備進行電源供給，從輔助電源供給備用電源電壓至電子設備。
於下述專利文獻1記載有：一面將汽車之電池亦即主電源的電源電壓加以透過第1防逆二極體供給至電子設備，一面把來自於輔助電池亦即輔助電源的備用電源電壓加以透過第2防逆二極體供給至電子設備。對於第1防逆二極體之陽極，供給汽車之電池亦即主電源的電源電壓；對於第2防逆二極體之陽極，則供給來自輔助電池亦即輔助電源的備用電源電壓。第1防逆二極體之陰極與第2防逆二極體之陰極兩者進行共通連接，而且連接於電子設備。
於下述專利文獻2記載有：一面將AC(交流)配接器亦即主電源的電源電壓加以透過防逆二極體與電源開關供給至DC－DC(直流－直流)轉換器與負載，一面把來自於二次電池亦即輔助電源的備用電源電壓加以透過MOS(metal-oxide semiconductor，金氧半導體)電晶體與電源開關供給至DC－DC轉換器與負載。由於AC配接器亦即主電源與輔助電源之間連接有充電電路，因此作為輔助電源的二次電池藉由充電電路進行充電。MOS電晶體的閘極連接於比較器之輸出端子，而對於比較器之非反相輸入端子，供給已藉由兩個分壓電阻將主電源之電源電壓進行分壓而成的電壓。而且，對於比較器之反相輸入端子，從透過防逆二極體與電源開關供給至DC－DC轉換器與負載的供給電源電壓，供給由電阻與齊納二極體所構成之參考電壓電路產生的參考電壓。因此，當AC配接器從交流電源隔離開來時，防逆二極體會關閉，而由兩個分壓電阻所產生之分壓電壓成為較參考電壓電路之參考電壓為低位準，因此MOS電晶體形成開啟狀態。其結果，直流電壓從二次電池，經由MOS電晶體之汲極-源極電流路徑，而被供給至DC－DC轉換器與負載。
【專利文獻1】   日本特開平11-252825號   公報 【專利文獻2】   日本特開平5-276688號   公報
【發明所欲解決之課題】
本發明人在本發明之前，已從事於如下之電源供給電路的開發：從半導體積體電路之外部，選擇性地對於半導體積體電路之內部電路供給主電源的電源電壓、與來自於輔助電源的備用電源電壓。
該電源供給電路的開發中，本發明人已針對於上述先前技術所說明之上述專利文獻1上所記載的技術、與上述專利文獻2上所記載的技術進行探討。
上述專利文獻1所記載的技術中，主電源的電源電壓係透過第1防逆二極體供給至電子設備，來自於輔助電源的備用電源電壓係透過第2防逆二極體供給至電子設備。依本發明人在本發明之前所進行的探討，於第1與第2防逆二極體係藉由矽之PN接合而形成的情形，順向電流流到第1與第2防逆二極體時，該兩端之間產生約0.7伏特之較大的順向壓降VF 。因此，藉由本發明人在本發明之前所進行的探討，下述事項已得到闡明：於使用電壓約3.0伏特之鋰電池作為輔助電源的情形，有下降至2.3(=3.0－0.7) 伏特之電壓被供給到負載的問題。而且，藉由本發明人在本發明之前所進行的探討，也針對下述事項進行了探討：第1 與第2防逆二極體採用肖特基障壁二極體(SBD,schottky-barrier diode) ，其使用金屬與半導體之接觸所形成的肖特基能障，而順向壓降VF 相較於PN接合二極體較低。 然而，為實現較低之順向壓降VF ，而需要特殊的金屬材料作為用以形成肖特基能障的障壁金屬，因此有下述問題：由於內建有包含第1與第2防逆二極體之電源供給電路的半導體積體電路之製程變複雜，因此半導體積體電路之製造成本變高。又，相較於PN接合二極體，肖特基障壁二極體在已逆向施加電壓之情形的漏電流(逆向電流)較大，此問題也已藉由本發明人在本發明之前所進行的探討而得到闡明。
上述專利文獻2所記載的技術中，來自於輔助電源的備用電源電壓係透過MOS電晶體供給至DC－DC轉換器與負載。依本發明人在本發明之前所進行的探討，將MOS電晶體之元件尺寸設計成較大的值，而設定出充分大的源極-閘極間電位差，藉此能夠將MOS電晶體之汲極-源極電流路徑上的電壓下降設定成約0.2伏特左右的較小電壓。因此，於使用電壓約3.0伏特之鋰電池作為輔助電源的情形，能夠將2.8(=3.0－0.2) 伏特之充分高的電壓供給到負載。然而，上述專利文獻2所記載的技術中，於AC配接器已從交流電源隔離開來的情形，直流電流從二次電池，經由MOS電晶體之汲極-源極電流路徑，而持續流至由電阻與齊納二極體所構成的參考電壓電路，因此輔助電源亦即二次電池的消耗較大，此問題已藉由本發明人在本發明之前所進行的探討而得到闡明。而且，上述專利文獻2所記載的技術中，由於比較器之動作電源電壓也必須從二次電池進行供給，因此輔助電源亦即二次電池的消耗更增加，此問題也已藉由本發明人在本發明之前所進行的探討而得到闡明。
以下針對用以解決此種課題的手段等進行說明，但其他課題與新特徵係從本說明書之記載及附加圖式而清楚瞭然。 【解決課題之手段】
針對於本案揭示之代表性實施形態的概要，簡單說明如下述。
亦即，代表性實施形態為：包含有具備第1輸入端子、第2輸入端子及輸出端子(230)之電源供給電路(100)的半導體積體電路。
對於該第1輸入端子供給主電源(210)的主電源電壓(VM)，對於該第2輸入端子供給輔助電源(220)的輔助電源電壓(VB)，且將從該輸出端子(230)所產生的輸出電源電壓(VOUT)供給至負載(300)。
該電源供給電路(100)具備有測定電路(110)、開關控制電路(120)及開關電路(130)。該開關電路(130)包含：第1開關元件(M3m)，連接於該第1輸入端子與該輸出端子(230)之間；及第2開關元件(M3b)，連接於該第2輸入端子與該輸出端子(230)之間。該測定電路(110)藉由供給至該第1輸入端子的該主電源電壓(VM)進行動作，針對該主電源電壓(VM)與該輔助電源電壓(VB)兩者進行比較。該開關控制電路(120)回應於該測定電路(110)之判定信號(SD)，而對於該開關電路(130)之該第1開關元件(M3m)與該第2開關元件(M3b)兩者進行控制。
其特徵為：於該主電源電壓(VM)係相較於該輔助電源電壓(VB)低之電壓的情形，回應於該電路(110)之判定信號(SD)，而該開關電路(130)之該第1開關元件(M3m)與該第2開關元件(M3b)分別被控制成關閉狀態與開啟狀態(參照圖1)。 【 發明之效果】
本案揭示之實施形態中，針對於藉由其中的代表性實施形態所得到的效果，簡單說明如下述。
亦即，依本半導體積體電路，可使得電源供給電路執行主電源之電源電壓、與來自輔助電源之備用電源電壓兩者選擇時的電壓下降程度降低，並且減輕輔助電源的消耗電力。
【實施發明之最佳形態】
1.  實施形態之概要 首先，針對於本案揭示之代表性實施形態進行概要說明。代表性實施形態之概要說明中，附加括弧而進行參照之圖式的參照符號係僅止於例示出：附加有該參照符號之構成要素的概念所包含者。
〔1〕 代表性實施形態係包含電源供給電路(100)的半導體積體電路，該電源供給電路(100)具有第1輸入端子、第2輸入端子及輸出端子(230)。
對於該第1輸入端子，可供給來自於主電源(210)的主電源電壓(VM)，而對於該第2輸入端子，可供給來自於輔助電源(220)的輔助電源電壓(VB)，且可將從該輸出端子(230)所產生的輸出電源電壓(VOUT)供給至負載(300)。
該電源供給電路(100)具備有測定電路(110) 、開關控制電路(120) 及開關電路(130)。
該開關電路(130)包含：第1開關元件(M3m)，連接於該第1輸入端子與該輸出端子(230)之間；及第2開關元件(M3b)，連接於該第2輸入端子與該輸出端子(230)之間。
該測定電路(110)藉由供給至該第1輸入端子之該主電源電壓(VM)進行動作，而針對於供給至該第1輸入端子的該主電源電壓(VM)、與供給至該第2輸入端子的該輔助電源電壓(VB)兩者進行比較。
該開關控制電路(120)回應於該測定電路(110)之判定信號(SD)，而針對於該開關電路(130)之該第1開關元件(M3m)與該第2開關元件(M3b)兩者進行控制。
於供給至該第1輸入端子之該主電源電壓(VM)係相較於供給至該第2輸入端子之該輔助電源電壓(VB)高之電壓的情形，回應於該測定電路(110)之判定信號(SD)，而將該開關電路(130)之該第1開關元件(M3m)與該第2開關元件(M3b)分別控制成開啟狀態與關閉狀態。
其特徵為：於供給至該第1輸入端子之該主電源電壓(VM)係相較於供給至該第2輸入端子之該輔助電源電壓(VB)低之電壓的情形，回應於該測定電路(110)之判定信號(SD)，而將該開關電路(130)之該第1開關元件(M3m)與該第2開關元件(M3b)分別控制成關閉狀態與開啟狀態(參照圖1)。
依該實施形態，可使得電源供給電路執行主電源之電源電壓、與來自輔助電源之備用電源電壓兩者選擇時的電壓下降程度降低，並且減輕輔助電源的消耗電力。
於較佳實施形態中，該測定電路(110)包含比較器(1101) ，該比較器(1101)藉由供給至該第1輸入端子之該主電源電壓(VM)進行動作，而針對於供給至該第1輸入端子的該主電源電壓(VM)、與供給至該第2輸入端子的該輔助電源電壓(VB)兩者進行比較。
其特徵在於：該測定電路(110)之該判定信號(SD)係從該比較器(1101)之輸出端子所產生(參照圖1)。
另一較佳實施形態中，該開關電路(130)中之連接於該第1輸入端子與該輸出端子(230)之間的該第1開關元件(M3m)採用：防止從該輸出端子(230)往該第1輸入端子之逆流的結構。
其特徵在於：該開關電路(130)中之連接於該第2輸入端子與該輸出端子(230)之間的該第2開關元件(M3b)採用：防止從該輸出端子(230)往該第2輸入端子之逆流的結構(參照圖1、圖2、圖3、圖4)。
而且，於另一較佳實施形態中，該開關電路(130)之該第1開關元件與該第2開關元件分別包含第1MOS電晶體(M3m)與第2MOS電晶體(M3b)。
其特徵在於：防止從該輸出端子往該第1輸入端子之逆流的該結構、與防止從該輸出端子往該第2輸入端子之逆流的該結構分別包含該第1MOS電晶體之汲極與基板之間的寄生二極體、與該第2MOS電晶體之汲極與基板之間的寄生二極體(參照圖2、圖3、圖4)。
於更佳實施形態中，對於從該電源供給電路(100)之該輸出端子(230)所產生的該輸出電源電壓(VOUT) ，接受該輸出電源電壓(VOUT)之供給的該負載(300)包含內部核心電路(310、320、330)。
其特徵為：於供給至該第1輸入端子之該主電源電壓(VM)係相較於供給至該第2輸入端子之該輔助電源電壓(VB)低之電壓的情形，回應於該測定電路(110)之判定信號(SD)，而藉由從該電源供給電路(100)供給至該負載(300)之負載控制信號(LC) ，該內部核心電路被控制成低消耗電力模式(參照圖5)。
另一更佳實施形態中，該開關控制電路(120)包含：第1反相器(B21)，該測定電路(110)之該判定信號(SD)供給至其輸入端子；及第2反相器(B22)，該第1反相器之輸出信號供給至其輸入端子。
該開關電路(130)之該第1開關元件的該第1MOS電晶體(M3m)、與該第2開關元件的該第2MOS電晶體(M3b)係P通道MOS電晶體。
其特徵在於：該開關電路之該第1MOS電晶體的閘極與該第2MOS電晶體的閘極，分別藉由該開關控制電路之該第1反相器的該輸出信號與該第2反相器的輸出信號進行驅動(參照圖1、圖5、圖8〜圖10、圖12〜圖14)。
而且，於另一更佳實施形態中，其特徵為：供給至該第1輸入端子之該主電源電壓下降成相較於該比較器之動作下限電壓(VMMin)低之電壓的情形，回應於此情形，而該開關控制電路將該開關電路之該第1開關元件與該第2開關元件分別控制成關閉狀態與開啟狀態(參照圖8〜圖10、圖12、圖13)。
依另一更佳實施形態，該開關控制電路(120)更包含：其汲極-源極電流路徑連接於該第1反相器與參考電位(GND)之間的N通道MOS電晶體(M23)。
其特徵為：供給至該第1輸入端子之該主電源電壓下降成相較於該比較器之該動作下限電壓低之電壓的情形，回應於此情形，而將該N通道MOS電晶體(M23)控制成關閉狀態，且將該開關電路之該第1開關元件與該第2開關元件分別控制成關閉狀態與開啟狀態(參照圖8、圖12、圖13)。
而且，於另一更佳實施形態中，該測定電路(110)更包含另一比較器(1102) ，該另一比較器(1102)藉由供給至該第1輸入端子之該主電源電壓(VM)進行動作，而檢測出：供給至該第1輸入端子之該主電源電壓下降成相較於該比較器之動作下限電壓(VMMin)低之電壓的情形。
該開關控制電路(120)更包含：具有第1輸入端子、第2輸入端子與輸出端子的2輸入AND閘(A21)。
該測定電路(110)之該比較器(1101)的輸出信號、與另一比較器(1102)的輸出信號分別被供給至該開關控制電路(120)之該2輸入AND閘(A21)的該第1輸入端子與該第2輸入端子。
其特徵在於：該開關控制電路(120)之該2輸入AND閘(A21)的該輸出端子連接於該第1反相器(B21)之該輸入端子(參照圖9、圖10、圖12、圖13)。
於具體實施形態中，該電源供給電路(100)更包含：連接於該測定電路(110)與該開關控制電路(120)之間的位準轉換電路(1104)。
供給至該電源供給電路(100)之該第1輸入端子的該主電源電壓(VM)、與從該電源供給電路(100)之該輸出端子(230)所產生的該輸出電源電壓(VOUT)兩者係作為電源電壓被供給至該位準轉換電路(1104)。
該測定電路(110)之該比較器(1101) 的該輸出信號、與該另一比較器(1102)的該輸出信號分別被供給至該位準轉換電路(1104) 的第1輸入端子與第2輸入端子。
該位準轉換電路(1104)之第1輸出端子與第2輸出端子分別連接於該開關控制電路(120)之該2輸入AND閘(A21)的該第1輸入端子與該第2輸入端子。
該位準轉換電路具有下述功能：將分別被供給至該位準轉換電路之該第1輸入端子與該第2輸入端子的高位準之輸入信號，轉換成分別產生於該位準轉換電路之該第1輸出端子與該第2輸出端子的高位準之位準轉換輸出信號。
分別被供給至該位準轉換電路之該第1輸入端子與該第2輸入端子的高位準之該輸入信號，具有被供給至該第1輸入端子之該主電源電壓的電壓位準。
其特徵在於：分別產生於該位準轉換電路之該第1輸出端子與該第2輸出端子的高位準之該位準轉換輸出信號，具有從該電源供給電路(100)之該輸出端子(230)所產生之該輸出電源電壓(VOUT)的電壓位準(參照圖10、圖11、圖13)。
於另一具體實施形態中，該測定電路(110)更包含：分壓電路 (R11、R12、R13)，產生被供給至該第1輸入端子之該主電源電壓的分壓電壓；及參考電壓產生電路(1103)，產生既定的比較參考電壓。
其特徵在於：該另一比較器(1102)針對於由該分壓電路所產生之該分壓電壓、與由該參考電壓產生電路所產生之該既定的比較參考電壓兩者進行比較，藉此檢測出供給至該第1輸入端子之該主電源電壓下降成相較於該比較器(1101)之該動作下限電壓(VMMin)低之電壓的情形(參照圖9、圖10、圖12、圖13)。
於更具體實施形態中，該電源供給電路(100)更包含：連接於該測定電路(110)與該開關控制電路(120)之間的位準轉換電路(1104)。
供給至該電源供給電路(100)之該第1輸入端子的該主電源電壓(VM)、與從該電源供給電路(100)之該輸出端子(230)所產生的該輸出電源電壓(VOUT)兩者係作為電源電壓被供給至該位準轉換電路(1104)。
該測定電路(110)之該比較器(1101)的該輸出信號被供給至該位準轉換電路(1104) 的第1輸入端子。
該位準轉換電路(1104)之第1輸出端子連接於該開關控制電路(120)之該第1反相器(B21)的該輸入端子。
該位準轉換電路具有下述功能：將被供給至該位準轉換電路之該第1輸入端子的高位準之輸入信號，轉換成產生於該位準轉換電路之該第1輸出端子的高位準之位準轉換輸出信號。
供給至該位準轉換電路之該第1輸入端子的高位準之該輸入信號，具有被供給至該第1輸入端子之該主電源電壓的電壓位準。
其特徵在於：產生於該位準轉換電路之該第1輸出端子的高位準之該位準轉換輸出信號，具有從該電源供給電路(100)之該輸出端子(230)所產生之該輸出電源電壓(VOUT)的電壓位準(參照圖14)。
於另一更具體實施形態中，該負載(300)係包含內部核心電路(310、320、330)的半導體積體電路。
其特徵在於：包含該電源供給電路(100)的該半導體積體電路、與包含該負載(300)之該內部核心電路的半導體積體電路兩者係同一半導體晶片。
於最具體實施形態中，該負載(300)係包含內部核心電路(310、320、330)的半導體積體電路。
其特徵在於：包含該電源供給電路(100)的該半導體積體電路、與包含該負載(300)之該內部核心電路的半導體積體電路兩者分別係不同的半導體晶片。
〔2〕另一觀點之代表性實施形態係包含電源供給電路(100)之半導體積體電路的動作方法，該電源供給電路(100)具有第1輸入端子、第2輸入端子及輸出端子(230)。
對於該第1輸入端子，可供給來自於主電源(210)的主電源電壓(VM)，而對於該第2輸入端子，可供給來自於輔助電源(220)的輔助電源電壓(VB)，且可將從該輸出端子(230)所產生的輸出電源電壓(VOUT)供給至負載(300)。
該電源供給電路(100)具備有測定電路(110) 、開關控制電路(120) 及開關電路(130)。
該開關電路(130)包含：第1開關元件(M3m)，連接於該第1輸入端子與該輸出端子(230)之間；及第2開關元件(M3b)，連接於該第2輸入端子與該輸出端子(230)之間。
該測定電路(110)藉由供給至該第1輸入端子之該主電源電壓(VM)進行動作，而針對於供給至該第1輸入端子的該主電源電壓(VM)、與供給至該第2輸入端子的該輔助電源電壓(VB)兩者進行比較。
該開關控制電路(120)回應於該測定電路(110)之判定信號(SD)，而針對於該開關電路(130)之該第1開關元件(M3m)與該第2開關元件(M3b)兩者進行控制。
於供給至該第1輸入端子之該主電源電壓(VM)係相較於供給至該第2輸入端子之該輔助電源電壓(VB)高之電壓的情形，回應於該測定電路(110)之判定信號(SD)，而將該開關電路(130)之該第1開關元件(M3m)與該第2開關元件(M3b)分別控制成開啟狀態與關閉狀態。
其特徵為：於供給至該第1輸入端子之該主電源電壓(VM)係相較於供給至該第2輸入端子之該輔助電源電壓(VB)低之電壓的情形，回應於該測定電路(110)之判定信號(SD)，而將該開關電路(130)之該第1開關元件(M3m)與該第2開關元件(M3b)分別控制成關閉狀態與開啟狀態(參照圖1)。
依該實施形態，可使得電源供給電路執行主電源之電源電壓、與來自輔助電源之備用電源電壓兩者選擇時的電壓下降程度降低，並且減輕輔助電源的消耗電力。
2.  實施形態之詳細內容 接著，針對於實施形態進行進一步詳述。又，用以針對實施發明之最佳形態進行說明的全部圖式中，於具有與前述圖式相同之功能的零件附加相同符號，而省略其重複說明。
[實施形態1]     《電子裝置之結構》 圖1係顯示具備依實施形態1所形成之電源供給電路100的電子裝置10之結構的圖式。
如圖1所示 ，依實施形態1之電子裝置10係由主電源(VM)210、輔助電源(VB)220、基準電源(GND)200、電源供給電路100及負載電路300所構成。
主電源(VM)210係用以將透過例如商用電源、AC配接器、整流平滑電路及DC－DC轉換器所產生之主電源電壓VM供給至電源供給電路100之第1輸入端子者。
輔助電源(VB)220係為了於未供給來自主電源(VM)210之主電源電壓VM的狀態下，也將用以備用的輔助電源電壓VB供給至負載電路300，而將輔助電源電壓VB供給至電源供給電路100之第2輸入端子者。因此，輔助電源(VB)220具備電池221。該電池221可為禁止充電的一次電池，也可為能夠充電的二次電池，亦能夠以與主電源(VM)210不同的其他電源構成。
基準電源(GND)200為例如接地電位GND，係電子裝置10之電源供給電路100與負載電路300的動作共用參考電位。
電源供給電路100具有下述功能：針對於主電源(VM)210之主電源電壓VM、與輔助電源(VB)220之輔助電源電壓VB兩者進行比較，選擇出其中較高電壓的電源電壓作為輸出電源電壓VOUT，而透過輸出端子230供給至負載電路300。
《負載電路》 負載電路300係藉由於電源供給電路100之輸出端子230所產生的輸出電源電壓VOUT進行動作的半導體積體電路。
於構成為圖1所示之負載電路300的半導體積體電路之半導體晶片中，整合有記憶體(SRAM：Static Random Access Memory，靜態隨機存取記憶體)310、計時器電路(RTC： Real Time Clock，即時時鐘)320、及微電腦(MCU：Micro Controller Unit，微控制器單元)330。又，圖1中雖未示，負載電路300也可整合形成內部降壓電源電路，而將從該內部降壓電源電路所產生的內部降壓電源電壓供給至：包含記憶體310、計時器電路320及微電腦330等之細微化的內部核心電路。
《電源供給電路之結構》 電源供給電路100構成為半導體積體電路之半導體晶片的形態，且於該半導體晶片整合有測定電路110、開關(SW)控制電路120及開關(SW)電路130。
構成圖1所示電源供給電路100之半導體積體電路的半導體晶片，其可與構成為負載電路300之半導體積體電路的半導體晶片進行同一半導體晶片化，也可與構成為負載電路300之半導體積體電路的半導體晶片進行個別的半導體晶片化。
測定電路110係由以主電源電壓VM進行動作的比較器1101所構成，比較器1101連接於主電源(VM)210與基準電源(GND)200兩者之間。對於比較器1101之非反相輸入端子(＋)供給主電源電壓VM，而對於比較器1101之反相輸入端子(－)供給輔助電源電壓VB，且從比較器1101之輸出端子產生判定信號SD。
因此，主電源(VM)210之主電源電壓VM係較輔助電源(VB)220之輔助電源電壓VB高之電壓的情形，從測定電路110之比較器1101的輸出端子產生高位準“ 1 ”之判定信號SD。反之，主電源(VM)210之主電源電壓VM係相較於輔助電源(VB)220之輔助電源電壓VB低之電壓的情形，從測定電路110之比較器1101的輸出端子產生低位準“ 0 ”之判定信號SD。
於更極端的情形，亦即相較於輔助電源(VB)220之輔助電源電壓VB，主電源(VM)210之主電源電壓VM係較低電壓之接地電位GND的情形，則停止進行測定電路110之比較器1101的動作，而從測定電路110之比較器1101的輸出端子產生低位準“ 0 ”之判定信號SD。為了從因為極端低電壓之接地電位GND亦即主電源(VM)210之主電源電壓VM而停止進行動作的測定電路110之比較器1101的輸出端子，確實地產生低位準“ 0 ”之判定信號SD，也可在比較器1101的輸出端子與基準電源(GND)200兩者之間，連接高電阻之下拉電阻。
開關(SW)控制電路120係由藉由電源供給電路100之輸出端子230的輸出電源電壓VOUT進行動作之級聯連接的兩個反相器B21、B22所構成。將從測定電路110之比較器1101之輸出端子所產生的判定信號SD供給至第1反相器B21之輸入端子，第1反相器B21之輸出信號則被供給至第2反相器B22之輸入端子。又，第2反相器B22之輸入信號與輸出信號係作為開關控制信號SC被供給至開關(SW)電路130。
開關(SW)電路130係由下列兩者構成：P通道-第1MOS電晶體M3m，與電源供給電路100之第1輸入端子、輸出端子230之間連接有汲極-源極電流路徑；及P通道-第2MOS電晶體M3b，與電源供給電路100之第2輸入端子、輸出端子230之間連接有汲極-源極電流路徑。P通道-第1MOS電晶體M3m之閘極係藉由第2反相器B22之輸入信號進行驅動，P通道-第2MOS電晶體M3b之閘極係藉由第2反相器B22之輸出信號進行驅動。
於主電源(VM)210之主電源電壓VM係較輔助電源(VB)220之輔助電源電壓VB高之電壓的情形，回應於從測定電路110之比較器1101的輸出端子所產生之高位準“ 1 ”的判定信號SD，而第2反相器B22之輸入信號形成為低位準“ 0 ”，第2反相器B22之輸出信號形成為高位準“ 1 ”。因此，於開關(SW)電路130中，將P通道-第1MOS電晶體M3m控制在開啟狀態，而將P通道-第2MOS電晶體M3b控制在關閉狀態，因此由開關(SW)電路130選擇出較高的電壓亦即主電源(VM)210之主電源電壓VM，而從輸出端子230產生成為輸出電源電壓VOUT。
於輔助電源(VB)220之輔助電源電壓VB係較主電源(VM)210之主電源電壓VM高之電壓的情形，回應於從測定電路110之比較器1101的輸出端子所產生之低位準“ 0 ”的判定信號SD，而第2反相器B22之輸入信號形成為高位準“ 1 ”，第2反相器B22之輸出信號形成為低位準“ 0 ”。因此，於開關(SW)電路130中，將P通道-第1MOS電晶體M3m控制在關閉狀態，而將P通道-第2MOS電晶體M3b控制在開啟狀態，因此由開關(SW)電路130選擇出較高的電壓亦即輔助電源(VB)220之輔助電源電壓VB，而從輸出端子230產生成為輸出電源電壓VOUT。
《開關電路之逆流防止結構》 於開關(SW)電路130中，P通道-第1MOS電晶體M3m與P通道-第2MOS電晶體M3b兩者採用逆流防止結構。
如上所述，主電源(VM)210之主電源電壓VM與輔助電源(VB)220之輔助電源電壓VB中的任一者與另一者分別形成為較高電壓與較低電壓，且藉由電源供給電路100選擇出較高的電壓，而從輸出端子230產生成為輸出電源電壓VOUT。於此狀況下，有下述可能性：從電源供給電路100之輸出端子230的較高電壓之輸出電源電壓VOUT，逆向電流流入至電源供給電路100之第1輸入端子或第2輸入端子的較低電壓。
例如，於輔助電源(VB)220係禁止充電之一次電池的情形，當逆向電流流入至禁止充電之一次電池的輔助電源(VB)220時，即發生充電，因此一次電池之輔助電源(VB)220燃燒起來或被破壞，或者壽命顯著變短。
為解除此問題，圖1所示之依實施形態1的電源供給電路100之開關(SW)電路130中，P通道-第1MOS電晶體M3m與P通道-第2MOS電晶體M3b兩者採用逆流防止結構。
如圖1所示，P通道-第1MOS電晶體M3m之汲極連接於電源供給電路100之第1輸入端子的主電源(VM)210之主電源電壓VM，而P通道-第1MOS電晶體M3m之源極與基板兩者連接於電源供給電路100之輸出端子230的較高電壓之輸出電源電壓VOUT。P通道-第2MOS電晶體M3b之汲極連接於電源供給電路100之第2輸入端子的輔助電源(VB)220之輔助電源電壓VB，而P通道-第2MOS電晶體M3b之源極與基板兩者連接於電源供給電路100之輸出端子230的較高電壓之輸出電源電壓VOUT。
圖2係顯示於圖1所示實施形態1之電源供給電路100的開關(SW)電路130之P通道-第1MOS電晶體M3m與P通道-第2MOS電晶體M3b兩者可防止逆流之樣態的圖式。
如圖2所示，於開關(SW)電路130中，P通道-第1MOS電晶體M3m之P型汲極D連接於電源供給電路100之第1輸入端子的主電源(VM)210之主電源電壓VM，而P通道-第1MOS電晶體M3m之P型源極S與N型基板Sub兩者連接於電源供給電路100之輸出端子230的較高電壓之輸出電源電壓VOUT。在此，假定開關(SW)電路130之P通道-第1MOS電晶體M3m關閉的情形，亦即主電源電壓VM較輔助電源電壓VB為低，而藉由輔助電源電壓VB將負載300加以驅動的情形。於此情形，P通道-第1MOS電晶體M3m之P型汲極D與N型基板Sub之間的寄生二極體M3m_D阻止下述情形：從電源供給電路100之輸出端子230的較高電壓之輸出電源電壓VOUT，逆向電流流入至電源供給電路100之第1輸入端子的較低電壓之主電源(VM)210的主電源電壓VM。當發生該逆向電流的流入時，於電源供給電路100之輸出端子230的輸出電源電壓VOUT之電壓位準顯著下降，因此負載電路300之記憶體310、計時器電路320及微電腦330有發生誤動作的可能性。又，輔助電源電壓VB係對於開關(SW)控制電路120與負載電路300兩者供給電流，因此輔助電源(VB)220之電池221的可驅動時間會變短。
而且，如圖2所示，於開關(SW)電路130中，P通道-第2MOS電晶體M3b之P型汲極D連接於電源供給電路100之第2輸入端子的輔助電源(VB)220之輔助電源電壓VB，而P通道-第2MOS電晶體M3b之P型源極S與N型基板Sub兩者連接於電源供給電路100之輸出端子230的較高電壓之輸出電源電壓VOUT。在此，假定開關(SW)電路130之P通道-第2MOS電晶體M3b關閉的情形，亦即輔助電源電壓VB較主電源電壓VM為低，而藉由主電源電壓VM將負載300加以驅動的情形。於此情形，P通道-第2MOS電晶體M3b之P型汲極D與N型基板Sub之間的寄生二極體M3b_D阻止下述情形：從電源供給電路100之輸出端子230的較高電壓之輸出電源電壓VOUT，逆向電流流入至電源供給電路100之第2輸入端子的較低電壓之輔助電源(VB)220的輔助電源電壓VB。當發生該逆向電流的流入時，於電源供給電路100之輸出端子230的輸出電源電壓VOUT之電壓位準顯著下降，而負載電路300之記憶體310、計時器電路320及微電腦330有發生誤動作的可能性。而且，於輔助電源(VB)220之電池221為禁止充電之一次電池的情形，當逆向電流流入至禁止充電之一次電池的輔助電源(VB)220時，會產生充電，而一次電池的輔助電源(VB)220燃燒起來或者被破壞，壽命顯著變短。
依圖2所示之實施形態1的開關(SW)電路130如上所述，會阻止逆向電流，因此可解除上述問題的發生。
圖3係顯示可防止逆流之圖1所示實施形態1的電源供給電路100之開關(SW)電路130之另一結構的圖式。
圖3所示之電源供給電路100的開關(SW)電路130，其與圖2所示之電源供給電路100的開關(SW)電路130相異之處如下所述。
亦即，圖3所示之開關(SW)電路130中，將圖2所示之開關(SW)電路130的P通道-第1MOS電晶體M3m與P通道-第2MOS電晶體M3b分別置換成兩個串聯的P通道-第1MOS電晶體M3m1、M3m2與兩個串聯的P通道-第2MOS電晶體M3b1、M3b2。
因此，圖3所示之開關(SW)電路130中，兩個串聯的寄生二極體M3m_D1、M3m_D 2係與電源供給電路100的第1輸入端子及輸出端子230兩者之間，以背對背形態進行串聯連接。又，圖3所示之開關(SW)電路130中，兩個串聯的寄生二極體M3b_D1、M3b_D 2係與電源供給電路100的第2輸入端子及輸出端子230兩者之間，以背對背形態進行串聯連接。其結果，依圖3所示之開關(SW)電路130，兩個串聯的寄生二極體M3m_D1、M3m_D 2阻止下述情形：從電源供給電路100之輸出端子230的較高電壓之輸出電源電壓VOUT，逆向電流流入至電源供給電路100之第1輸入端子的較低電壓之主電源(VM)210的主電源電壓VM。而且，兩個串聯的寄生二極體M3b_D1、M3b_D 2阻止下述情形：從電源供給電路100之輸出端子230的較高電壓之輸出電源電壓VOUT，逆向電流流入至電源供給電路100之第2輸入端子的較低電壓之輔助電源(VB)220的輔助電源電壓VB。
圖4係顯示可防止逆流之圖1所示實施形態1的電源供給電路100之開關(SW)電路130之又另一結構的圖式。
圖4所示之電源供給電路100的開關(SW)電路130，其與圖3所示之電源供給電路100的開關(SW)電路130相異之處如下所述：圖4所示之兩個串聯的第1MOS電晶體M3m1、M3m2及兩個串聯的第2MOS電晶體M3b1、M3b2的各個連接順序係與圖3所示者相反。
同樣於圖4所示之開關(SW)電路130中，兩個串聯的寄生二極體M3m_D1、M3m_D 2阻止下述情形：從電源供給電路100之輸出端子230的較高電壓之輸出電源電壓VOUT，逆向電流流入至電源供給電路100之第1輸入端子的較低電壓之主電源(VM)210的主電源電壓VM。而且，兩個串聯的寄生二極體M3b_D1、M3b_D 2阻止下述情形：從電源供給電路100之輸出端子230的較高電壓之輸出電源電壓VOUT，逆向電流流入至電源供給電路100之第2輸入端子的較低電壓之輔助電源(VB)220的輔助電源電壓VB。
《動作模式》 採用圖1至圖4所說明之具備依實施形態1之電源供給電路100的電子裝置10中，依供給至電源供給電路100之第1輸入端子的主電源(VM)210之主電源電壓VM的電壓位準、與供給至第2輸入端子的輔助電源(VB)220之輔助電源電壓VB的電壓位準兩者的大小關係，而決定出電子裝置10的動作模式。
《一般動作模式》 亦即，依圖1所示之實施形態1之電源供給電路100的測定電路110已判定出主電源電壓VM之電壓位準與輔助電源電壓VB之電壓位準滿足VM≧VB的關係時，電子裝置10被控制為一般動作模式。於此情形，測定電路110將判定信號SD設定為高位準”1”之一般動作模式位準。其結果，開關(SW)控制電路120回應於高位準”1”之一般動作模式位準的判定信號SD，而將供給至開關(SW)電路130的開關控制信號SC設定為一般動作模式位準。因此，開關(SW)電路130具有下述功能：回應於已設定為一般動作模式位準的開關控制信號SC，而選擇出較高的電壓亦即主電源(VM)210之主電源電壓VM作為輸出電源電壓VOUT，而透過輸出端子230供給至負載電路300。
如上述，於一般動作模式中，由於供給至電源供給電路100之第1輸入端子的主電源(VM)210之主電源電壓VM係較高的電壓，因此測定電路110藉由主電源(VM)210之主電源電壓VM進行動作，而測定出電源電壓VM≧VB的大小關係。而且，開關(SW)電路130選擇出較高的電壓亦即主電源(VM)210之主電源電壓VM作為輸出電源電壓VOUT，而產生於輸出端子230，因此開關(SW)控制電路120係藉由產生於輸出端子230之主電源(VM)210的主電源電壓VM進行動作。
因此，於一般動作模式中，主電源(VM)210之主電源電壓VM對負載電路300的動作電力與電源供給電路100的動作電力兩者進行供給。該一般動作模式中，已將開關(SW)電路130之P通道-第2MOS電晶體M3b設定為關閉狀態，因此輔助電源(VB)220之輔助電源電壓VB係與負載電路300電性絕緣。
測定電路110的比較器1101之非反相輸入端子(＋)的輸入阻抗、與反相輸入端子(－)的輸入阻抗兩者係一般較高的阻抗。因此，於一般動作模式中，從主電源(VM)210之主電源電壓VM流入至比較器1101之非反相輸入端子(＋)的消耗電力、與從輔助電源(VB)220之輔助電源電壓VB流入至比較器1101之反相輸入端子(－)的消耗電力微小到可忽視的程度。因此，一般動作模式中，輔助電源(VB)220之電池221的消耗也微小到可忽視的程度。
而且，於一般動作模式中，電源電壓VM≧VB的大小關係大致維持於一定，而維持從測定電路110之比較器1101的輸出端子產生高位準”1”之判定信號SD。另一方面，電源供給電路100之開關(SW)控制電路120所包含的兩個反相器B21、B22係由CMOS(Complementary Metal-Oxide-Semiconductor，互補式金氧半導體)反相器電路所構成。其結果，回應於維持在高位準”1”之判定信號SD，於開關(SW)控制電路120中，由CMOS反相器電路所構成之兩個反相器B21、B22的消耗電力也微小到可忽視的程度。
《電源備用動作模式》 相對於此，依圖1所示之實施形態1之電源供給電路100的測定電路110已判定出主電源電壓VM之電壓位準與輔助電源電壓VB之電壓位準滿足VM＜VB的關係時，電子裝置10被控制為電源備用動作模式。於此情形，測定電路110係將判定信號SD設定為低位準”0”之電源備用動作模式位準者。其結果，開關(SW)控制電路120回應於低位準”0”之電源備用動作模式位準的判定信號SD，而將供給至開關(SW)電路130的開關控制信號SC設定為電源備用動作模式位準。因此，開關(SW)電路130具有下述功能：回應於已設定為電源備用動作模式位準的開關控制信號SC，而選擇出較高的電壓亦即輔助電源(VB)220之輔助電源電壓VB作為輸出電源電壓VOUT，而透過輸出端子230供給至負載電路300。
亦即，於該電源備用動作模式中，由於已將開關(SW)電路130之P通道-第1MOS電晶體M3m設定為關閉狀態，因此輔助電源(VB)220之輔助電源電壓VB無法供給測定電路110之比較器1101的動作電流。因此，電源備用動作模式中，只要主電源(VM)210之主電源電壓VM的電壓位準未下降至測定電路110之比較器1101的動作下限電壓以下，測定電路110即藉由主電源(VM)210之主電源電壓VM進行動作，而測定出電源電壓VM＜VB的大小關係。因此，於此狀態下，測定電路110不會從輔助電源(VB)220消耗動作電流。
而且，於該電源備用動作模式中，將開關(SW)電路130之P通道-第2MOS電晶體M3b設定為開啟狀態，開關(SW)電路130選擇出較高的電壓亦即輔助電源(VB)220之輔助電源電壓VB作為輸出電源電壓VOUT，而產生於輸出端子230。因此，開關(SW)控制電路120係藉由產生於輸出端子230之輔助電源(VB)220的輔助電源電壓VB進行動作。因此，電源備用動作模式中，輔助電源(VB)220之輔助電源電壓VB對負載電路300的動作電力與電源供給電路100之開關(SW)控制電路120的動作電力兩者進行供給。
測定電路110的比較器1101之非反相輸入端子(＋)的輸入阻抗、與反相輸入端子(－)的輸入阻抗兩者係一般較高的阻抗。因此，電源備用動作模式中，從主電源(VM)210之主電源電壓VM流入至比較器1101之非反相輸入端子(＋)的消耗電力、與從輔助電源(VB)220之輔助電源電壓VB流入至比較器1101之反相輸入端子(－)的消耗電力微小到可忽視的程度。因此，電源備用動作模式中，流入至測定電路110的比較器1101之反相輸入端子(－)的輔助電源(VB)220之電池221的消耗電力也微小到可忽視的程度。
而且，於電源備用動作模式中，電源電壓VM＜VB的大小關係大致維持於一定，而維持從測定電路110之比較器1101的輸出端子產生低位準”0”之判定信號SD。如上述，電源供給電路100之開關(SW)控制電路120所包含的兩個反相器B21、B22係由CMOS反相器電路所構成。其結果，回應於維持在低位準”0”之判定信號SD，於開關(SW)控制電路120中，由CMOS反相器電路所構成之兩個反相器B21、B22的消耗電力也微小到可忽視的程度。
而且，於主電源(VM)210之主電源電壓VM下降成接地電位的情形，測定電路110之比較器1101的動作電流停止，因此可減少測定電路110之比較器1101的消耗電力。而且，於此情形，也維持從測定電路110之比較器1101的輸出端子產生低位準”0”之判定信號SD。因此，於開關(SW)控制電路120中，由CMOS反相器電路所構成之兩個反相器B21、B22的消耗電力也微小到可忽視的程度。
而且，於電源備用動作模式中，當主電源(VM)210之主電源電壓VM的電壓恢復，而恢復至電源電壓VM≧VB的大小關係時，從測定電路110之比較器1101的輸出端子產生之判定信號SD從低位準”0”變化成高位準”1” 。其結果，於開關(SW)電路130中，開關(SW)電路130之P通道-第2MOS電晶體M3b從開啟狀態變化成關閉狀態，而P通道-第1MOS電晶體M3m從關閉狀態變化成開啟狀態。因此，電子裝置10之動作模式係可從電源備用動作模式自動切換成一般動作模式者。
《用於測定電路之比較器的消耗電力》 採用圖1至圖4所說明之具備依實施形態1之電源供給電路100的電子裝置10中，於一般動作模式與電源備用動作模式的任一者中，用於電源供給電路100之測定電路110之比較器1101的供給電力均係依據供給至電源供給電路100之第1輸入端子的主電源(VM)210之主電源電壓VM者。
因此，採用圖1至圖4所說明之具備依實施形態1之電源供給電路100的電子裝置10中，能夠減輕用於測定電路110之比較器1101之動作的輔助電源(VB)220之輔助電源電壓VB的消耗電力。
而且，採用圖1至圖4所說明之具備依實施形態1之電源供給電路100的電子裝置10中，測定電路110的比較器1101之非反相輸入端子(＋)的輸入阻抗、與反相輸入端子(－)的輸入阻抗兩者係一般較高的阻抗。其結果，於電源備用動作模式中，從主電源(VM)210之主電源電壓VM流入至比較器1101之非反相輸入端子(＋)的消耗電力、與從輔助電源(VB)220之輔助電源電壓VB流入至比較器1101之反相輸入端子(－)的消耗電力微小到可忽視的程度。
《開關控制電路之消耗電力》 而且，利用以圖1至圖4所說明之具備依實施形態1之電源供給電路100的電子裝置10，於電源備用動作模式中，維持從測定電路110之比較器1101的輸出端子產生低位準”0”之判定信號SD。其結果，於開關(SW)控制電路120中，由CMOS反相器電路所構成之兩個反相器B21、B22的消耗電力也微小到可忽視的程度。
《電子裝置之另一結構》 圖5係顯示具備依實施形態1所形成之電源供給電路100的電子裝置10之另一結構的圖式。
圖5所示之具備依實施形態1之電源供給電路100的電子裝置10之另一結構，其與圖1所示之具備依實施形態1之電源供給電路100的電子裝置10之結構相異之處如下所述。
亦即，於圖5所示之具備依實施形態1之電源供給電路100的電子裝置10，從開關(SW)控制電路120被供給至開關(SW)電路130的開關控制信號SC中，第2反相器B22之輸出信號係作為負載控制信號LC被供給至負載電路300。
因此，圖5所示之具備依實施形態1之電源供給電路100的電子裝置10中，於電源備用動作模式，藉由已設定為低位準”0”之電源備用動作模式位準的判定信號SD，將開關(SW)電路130之P通道-第2MOS電晶體M3b設定成開啟狀態，而將P通道-第1MOS電晶體M3m設定成關閉狀態。又，於電源備用動作模式中，回應於低位準”0”之負載控制信號LC，而於負載電路300中，禁止進行由SRAM所構成之記憶體310的讀取動作及寫入動作的記憶體進出動作，而僅執行記憶體310的資料保存動作。而且，於負載電路300中，回應於低位準”0”之負載控制信號LC，而一方面微電腦(MCU)330轉變成低消耗電力的待機模式，一方面計時器電路(RTC)320繼續進行既定之計時動作，因此負載電路300轉變成待機模式。
因此，利用圖5所示之具備依實施形態1之電源供給電路100的電子裝置10之另一結構，於負載電路300中 ，能使得起因於主電源(VM)210之主電源電壓VM之電壓下降的下述誤動作之可能性減低：記憶體310在記憶體進出動作上的誤動作、及微電腦(MCU)330在資料處理上的誤動作。藉由記憶體310繼續進行資料保存動作，且計時器電路(RTC)320繼續進行動作，可一面將主電源(VM)210之主電源電壓VM於回復電壓時所需的最小限度資訊加以維持，一面使輔助電源(VB)220之輔助電源電壓VB的消耗電力維持於最小狀態。因此，能使得輔助電源(VB)220之電池221所產生的電源可備用時間長期化。
《測定電路之比較器》 圖6係顯示圖1及圖5所示之依實施形態1之電源供給電路100所包含測定電路110的比較器1101之結構的圖式。
如圖6所示，比較器1101係由偏壓產生電路1111、差動放大器1112及輸出電路1113所構成。
偏壓產生電路1111包含定電流源I11 及N通道MOS電晶體M16。N通道MOS電晶體M16之源極連接於基準電源GND，且N通道MOS電晶體M16之閘極與汲極進行連接。定電流源I11之一端連接於主電源(VM)210之主電源電壓VM，定電流源I11之另一端連接於N通道MOS電晶體M16之汲極。產生於N通道MOS電晶體M16之汲極的偏電壓係取決於定電流源I11之電流值的電壓值。
差動放大器1112包含：發揮作為負載元件之功能的P通道MOS電晶體M11、M12；發揮作為差動對元件之功能的N通道MOS電晶體M13、M14；及發揮作為定電流源之功能的N通道MOS電晶體M15。
定電流源亦即N通道MOS電晶體M15之源極連接於基準電源GND，對於其閘極，則供給於偏壓產生電路1111之N通道MOS電晶體M16之汲極所產生的偏電壓，因此對應於偏電壓的定電流會流到其汲極。其結果，定電流源亦即N通道MOS電晶體M15之汲極的定電流形成為：發揮作為差動對元件之功能的N通道MOS電晶體M13、M14之動作電流。
負載元件亦即P通道MOS電晶體M11、M12連接成電流鏡負載之形態。亦即，P通道MOS電晶體M11、M12之源極連接於主電源(VM)210的主電源電壓VM，P通道MOS電晶體M11之閘極與汲極兩者進行共通連接，且P通道MOS電晶體M11之閘極進一步連接於P通道MOS電晶體M12之閘極。
差動對元件亦即N通道MOS電晶體M13、M14之源極如上所述，共通連接於定電流源亦即N通道MOS電晶體M15之汲極，且電晶體M13之閘極發揮作為比較器1101之反相輸入端子inn的功能，而電晶體M14之閘極發揮作為比較器1101之非反相輸入端子inp的功能。
差動對元件之N通道MOS電晶體M13、M14的汲極連接於負載元件之P通道MOS電晶體M11、M12的汲極。若更正確地說明，係藉由一邊之差動對元件之N通道MOS電晶體M13的汲極電流，決定出電流鏡負載之輸入側P通道MOS電晶體M11的汲極電流、與電流鏡負載之輸出側P通道MOS電晶體M12的汲極電流。而且，輸出電路1113之P通道MOS電晶體M17的閘電容係藉由下列兩者之差電流加以驅動：另一邊之差動對元件之N通道MOS電晶體M14的汲極下拉電流、與電流鏡負載之輸出側P通道MOS電晶體M12的汲極上拉電流。因此，另一邊之差動對元件之N通道MOS電晶體M14的汲極、與電流鏡負載之輸出側P通道MOS電晶體M12的汲極，發揮作為差動放大器1112之反相輸出端子的功能。
輸出電路1113係由P通道MOS電晶體M17與N通道MOS電晶體M18所構成。P通道MOS電晶體M17之源極連接於主電源(VM)210之主電源電壓VM，閘極連接於差動放大器1112之反相輸出端子，汲極連接於輸出電路1113之輸出端子outC。又，N通道MOS電晶體M18之源極連接於基準電源GND，對於其閘極，則供給於偏壓產生電路1111之N通道MOS電晶體M16之汲極所產生的偏電壓，因此定電流會流到其汲極。其結果，輸出電路1113之輸出端子outC的輸出電容會由下列兩者之差電流加以驅動：P通道MOS電晶體M17的汲極上拉電流、與N通道MOS電晶體M18的汲極下拉電流。
在此，假定下述情形：比較器1101中，電晶體M13閘極之反相輸入端子inn的輸入電壓係較電晶體M14閘極之非反相輸入端子inp的輸入電壓為低的電壓。於此情形，相對於N通道MOS電晶體M13之汲極電流、電流鏡負載之輸入側P通道MOS電晶體M11的汲極電流、與電流鏡負載之輸出側P通道MOS電晶體M12的汲極電流三者係較小的電流，N通道MOS電晶體M14之汲極電流形成為較大的電流。其結果，輸出電路1113之P通道MOS電晶體M17的閘電容驅動時，相較於電流鏡負載之輸出側P通道MOS電晶體M12的汲極上拉電流，N通道MOS電晶體M14的汲極下拉電流會形成為較大的電流。因此，於輸出電路1113中，P通道MOS電晶體M17的汲極上拉電流形成為較N通道MOS電晶體M18之汲極下拉電流大的電流，而會於輸出電路1113之輸出端子outC產生高位準的輸出電壓。
又，假定下述情形：比較器1101中，電晶體M13閘極之反相輸入端子inn的輸入電壓係較電晶體M14閘極之非反相輸入端子inp的輸入電壓為高的電壓。於此情形，相對於N通道MOS電晶體M13之汲極電流、電流鏡負載之輸入側P通道MOS電晶體M11的汲極電流、與電流鏡負載之輸出側P通道MOS電晶體M12的汲極電流三者係較大的電流，N通道MOS電晶體M14之汲極電流形成為較小的電流。其結果，輸出電路1113之P通道MOS電晶體M17的閘電容驅動時，相較於電流鏡負載之輸出側P通道MOS電晶體M12的汲極上拉電流，N通道MOS電晶體M14的汲極下拉電流會形成為較小的電流。因此，於輸出電路1113中，P通道MOS電晶體M17的汲極上拉電流形成為較N通道MOS電晶體M18之汲極下拉電流小的電流，而會於輸出電路1113之輸出端子outC產生低位準的輸出電壓。
圖6所示之實施形態1之測定電路110的比較器1101中，用於差動放大器1112之差動對元件亦即N通道MOS電晶體M13、M14的負載元件，亦即P通道MOS電晶體M11、M12係以如下方式操作：作為主動負載動作之電流鏡負載。因此，能夠將比較器1101之作為差動放大器的放大增益設定為充分大的值。
《電子裝置之動作說明波形圖》 圖7係用以對於具備依圖1至圖6所說明之實施形態1之電源供給電路100的電子裝置10之動作進行說明的波形圖。
於圖7之上部，顯示有：供給至電源供給電路100之第1輸入端子的主電源(VM)210之主電源電壓VM的電壓波形、及供給至電源供給電路100之第2輸入端子的輔助電源(VB)220之輔助電源電壓VB的電壓波形。
於圖7之中央部，顯示有：於電源供給電路100之輸出端子230所產生之輸出電源電壓VOUT的電壓波形。
於圖7之下部，顯示有：主電源(VM)210之主電源電壓VM之主電源電流Ivm的電流波形、及輔助電源(VB)220之輔助電源電壓VB之輔助電源電流Ivb的電流波形。
在圖7之一般動作模式中的時刻t0，如圖7之上部所示，主電源(VM)210之主電源電壓VM係較輔助電源(VB)220之輔助電源電壓VB高的電壓，因此如圖7之中央部所示，由開關(SW)電路130選擇出較高的電壓亦即主電源(VM)210之主電源電壓VM，而從輸出端子230產生成為輸出電源電壓VOUT。
而且，在圖7之一般動作模式中的時刻t0，如圖7之下部所示，輔助電源(VB)220之輔助電源電壓VB之輔助電源電流Ivb的電流位準大致為0，相對於此，負載電路300之負載電流IL 與測定電路110之消耗電流值Id兩者的總電流流動而作為主電源電壓VM的主電源電流Ivm。
圖7之時刻t1為下述時間點：由於主電源(VM)210之主電源電壓VM下降成較輔助電源(VB)220之輔助電源電壓VB為低的電壓位準，因此電子裝置10之動作模式從一般動作模式切換成電源備用動作模式。從圖7之時刻t1起，如圖7之中央部所示，由開關(SW)電路130選擇出較高的電壓亦即輔助電源(VB)220之輔助電源電壓VB，而從輸出端子230產生成為輸出電源電壓VOUT。
而且，從圖7之時刻t1起，相對於負載電路300之負載電流IL 流動而作為輔助電源(VB)220之輔助電源電壓VB的輔助電源電流Ivb，測定電路110之消耗電流值Id流動而作為主電源電壓VM的主電源電流Ivm。
圖7之時刻t1’為下述時間點：於具備依圖5之實施形態1之電源供給電路100的電子裝置10之內部，回應於低位準”0”之負載控制信號LC，而於負載電路300之記憶體310中，僅執行資料保存動作；且微電腦(MCU)330轉變成低消耗電力的待機模式，而計時器電路(RTC)320繼續進行既定之計時動作。於此情形，輔助電源(VB)220之輔助電源電壓VB的輔助電源電流Ivb之電流位準如以虛線所示之電流波形Ivb’ 般，係控制成低電流位準之負載電路300的待機模式電流Is者。
圖7之時刻t2為下述時間點：如圖7之上部所示，主電源(VM)210之主電源電壓VM上升成較輔助電源(VB)220之輔助電源電壓VB為高的電壓位準，因此電子裝置10之動作模式從電源備用動作模式回復成一般動作模式。因此，從圖7之時刻t2起，如圖7之中央部所示，再次由開關(SW)電路130選擇出較高的電壓亦即主電源(VM)210之主電源電壓VM，而從輸出端子230產生成為輸出電源電壓VOUT。
又 ，進行各模式的切換時，從輸出端子230之輸出電源電壓VOUT供給出開關(SW)控制電路(120)之動作電流，但是由於開關(SW)控制電路(120) 之動作電流的電力值較小，且產生時間較短，因此於圖7中，開關(SW)控制電路(120)之動作電流已加以省略而未圖示。具體而言，進行時刻t1的切換時，從供給至輸出端子230之輸出電源電壓VOUT的主電源(VM)210，供給出開關(SW)控制電路(120)之動作電流；進行時刻t2的切換時，從供給至輸出端子230之輸出電源電壓VOUT的輔助電源(VB)220，供給出開關(SW)控制電路(120)之動作電流。
依該實施形態1，能使得電源備用動作模式中之輔助電源(VB)220之輔助電源電壓VB所產生的電源可備用時間長期化。其理由為：在從時刻t1至時刻t2之間的電源備用動作模式狀態下，從輔助電源(VB)220之輔助電源電壓VB僅供給出負載電路300之負載電流IL ，而測定電路110之消耗電流值Id係從主電源(VM)210之主電源電壓VM進行供給。因此，由於可將電源備用動作模式中之輔助電源(VB)220的消耗電力限制於最小限度，因此能使得輔助電源(VB)220之電池221所產生的電源可備用時間長期化。
而且，於圖5所示之實施形態1的電子裝置10中，由於負載電路300可轉變成待機模式，而將從輔助電源(VB)220供給至負載電路300的負載電流IL 控制成負載電路300的待機模式電流Is，因此能使得輔助電源(VB)220之電池221所產生的電源可備用時間更長期化。
[實施形態2] 圖8係顯示依實施形態2所形成之電源供給電路100之結構的圖式。
圖8所示之實施形態2所形成的電源供給電路100，其與採用圖1至圖7所說明之實施形態1所形成的電源供給電路100相異之處為下述事項。
亦即，於圖8所示之實施形態2所形成的電源供給電路100之測定電路110中追加有：串聯連接在主電源(VM)210的主電源電壓VM與基準電源GND兩者之間的3個分壓電阻R11、R12、R13。
而且，圖8所示之實施形態2所形成電源供給電路100之開關(SW)控制電路120的第1層之反相器B21具有：構成CMOS反相器的P通道MOS電晶體M21與N通道MOS電晶體M22。於該第1層之反相器B21，在CMOS反相器之低側開關元件的N通道MOS電晶體M22與基準電源GND 之間，追加了連接有汲極-源極電流路徑的N通道MOS電晶體M23。該追加於第1層反相器B21之N通道MOS電晶體M23的閘極連接於測定電路110之分壓電阻R12、R13的共通連接節點。
而且，於圖8所示之實施形態2所形成的電源供給電路100之開關(SW)控制電路120中追加有高電阻的上拉電阻R21，其連接於電源供給電路100之輸出端子230的輸出電源電壓VOUT與第2層之反相器B22的輸入端子兩者之間。
又，對於圖8所示之實施形態2所形成的電源供給電路100之開關(SW)電路130雖未加以詳細圖示，但是其構成為與以圖1至圖7所說明的實施形態1之電源供給電路100的開關(SW)電路130完全相同。
因此，圖8所示之實施形態2所形成的電源供給電路100中，與以圖1至圖7所說明之實施形態1相同，於主電源(VM)210之主電源電壓VM係較輔助電源(VB)220之輔助電源電壓VB高之電壓的情形，由開關(SW)電路130選擇出主電源(VM)210之主電源電壓VM，而從輸出端子230產生成為輸出電源電壓VOUT。反之，於主電源(VM)210之主電源電壓VM係相較於輔助電源(VB)220之輔助電源電壓VB低之電壓的情形，由開關(SW)電路130選擇出輔助電源(VB)220之輔助電源電壓VB，而從輸出端子230產生成為輸出電源電壓VOUT。
而且，圖8所示之實施形態2所形成的電源供給電路100中，與以圖1至圖7所說明之實施形態1不同，回應於主電源(VM)210之主電源電壓VM從較既定參照電壓高之狀態變化成較既定參照電壓低之狀態的情形，而將追加於開關(SW)控制電路120之N通道MOS電晶體M23從開啟狀態控制成關閉狀態。此對應於下述事項：回應於供給至測定電路110之反相器1101的主電源(VM)210之主電源電壓VM從較比較器1101之動作下限電壓VMMin高之狀態變化成較比較器1101之動作下限電壓VMMin低之狀態的情形，而將追加於開關(SW)控制電路120之N通道MOS電晶體M23從開啟狀態控制成關閉狀態。
其結果，由於回應於主電源電壓VM從相較於動作下限電壓VMMin高之狀態到相較於動作下限電壓VMMin低之狀態的變化，而將N通道MOS電晶體M23從開啟狀態控制成關閉狀態，因此會將開關(SW)控制電路120之第1層CMOS反相器B21的低側開關元件之N通道MOS電晶體M22強制地控制在關閉狀態。於是，開關(SW)控制電路120之第1層CMOS反相器B21的輸出端子會被電阻R21加以上拉到輸出端子230之輸出電源電壓VOUT。其結果，可藉由開關(SW)電路130，而從主電源(VM)210之主電源電壓VM的選擇狀態切換成輔助電源(VB)220之輔助電源電壓VB的選擇狀態。
追加於圖8所示之實施形態2所形成開關(SW)控制電路120的上拉電阻R21具有下述功能：第1層CMOS反相器B21之低側的N通道MOS電晶體M22被強制地控制在關閉狀態時，將第1層之CMOS反相器B21的輸出端子加以確實地上拉到輸出端子230之輸出電源電壓VOUT的電壓位準。
例如，測定電路110之比較器1101的動作下限電壓VMMin為1.4伏特，追加於開關(SW)控制電路120之第1層反相器B21的N通道MOS電晶體M23之閘極-源極間閾電壓為0.7伏特。
圖8所示之實施形態2中，於測定電路110串聯連接在主電源(VM)210的主電源電壓VM與基準電源GND兩者之間的3個分壓電阻R11、R12、R13，此三者的電阻值之間設定為R11＋R12＝R13的關係。
因此，於主電源(VM)210之主電源電壓VM較測定電路110之比較器1101之動作下限電壓VMMin亦即 1.4伏特高的情形，測定電路110之分壓電阻R12、R13的共通連接節點之電壓形成為較N通道MOS電晶體M23之閘極-源極間閾電壓亦即0.7伏特高的電壓。於此情形，藉由測定電路110之分壓電阻R12、R13的共通連接節點之電壓，N通道MOS電晶體M23被控制在開啟狀態。
相對於此，主電源(VM)210之主電源電壓VM較測定電路110之比較器1101之動作下限電壓VMMin亦即1.4伏特低的情形，測定電路110之分壓電阻R12、R13的共通連接節點之電壓形成為較N通道MOS電晶體M23之閘極-源極間閾電壓亦即0.7伏特低的電壓。於此情形，藉由測定電路110之分壓電阻R12、R13的共通連接節點之電壓，N通道MOS電晶體M23被控制在關閉狀態。因此，開關(SW)控制電路120的第1層CMOS反相器B21之低側開關元件的N通道MOS電晶體M22被強制地控制成關閉狀態。因此，第1層之CMOS反相器B21的輸出端子被電阻R21加以上拉到輸出端子230的輸出電源電壓VOUT。其結果，可藉由開關(SW)電路130，而從主電源(VM)210之主電源電壓VM的選擇狀態切換成輔助電源(VB)220之輔助電源電壓VB的選擇狀態。
因此，依圖8所示之實施形態2，主電源(VM)210之主電源電壓VM下降成較比較器1101之動作下限電壓VMMin亦即1.4伏特低的電壓，而由比較器1101進行之主電源電壓VM與輔助電源電壓VB的電壓比較動作停止時，能夠強制設定出開關(SW)電路130的選擇動作。亦即，該強制設定出來的選擇動作中，無關於由比較器1101進行之主電源電壓VM與輔助電源電壓VB的電壓比較動作，輔助電源(VB)220之輔助電源電壓VB會被開關(SW)電路130選擇出來，而從輸出端子230產生作為輸出電源電壓VOUT。
[實施形態3] 圖9係顯示依實施形態3所形成之電源供給電路100之結構的圖式。
圖9所示之實施形態3所形成的電源供給電路100，其與圖1至圖7所示之實施形態1、及圖8所示之實施形態2所形成的電源供給電路100相異之處為下述事項。
亦即，圖9所示之實施形態3所形成的電源供給電路100中，於測定電路110追加有另一比較器1102與參考電壓產生電路1103，且於開關(SW)控制電路120在第1層之反相器B21的輸入端子追加連接有2輸入AND閘A21。
圖9所示之實施形態3所形成的電源供給電路100之測定電路110中，對於電阻R11之一端與比較器1101之非反相輸入端子(+)供給主電源(VM)210的主電源電壓VM，且電阻R11之另一端連接於另一比較器1102之非反相輸入端子(+)。對於另一比較器1102之反相輸入端子(－)供給從參考電壓產生電路1103所產生的參考電壓，且電阻R11之另一端與另一比較器1102之非反相輸入端子(+)係經由串聯連接的兩個電阻R12、R13連接於基準電源(GND)。
測定電路110之比較器1101的輸出端子與另一比較器1102的輸出端子，兩者分別連接於開關(SW)控制電路120之2輸入AND閘A21的第1輸入端子與第2輸入端子，而2輸入AND閘A21的輸出端子連接於第1層之反相器B21的輸入端子。
起因於輔助電源(VB)220之電池221的殘餘電容下降等，而藉由比較器1101進行主電源電壓VM與輔助電源電壓VB的電壓比較動作，測定出電源電壓VM≧VB的大小關係，而開關(SW)電路130選擇出較高的電壓，亦即主電源(VM)210的主電源電壓VM，作為輸出電源電壓VOUT產生於輸出端子230。然而，於此狀態下有下述危險性：主電源(VM)210的主電源電壓VM下降成較比較器1101之動作下限電壓VMMin低的電壓，而由比較器1101進行之主電源電壓VM與輔助電源電壓VB的電壓比較動作停止。
圖9所示之實施形態3所形成的電源供給電路100中，於此狀態下，主電源(VM)210之主電源電壓VM下降成較比較器1101之動作下限電壓VMMin低的電壓以前，會執行以下所說明的強制設定動作。亦即，由於主電源(VM)210之主電源電壓VM下降，因此相較於從參考電壓產生電路1103供給至另一比較器1102之反相輸入端子(－)的參考電壓，供給至另一比較器1102之非反相輸入端子(+)的測定電路110之分壓電阻R11、R12的共通連接節點電壓下降。因此，由於測定電路110之另一比較器1102的輸出端子之輸出電壓被設定成低位準，因此開關(SW)控制電路120之2輸入AND閘A21的第2輸入端子之輸入電壓被強制地設定成低位準”0”。其結果 ，第1段之CMOS反相器B21的輸出端子會被上拉到輸出端子230的輸出電源電壓VOUT。因此，可藉由開關(SW)電路130，而從主電源(VM)210之主電源電壓VM的選擇狀態切換成輔助電源(VB)220之輔助電源電壓VB的選擇狀態。
例如，測定電路110之比較器1101與另一比較器1102的動作下限電壓VMMin為2.0伏特，從參考電壓產生電路1103所產生之參考電壓為可實質忽略溫度相依性之矽的帶隙參考電壓，亦即1.2伏特。因此，主電源(VM)210之主電源電壓VM為動作下限電壓VMMin亦即2.0伏特的情形，將3個分壓電阻R11、R12、R13的電阻值設定成：在分壓電阻R11之兩端產生0.8伏特的電壓下降，而在兩個串聯連接的分壓電阻R12、R13產生1.2伏特的電壓下降。
因此，主電源(VM)210之主電源電壓VM係較動作下限電壓VMMin亦即2.0伏特高之電壓的情形，相較於從參考電壓產生電路1103供給至另一比較器1102之反相輸入端子(－)的參考電壓，供給至另一比較器1102之非反相輸入端子(+)的測定電路110之分壓電阻R11、R12的共通連接節點電壓形成為高位準。因此，由於測定電路110之另一比較器1102的輸出端子之輸出電壓被設定成高位準，因此開關(SW)控制電路120之2輸入AND閘A21的第2輸入端子之輸入電壓被設定成高位準”1”。其結果，由開關(SW)控制電路120所進行之開關(SW)電路130的選擇動作會藉由電源電壓VM≧VB的大小關係決定出來，該大小關係藉由以比較器1101進行之主電源電壓VM與輔助電源電壓VB的電壓比較動作加以判定。因此，主電源(VM)210之主電源電壓VM係較輔助電源(VB)220之輔助電源電壓VB高之電壓的情形，主電源(VM)210之主電源電壓VM會被開關(SW)電路130選擇出來，而從輸出端子230產生作為輸出電源電壓VOUT。反之，主電源(VM)210之主電源電壓VM係相較於輔助電源(VB)220之輔助電源電壓VB低之電壓的情形，輔助電源(VB)220之輔助電源電壓VB會被開關(SW)電路130選擇出來，而從輸出端子230產生作為輸出電源電壓VOUT。
然而，主電源(VM)210之主電源電壓VM係相較於動作下限電壓VMMin亦即2.0伏特低之電壓的情形，相較於從參考電壓產生電路1103供給至另一比較器1102之反相輸入端子(－)的參考電壓，供給至另一比較器1102之非反相輸入端子(+)的測定電路110之分壓電阻R11、R12的共通連接節點電壓形成為低位準。因此，由於測定電路110之另一比較器1102的輸出端子之輸出電壓被設定成低位準，因此開關(SW)控制電路120之2輸入AND閘A21的第2輸入端子之輸入電壓被強制地設定成低位準”0”。其結果，由開關(SW)控制電路120所進行之開關(SW)電路130的選擇動作中，會無關於由比較器1101進行之主電源電壓VM與輔助電源電壓VB的電壓比較動作，輔助電源(VB)220之輔助電源電壓VB被開關(SW)電路130選擇出來，而從輸出端子230產生作為輸出電源電壓VOUT。
又，圖9所示之實施形態3所形成的電源供給電路100中，與圖5所示之實施形態1所形成的電源供給電路100相同，於電源備用動作模式下，回應於低位準”0”之負載控制信號LC，而將負載電路300控制成低消耗電力狀態。亦即，於負載電路300中，禁止進行由SRAM所構成之記憶體310的讀取動作及寫入動作的記憶體進出動作，而僅執行資料保存動作。而且，回應於低位準”0”之負載控制信號LC，而一方面微電腦(MCU)330轉變成低消耗電力的待機模式，一方面計時器電路(RTC)320繼續進行既定之計時動作。
[實施形態4] 圖10係顯示依實施形態4所形成之電源供給電路100之結構的圖式。
圖10所示之實施形態4所形成的電源供給電路100，其與圖9所示之實施形態3所形成的電源供給電路100相異之處為下述事項。
亦即，圖10所示之實施形態4所形成的電源供給電路100中，於測定電路110之比較器1101的輸出端子及另一比較器1102的輸出端子、與開關(SW)控制電路120之2輸入AND閘A21的第1輸入端子及第2輸入端子之間，追加有位準轉換電路1104。
亦即，於測定電路110之比較器1101的輸出端子，連接有位準轉換電路1104的第1輸入端子，且於測定電路110之另一比較器1102的輸出端子，連接有位準轉換電路1104的第2輸入端子。而且，於開關(SW)控制電路120之2輸入AND閘A21的第1輸入端子，連接有位準轉換電路1104的第1輸出端子，且於開關(SW)控制電路120之2輸入AND閘A21的第2輸入端子，連接有位準轉換電路1104的第2輸出端子。
上述圖9所示之實施形態3所形成的電源供給電路100中，假定下述狀態：回應於作為初始條件之電源電壓VM＜VB的大小關係，而輔助電源(VB)220之輔助電源電壓VB被開關(SW)電路130選擇出來，且從輸出端子230產生作為輸出電源電壓VOUT。於此情形，作為輸出電源電壓VOUT被輸出至電源供給電路100之輸出端子230的較高電壓，亦即輔助電源電壓VB，已作為動作電源電壓被供給至開關(SW)控制電路120之2輸入AND閘A21。而且，就圖9所示之實施形態3所形成電源供給電路100的初始條件而言，主電源(VM)210之主電源電壓VM係較動作下限電壓VMMin亦即2.0伏特高的電壓。其結果，相較於從參考電壓產生電路1103供給至另一比較器1102之反相輸入端子(－)的參考電壓，供給至非反相輸入端子(+)的測定電路110之分壓電阻R11、R12的共通連接節點電壓形成為高位準。因此，從測定電路110之另一比較器1102的輸出端子，產生出具有主電源電壓VM(＜VB)之電壓位準的高位準輸出信號。
圖9所示之實施形態3所形成電源供給電路100的開關(SW)控制電路120中，將其所含有之2輸入AND閘A21之高側P通道MOS電晶體的閾電壓假定為VthP(負的電壓值) 。在此，著眼於供給至測定電路110中之比較器1101、1102的主電源(VM)210的主電源電壓VM、供給至開關(SW)控制電路120作為電源供給電路100之輸出端子230之輸出電源電壓VOUT的輔助電源(VB)220的輔助電源電壓VB、以及P通道MOS電晶體的閾電壓VthP。該等數值之間，由於主電源(VM)210之主電源電壓VM的電源位準下降，以至於電源電壓VM＜VB －｜VthP︱的關係成立。因此，依2輸入AND閘A21的電路結構，不可忽視之電流位準的貫穿電流會流到2輸入AND閘A21。
相對於此，圖10所示之實施形態4所形成的電源供給電路100中，位準轉換電路1104用以解除上述貫穿電流的問題，該位準轉換電路1104追加於：測定電路110之比較器1101的輸出端子及另一比較器1102的輸出端子、與開關(SW)控制電路120之2輸入AND閘A21的第1輸入端子及第2輸入端子之間。
亦即，追加於圖10所示實施形態4之電源供給電路100的位準轉換電路1104具有下述功能：將從比較器1101、1102之輸出端子所產生的具有主電源電壓VM(＜VB)之電壓位準的高位準輸出信號，加以轉換成具有明確之高位準的位準轉換輸出信號。該圖10之位準轉換電路1104所實現的明確高位準係設定成較高電壓之輔助電源電壓VB的電壓位準，該輔助電源電壓VB供給至開關(SW)控制電路120之2輸入AND閘A21，且輸出作為電源供給電路100之輸出端子230的輸出電源電壓VOUT。其結果，如圖10所示，於位準轉換電路1104之輸入電路與輸出電路，分別供給有主電源(VM)210之主電源電壓VM與輸出端子230之輸出電源電壓VOUT，作為動作電源電壓。
《位準轉換電路之信號傳達電路》         圖11係顯示圖10所示實施形態4之位準轉換電路1104的第1輸入端子及第2輸入端子、與第1輸出端子及第2輸出端子之間的信號傳達電路結構的圖式。
如圖11所示，位準轉換電路1104之信號傳達電路係由輸入層CMOS反相器B31、中間層CMOS位準提升電路B32及輸出層CMOS反相器B33所構成。
輸入層CMOS反相器B31連接於主電源(VM)210之主電源電壓VM與基準電源(GND)之間，且對於輸入層CMOS反相器B31之輸入端子，進行位準轉換電路1104之第1輸入端子及第2輸入端子之輸入信號inL的供給。
中間層CMOS位準提升電路B32係由高側元件亦即P通道MOS電晶體M31、M32、與低側元件亦即N通道MOS電晶體M33、M34所構成。於電源供給電路100之輸出端子230的輸出電源電壓VOUT連接有高側元件亦即P通道MOS電晶體M31、M32之源極，於基準電源(GND)連接有低側元件亦即N通道MOS電晶體M33、M34之源極。中間層CMOS位準提升電路B32中，P通道MOS電晶體M31之汲極係與N通道MOS電晶體M33之汲極進行連接，P通道MOS電晶體M32之汲極係與N通道MOS電晶體M34之汲極進行連接。為了使高側元件亦即P通道MOS電晶體M31、M32構成資料鎖存型負載，P通道MOS電晶體M31、M32之閘極與汲極以所謂的交叉耦合形態進行連接。
對於低側元件之N通道MOS電晶體M33的閘極，進行輸入層CMOS反相器B31之輸出信號的供給，對於低側元件之N通道MOS電晶體M34的閘極，則進行輸入層CMOS反相器B31之輸入端子之輸入信號inL的供給。
中間層CMOS位準提升電路B32中，P通道MOS電晶體M32之汲極與N通道MOS電晶體M34之汲極的共通連接節點，發揮作為中間層CMOS位準提升電路B32之輸出端子的功能。
對於輸出層CMOS反相器B33之輸入端子，進行中間層CMOS位準提升電路B32之輸出端子之輸出信號的供給，且從輸出層CMOS反相器B33之輸出端子outL，產生上述具有明確之高位準的位準轉換輸出信號。
於圖11所示之位準轉換電路1104之輸入端子之輸入信號inL 為低位準的情形，輸入層CMOS反相器B31之輸出信號會形成為高位準，因此中間層CMOS位準提升電路B32中，N通道MOS電晶體M33形成為開啟狀態，而N通道MOS電晶體M34形成為關閉狀態。因此，中間層CMOS位準提升電路B32中，P通道MOS電晶體M31形成為關閉狀態，而P通道MOS電晶體M32形成為開啟狀態。其結果，中間層CMOS位準提升電路B32中，P通道MOS電晶體M32與N通道MOS電晶體M34之共通汲極連接節點的輸出端子形成為具有輸出端子230之輸出電源電壓VOUT之電壓位準的高位準。因此，回應於中間層CMOS位準提升電路B32之高位準的輸出信號，而從輸出層CMOS反相器B33之輸出端子outL，產生具有基準電源(GND)之電壓位準之低位準的位準轉換輸出信號。
於圖11所示之位準轉換電路1104之輸入端子之輸入信號inL 為高位準的情形，輸入層CMOS反相器B31之輸出信號會形成為低位準，因此中間層CMOS位準提升電路B32中，N通道MOS電晶體M33形成為關閉狀態，而N通道MOS電晶體M34形成為開啟狀態。因此，中間層CMOS位準提升電路B32中，P通道MOS電晶體M31形成為開啟狀態，而P通道MOS電晶體M32形成為關閉狀態。其結果，中間層CMOS位準提升電路B32中，P通道MOS電晶體M32與N通道MOS電晶體M34之共通汲極連接節點的輸出端子形成為具有基準電源(GND)之電壓位準的低位準。因此，回應於中間層CMOS位準提升電路B32之低位準的輸出信號，而從輸出層CMOS反相器B33之輸出端子outL，產生具有輸出端子230的輸出電源電壓VOUT之電壓位準之明確高位準 的位準轉換輸出信號。
依以上說明之圖10與圖11所示之實施形態4的電源供給電路100，能夠使開關(SW)控制電路120所包含之2輸入AND閘A21的貫穿電流與所浪費的消耗電力減少。
[實施形態5] 圖12係顯示依實施形態5所形成之電源供給電路100之結構的圖式。
圖12所示之實施形態5所形成的電源供給電路100係以下述方式形成者：將圖8之實施形態2所形成的電源供給電路100與圖9之實施形態3所形成的電源供給電路100兩者組合，而且於開關(SW)控制電路120之2輸入AND閘A21與基準電源(GND)之間，追加入N通道MOS電晶體M24而成。
因此，圖12所示之實施形態5所形成的電源供給電路100中，與圖8所示之實施形態2所形成的電源供給電路100相同，在主電源(VM)210之主電源電壓VM下降成較比較器1101之動作下限電壓VMMin低的電壓，而比較器1101之電壓比較動作停止時，能夠進行開關(SW)電路130之選擇動作的強制設定。亦即，該強制設定出來的選擇動作中，無關於由比較器1101進行之主電源電壓VM與輔助電源電壓VB的電壓比較動作，輔助電源(VB)220之輔助電源電壓VB會被開關(SW)電路130選擇出來，而從輸出端子230產生作為輸出電源電壓VOUT。
而且，圖12所示之實施形態5所形成的電源供給電路100中，如上述，由於主電源(VM)210之主電源電壓VM的電源位準下降，而從測定電路110之比較器1101與另一比較器1102兩者，產生出具有主電源電壓VM(＜VB)之電壓位準的輸出信號時，能夠解除2輸入AND閘A21之貫穿電流流動的情形。亦即，當主電源(VM)210之主電源電壓VM相較於比較器1101、1102之動作下限電壓VMMin低下時，藉由測定電路110之分壓電阻R12、R13的共通連接節點之電壓，N通道MOS電晶體M23、M24被控制在關閉狀態。因此，可藉由連接於2輸入AND閘A21與基準電源(GND)兩者之間的N通道MOS電晶體M24之關閉狀態，而解除2輸入AND閘A21之貫穿電流流動的情形。而且，藉由N通道MOS電晶體M23的關閉狀態，開關(SW)控制電路120之第1層CMOS反相器B21的低側開關元件之N通道MOS電晶體M22被強制地控制在關閉狀態。因此，開關(SW)控制電路120之第1層CMOS反相器B21的高側開關元件之P通道MOS電晶體M21被強制地控制在開啟狀態，而第1層之CMOS反相器B21的輸出端子被上拉到輸出端子230之輸出電源電壓VOUT。其結果，可藉由開關(SW)電路130，而從主電源(VM)210之主電源電壓VM的選擇狀態切換成輔助電源(VB)220之輔助電源電壓VB的選擇狀態。
[實施形態6] 圖13係顯示依實施形態6所形成之電源供給電路100之結構的圖式。
圖13所示之實施形態6所形成的電源供給電路100，其與圖12所示之實施形態5所形成的電源供給電路100相異之處為下述事項。
亦即，於圖13所示之實施形態6所形成的電源供給電路100中，追加有依圖10所示之實施形態4所形成的位準轉換電路1104。
因此，圖13所示之實施形態6所形成的電源供給電路100中，於主電源(VM)210之主電源電壓VM下降的情形，可藉由連接於2輸入AND閘A21之N通道MOS電晶體M24的關閉狀態、與位準轉換電路1104所產生的位準轉換功能，而解除2輸入AND閘A21之貫穿電流的問題。
[實施形態7] 圖14係顯示依實施形態7所形成之電源供給電路100之結構的圖式。
圖14所示之實施形態7所形成的電源供給電路100，其與圖1所示之實施形態1所形成的電源供給電路100相異之處為下述事項。
亦即，於圖14所示之實施形態7所形成的電源供給電路100中，追加有依圖10所示之實施形態4所形成的位準轉換電路1104。
因此，圖14所示之實施形態7所形成的電源供給電路100中，於主電源(VM)210之主電源電壓VM低下的情形，可藉由連接於開關(SW)控制電路120之第1層CMOS反相器B21的位準轉換電路1104所產生的位準轉換功能，而解除第1層CMOS反相器B21之貫穿電流的問題。
以上，已依據各種實施形態，針對本發明人所完成之發明進行具體說明，但本發明並不限定於該等實施形態，於不脫離其要旨的範圍內可進行各種變更係屬當然。
例如，與圖14所示之實施形態7相同，圖5所示之具備依實施形態1之電源供給電路100的電子裝置10之另一結構中，也可於測定電路110之比較器1101的輸出端子、與開關(SW)控制電路120之第1反相器B21的輸入端子兩者之間，追加入位準轉換電路1104。
而且，圖8所示之具備依實施形態2之電源供給電路100的電子裝置10之結構中，也可於測定電路110之比較器1101的輸出端子、與開關(SW)控制電路120之第1反相器B21的輸入端子兩者之間，追加入位準轉換電路1104。
又，構成開關(SW)電路130之開關元件M3m、M3b並不僅限於MOS電晶體，也可使用稱為絕緣閘雙極性電晶體(IGBT，Insulated Gate Bipolar Transistor)、矽控整流器(SCR，Silicon Controlled Rectifier)或閘流體的控制整流元件。
又，整合有測定電路110 、開關(SW)控制電路120及開關(SW)電路130之電源供給電路100並不僅限於半導體積體電路的單晶半導體晶片。例如，也可將構成開關(SW)電路130之開關元件M3m、M3b的功率半導體晶片、與整合有測定電路110 及開關(SW)控制電路120之CMOS半導體積體電路的半導體晶片兩者構成為：密封於1個樹脂密封封裝體之混合型半導體積體電路。該混合型半導體裝置係於半導體業界稱為系統級封裝(SIP，System In Package)或多晶片模組(MCM，Multi-Chip Module)者。
而且，構成為負載電路300的半導體積體電路並不僅限於整合有記憶體310、計時器電路320及微電腦(MCU)330的半導體晶片。例如，作為負載電路300的半導體積體電路也可適用於：動畫處理器等之整合有具備大規模邏輯功能之智慧財產權(IP，Intellectual Property)核心的半導體晶片，係屬當然。
10‧‧‧電子裝置
100‧‧‧電源供給電路
110‧‧‧測定電路
120‧‧‧開關(SW)控制電路
130‧‧‧開關(SW)電路
200‧‧‧基準電源(GND)
210‧‧‧主電源(VM)
220‧‧‧輔助電源(VB)
221‧‧‧電池
230‧‧‧輸出端子
300‧‧‧負載電路
310‧‧‧記憶體(SRAM)
320‧‧‧計時器電路(RTC)
330‧‧‧微電腦(MCU)
1101、1102‧‧‧比較器(comp)
1103‧‧‧參考電壓產生電路(BGR)
1104‧‧‧位準轉換電路(LS)
1111‧‧‧偏壓產生電路
1112‧‧‧差動放大器
1113‧‧‧輸出電路
A21‧‧‧2輸入AND閘
B21‧‧‧第1反相器
B22‧‧‧第2反相器
B31‧‧‧輸入層CMOS反相器
B32‧‧‧中間層CMOS位準提升電路
B33‧‧‧輸出層CMOS反相器
D‧‧‧P型汲極
GND‧‧‧接地電位(參考電位)(基準電源)
I11‧‧‧定電流源
Id‧‧‧消耗電流值
IL‧‧‧負載電流
inL‧‧‧輸入信號
Ivm‧‧‧主電源電流
Ivb‧‧‧輔助電源電流
Ivb’‧‧‧電流波形
inn‧‧‧反相輸入端子
inp‧‧‧非反相輸入端子
Is‧‧‧待機模式電流
LC‧‧‧負載控制信號
M11、M12、M17、M21、M31、M32‧‧‧P通道MOS電晶體
M13～M16 、M18、M22～M24、M33、M34‧‧‧N通道MOS電晶體
M3m‧‧‧第1開關元件(P通道-第1MOS電晶體)
M3b‧‧‧第2開關元件(P通道-第2MOS電晶體)
M3m1、M3m2‧‧‧第1MOS電晶體(P通道-第1MOS電晶體)
M3b1、M3b2‧‧‧第2MOS電晶體(P通道-第2MOS電晶體)
M3m_D 、M3m_D1、M3m_D 2‧‧‧寄生二極體
M3b_D 、 M3b_D1、M3b_D 2‧‧‧寄生二極體
outC 、outL‧‧‧輸出端子
R11、R12、R13‧‧‧分壓電阻(分壓電路)
R21‧‧‧上拉電阻
S‧‧‧P型源極
SC‧‧‧開關控制信號
SD‧‧‧判定信號
Sub‧‧‧N型基板
t0、t1、t1’、t2‧‧‧時刻
VM‧‧‧主電源電壓
VB‧‧‧輔助電源電壓
VOUT‧‧‧輸出電源電壓
［圖1］係顯示具備依實施形態1所形成之電源供給電路100的電子裝置10之結構的圖式；         ［圖2］係顯示於圖1所示實施形態1之電源供給電路100的開關(SW)電路130之P通道-第1MOS電晶體M3m與P通道-第2MOS電晶體M3b兩者可防止逆流之樣態的圖式；         ［圖3］係顯示可防止逆流之圖1所示實施形態1的電源供給電路100之開關(SW)電路130之另一結構的圖式；         ［圖4］係顯示可防止逆流之圖1所示實施形態1的電源供給電路100之開關(SW)電路130之又另一結構的圖式；         ［圖5］係顯示具備依實施形態1所形成之電源供給電路100的電子裝置10之另一結構的圖式；         ［圖6］係顯示圖1及圖5所示之依實施形態1之電源供給電路100所包含測定電路110的比較器1101之結構的圖式；         ［圖7］係用以對於具備依圖1至圖6所說明之實施形態1之電源供給電路100的電子裝置10之動作進行說明的波形圖；         ［圖8］係顯示依實施形態2所形成之電源供給電路100之結構的圖式；         ［圖9］係顯示依實施形態3所形成之電源供給電路100之結構的圖式；         ［圖10］係顯示依實施形態4所形成之電源供給電路100之結構的圖式；         ［圖11］係顯示圖10所示實施形態4之位準轉換電路1104的第1輸入端子及第2輸入端子、與第1輸出端子及第2輸出端子之間的信號傳達電路結構的圖式；         ［圖12］係顯示依實施形態5所形成之電源供給電路100之結構的圖式；         ［圖13］係顯示依實施形態6所形成之電源供給電路100之結構的圖式；及         ［圖14］係顯示依實施形態7所形成之電源供給電路100之結構的圖式。
10‧‧‧電子裝置
100‧‧‧電源供給電路
110‧‧‧測定電路
120‧‧‧開關(SW)控制電路
130‧‧‧開關(SW)電路
200‧‧‧基準電源(GND)
210‧‧‧主電源(VM)
220‧‧‧輔助電源(VB)
221‧‧‧電池
300‧‧‧負載電路
310‧‧‧記憶體(SRAM)
320‧‧‧計時器電路(RTC)
330‧‧‧微電腦(MCU)
1101‧‧‧比較器(comp)
B21‧‧‧第1反相器
B22‧‧‧第2反相器
GND‧‧‧接地電位
Id‧‧‧消耗電流值
Ivm‧‧‧主電源電流
Ivb‧‧‧輔助電源電流
M3m‧‧‧第1開關元件(P通道-第1MOS電晶體)
M3b‧‧‧第2開關元件(P通道-第2MOS電晶體)
SC‧‧‧開關控制信號
SD‧‧‧判定信號
VM‧‧‧主電源電壓
VB‧‧‧輔助電源電壓
VOUT‧‧‧輸出電源電壓

Claims (20)

  1. 一種半導體積體電路，包含有：具備第1輸入端子、第2輸入端子及輸出端子之電源供給電路；其特徵在於： 對於該第1輸入端子，可供給來自於主電源的主電源電壓，而對於該第2輸入端子，可供給來自於輔助電源的輔助電源電壓，且可將從該輸出端子所產生的輸出電源電壓供給至負載； 該電源供給電路具備有：測定電路、開關控制電路及開關電路；且 該開關電路包含：第1開關元件，連接於該第1輸入端子與該輸出端子之間；及第2開關元件，連接於該第2輸入端子與該輸出端子之間； 該測定電路藉由供給至該第1輸入端子之該主電源電壓進行動作，而針對於供給至該第1輸入端子的該主電源電壓、與供給至該第2輸入端子的該輔助電源電壓兩者進行比較； 該開關控制電路回應於該測定電路之判定信號，而將該開關電路之該第1開關元件與該第2開關元件進行控制； 於供給至該第1輸入端子之該主電源電壓係相較於供給至該第2輸入端子之該輔助電源電壓高之電壓的情形，回應於該測定電路之判定信號，而該開關電路之該第1開關元件與該第2開關元件分別被控制成開啟狀態與關閉狀態；且 於供給至該第1輸入端子之該主電源電壓係相較於供給至該第2輸入端子之該輔助電源電壓低之電壓的情形，回應於該測定電路之判定信號，而該開關電路之該第1開關元件與該第2開關元件分別被控制成關閉狀態與開啟狀態。
  2. 如申請專利範圍第1項之半導體積體電路，其中，該測定電路包含比較器 ，該比較器藉由供給至該第1輸入端子之該主電源電壓進行動作，而針對於供給至該第1輸入端子的該主電源電壓、與供給至該第2輸入端子的該輔助電源電壓兩者進行比較；且 該測定電路之該判定信號係從該比較器之輸出端子所產生。
  3. 如申請專利範圍第2項之半導體積體電路，其中，該開關電路中之連接於該第1輸入端子與該輸出端子之間的該第1開關元件採用：防止從該輸出端子往該第1輸入端子之逆流的結構；且 該開關電路中之連接於該第2輸入端子與該輸出端子之間的該第2開關元件採用：防止從該輸出端子往該第2輸入端子之逆流的結構。
  4. 如申請專利範圍第3項之半導體積體電路，其中，該開關電路之該第1開關元件與該第2開關元件分別包含第1MOS電晶體與第2MOS電晶體；且 防止從該輸出端子往該第1輸入端子之逆流的該結構、與防止從該輸出端子往該第2輸入端子之逆流的該結構分別包含該第1MOS電晶體之汲極與基板之間的寄生二極體、與該第2MOS電晶體之汲極與基板之間的寄生二極體。
  5. 如申請專利範圍第4項之半導體積體電路，其中，對於從該電源供給電路之該輸出端子所產生的該輸出電源電壓，接受該輸出電源電壓之供給的該負載包含內部核心電路；且 於供給至該第1輸入端子之該主電源電壓係相較於供給至該第2輸入端子之該輔助電源電壓低之電壓的情形，回應於該測定電路之判定信號，而藉由從該電源供給電路供給至該負載之負載控制信號，該內部核心電路被控制成低消耗電力模式。
  6. 如申請專利範圍第2項之半導體積體電路，其中，該開關控制電路包含：第1反相器，該測定電路之該判定信號供給至其輸入端子；及第2反相器，該第1反相器之輸出信號供給至其輸入端子；該開關電路之該第1開關元件的該第1MOS電晶體、與該第2開關元件的該第2MOS電晶體係P通道MOS電晶體；且 該開關電路之該第1MOS電晶體的閘極與該第2MOS電晶體的閘極，分別藉由該開關控制電路之該第1反相器的該輸出信號與該第2反相器的輸出信號進行驅動。
  7. 如申請專利範圍第6項之半導體積體電路，其中，回應於「供給至該第1輸入端子之該主電源電壓下降成相較於該比較器之動作下限電壓低之電壓的情形」，該開關控制電路將該開關電路之該第1開關元件與該第2開關元件分別控制成關閉狀態與開啟狀態。
  8. 如申請專利範圍第7項之半導體積體電路，其中，該開關控制電路更包含：其汲極-源極電流路徑連接於該第1反相器與參考電位之間的N通道MOS電晶體；且 回應於「供給至該第1輸入端子之該主電源電壓下降成相較於該比較器之該動作下限電壓低之電壓的情形」，將該N通道MOS電晶體控制成關閉狀態，且將該開關電路之該第1開關元件與該第2開關元件分別控制成關閉狀態與開啟狀態。
  9. 如申請專利範圍第7項之半導體積體電路，其中，該測定電路更包含另一比較器 ，該另一比較器藉由供給至該第1輸入端子之該主電源電壓進行動作，而檢測出：供給至該第1輸入端子之該主電源電壓下降成相較於該比較器之動作下限電壓低之電壓的情形； 該開關控制電路更包含：具有第1輸入端子、第2輸入端子與輸出端子的2輸入AND閘； 該測定電路之該比較器的輸出信號、與另一比較器的輸出信號分別被供給至該開關控制電路之該2輸入AND閘的該第1輸入端子與該第2輸入端子；且 該開關控制電路之該2輸入AND閘的該輸出端子連接於該第1反相器之該輸入端子。
  10. 如申請專利範圍第9項之半導體積體電路，其中，該電源供給電路更包含：連接於該測定電路與該開關控制電路之間的位準轉換電路； 供給至該電源供給電路之該第1輸入端子的該主電源電壓、與從該電源供給電路之該輸出端子所產生的該輸出電源電壓兩者係作為電源電壓被供給至該位準轉換電路； 該測定電路之該比較器的該輸出信號、與該另一比較器的該輸出信號分別被供給至該位準轉換電路的第1輸入端子與第2輸入端子； 該位準轉換電路之第1輸出端子與第2輸出端子分別連接於該開關控制電路之該2輸入AND閘的該第1輸入端子與該第2輸入端子； 該位準轉換電路具有下述功能：將分別被供給至該位準轉換電路之該第1輸入端子與該第2輸入端子的高位準之輸入信號，轉換成分別產生於該位準轉換電路之該第1輸出端子與該第2輸出端子的高位準之位準轉換輸出信號； 分別被供給至該位準轉換電路之該第1輸入端子與該第2輸入端子的高位準之該輸入信號，具有被供給至該第1輸入端子之該主電源電壓的電壓位準；且 分別產生於該位準轉換電路之該第1輸出端子與該第2輸出端子的高位準之該位準轉換輸出信號，具有從該電源供給電路之該輸出端子所產生之該輸出電源電壓的電壓位準。
  11. 如申請專利範圍第9項之半導體積體電路，其中，該測定電路更包含：分壓電路，產生被供給至該第1輸入端子之該主電源電壓的分壓電壓；及參考電壓產生電路，產生既定的比較參考電壓；且 該另一比較器針對於由該分壓電路所產生之該分壓電壓、與由該參考電壓產生電路所產生之該既定的比較參考電壓兩者進行比較，藉此檢測出：供給至該第1輸入端子之該主電源電壓下降成相較於該比較器之該動作下限電壓低之電壓的情形。
  12. 如申請專利範圍第6項之半導體積體電路，其中，該電源供給電路更包含：連接於該測定電路與該開關控制電路之間的位準轉換電路； 供給至該電源供給電路之該第1輸入端子的該主電源電壓、與從該電源供給電路之該輸出端子所產生的該輸出電源電壓兩者係被供給至該位準轉換電路； 該測定電路之該比較器的輸出信號被供給至該位準轉換電路的第1輸入端子； 該位準轉換電路之第1輸出端子連接於該開關控制電路之該第1反相器的該輸入端子； 該位準轉換電路具有下述功能：將被供給至該位準轉換電路之該第1輸入端子的高位準之輸入信號，轉換成產生於該位準轉換電路之該第1輸出端子的高位準之位準轉換輸出信號； 供給至該位準轉換電路之該第1輸入端子的高位準之該輸入信號，具有被供給至該第1輸入端子之該主電源電壓的電壓位準；且 產生於該位準轉換電路之該第1輸出端子的高位準之該位準轉換輸出信號，具有從該電源供給電路之該輸出端子所產生之該輸出電源電壓的電壓位準。
  13. 如申請專利範圍第1至12項中任一項之半導體積體電路，其中，該負載係包含內部核心電路的半導體積體電路；且 包含該電源供給電路的該半導體積體電路、與包含該負載之該內部核心電路的半導體積體電路兩者係同一半導體晶片。
  14. 如申請專利範圍第1至12項中任一項之半導體積體電路，其中，該負載係包含內部核心電路的半導體積體電路；且 包含該電源供給電路的該半導體積體電路、與包含該負載之該內部核心電路的半導體積體電路兩者分別係不同的半導體晶片。
  15. 一種半導體積體電路之動作方法，該半導體積體電路包含有：具備第1輸入端子、第2輸入端子及輸出端子之電源供給電路，該半導體積體電路之動作方法的特徵在於： 對於該第1輸入端子，可供給來自於主電源的主電源電壓，而對於該第2輸入端子，可供給來自於輔助電源的輔助電源電壓，且可將從該輸出端子所產生的輸出電源電壓供給至負載； 該電源供給電路具備有：測定電路、開關控制電路及開關電路；且 該開關電路包含：第1開關元件，連接於該第1輸入端子與該輸出端子之間；及第2開關元件，連接於該第2輸入端子與該輸出端子之間； 該測定電路藉由供給至該第1輸入端子之該主電源電壓進行動作，而針對於供給至該第1輸入端子的該主電源電壓、與供給至該第2輸入端子的該輔助電源電壓兩者進行比較； 該開關控制電路回應於該測定電路之判定信號，而將該開關電路之該第1開關元件與該第2開關元件進行控制； 於供給至該第1輸入端子之該主電源電壓係相較於供給至該第2輸入端子之該輔助電源電壓高之電壓的情形，回應於該測定電路之判定信號，而該開關電路之該第1開關元件與該第2開關元件分別被控制成開啟狀態與關閉狀態；且 於供給至該第1輸入端子之該主電源電壓係相較於供給至該第2輸入端子之該輔助電源電壓低之電壓的情形，回應於該測定電路之判定信號，該開關電路之該第1開關元件與該第2開關元件分別被控制成關閉狀態與開啟狀態。
  16. 如申請專利範圍第15項之半導體積體電路之動作方法，其中，該測定電路包含比較器 ，該比較器藉由供給至該第1輸入端子之該主電源電壓進行動作，而針對於供給至該第1輸入端子的該主電源電壓、與供給至該第2輸入端子的該輔助電源電壓兩者進行比較；且 該測定電路之該判定信號係從該比較器之輸出端子所產生。
  17. 如申請專利範圍第16項之半導體積體電路之動作方法，其中， 該開關電路中之連接於該第1輸入端子與該輸出端子之間的該第1開關元件採用：防止從該輸出端子往該第1輸入端子之逆流的結構；且 該開關電路中之連接於該第2輸入端子與該輸出端子之間的該第2開關元件採用：防止從該輸出端子往該第2輸入端子之逆流的結構。
  18. 如申請專利範圍第17項之半導體積體電路之動作方法，其中，該開關電路之該第1開關元件與該第2開關元件分別包含第1MOS電晶體與第2MOS電晶體；且 防止從該輸出端子往該第1輸入端子之逆流的該結構、與防止從該輸出端子往該第2輸入端子之逆流的該結構分別包含該第1MOS電晶體之汲極與基板之間的寄生二極體、與該第2MOS電晶體之汲極與基板之間的寄生二極體。
  19. 如申請專利範圍第18項之半導體積體電路之動作方法，其中，接受「從該電源供給電路之該輸出端子所產生的該輸出電源電壓」之供給的該負載，包含內部核心電路；且 於供給至該第1輸入端子之該主電源電壓係相較於供給至該第2輸入端子之該輔助電源電壓低之電壓的情形，回應於該測定電路之判定信號，而藉由從該電源供給電路供給至該負載之負載控制信號，該內部核心電路被控制成低消耗電力模式。
  20. 如申請專利範圍第16項之半導體積體電路之動作方法，其中，該開關控制電路包含：第1反相器，該測定電路之該判定信號供給至其輸入端子；及第2反相器，該第1反相器之輸出信號供給至其輸入端子； 該開關電路之該第1開關元件的該第1MOS電晶體、與該第2開關元件的該第2MOS電晶體係P通道MOS電晶體；且 該開關電路之該第1MOS電晶體的閘極與該第2MOS電晶體的閘極，分別藉由該開關控制電路之該第1反相器的該輸出信號與該第2反相器的輸出信號進行驅動。
TW103117522A 2013-05-21 2014-05-19 半導體積體電路 TWI635693B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013106932A JP6169892B2 (ja) 2013-05-21 2013-05-21 半導体集積回路およびその動作方法
JP2013-106932 2013-05-21

Publications (2)

Publication Number Publication Date
TW201511447A true TW201511447A (zh) 2015-03-16
TWI635693B TWI635693B (zh) 2018-09-11

Family

ID=51934924

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103117522A TWI635693B (zh) 2013-05-21 2014-05-19 半導體積體電路

Country Status (4)

Country Link
US (2) US9252750B2 (zh)
JP (1) JP6169892B2 (zh)
CN (1) CN104184308B (zh)
TW (1) TWI635693B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI714467B (zh) * 2020-03-02 2020-12-21 盛群半導體股份有限公司 電壓監控裝置以及其電壓偵測電路

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102276185B1 (ko) * 2014-12-29 2021-07-13 엘지디스플레이 주식회사 데이터 구동부와 이를 이용한 표시장치
US9319045B1 (en) * 2014-12-29 2016-04-19 Texas Instruments Incorporated Method and apparatus for reducing gate leakage of low threshold transistors during low power mode in a multi-power-domain chip
CN104796117A (zh) * 2015-04-20 2015-07-22 成都岷创科技有限公司 输出级电源选择电路
CN106300628A (zh) * 2015-05-13 2017-01-04 中兴通讯股份有限公司 一种实现切换的方法和装置
CN104967209B (zh) * 2015-06-15 2018-03-13 吉林省安亿家集团有限公司 一种热计量产品供电***
US10090674B2 (en) * 2015-09-21 2018-10-02 Silicon Laboratories Inc. Maximum supply voltage selection
US10355477B2 (en) * 2015-10-30 2019-07-16 Silicon Laboratories Inc. Digital signal transfer between multiple voltage domains
US10469085B2 (en) * 2016-04-25 2019-11-05 Microchip Technology Incorporated Seamless switching control for low power battery backup system
CN106100332A (zh) * 2016-06-12 2016-11-09 合肥华耀电子工业有限公司 一种自适应开关电源均流电路
CN107769550A (zh) * 2016-08-19 2018-03-06 北京计算机技术及应用研究所 一种双路冗余并联式同步开关升降压dc‑dc电源
US10381821B2 (en) * 2016-09-26 2019-08-13 Infineon Technologies Ag Power switch device
US10317968B2 (en) * 2017-03-28 2019-06-11 Qualcomm Incorporated Power multiplexing with an active load
US10304500B2 (en) 2017-06-29 2019-05-28 Taiwan Semiconductor Manufacturing Co., Ltd. Power switch control for dual power supply
GB2562552B (en) * 2017-11-30 2019-06-12 Tclarke Contracting Ltd Switching panel
CN108983940B (zh) * 2018-03-19 2021-06-01 超越科技股份有限公司 一种双控存储掉电保护***
KR102627594B1 (ko) * 2018-09-18 2024-01-22 삼성전자주식회사 복수의 입력 전압에 기초하여 전압을 출력하는 전자 회로
CN109341411B (zh) * 2018-09-20 2020-12-11 中北大学 一种触发电路
US11157066B2 (en) * 2018-12-13 2021-10-26 Qualcomm Incorporated Floorplan independent and cross-current-free distributed power switch
CN110071571A (zh) * 2019-04-12 2019-07-30 无锡龙翼智能科技有限公司 一种双路直流电源供电的驱动电路
CN112019203B (zh) * 2019-05-28 2024-03-01 中芯国际集成电路制造(上海)有限公司 一种电平转换电路
US20220231598A1 (en) * 2019-06-20 2022-07-21 Murata Manufacturing Co., Ltd. Power transitioning circuit for dc-dc converter
CN110148999A (zh) * 2019-06-25 2019-08-20 深圳市聚芯影像有限公司 一种usb和电池双电源供电***的自适应切换开关
TWI692175B (zh) * 2019-06-27 2020-04-21 宏碁股份有限公司 電源控制電路與電源控制方法
CN112713642B (zh) * 2019-10-24 2023-02-17 成都鼎桥通信技术有限公司 一种电源检测切换控制电路
US11594879B2 (en) * 2020-07-10 2023-02-28 Infineon Technologies Austria Ag Multi-power supply monitoring, operation, and control
US11640834B2 (en) * 2020-10-24 2023-05-02 Mediatek Singapore Pte. Ltd. Voltage droop reduction with a secondary power supply
CN112636586A (zh) * 2020-11-12 2021-04-09 北京无线电测量研究所 一种n型开关管电源转换电路
CN113126734B (zh) * 2021-04-14 2022-11-22 武汉瑞纳捷半导体有限公司 一种单总线芯片的电源电路
CN113131600B (zh) * 2021-04-16 2024-01-09 深圳市康冠商用科技有限公司 一种电源控制***、电器设备及电器设备控制方法
CN113285439A (zh) * 2021-07-22 2021-08-20 深之蓝(天津)水下智能科技有限公司 防打火电路、供电装置和机器人
CN115085358A (zh) * 2022-06-29 2022-09-20 蛙野科技有限公司 电源并机控制电路、方法及装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4617473A (en) * 1984-01-03 1986-10-14 Intersil, Inc. CMOS backup power switching circuit
US4730121B1 (en) * 1987-03-11 1998-09-15 Dallas Semiconductor Power controller for circuits with battery backup
JPH05276688A (ja) 1992-03-24 1993-10-22 Sanyo Electric Co Ltd ２次電池の負荷回路
US5886561A (en) * 1996-11-18 1999-03-23 Waferscale Integration, Inc. Backup battery switch
JPH11252825A (ja) 1998-02-25 1999-09-17 Clarion Co Ltd 車載用電源供給システム
TWI323083B (en) * 2007-01-31 2010-04-01 Au Optronics Corp Power switching circuit
US8352835B2 (en) * 2009-06-10 2013-01-08 International Business Machines Corporation Data verification using checksum sidefile
JP5685115B2 (ja) * 2011-03-09 2015-03-18 セイコーインスツル株式会社 電源切換回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI714467B (zh) * 2020-03-02 2020-12-21 盛群半導體股份有限公司 電壓監控裝置以及其電壓偵測電路

Also Published As

Publication number Publication date
CN104184308B (zh) 2018-05-18
JP2014230350A (ja) 2014-12-08
US9252750B2 (en) 2016-02-02
US20160134159A1 (en) 2016-05-12
TWI635693B (zh) 2018-09-11
US20140346878A1 (en) 2014-11-27
CN104184308A (zh) 2014-12-03
JP6169892B2 (ja) 2017-07-26

Similar Documents

Publication Publication Date Title
TW201511447A (zh) 半導體積體電路及其動作方法
JP4176769B2 (ja) 電圧クランプ回路、スイッチング電源装置、半導体集積回路装置及び電圧レベル変換回路
EP1608067A2 (en) Reset circuit
TWI506935B (zh) 用於多相功率轉換器之電流平衡的方法及裝置
TWI470929B (zh) 電力開啓重置電路
US9705502B2 (en) Power switch control between USB and wireless power system
JP2004228713A (ja) 電圧変換回路ならびにそれを備える半導体集積回路装置および携帯端末
TW515137B (en) CMOS low leakage operation of real-time clock
JP2008061388A (ja) 半導体装置、降圧チョッパレギュレータ、電子機器
CN110726938A (zh) 电流感测***及其实现方法和集成电路
JP2009219176A (ja) 電子回路のバックアップ電源回路
TW201943208A (zh) 介面電路
CN109194126B (zh) 一种电源切换电路
TWI390846B (zh) 輸出胞、輸入胞以及輸入輸出元件
JP2007151322A (ja) 電源回路およびｄｃ−ｄｃコンバータ
WO2022045106A1 (ja) コンパレータ、発振器、及び、電力変換器
US7248092B2 (en) Clamp circuit device
Bîzîitu et al. On-chip 500μA dual-chain Dickson charge pump optimized for NMOS LDO supply
US9621134B2 (en) Voltage level shifter
JPH05890B2 (zh)
JPH09326687A (ja) 半導体集積回路
JP2011250646A (ja) 整流回路及び該整流回路の制御回路
JP2004350126A (ja) パワーオンリセット回路装置
JPS61170125A (ja) 出力回路
JPS6216616A (ja) 半導体集積回路