JP2009219176A - 電子回路のバックアップ電源回路 - Google Patents
電子回路のバックアップ電源回路 Download PDFInfo
- Publication number
- JP2009219176A JP2009219176A JP2008057213A JP2008057213A JP2009219176A JP 2009219176 A JP2009219176 A JP 2009219176A JP 2008057213 A JP2008057213 A JP 2008057213A JP 2008057213 A JP2008057213 A JP 2008057213A JP 2009219176 A JP2009219176 A JP 2009219176A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- backup power
- voltage
- circuit
- electronic circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
- Y02E60/10—Energy storage using batteries
Landscapes
- Stand-By Power Supply Arrangements (AREA)
- Charge And Discharge Circuits For Batteries Or The Like (AREA)
- Secondary Cells (AREA)
- Control Of Voltage And Current In General (AREA)
Abstract
【解決手段】出力電圧可変の主電源Emにより充電されるバックアップ電源E1と、主電源Emと、電子回路の電源端子Vdd間に接続された、寄生ダイオードD1のアノードが主電源Emに接続され、カソードが電子回路の電源端子に接続されたMOSトランジスタM1と、バックアップ電源E1に流れる電流の向きを検出する電流方向検出手段12を備え、電流方向検出手段12によって、電流の方向が、バックアップ電源E1を充電する方向の場合には、MOSトランジスタM1をオンし、電流の方向が、バックアップ電源E1の放電方向の場合には、MOSトランジスタM1をオフする。これにより、主電源Emの電圧が変動しても、バックアップ電源E1から主電源側Emへの逆流を防止できる。
【選択図】図1
Description
この回路では、スイッチSWがオンすると、主電源Emから負荷20に電力供給が行われると共に、ダイオードD1を介してRTCへも電力供給が行われ、さらに充電可能なバックアップ電源E1を充電する。スイッチSWがオフすると、主電源Emから負荷20への給電が停止するが、RTCにはバックアップ電源E1から電力供給が行われ、これにより、RTCは動作を継続することができる。また、ダイオードD1の働きで、バックアップ電源E1から負荷20へ給電は行われない。
ここでは、特開2003−339125号公報(特許文献2参照)に開示されているもので、バックアップ電源に1次電池を使用した場合の回路である。主電源Emが低下したことを検出する低電圧検出回路13を備え、主電源Emの電圧が所定値以下まで低下した場合には、バックアップ電源部の電源回路を動作させて、ダイオードD1を介してシステム回路11に電力供給する。ダイオードD1は主電源Emからシステム回路11に電力を供給している場合に、バックアップ電源部に電流が流れるのを防止している。
これは、バックアップ電源として、充電可能な第1バックアップ電源E1と、1次電池を用いた第2バックアップ電源E2のどちらも使用可能にしたバックアップ電源回路である。10は、バックアップが必要なRTC11を含むバックアップ電源切替回路であり、ICに集積されている。
主電源EmはスイッチSWを介して負荷20およびバックアップ電源切替回路10の主電源入力端子Vddに接続されている。第1バックアップ電源E1は、充放電電流制限抵抗R1を介して第1電源端子V1に接続されている。また、第2バックアップ電源E2は、放電電流制限抵抗R2を介して第2電源端子V2に接続されている。
この回路の動作を説明する。電圧検出回路13の電圧検出端子Vinの電圧が所定の電圧以上の場合には、電圧検出回路13の出力端子Voはローレベルとなり、PMOSトランジスタM1がオン、M2とM3はオフとなる。PMOSトランジスタM1がオンになると、RTC11には主電源Emから電力供給される。
バックアップ電源として、第2バックアップ電源E2が接続されている場合には、PMOSトランジスタM2とM3がオフしているので、主電源Emにより第2バックアップ電源E2が充電されることは無い。
電圧検出回路13の電圧検出端子Vinの電圧が所定の電圧未満になると、電圧検出回路13の出力端子Voはハイレベルとなるので、PMOSトランジスタM1がオフ、M2とM3はオンとなる。PMOSトランジスタM1がオフになるので、主電源EmからのRTC11への電力供給は遮断される。
バックアップ電源として第2バックアップ電源E2が接続されている場合には、PMOSトランジスタM2とM3がオンとなっているので、第2バックアップ電源E2からRTC11への電力供給が可能になる。
上述したように、図7の回路を用いれば、バックアップ電源として、充電可能な第1バックアップ電源E1と、1次電池を用いた第2バックアップ電源E2のどちらも使用可能にすることができる。
また、CPUからMOSトランジスタを制御するため、バックアップ電源部をICに集積した場合には、ICの端子が増える、という問題がある。
さらに、MOSトランジスタを制御するためのプログラム開発なども必要となり、コストアップや開発期間短縮の妨げとなっていた。
このため、せっかく図6で問題になったダイオードD1の電圧降下を相殺して主電源Emの電圧と等しい電圧まで充電したにもかかわらず、負荷20に電力を供給してしまうと、肝心のバックアップに使用する電力が少なくなってしまう。
本発明の目的は、上述した課題を解決するため、主電源Emの電圧が大きく変動した場合でも、バックアップ電源側から負荷20へ電流が供給されることが無く、しかも逆流防止ダイオードD1による電圧降下の無い電子回路のバックアップ電源回路を提供することにある。
さらに、6)出力電圧可変の主電源により充電される第1バックアップ電源を第1電源端子に、1次電池を用いた第2バックアップ電源を第2電源端子に接続可能とし、どちらか一方のバックアップ電源を接続して用いる電子回路のバックアップ電源回路において、
前記主電源の電圧が所定の電圧以上か未満かを検出する電圧検出回路と、前記第2バックアップ電源と前記電子回路の電源端子間に接続されたスイッチ手段と、前記主電源と、前記電子回路の電源端子間に接続され、寄生ダイオードのアノードが前記主電源に接続され、カソードが前記電子回路の電源端子に接続されたMOSトランジスタと、前記MOSトランジスタの両端を入力とするコンパレータを備え、前記スイッチ手段は、前記電圧検出回路の出力により、前記主電源の電圧が前記所定の電圧未満の場合にオンとなり、前記MOSトランジスタは、前記電圧検出回路の出力により、前記主電源の電圧が前記所定の電圧以上で、かつ前記コンパレータにより、MOSトランジスタの両端の内、前記主電源の端子側の電位が前記電子回路の電源端子側の電位より高いと判定された場合はオンとなり、前記電圧検出回路の出力により、前記主電源の電圧が前記所定の電圧未満、または前記コンパレータにより、MOSトランジスタの両端の内、前記主電源の端子側の電位が前記電子回路の電源端子側の電位より低いと判定された場合は、前記MOSトランジスタをオフするようにしたので、確実に逆流防止が可能になった。
しかも、主電源の電圧が低くなっても、バックアップ電源から主電源側に電流が流れるいわゆる逆流を確実に防止できるようになった。
また、バックアップ電源として1次電池も使用可能としたので、バックアップ電源の選択自由度が増し、より設計の自由度が増えた。
図1は、本発明の第1の実施例に係るバックアップ電源回路の構成図である。
この電源回路は、主電源Em、電源スイッチSW、バックアップ電源E1、RTC(リアルタイムクロック回路)11、PMOSトランジスタM1、コンパレータ12、抵抗R1、および負荷20で構成される。
RTC11、PMOSトランジスタM1、コンパレータ12、抵抗R1は、リアルタイムクロックICとして、破線10内に示すように、1チップに集積されている。なお、ダイオードD1はPMOSトランジスタM1を半導体基板に形成する際に生成される寄生ダイオードである。
主電源Emは可変電圧電源であり、負荷20の各種テストを行う場合に、そのテスト条件にあった電圧に設定される。
バックアップ電源E1には大容量コンテンサ、もしくは2次電池を用いており、リアルタイムクロックIC10の電源端子V1と接続端子Vssに接続されている。主電源E1がリアルタイムクロックIC10に接続されている場合は主電源Emにより充電され、主電源Emの接続がオフされた場合は、バックアップ電源E1からリアルタイムクロックICに電力を供給する。
抵抗R1はバックアップ電源E1の充放電電流制限用の抵抗であり、電源端子V1とRTC11の電源端子間に接続されている。抵抗値としては、数KΩから数十KΩ程度の抵抗が使用される。
コンパレータ12の非反転入力は電源端子V1と抵抗R1の接続ノードに接続され、反転入力は抵抗R1とRTC11の電源端子の接続ノードに接続されている。コンパレータ12の出力は、PMOSトランジスタM1のゲートに接続されている。
電源スイッチSWがオンの場合には、主電源Emから電源端子Vddと寄生ダイオードD1を介してRTC11に電源が供給されると共に、抵抗R1を介してバックアップ電源E1に充電電流を供給する。それにより、抵抗R1の両端に電圧降下が発生し、コンパレータ12の反転入力の電位が非反転入力の電位より高くなるので、コンパレータ12の出力はローレベルとなる。その結果、PMOSトランジスタM1はオンとなり、RTC11には主電源Emとほぼ等しい電圧が印加されると共に、バックアップ電源E1も主電源Emとほぼ等しい電圧まで充電される。
また、主電源Emの電圧をバックアップ電源E1より下げても、バックアップ電源E1から負荷20への電力供給は行われないので、負荷20のテスト時に主電源Emの電圧を自由に設定することができる。
さらに、PMOSトランジスタM1を制御するための制御信号を、リアルタイムクロックIC内で生成しているので、制御信号の追加や、ソフトウェアの開発などが不要となり、開発給間の短縮が可能である。
図1と異なる箇所は、コンパレータ12の反転入力をPMOSトランジスタM1と電源端子Vddの接続ノードに接続し、非反転入力をPMOSトランジスタM1とRTC11の電源端子の接続ノードに接続した点である。なお、図2では、充放電制御抵抗R1をリアルタイムクロックIC10の外側に出しているが、図1と同じようにIC10の内蔵させても構わない。
このとき、コンパレータ12の反転入力の電位は非反転入力の電位より高くなるので、コンパレータ12の出力はローレベルとなる。その結果、PMOSトランジスタM1はオンとなり、RTC11には主電源Emとほぼ等しい電圧が印加されると共に、バックアップ電源E1も主電源Emとほぼ等しい電圧まで充電される。なお、PMOSトランジスタM1がオンしても、僅かではあるが、PMOSトランジスタM1による電圧降下が発生しているので、コンパレータ12の出力はローレベルのままである。
代わってRTC11には、バックアップ電源E1から電力が供給される。その結果、コンパレータ12の非反転入力の電位が反転入力の電位より高くなるので、コンパレータ12の出力はハイレベルとなる。この結果、PMOSトランジスタM1はオフとなる。また、寄生ダイオードD1には逆バイアス電圧が印加されるので、バックアップ電源E1から負荷20への電力供給を阻止する。
上述のように、第2の実施例によれば、第1の実施例と同じ効果を得ることができる。さらに、抵抗R1もIC10の外部に出すことによって、バックアップ電源E1に用いるコンデンサや2次電池に最適な抵抗を選択することができる。
さらに、PMOSトランジスタM1の両端の電位差でPMOSトランジスタM1のオン/オフ制御を行うようにしているので、寄生ダイオードD1による電圧効果の影響も受けなくなる。
電源回路は主電源Em、電源スイッチSW、第1バックアップ電源E1、第2バックアップ電源E2、RTC11、電圧検出回路13、PMOSトランジスタM1、コンパレータ12、抵抗R1とR2、オア回路14、インバータ15と16、PMOSトランジスタM2とM3、および負荷20で構成されている。
RTC11、電圧検出回路13、PMOSトランジスタM1、コンパレータ12、抵抗R1、オア回路14、インバータ15と16、PMOSトランジスタM2とM3、はリアルタイムクロックIC10として1チップに集積されている。なお、図1および図2と同じ機能部品には、同一の符号を付してある。
第2バックアップ電源E2は、充電できない1次電池を用いている。放電電流制限抵抗R2を介して電源端子V2よりリアルタイムクロックIC10に電力を供給することができる。
電圧検出回路13は、RTC11から出力される基準電圧Vrefと電源端子Vddに入力されている主電源Emの電圧を比較し、主電源Emの電圧が所定の電圧以上の場合には出力端子Voよりローレベルを出力し、所定の電圧未満の場合にはハイレベルを出力する。出力端子Voはオア回路14の第2入力に接続され、このオア回路14を介してPMOSトランジスタM1のゲートを制御すると共に、インバータ15を介して、PMOSトランジスタM2のゲート、インバータ16を介して、PMOSトランジスタM3のゲートも制御する。
コンパレータ12の非反転入力は電源端子V1と抵抗R1の接続ノードに接続され、反転入力は抵抗R1とRTC11の電源端子の接続ノードに接続されている。コンパレータ12の出力は、オア回路14の第1入力に接続され、オア回路14を介してPMOSトランジスタM1のゲートを制御している。
電源スイッチSWがオンしており、主電源Emの電圧が所定の電圧以上の場合には、電圧検出回路13の出力Voはローレベルとなるので、インバータ15と16の出力はハイレベルとなり、PMOSトランジスタM2とM3は共にオフとなる。その結果、第2バックアップ電源E2が接続されていても、RTC11への給電は行われない。
また、第1バックアップ電源E1が接続されている場合には、主電源Emにより第1バックアップ電源E1が充電されるため、抵抗R1の両端の電位は、コンパレータ12の反転入力側の方が高くなるので、コンパレータ12の出力はローレベルとなる。その結果、オア回路14の両入力ともローレベルとなるので、オア回路14の出力はローレベルとなり、PMOSトランジスタM1はオンとなる。すなわち、RTC11への給電は主電源Emから行われる。また、第1バックアップ電源E1は、主電源Emとほぼ等しい電圧まで充電される。
コンパレータ12の出力がローレベルの場合には、オア回路14の出力はローレベルとなり、PMOSトランジスタM1はオンとなり、RTC11には、主電源Emから電力が供給される。また、コンパレータ12の出力がハイレベルになって、PMOSトランジスタM1がオフしたとしても、RTC11には主電源Emから寄生ダイオードD1を介して電力が供給されるので、RTC11への印加電圧がダイオードD1の順方向電圧分低下するが、特に問題は無い。しかし、コンパレータ12の入力に僅かにオフセット電圧を設けて、抵抗R1での電圧降下が0Vの場合には、ローレベルを出力するようにすれば、PMOSトランジスタM1をオンさせることもできる。
しかし、第1バックアップ電源E1が接続されている場合には、主電源Emが低下したことにより、第1バックアップ電源E1の電圧の方が高くなり、RTC11には第1バックアップ電源E1から電流が供給されるようになる。その結果、コンパレータ12の出力は反転して、ハイレベルを出力する。この信号はオア回路14を通ってPMOSトランジスタM1のゲートに印加されるので、PMOSトランジスタM1はオフとなる。すなわち、第1バックアップ電源E1から主電源Emに向かう逆流を阻止することができる。
第1バックアップ電源E1が接続されている場合には、第1バックアップ電源E1から抵抗R1を介してRTC11に給電が行われる。
もし、第1バックアップ電源E1と第2バックアップ電源E2の両方とも接続されており、第2バックアップ電源E2が第1バックアップ電源E1より電位が高いと、第2バックアップ電源E2から第1バックアップ電源E1に充電電流が流れ、コンパレータ12の出力がローレベルに戻るので、PMOSトランジスタM1がオンしてしまい、負荷20へ逆流が発生するので、バックアップ電源E1,E2を両方同時に繋いではならない。
上述のように、本発明によれば、充電可能な第1バックアップ電源E1と一次電池が使用できる第2バックアップ電源E2のどちらかを接続して使用できるようにしたので、電源回路の設計の自由度を増すことができる。
図4において、図3と異なる箇所は、コンパレータ12の反転入力をPMOSトランジスタM1と電源端子Vddの接続ノードに接続し、非反転入力をPMOSトランジスタM1とRTC11の電源端子の接続ノードに接続した点である。なお、抵抗R1はリアルタイムクロックIC10の外側に出しているが、図3と同じように、IC10に内蔵しても構わない。
第4の実施例でも、第3の実施例と同じように、第1バックアップ電源E1と第2バックアップ電源E2とは、どちらか一方だけ接続されている。
RTC11、電圧検出回路13、PMOSトランジスタM1、コンパレータ12、オア回路14、インバータ15と16、PMOSトランジスタM2とM3、はリアルタイムクロックICとして1チップに集積されている。なお、図3と同じ機能部品には同一の符号が付してある。
電源スイッチSWがオンしており、主電源Emの電圧が所定の電圧以上の場合には、電圧検出回路13の出力Voはローレベルとなるので、インバータ15と16の出力はハイレベルとなり、PMOSトランジスタM2とM3は共にオフとなる。その結果、第2バックアップ電源E2からRTC11への給電は行われない。
また、第1バックアップ電源E1が接続されている場合には、コンパレータ12の反転入力の方の電位が高いので、コンパレータ12の出力はローレベルとなる。その結果、オア回路14の両入力ともローレベルとなるので、オア回路14の出力はローレベルとなり、PMOSトランジスタM1はオンとなる。すなわち、RTC11への給電は、主電源Emから行われる。また、第1バックアップ電源E1は、主電源Emとほぼ等しい電圧まで充電される。
なお、第1バックアップ電源E1が接続されていない場合にも、コンパレータ12の出力はローレベルとなり、PMOSトランジスタM1はオンとなり、RTC11には主電源Emから電力が供給される。
しかし、第1バックアップ電源E1が接続されている場合には、主電源Emが低下したことで、第1バックアップ電源E1の電圧の方が高くなり、RTC11には第1バックアップ電源E1から電流が供給されるようになる。また、コンパレータ12の出力は、反転してハイレベルを出力する。この信号は、オア回路14を通ってPMOSトランジスタM1のゲートに印加されるので、PMOSトランジスタM1はオフとなる。すなわち、第1バックアップ電源E1から主電源Emに向かう逆流を阻止することができる。
第1バックアップ電源E1が接続されている場合には、第1バックアップ電源E1から抵抗R1を介してRTC11に給電が行われる。
また、PMOSトランジスタM2とM3は共にオンとなるので、第2バックアップ電源E2が接続されている場合には、第2バックアップ電源E2からRTC11へ給電が行われる。
上述のように、本発明によれば、充電可能な第1バックアップ電源E1と一次電池が使用できる第2バックアップ電源E2のどちらかを接続して使用できるようにしたので、電源回路の設計の自由度が増す。
11 リアルタイムクロック回路(RTC)
12 コンパレータ
13 電圧検出回路
14 オア回路
15,16 インバータ
20 負荷
Em 主電源
E1 第1バックアップ電源
E2 第2バックアップ電源
M1,M2,M3 PMOSトランジスタ
R1 充放電電流制限抵抗
R2 放電電流制限抵抗
Claims (6)
- 出力電圧可変の主電源により充電されるバックアップ電源と、
前記主電源と、前記電子回路の電源端子間に接続された、寄生ダイオードのアノードが前記主電源に接続され、カソードが前記電子回路の電源端子に接続されたMOSトランジスタと、
前記バックアップ電源に流れる電流の向きを検出する電流方向検出手段とを備え、
前記電流方向検出手段により、電流の方向が前記バックアップ電源を充電する方向の場合には、前記MOSトランジスタをオンし、
電流の方向が前記バックアップ電源を放電する方向の場合には、前記MOSトランジスタをオフするようにしたことを特徴とする電子回路のバックアップ電源回路。 - 請求項1に記載の電子回路のバックアップ電源回路において、
前記電流方向検出手段は、前記バックアップ電源と前記電子回路の電源端子間に接続された抵抗素子と、該抵抗素子の両端を入力とするコンパレータとを備え、
該コンパレータの出力に応じて前記MOSトランジスタのオン・オフを制御し、
前記抵抗素子の両端子の内、前記電子回路の電源端子側の電位が前記バックアップ電源の電位より高い場合には、前記MOSトランジスタをオンし、
前記電子回路の電源端子側の電位が前記バックアップ電源の電位より低い場合には、前記MOSトランジスタをオフするようにしたことを特徴とする電子回路のバックアップ電源回路。 - 出力電圧可変の主電源により充電されるバックアップ電源と、
前記主電源と、前記電子回路の電源端子間に接続された、寄生ダイオードのアノードが前記主電源に接続され、カソードが前記電子回路の電源端子に接続されたMOSトランジスタと、
前記MOSトランジスタの両端を入力とするコンパレータとを備え、
該コンパレータの出力に応じて前記MOSトランジスタのオン・オフを制御し、
前記MOSトランジスタの両端の内、前記主電源の端子側の電位が前記電子回路の電源端子側の電位より高い場合には、前記MOSトランジスタをオンし、
前記主電源の端子側の電位が前記電子回路の電源端子側の電位より低い場合には、前記MOSトランジスタをオフすることを特徴とする電子回路のバックアップ電源回路。 - 出力電圧可変の主電源により充電される第1バックアップ電源を第1電源端子に、1次電池を用いた第2バックアップ電源を第2電源端子にそれぞれ接続可能とし、いずれか一方のバックアップ電源を接続して用いる電子回路のバックアップ電源回路において、
前記主電源の電圧が所定の電圧以上であるか、または所定の電圧未満であるかを検出する電圧検出回路と、
前記第2バックアップ電源と前記電子回路の電源端子間に接続されたスイッチ手段と、
前記主電源と、前記電子回路の電源端子間に接続され、寄生ダイオードのアノードが前記主電源に接続され、カソードが前記電子回路の電源端子に接続されたMOSトランジスタと、
前記第1バックアップ電源に流れる電流の向きを検出する電流方法検出手段とを備え、
前記スイッチ手段は、前記電圧検出回路の出力により、前記主電源の電圧が前記所定の電圧未満の場合にオンとなり、
前記MOSトランジスタは、前記電圧検出回路の出力により、前記主電源の電圧が前記所定の電圧以上であり、かつ前記電流方向検出手段により、電流の方向が前記第1バックアップ電源の充電方向の場合にはオンとなり、
前記電圧検出回路の出力により、前記主電源の電圧が前記所定の電圧未満であるか、または前記電流検出手段により、電流の方向が前記第1バックアップ電源の放電方向の場合にはオフすることを特徴とする電子回路のバックアップ電源回路。 - 請求項4に記載の電子回路のバックアップ電源回路において、
前記電流方向検出手段は、前記バックアップ電源と、前記電子回路の電源端子間に挿入された抵抗素子と、前記抵抗素子の両端を入力とするコンパレータとを備え、
前記抵抗素子の両端子の内、前記電子回路の電源端子側の電位が前記バックアップ電源の電位より低い場合には、前記MOSトランジスタをオフすることを特徴とする電子回路のバックアップ電源回路。 - 出力電圧可変の主電源により充電される第1バックアップ電源を第1電源端子に、1次電池を用いた第2バックアップ電源を第2電源端子にそれぞれ接続可能とし、いずれか一方のバックアップ電源を接続して用いる電子回路のバックアップ電源回路において、
前記主電源の電圧が所定の電圧以上であるか、または所定の電圧未満であるかを検出する電圧検出回路と、
前記第2バックアップ電源と前記電子回路の電源端子間に接続されたスイッチ手段と、
前記主電源と、前記電子回路の電源端子間に接続され、寄生ダイオードのアノードが前記主電源に接続され、カソードが前記電子回路の電源端子に接続されたMOSトランジスタと、
前記MOSトランジスタの両端を入力とするコンパレータとを備え、
前記スイッチ手段は、前記電圧検出回路の出力により、前記主電源の電圧が前記所定の電圧未満の場合にオンとなり、
前記MOSトランジスタは、前記電圧検出回路の出力により、前記主電源の電圧が前記所定の電圧以上であり、かつ前記コンパレータにより、MOSトランジスタの両端の内、前記主電源の端子側の電位が前記電子回路の電源端子側の電位より高いと判定された場合にはオンとなり、
前記電圧検出回路の出力により、前記主電源の電圧が前記所定の電圧未満であるか、または前記コンパレータにより、MOSトランジスタの両端の内、前記主電源の端子側の電位が前記電子回路の電源端子側の電位より低いと判定された場合には、前記MOSトランジスタをオフすることを特徴とする電子回路のバックアップ電源回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008057213A JP2009219176A (ja) | 2008-03-07 | 2008-03-07 | 電子回路のバックアップ電源回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008057213A JP2009219176A (ja) | 2008-03-07 | 2008-03-07 | 電子回路のバックアップ電源回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009219176A true JP2009219176A (ja) | 2009-09-24 |
JP2009219176A5 JP2009219176A5 (ja) | 2010-12-24 |
Family
ID=41190507
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008057213A Pending JP2009219176A (ja) | 2008-03-07 | 2008-03-07 | 電子回路のバックアップ電源回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009219176A (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013060604A3 (en) * | 2011-10-28 | 2013-10-17 | Sma Solar Technology Ag | Inverter with bridgeable reverse current protection device |
JP2015035706A (ja) * | 2013-08-08 | 2015-02-19 | セイコーエプソン株式会社 | 発振回路の制御方法、発振用回路、発振器、電子機器及び移動体 |
US9214897B2 (en) | 2013-08-08 | 2015-12-15 | Seiko Epson Corporation | Control method for oscillation circuit, circuit for oscillation, oscillator, electronic apparatus, and moving object |
CN106972622A (zh) * | 2017-05-24 | 2017-07-21 | 成都卓创科微电子有限公司 | 双电源功率开关通路的控制电路、芯片 |
CN110021993A (zh) * | 2019-04-30 | 2019-07-16 | 合肥巨一动力***有限公司 | 一种电机控制器的电源防倒灌*** |
CN112271343A (zh) * | 2020-09-17 | 2021-01-26 | 武汉光庭科技有限公司 | 一种tbox中备用电池的省电模块及方法 |
US11196287B2 (en) | 2019-02-21 | 2021-12-07 | Seiko Epson Corporation | Real-time clock module, electronic device, and vehicle |
WO2023026922A1 (ja) * | 2021-08-27 | 2023-03-02 | パナソニックIpマネジメント株式会社 | バックアップ電源システム、移動体、バックアップ電源システムの制御方法、及びプログラム |
CN116800068A (zh) * | 2023-08-18 | 2023-09-22 | 北京紫光芯能科技有限公司 | 用于电源切换的电路单元及拓扑电路、电源*** |
Citations (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5911740A (ja) * | 1982-07-13 | 1984-01-21 | 日本電信電話株式会社 | 整流回路 |
JPH0799730A (ja) * | 1993-09-24 | 1995-04-11 | Matsushita Electric Works Ltd | 充放電装置 |
JPH0870538A (ja) * | 1994-08-12 | 1996-03-12 | Internatl Business Mach Corp <Ibm> | 電子機器用電源装置及びその制御方法 |
JPH08251818A (ja) * | 1995-01-13 | 1996-09-27 | Omron Corp | 逆流防止装置、整流装置並びに太陽光発電システム |
JP2000116025A (ja) * | 1998-10-06 | 2000-04-21 | Hitachi Ltd | 蓄電装置 |
JP2002010525A (ja) * | 2000-06-28 | 2002-01-11 | Rohm Co Ltd | 電源回路およびバックアップ電池を有する携帯用電子機器 |
JP2002112469A (ja) * | 2000-09-29 | 2002-04-12 | Allied Tereshisu Kk | 電界効果トランジスタで構成したor回路およびそれを用いた電源回路 |
JP2003070182A (ja) * | 2001-08-24 | 2003-03-07 | Digi-Tek Inc | Cpu電源のバックアップ回路 |
JP2003339125A (ja) * | 2002-05-22 | 2003-11-28 | Nec Access Technica Ltd | バックアップ電源制御回路 |
JP2003347913A (ja) * | 2002-05-27 | 2003-12-05 | Rohm Co Ltd | 電源回路およびこの電源回路を有する携帯用電子機器 |
JP2005045873A (ja) * | 2003-07-23 | 2005-02-17 | Ricoh Co Ltd | 電源装置 |
JP2005168102A (ja) * | 2003-11-28 | 2005-06-23 | Rohm Co Ltd | 充電装置及びこれを備える携帯電子機器 |
JP2008029160A (ja) * | 2006-07-25 | 2008-02-07 | Yazaki Corp | バックアップ電源装置 |
-
2008
- 2008-03-07 JP JP2008057213A patent/JP2009219176A/ja active Pending
Patent Citations (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5911740A (ja) * | 1982-07-13 | 1984-01-21 | 日本電信電話株式会社 | 整流回路 |
JPH0799730A (ja) * | 1993-09-24 | 1995-04-11 | Matsushita Electric Works Ltd | 充放電装置 |
JPH0870538A (ja) * | 1994-08-12 | 1996-03-12 | Internatl Business Mach Corp <Ibm> | 電子機器用電源装置及びその制御方法 |
JPH08251818A (ja) * | 1995-01-13 | 1996-09-27 | Omron Corp | 逆流防止装置、整流装置並びに太陽光発電システム |
JP2000116025A (ja) * | 1998-10-06 | 2000-04-21 | Hitachi Ltd | 蓄電装置 |
JP2002010525A (ja) * | 2000-06-28 | 2002-01-11 | Rohm Co Ltd | 電源回路およびバックアップ電池を有する携帯用電子機器 |
JP2002112469A (ja) * | 2000-09-29 | 2002-04-12 | Allied Tereshisu Kk | 電界効果トランジスタで構成したor回路およびそれを用いた電源回路 |
JP2003070182A (ja) * | 2001-08-24 | 2003-03-07 | Digi-Tek Inc | Cpu電源のバックアップ回路 |
JP2003339125A (ja) * | 2002-05-22 | 2003-11-28 | Nec Access Technica Ltd | バックアップ電源制御回路 |
JP2003347913A (ja) * | 2002-05-27 | 2003-12-05 | Rohm Co Ltd | 電源回路およびこの電源回路を有する携帯用電子機器 |
JP2005045873A (ja) * | 2003-07-23 | 2005-02-17 | Ricoh Co Ltd | 電源装置 |
JP2005168102A (ja) * | 2003-11-28 | 2005-06-23 | Rohm Co Ltd | 充電装置及びこれを備える携帯電子機器 |
JP2008029160A (ja) * | 2006-07-25 | 2008-02-07 | Yazaki Corp | バックアップ電源装置 |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013060604A3 (en) * | 2011-10-28 | 2013-10-17 | Sma Solar Technology Ag | Inverter with bridgeable reverse current protection device |
JP2015035706A (ja) * | 2013-08-08 | 2015-02-19 | セイコーエプソン株式会社 | 発振回路の制御方法、発振用回路、発振器、電子機器及び移動体 |
US9214897B2 (en) | 2013-08-08 | 2015-12-15 | Seiko Epson Corporation | Control method for oscillation circuit, circuit for oscillation, oscillator, electronic apparatus, and moving object |
CN106972622A (zh) * | 2017-05-24 | 2017-07-21 | 成都卓创科微电子有限公司 | 双电源功率开关通路的控制电路、芯片 |
CN106972622B (zh) * | 2017-05-24 | 2023-11-28 | 江阴元灵芯旷微电子技术有限公司 | 双电源功率开关通路的控制电路、芯片 |
US11196287B2 (en) | 2019-02-21 | 2021-12-07 | Seiko Epson Corporation | Real-time clock module, electronic device, and vehicle |
CN110021993A (zh) * | 2019-04-30 | 2019-07-16 | 合肥巨一动力***有限公司 | 一种电机控制器的电源防倒灌*** |
CN112271343A (zh) * | 2020-09-17 | 2021-01-26 | 武汉光庭科技有限公司 | 一种tbox中备用电池的省电模块及方法 |
CN112271343B (zh) * | 2020-09-17 | 2022-03-29 | 武汉光庭科技有限公司 | 一种tbox中备用电池的省电模块及方法 |
WO2023026922A1 (ja) * | 2021-08-27 | 2023-03-02 | パナソニックIpマネジメント株式会社 | バックアップ電源システム、移動体、バックアップ電源システムの制御方法、及びプログラム |
CN116800068A (zh) * | 2023-08-18 | 2023-09-22 | 北京紫光芯能科技有限公司 | 用于电源切换的电路单元及拓扑电路、电源*** |
CN116800068B (zh) * | 2023-08-18 | 2024-01-02 | 北京紫光芯能科技有限公司 | 用于电源切换的电路单元及拓扑电路、电源*** |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2009219176A (ja) | 電子回路のバックアップ電源回路 | |
JP6169892B2 (ja) | 半導体集積回路およびその動作方法 | |
JP4686222B2 (ja) | 半導体装置 | |
KR101035232B1 (ko) | 충전제어용 반도체 집적회로 | |
US7274226B2 (en) | Power source voltage monitoring circuit for self-monitoring its power source voltage | |
US20050140405A1 (en) | Power-up circuit semiconductor memory device | |
JP2008086100A (ja) | 電源切換回路 | |
US7863942B2 (en) | Voltage detecting circuit | |
JP2010166110A (ja) | 電圧検出回路 | |
JP4642594B2 (ja) | 電源回路 | |
US7973593B2 (en) | Reference voltage generation circuit and start-up control method therefor | |
JP5157313B2 (ja) | 半導体装置 | |
CN111693759A (zh) | 电压检测器 | |
US20180172758A1 (en) | Voltage monitoring circuit and semiconductor device | |
JP5435081B2 (ja) | 半導体装置 | |
CN114153261A (zh) | 电源用半导体集成电路 | |
JP2008070977A (ja) | 電源降圧回路及び半導体装置 | |
JP2010124083A (ja) | ブートストラップ回路 | |
KR20040014153A (ko) | 반도체 집적 회로 | |
EP1505710B1 (en) | Power supply apparatus with a backup time | |
JP2009282908A (ja) | レギュレータ | |
JP2009159509A (ja) | 半導体集積回路装置及び半導体集積回路装置の試験方法 | |
US9473016B2 (en) | Semiconductor device and power source control method | |
CN114153262A (zh) | 电源用半导体集成电路 | |
EP3239800A1 (en) | Electronic device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101108 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101108 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20110525 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20110602 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120406 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120515 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120712 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130402 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130524 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130723 |