TW200424724A - Thin film transistor array panel, manufacturing method thereof, and mask therefor - Google Patents
Thin film transistor array panel, manufacturing method thereof, and mask therefor Download PDFInfo
- Publication number
- TW200424724A TW200424724A TW093102399A TW93102399A TW200424724A TW 200424724 A TW200424724 A TW 200424724A TW 093102399 A TW093102399 A TW 093102399A TW 93102399 A TW93102399 A TW 93102399A TW 200424724 A TW200424724 A TW 200424724A
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- gate
- cracks
- photoresist
- portions
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
- G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Engineering & Computer Science (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
200424724 玖、發明說明: 【發明所屬之技術領域】 本發明係關於一種薄膜電晶體陣列面板、其製造方法及 其光罩。 【先前技術】 液晶顯不器(LCD)是當今廣泛使用的平面顯示裝置之一 LCD包含兩個面板(已配備多個場產生電極)以及液晶(lc) 層(***在該等兩個面板之間)。]1(::1)顯示器顯示影像的方式 為,將電壓施加該等場產生電極,以在LC層中產生電場, 所產生的電場決定Lc分子方向而調整入射光的偏光。 在各自面板上含有場產生電極的]^(::1)之中,其中一種 LCD在一面板配置以矩陣方式排列的複數個像素電極,並 且配備-用於覆蓋另一面板之整個表面的行電極。達成 CD &像”肩不的方式為’將個別電壓施加至各自像素電極 。為了施加個別電壓,會將複數個三端子型薄膜電晶體連 值於口 1像素包極’亚且在面板上配備複數個閘極線(用於 、剧用“控制TFT的訊號)以及複數個資料線(用於將所要 施加的電壓傳輸至像素電極)。 適用於LCD的結構是一種包含 的分層式結構。”… “層及數層絕緣層 個不同導電二下間極線、資料線及像她 、/層(下文中稱為「閑極導體」、「資料導體及「 像素導體」)所剪& 、 一」 „ ,較佳方式為依序沈積該等導電#, 亚且使用絕緣層分隔。一個τ ^電層 —包極·一由該閘極 O:\91\91029.DOC4 200424724 $體所形成的閘電極;以及由該資料導體所形成的源電極 牙及包極。该源電極和該汲電極係藉由一半導體層(通常位 於其下)連接,並且會透過一絕緣層的一通孔將該汲電極連 接至該像素電極。 車乂佳方式為,閘極導體及資料導體係由含A1金屬所製成 Y例如,具有低電阻率的A1或A1合金,以便減少閘極線及 貝料線的訊旒延遲。像素電極通常係由透射型導電材料(例 如,氧化銦錫(lndium Tin 〇xide ; IT〇)及氧化銦辞(indium c 〇xlcie , ιζο))所製成,而得以在施加電壓時產生電場 及透射光線。 其間,介於含A1金屬與ITO或IZO之間的接觸會造成數項 問題,例如,侵蝕含八丨金屬及接觸電阻極大。 如上文所述,會透過絕緣體中的接觸通孔來連接一汲電 極及一像素電極。達成這項連接的彳Μ,在該絕緣體中 形成該通孔以曝露該汲電極的上層含刈金屬層之一部分, 错由毯覆敍刻去除該上層金屬;!的曝露部分以€露_接觸 特性良好的較下層,最後在其上形成該像素電極。然而, 毯覆蝕刻經常會因過度蝕刻位於該接觸通孔側壁下的該含 Α1金屬而產生底切。底切會造成在底切附近之後續形成的 像素電極有斷層或縱斷面不良。 【發明内容】 本發明提供一種薄膜電晶體陣列面板,其包括··一閘極 線,其形成在一絕緣基板上;一閘極絕緣層,其位於該閘 極線上;一半導體層,其位於該閘極絕緣層上;一資料線 O:\9I\91029.DOC4 200424724 ’其形成在該閘極絕緣層上,並且該資料線之一部分係沈 積該半導體層上;一鈍化層,其形成在該資料線上,並且 具有一第一接觸通孔以曝露該閘極線或該資料線之邊界的 至少一部分;以及一接觸輔件,其形成在該鈍化層上以及 該資料線之邊界的該曝露部分上; 較佳方式為,該閘極線、該資料線及該汲電極中至少一 項包括一由cr、MO或Mo合金製成的較下層膜以及一由… 或A1合金製成的較上層膜,以及較佳方式為,該接觸輔件 包括ITO或IZO並且接觸該較下層膜。 該薄膜電晶體陣列面板可進一步包括·· _汲電極,其與
該資料線分隔並且係形成在該閉極絕緣層及該半導體層I ;以及一像素電極,其形成在該鈍化層上並且透過一第二 接觸通孔連接至該沒電極。 q处π险,用於 阻隔光線;以及一裂縫圖案,其形成在該不透明區中並且 包括複數個裂縫’1中該等裂縫實質上是直線性,並且每 個裂缝的寬度及裂缝間距離在約08至2〇微米範圍内。 該等裂縫可具有多個凹處。 可將該光罩運用在製造薄膜電晶體,該薄膜電晶體包括 -位於複數個訊號線交叉處的顯示區以及一位於該等訊號 狀末端部分配置處的周邊區。料ι縫可包括位於㈣ 不£中的多個第^一裂縫及位於兮闲、真 、 ,…… 周邊區中的多個第二裂縫 亚且忒寺弟一裂缝及該等第— 乐一衣縫的寬度和距離不同。 該等裂縫可包括位料顯示區和該周邊區中的多個第_ O:\91\91029.DOC4 200424724 裂缝及位於其餘區域中的多個第二裂缝,並且該等第一裂 縫及该等第二裂縫的寬度和距離不同。 本發明提供一種薄膜電晶體陣列面板製造方法,該方法 包括:在一絕緣基板上形成一閘極線;形成一閘極絕緣層 ,形成一半導體構件:形成一資料導電層,該資料導電層 包括一資料線及一汲電極;形成一鈍化層,該鈍化層具有 一第一接觸通孔,以曝露該汲電極的至少一部分以及位於 該汲電極邊緣附近之該閘極絕緣層的一部分;以及形成一 像素電極,該像素電極透過該接觸通孔連接至該汲電極; 其中會使用一光罩以微影法來圖案化該半導體構件與該鈍 化層之至少-$,該光罩具有複數個實質上直線性裂縫, 並且每個裂縫的寬度及裂縫間距離在約G.8至2.G微米範圍 内。 該光罩可包括一用於阻隔光線的第—以或、—配備用於 局部透射光線之多個裂縫的第二區域以及一用於完全透射 光線的第三區域。 5亥微影法可形成_ Π: U φ, ^ -欠、,、 J 正片先阻,該正片光阻包括一位於該 :貧料線上及該汲電極之—第—部分上的第一部分、一位於 之弟一 °卩刀上的弟二部分以及一位於該閘極線 之一末端部分上的第三部分。該綠之該第 小於該光阻之該第一部分 予度 八 刀的厗度,以及该光阻之該第三部 刀的厚度小於該光阻之該第二部分的厚度。 第可進一步包括一位於該資料線之-末端部分上的 ^ ’並且該光阻之該第四部分的厚度小於該光阻之 O:\91\91029.DOC4 -10- 200424724 該第一部分的厚度。 該方法可進一步舍社· /土 m /匕枯·使用該光阻執行蝕刻,以便曝露 位於3光阻之第_部分與第四部分下之該鈍化層的多個部 刀並且曝路位於该光阻之第三部分下之該問極絕緣層的 ^刀’以及去除该鈍化層之該等曝露部分及該閘極隔離 層,用於形成多個接觸通孔以曝露該閘極線及該資料線之 末端部分。 »亥等衣縫可包括相對應於該光阻之第二部分的多個第一 裂缝及相對應於該光阻之第四部分的多個第三裂缝,並且 該等第-裂缝及該等第二裂縫的寬度和距離不同。 藉由,微影法來圖案化該半導體構件與該鈍化層中至少一 項可包括:在_極絕緣層上沈積—半導體層;在該資料 導電層上沈積—絕緣層;在該絕緣層上形光阻;使用 該光阻執行蝕刻,以便曝露位於該光阻之第二部分與第四 部分下之該鈍化層的多個部分,並且曝露位於該光阻之第 三部分下之該問極絕緣層的—部分;去除該鈍化層之該等 曝露部分及該閘極隔離層’用於形成多個接觸通孔以曝露 該閘極線及該資料線之末端部分,並且曝露該半導體層之 多個部分;以及去除該半導體層的該等曝露部分,以構成 該半導體構件。 該半導體構件彳包純數個半導體部分,該等複數個半 導體部分在介於相鄰資料線之間的部分處互相分隔。 該薄膜電晶體包括一位於該閘極線交又於該資料線處的 顯示區以及一位於該閘極線和該資料線之末端部分配置處 O:\91\91029.DOC4 -11 - 200424724 的:邊區,該等裂縫包括位於該顯示區和該周邊區中的多 ,第4縫及位於其餘區域中的多個第二i缝,並且該等 第一裂縫及該等第二裂縫的寬度和距離不同。 言』極線和該資料導電層中至少-項包括-由。、-或 Μ'合金製成的較下層膜以及一由仏骑金製成的較上 層膜。 “汲電極可包括該較下層膜及該較 ------ 里且琢万法 V匕.先去除該汲電極之至少一部分的較上岸膜, 之後再形成該像素電極。 層版 該光罩可被對齊,促使該㈣縫巾至少—I縫局部重最 於錢電極之—邊界’並且該等裂縫中至少-裂縫且有— 凹處。 八 促使該等裂縫中至少兩個裂缝被配置 该光罩可被對齊 在該汲電極範圍外 【實施方式】 :見在將翏考用以呈現本發明較佳具體實施例的附圖來詳 細祝明本發明 '然而’本發明可運用許多不同形式具體化 ,並且不應視為限於本文中提出的具體實施例。 在圖式中’基於清楚明白考量而誇大層、膜及區域的厚 度。整份說明書中相似的數字代表相似的元件。應明白, 當將:層、膜、區域或基板等元件聲稱係「位於另一元件 上」時,可能為直接在另一元件上或可能有介於元件間的 中^件。反之’當將—元件聲稱係、「直接位於另—元件 上」日守,就表示沒有介於元件間的中間元件。 O:\91\91029.DOC4 -12- 200424724 現在將參考附圖來說明根據本發明一項具體實施例之 TFT陣列面板及其製造方法。 圖1顯不根據本發明一項具體實施例之適用於LCD之基 板的原理圖。 °月茶閱圖1 ’ 一較佳由玻璃所製成之基板100包括複數個
(例士 四個)裝置區至40。當製備該基板1〇〇以做為TFT 陣列面板時,每個裝置區1〇至40都包括一配備複數個像素 區的顯示區11至41以及一周邊區12至42。該顯示區丨丨至“ 配備複數個TFT、多個訊號線及以矩陣方式排列的多個像素 電極,而且該周邊區12至42配備多個元件(例如,該等訊號 線的接觸區,用於連接至外部驅動裝置)及多個靜電放電保 護電路。 較L方式為’使用稱為微影步進機⑻epper)的曝光機 (exposer)來形成LCD之元件。當使用微影步進機時,利用 數個曝光區(其邊界如圖!中的虛線所示)分割該顯示區“至 41及滅周邊區12至42,穿過相同或不同曝光光罩的光線分 別曝光:位於該曝光區上之光阻膜(圖中未顯示)的多個部 分。接著,顯示該井ρ且暖碰丄、 τ ^ . 尤1且膝以構成一光阻圖案,並且蝕刻一 位於該光阻圖案之下的爲致 卜白0層以構成一預先決定圖案。藉由重 複形成多個層圖案,而得w a山 叫传以元成一適用於LCD的TFT陣列面 板0 圖2顯示根據本發明一 j苜月舰一 & ,,
負具體貫施例之適用於LCD之TFT 陣列面板的原理佈局圖。 請參閱圖2,在圖中所干 口 τ尸坏不之線條丨所圍繞的顯示區中,配 O:\91\91029.DOC4 -13- 200424724 複數個TFT3、電連接至該等的複數個像素電極191 、含有互相交叉之多個閘極線121與多個資料線171的複數 個訊號線。在一配置於該顯示區範圍外的周邊區中,該等 閘極線121與該等資料線171的擴充部分125和179被配置成 連接至閘極驅動1(:及資料驅動1〇,用以使該等擴充部分125 和1 79接收要供應至該等閘極線丨2丨與該等資料線171的訊 號此外,在该周邊區中配備一閘極短路棒124及一資料短 路棒174(分別連接至該等閘極線121與該等資料線171)以及 短路棒連接194(連接至該閘極短路棒124及該資料短路 杯1 74)用於促使該等閘極線12 1與該等資料線1 71的電位 =等,以防止由於靜電放電造成裝置損壞。之後,藉由沿 者線條2刻劃該基板10〇,切斷該等短路棒124和174與該等 閘極線12丨和該等資料線171間的電連接。雖然圖中未顯示 但疋會在该知:路棒連接194與該等短路棒124和174之間插 入(或多個)絕緣體,並且會在該絕緣體提供用於連接該短 路棒連接194舆該等短路棒124和174的多個接觸通孔。此外 ,會在該TFT3與該像素電極191之間***一絕緣體,並且會 在忒絶緣體提供一用於連接該τρτ3與該像素電極ΐ9ι的接 觸通孔。 (弟一項具體貫施例) 將參考圖3和圖4以及圖丨和圖2來詳細說明適用於lcd之 TFT陣列面板。 將蒼考圖3和圖4以及圖丨和圖2來詳細說明適用kLCD2 TFT陣列面板。 O:\91\91029.DOC4 -14- 2004247 24 圖3顯示根據本發明一項具體實施例之圖2所示之示範性 TFT陣列面板-中,多個TFT、位於顯示區之訊號線的多個部 刀以及位於周邊區之訊號線之擴充部分的示範性佈局圖; 以及圖4顯示沿著圖3所示之IV-IV,線之TFT陣列面板的斷 面圖。 在、、、巴緣基板110上形成用於傳輸閘極訊號的複數個閘 極線121以及一實質上縱向延伸的閘極短路棒124。每個閘 極線121實質上橫向延伸,並且每個閘極線121的複數個部 分構成複數個閘電極123。每個閘極線121都包括向下突出 的複數個突出部分127、一寬度加寬以接觸另一層或外部裝 置的擴充部分125以及介於該擴充部分125與該閘極短路棒 124之間連接的延伸部分126。該等閘極線121的大部分被配 置在該顯示區上,而該等閘極線121的該等擴充部分125和 該等延伸部分126以及該閘極短路棒124則是配置在該周邊 區上。 該等閘極線121以及該閘極短路棒124都包含物理特性不 同的兩層膜,即,一較下層膜121p及一較上層膜121q。較 佳方式為,該較上層膜12lq係由含A1金屬之低電阻率金屬( 例如’ A1或A1合金)所製成,以便減少閘極線12丨的訊號延 遲或壓降。另一方面,較佳方式為,該較下層膜121p係以 如Cr、Mo、Mo合金、Ta和Ti等材料所製成,這類材料具有 極佳的物理、化學及電接觸其他材料(例如,氧化銦錫(IT〇) 及氧化銦鋅(ΙΖΟ))等特性。較下層膜與較上層膜之較佳材料 組合是Cr和Al-Nd合金。在圖4中,該等閘電極123的較下層 O-\91\9l029.DOC 4 -15- 200424724 較上層膜分別係標示為參考數字123p和,以及該 等突出部分1-27的較下層膜和較上層膜分別係標示為夂; 數字吻和卿但是,該等閘極線121的該等擴充部分⑵ 僅包括一較下層膜。 该較上層膜121q及該較下層膜121p的橫邊為錐形,並且 該等橫邊相對於該基板110表面的傾角在約3〇至8〇度範圍 内。 在該等閘極線m及該閘極短路棒124上形成一閑極絕緣 層140,該閘極絕緣層較佳係以氮化矽(siNx)g材料所製成。 在該閘極絕緣層140上形成複數個條狀半導體151,該等 條狀半導體較佳係以氫化非結晶矽(簡稱為"a_si,,)所製成 二每個條狀半導體151實質上橫向延伸,並且具有往該等間 電極123方向之向外分支的複數個突出部分154。每個條狀 半導體151的寬度會在該等閘極線121附近加寬,以至於該 條狀半導體15 1覆蓋該等閘極線121的大幅面積。 在該條狀半導體151上形成複數個條狀歐姆接觸161及島 狀歐姆接觸165,該等歐姆接觸較佳係以矽化物或重摻雜n 4 τι#貝之η+氫化a-Si所製成。每個條狀歐姆接觸161都具有 複數個突出部分163,並且該等突出部分163及該等島狀歐 姆接觸165係以成對方式位於該等條狀半導體151的該等突 出部分154上。 该等條狀半導體1 5 1及該等歐姆接觸1 61和1 65的橫邊皆 為錐形’並且該等橫邊的傾角較佳在約3〇至8〇度範圍内。 在該等歐姆接觸161和165及該閘極絕緣層14〇上形成複 O:\91\91029.DOC4 -16- 200424724 數個貝料線171、複數個汲電極175、複數個儲存電容導體 177以及一資斜短路棒174。 用於傳輸資料電壓的該等f料線i 7 i實f上縱向延伸並 ^交又於該等閘極線121。每個資料線171都包括一寬度加 見以接觸另一層或外部裝置的擴充部分179以及介於該擴 ,部分179與該資料短路棒m之間連接的延伸部分π。該 =資料線171的大部分以及該等汲電極175和該等儲存電容 、、體77都被配置在s亥頰示區上,而該等資料線171的該等 擴充部分179和該等延伸部分176以及該資料短路棒174則 是配置在該周邊區上。 每個貧料線171都具有往該等汲電極175方向突出的複數 個分支,而構成複數個源電極173。每對源電極173與閘電 極175相對於一閘電極123而互相分隔且互相相對。一閘電 極123、一源電極173及一汲電極175連同一條狀半導體 的一突出部分154共同構成一 TFT,並且所構成的tft具有 一形成在介於該源電極1 73與該汲電極丨75間之該突出部分 154中的通道。 該等儲存電容導體177局部重疊於該等閘極線121的該等 突出部分127,並且該資料短路棒174實質上橫向延伸。 該等資料線17:1、該等汲電極175和該等儲存電容導體177 以及該資料短路棒174還包括一較下層膜171p、n5p和 Π7ρ(較佳係以Mo、Mo合金或Cr所製成)以及一位於該一較 下層膜上的較上層膜171q、175q和177q(較佳係以含A1金屬 或含Ag金屬所製成)。但是,該等資料線171的該等擴充部 O:\91\91029.DOC4 -17- 200424724 刀179僅包括一較下層膜,並且去除該等汲電極175和該等 儲存電容導體177的該等較上層膜175^和17%之多個部分 ,以曝露該等較下層膜175?和177{)的多個基底部分。 如同該等閘極線121,該等資料線171、該等汲電極175 和該等儲存電容導體177的該等較下層膜mp、17外和17邙 、^專較上層膜171q、175q和177q的橫邊皆為錐形,並 且該等橫邊的傾角約在3〇至8〇度範圍内。 該等歐姆接觸161和165僅被***在該等基底條狀半導體 1 5 1與位於其上之該等覆蓋資料線171和該等覆蓋汲電極 175之間,並且藉此減低其之間的接觸電阻。該等條狀半導 體151包括複數個曝露部分,即,未覆蓋該等資料線及 該等汲電極175之多個部分,例如,位於該等源電極173與 該等汲電極175之間的多個部分。雖然該等條狀半導體I” 之大部分位置的寬度小於該等資料線171的寬度,但是如上 文所述,Μ等條狀半導體151的寬度會在該等閘極線ΐ2ι附 近加覓,使表面輪廓平滑,藉此防止該等資料線171斷裂。 在該等資料線171、該等汲電極175、該等儲存電容導體 177、該資料短路棒174以及該等條狀半導體ΐ5ι之該等曝露 部分上形成一鈍化層18〇。該鈍化層18〇較佳係以下列材料 所製成:具有良好平坦特性的感光有機材料、介電常數小 於4.0的低介電材料(例如,藉由電漿增強型化學氣體沈積 (PECVD)所形成的a-Sl:c:〇和以i:〇:F)或如氮化矽之類的 無機材料。 該鈍化層180具有複數個接觸通孔185、187和189,用於 O:\91\91029.DOC4 -18- 2004247 24 分別曝露該等汲電極175的該等較下層膜175p、該等儲存電 容導體177的-該等較下層膜177?以及該等資料線171的該等 擴充部分179。該鈍化層180及該閘極絕緣層14〇具有的複數 個接觸通孔182,用於曝露該等閘極線121的該等擴充部分 125。該鈍化層18〇及/或該閘極絕緣層14〇具有的複數個接 觸通孔(圖中未顯示),用於曝露該閘極短路棒124與該資料 短路棒17 4的多個鄰接末端部分。 此外’圖3及圖4還描繪出,該等接觸通孔182、ι85、187 和189曝露該等較下層膜125、175p、177?和179的多邊以及 曝露該閘極絕緣層14〇與該基板11〇的一些部分。該等接觸 通孔182、185、187和189皆無底切。 在該鈍化層180上形成複數個像素電極191、複數個接觸 輔件192和199以及一短路棒連接194,較佳都是以Ιτ〇或 ΙΖΟ製成。 〆 該等像素電極191都是透過該等接觸通孔185實際上電連 接至忒等汲電極175,以及透過該等接觸通孔實際上電 連接至該等儲存電容導體177,而得以使該等像素電極191 接收來自該等汲電極175的資料電壓以及將所接收之資料 電壓傳輸至該等儲存電容導體177。 當將資料電壓供應至該等像素電極191時,該等像素電極 ^協同共同電極(圖中未顯示)或另一面板(圖中未顯 不)而產生電場,利用電場使介於其之間之液晶層(圖中未顯 示)中的液晶重新定向。 ^ 像素电極191與一共同電極構成一液晶電容器,而得以 O:\91\91029.DOC4 -19- 200424724 在關閉TFT之後儲存所施加的電壓。為了增強電壓儲存容量 i提供-稱為「儲存電容器」的額外電容器,該額外電容 器與該液晶電容器並聯連接。實作健存電容器的方式為, 使像素電極191局部重疊於所鄰接的閘極線ΐ2ι(稱為「前閘 極線」)。增加儲存電容器之電容量(即,儲存電容量)的方 j為,在該等閘極線121處提供該等突出份127以增加重 疊區域’而且在該等像素電極191下方提供該等儲存電容 導體177(連接至該等像f電極191且局部^疊於該等突出 部分127)以縮短端子間的距離。 可視需要使該等像素電極191局部重疊於該等閘極線i2i 及该專資料線1 71,藉此增加孔徑比率。 透過接觸通孔182和189,將該等接觸辅件192和199分別 連接至该等閘極線121的該等曝露之擴充部分125以及該等 資料線171的該等曝露之擴充部分179。該等接觸辅件 矛19 9不疋必要項,但疋較佳提供此類接觸辅件,以保護該 等曝露之擴充部分125和179,並且補充該等曝露之擴充部 分125和179與外部裝置的黏著性。 透過用於曝露該閘極短路棒124及該資料短路棒174的多 個接觸通孔,將該短路棒連接194連接至該閘極短路棒Η# 及該資料短路棒174。 如上文所述,曝露出該等閘極線121之該等擴充部分125 的該等較下層膜125、179、175p和177p,該等資料線171 的該等擴充部分179、該等汲電極175以及該等儲存電容導 體177(其具有電接觸ιτο和ιζο的良好特性),並且該等182 O:\91\91029.DOC4 -20- 200424724 、185、187和189曝露該等較下層膜ΐ25、η#、i77_i79 的至少一邊緣。據此’該等像素電極191及該等接觸輔件192 和199有足夠大幅接觸面積接觸到該等較下層膜η#、17^ 、125和179 ’讀供低接觸電阻。另外,由於該等接觸通 孔185、187和189沒有底切’因此該等像素電極191及該等 接觸輔们99也透過該等接觸通孔185、187和189而接觸到 該閘極絕緣層14〇 ’該等像素電極191及該等接觸輔件192 和199具有平滑輪廓。 根據本發明另一項具體實施例,該等像素電極i9i係以透 明導電聚合物所製成。對於反射型咖而纟,該等像素電 極191係以不透明反射金屬所製成。在此情況下,該等接觸 辅件192和199係以如ΠΌ或IZ〇等不同於該等像素電極i9i 材料所製成。 (第一項具體實施例方法) 現在將參考圖5A至圖12以及圖丨至圖4,詳細說明根據本 發明一項具體實施例之一種製造如圖i至圖4所示之TFT陣 列面板的方法。 圖5A、6A、7A和9A顯示根據本發明一項具體實施例之用 於製造圖1至圖4所示之TFT陣列面板過程中,在中間步驟期 間該TFT陣列面板的斷面圖;以及圖5B、6B、冗和卯分別 顯示沿著圖5A、6A、7A和9A所示之VB_VBi、VIB_VIB,、
VnB-VIIBi和ΙΧΒ_Ιχβ’線之TFT陣列面板的斷面圖。圖8顯 示在圖7B所示之步驟後之製造方法步驟期間,沿著圖7績 示之VIIB VIIB線之TFT陣列面板的斷面圖;以及圖丨丨及圖 O:\91\91029.DOC4 -21 - 200424724 12顯示在圖9B所示之步驟後之製造方法步驟期間,圖9A所 示之TFT陣列面板的斷面圖。圖1〇顯示一光罩與—沒電極之 裂縫間對齊之圖式。 在如透明玻璃等絕緣基板11〇上依次賤鑛兩層導電膜卜 較下層導電膜及-較上料„)。該較±層導電膜較佳以 含乂金屬(例#,A1_Nd合金)所製成。用於賤㈣較上層膜 的Ai-Nd標的物較佳包含2atm%(原子百分比),並且該較上 層膜的厚度為2,50〇A。 睛參閱圖5A和圖5B,依政圖安/μ # & , p , 、 u 佤人圖案化该較上層導電膜及該較 下層導電膜’以形成含有複數個閘電極123、複數個突出部 刀127以及一閘極短路棒124的複數個閘極線。 請參閱圖6A和圖6B,在相繼沈積一閘極絕緣層140、_ 本質(imrinsic)a_Si層及一非本質(_ίη 钱刻該非本質a-Sl層及該本質aSi芦以^曰之後先 发不貝a_Sl層,以在該閘極絕緣層 ⑷上構成複數個條狀非本f半導體164以及條狀本質半導 體151,料條狀半導體皆包含複數個突出部分⑸。該間 極絕緣層uo較佳以氮切所製成,厚度為約2,刪入至約 5,000A,並且沈積溫度較佳為約25代與約⑽。。之間範 内。 依次濺鍍兩層導電膜(一較下層導電膜及一較上層導電 膜)。該較下層導電膜較佳係錢q、Mq合金扣所製成电 並且厚度為約500A。較佳方式為,該較上層導電膜的厚度 為約2,500A,it用於該較上層導電膜的濺鍍標的物包括A1 或含2 atomic%Ncm A1韻,並且減鍍溫度為約i 5〇〇c。 O:\91\91029.DOC4 -22- 200424724 導圖7B,分別濕侧及乾式餘刻該較上層 成含=層導電m,或細刻該等導電膜,以形 帝六、酋m個源電極173、複數個汲電極175、複數個儲存 :?體177及一資料短路棒174的複數個資料線⑺。如果 ^父下層膜係以Mg、Mg合金所製成,則可以在相同鞋刻條 件下蝕刻該較上層及該較下層。 之後,去除該等條狀非本質半導體164(其未被該等資料 線17卜該等汲電極175、該等儲存電容導體Μ及該資料短 路棒174所覆蓋),藉此完成包含複數個突出部分1的複數 個條狀歐姆接觸161以及複數個島狀歐姆接觸165,並且曝 路口亥等條狀本質半導體151的多個部分。較佳方式為,之後 接著進行氧氣等離子處理,以便穩定化該等條狀半導體Mi 之該等曝露表面。 如圖8所示,在沈積一鈍化層18〇之後,在該鈍化層 上旋轉塗佈一光阻膜210。穿過一曝光光罩3〇〇的光線將該 光阻膜210曝光並且顯影,以使得該顯影之光阻的位置相依 型厚度係如圖9B所示。圖9B所示之光阻包括厚度遞減之複 數個第一部分至第三部分。對於位於該等資料線171之該等 擴充部分179、該等汲電極175之多個部分及和該等儲存電 谷導體177之多個部分上的區域,參考數字212標示位於多 個區域A1中的該等第一部分,而參考數字214標示位於多個 資料接觸區域ci中的該等第二部分,位於該等閘極線12ι 之该等擴充部份12 5上之多個閘極接觸區域b 1中的該等第 二部分之尽度貫貝上為令以曝露該銳化層之多個基底 O:\91\91029.DOC4 -23- 200424724 部分,故而該等第二部公去庐+办& 罘—卩刀未輮不芩考數字。位於該等閘極 線121的該等—擴充部分125上的該等部分2U之厚度可相同 於該等第三部分。另外,在該資料短路棒m之-部分上配 置該光阻的該等第二部分214,以及在該間極短路棒124之 -部分上配置該光阻的該等第三部分或該等第二部分川 。依據後續製程步驟期間的製程條件,調整該等第二部分 214對該等第一部分212的厚度比率。 該光阻之位置相依型厚度係利用數種技術獲得,例如, 藉由在該曝光光罩300上提供多個半透明區域以及透明區 域和阻播光線的不透明區域。該等半透明區域可具有一裂 縫圖案、-格子圖案、一(或多個)具有中間透明度或中間厚 度的薄膜。當使用一裂缝圖案時’較佳方式為,該等裂缝 的寬度f裂縫間之距離小於微影法使用的曝光機解析度。 另頁只例則疋使用可軟炫(refl〇wabie)的光阻。詳言之, 使用僅具有多個透明區域及多個不透明區域的正規曝光光 罩瓜成以可軟仏之光阻材料製成的光阻圖案,經過軟 製以軟4匕益来阳夕> 夕乂成 "、、光阻之多個區域,藉此形成多個薄部分。 請參考圖1〇,根據本發明之曝光光罩300具有用於形成該 光阻的該等第二部分214的複數個裂缝31〇。該等裂縫31〇 近似直線且具有多個凹處(或突出部分)。該等裂縫3 1〇實質 上互相平行延伸且往寬度方向排列。每個裂缝训的寬度在 、勺0.8至2.0被米粑圍内,這是因為寬度大於微米的裂縫 了田做-透明區域。非常容易以低成本製造具有裂縫圖案 的曝光光罩,並且具有一致的複製性。 ,、 O:\91\91029.DOC4 -24- 200424724 當對齊該曝光光罩與該基板u 的該等裂縫>10的M引士 4 才用於邊汲電極175 質上平行於, 式,係促使該等裂缝310的長度實 置在t及^極Μ的—邊緣’W裂縫310被配 在敍琶極175範圍外,1縫31() 175的-邊緣,並且該等裂的該等凹處極 汲雷H 人々 只卞^處局部重豐於該 如’… 邊緣。以類似方式對齊用於其他元件(例 儲存電容導體Μ、該等擴充部分179及該等短路 乎以和m)的該等裂縫31G。用於該顯示區中之該等㈣ 極m和該等儲存電容導體m的該等裂縫3ig之宽度及距 離,較佳不同於用於該周邊區中該等擴充部分179及該等短 路棒124和174的該等裂縫⑽之寬度及轉。雖然如上文所 述之對齊方式有利於獲得該曝光光罩的對齊邊界及該光阻 之該等2U的厚度邊界,並且有利於獲得該光阻之該等214 的-致厚度’但是有其他方式可對齊該等裂缝31岐相關元 件175 、 177和179 。 當使用適合的製程條件時,光阻212和214厚度不同實現 選擇性蝕刻基底層。因此,獲得複數個接觸通孔182、185 、187和189。可將該光阻之該等第二部分214配置在任何接 觸通孔上,並且可防止蝕刻到位於該等接觸通孔185、Μ? 和189(用於曝露該等汲電極175、該等儲存電容導體177及 該等資料線171之該等擴充部分179)上的該閘極絕緣層14〇 ’藉此防止該等接觸通孔185、187和189之底切。 基於描述之目的,位於該等區域A1上的多個部分稱為第 一部分’位於該等資料接觸區C1上的該鈍化層18〇之多個部 O:\91\91029.DOC4 -25- 200424724 分、該等汲電極175、該等儲存電 包奋V體177、该等資料 171及該閘極-絕緣層140稱為第一立 、、' 弟— π分,而位於該等閘極接 觸區B1上的該鈍化層18〇之多個邱八 钱 <夕们邵分、該閘極絕緣層工 該等閘極線121稱為第三部分。 久 形成此一結構的實例順序如下: 如圖u所示’藉由乾式蝕刻法來去除位於該等閘 區m上之該銑化層⑽的該等曝露之第三部分,乾式餘刻的 條件較佳為,該鈍化層180舆該光阻212和214之蝕刻逮率實 質上相等,而得以也去除該光阻之該等第二部分214,或〇 保留適用於㈣Μ㈣的減小厚度。雖然乾絲刻可钱 除該鈍化層180之該等第二部分及該閘極絕緣層14〇之該等 第三部分的多個頂面部分,但是較佳方式為,㈣極^緣 層140之該等第三部分的厚度小於該鈍化層18〇之該等第二 部分的厚度,而得以在後續步驟過程中不會去除該間極絕 緣層140之該等第二部分,並且因此防止底切。藉由灰化法 (ashing)去除殘留在該等資料接觸區C1上之該光阻之該等 第二部分214的殘留物,以徹底曝露該鈍化層18〇之該等第 二部分。 請參閱圖12,去除該閘極絕緣層14〇的該等第三部分及該 鈍化層1 80的该等第二部分,藉此完成該等接觸通孔丨、 185、187和189。依據該閘極絕緣層14〇與該鈍化層18〇之蝕 刻速率實質上相等的蝕刻條件下,藉由乾式蝕刻法來去除 該等部分。 接著,去除以下部分:該等閘極線121之擴充部分125之 O:\91\91029.DOC4 -26- 200424724 較上層膜125q的該等第三部分;以及該等汲電極175、儲存 電容導體177和該等資料線171之該等擴充部分179之較上 層膜175q、177q和179q的該等第二部分,藉此曝露該等基 底較下層膜 125p、175p、177p 和 179p。 最後,如圖1至圖4所示,藉由濺鍍及光蝕刻一11[〇或12〇 層,在该鈍化層1 80上形成複數個像素電極丨9丨、複數個接 觸輔件192和199以及一短路棒連接194。由於該等汲電極 175、該等儲存電容導體m及該等擴充部分125和179下方 無底切,所以該等擴充部分179及該等接觸辅件192和199 的輪廓平滑。此外,由於該等像素電極191及該等接觸輔件 192和199接觸到該等汲電極175和該等儲存電容導體的 該等較下層膜175p和177p,並且接觸到該等閘極線121和該 寺貧料線171的該等較下層膜125和179,由於接觸ιτ〇與 ΙΖΟ的接觸特性極佳,所以會減低接觸部分的接觸電阻。 在根據本發明一項具體實施例的TFT陣列面板中,該等 閘極線121及該等資料線171包含低電阻率的八丨或μ合金, 同時介於該等像素電極191與該等接觸輔件192和199之間 的接觸電阻被最小化。此外,該等接觸辅件⑼和州的平 滑輪廓增加介於該等接觸輔件192和199與外部驅動積體電 路晶片之間的接觸可靠度。 (第二項具體實施例結構) 將參考圖13至圖15來詳細說明根據本發明另一項具體實 施例之適用於LCD的TFT陣列面板。 圖 13顯示根據本發明另 一項具體實施例之適用於LCD之 O:\91\9I029.DOC4 -27- 2004247 24 示範性TFT陣列面板的佈局圖;以及圖14及圖15分別顯示沿 著圖13所示之XIV-XIV’和χγ_χν’線之TFT陣列面板的斷面 圖。 基於簡單清潔,省略了圖3所示的該等延伸部分126和176。 如圖13至圖15所示,根據本發明此項具體實施例的lcd 之TFT陣列面板的分層結構幾乎相同於圖3及圖4所示的 LCD之TFT陣列面板的分層結構。也就是說,在一基板11〇 上形成含有複數個閘電極123的複數個閘極線121,並且在 其上相繼形成一閘極絕緣層14〇、含有複數個突出部分154 的複數個條狀半導體15 1以及含有複數個突出部分丨63的複 數個條狀歐姆接觸161和複數個島狀歐姆接觸165。在該等 歐姆接觸161和165及該閘極絕緣層18〇上形成含有複數個 源迅極173和複數個汲電極丨75的複數個資料線丨7丨,並且在 其上形成一鈍化層180。在該鈍化層18〇及/或該閘極絕緣層 140上提供複數個接觸通孔182、185和189,並且在該鈍化 層180上形成複數個像素電極191和複數個接觸輔件μ〕和 199 〇 T y叫议、愁两,很艨此項 具體實施例之TFT陣列面板,會在與無突出部分之該等間極 線121的同—層上提供複數個儲存電極線i3i,該等儲存電 極線13 1與該等閘極線121分離。如同該等閘極線12卜該等 儲存電極線131包括—較下層膜叫及—較上層膜叫。將 如共同電壓等預先決定電壓供應至該等儲存電極線ΐ3ι。未 提供圖3及圖4所示之該等儲存電容導體m,而是” μ O:\91\91029.DOC4 -28- 200424724 —伸^便局部重璺於該㈣存電極線131,藉此構成 田田田予电谷器。如果藉由使閘極、線⑵與像素電極191局部重 宜所產生的儲存電容量足夠大,則可省略該等儲存電極線 1 3 1 〇 另外,該等接觸通孔182和189曝露該等閑極線i2i和該等 沒電極Π5之該等擴充部分125和179的多個部分,而不是曝 露該等擴充部分125和179的整個部分,藉此保留較上層膜 1259和1799的一些部分。 »亥等知狀半導體i 5 i的平面形狀幾乎相同於該等資料線 m和該等汲電極175,而且還幾乎相同於該等基底歐姆接 觸161和165,除了提供TFT的該等突出部分154以外。也就 是說,該等條狀半導體151包括一些曝露部分,即,未覆蓋 該等資料線171及該等汲電極175之—些部分,例如,位於 該等源電極173與該等汲電極175之間的一些部分。 (弟'一項具體實施例方法) 現在將參考圖16A至圖25B以及圖13至圖15,詳細說明根 據本發明一項具體實施例之一種製造如圖丨3至圖1 $所示之 TFT陣列面板的方法。 圖16A顯示根據本發明一項具體實施例之用於製造圖13 至圖15所示之TFT陣列面板過程中,在第一步驟期間該TFT 陣列面板的斷面圖。圖16B及圖16C分別顯示沿著圖16A所 示之XVIB-XVIB’和XVIC-XVIC’線之TFT陣列面板的斷面 圖;圖17A及圖17B分別顯示沿著圖16A所示之ΧνΙΒ-χνΐΒ, 和XVIC-XVIC線之TFT陣列面板的斷面圖,並且圖例說明 O:\91\91029.DOC4 -29- 200424724 16B及圖16C所示之步驟後的步驟;圖18A顯示在圖17A和圖 17B所示之步-驟後之步驟期間,TFT陣列面板的佈局圖;圖 18B及圖18C分別顯示沿著圖18A所示之ΧνΐΙΙΒ·ΧνΐΙΙΒ4π XVIIIC-XVIIIC’線之TFT陣列面板的斷面圖;圖19Α、20Α 和21A以及圖19B、20B和21B分別顯示沿著圖18A所示之 XVIIIB-XVIIIB,和 XVIIIC-XVIIIC’ 線之 TFT 陣列面板的斷 面圖,並且圖例說明18B及圖18C所示之步驟後的步驟;圖 22A顯示在圖21A和圖21B所示之步驟後之步驟期間,TFT 陣列面板的佈局圖;圖22B及圖22C分別顯示沿著圖22A所 示之XXIIB-XXIIB1和XXIIC-XXIIC’線之TFT陣列面板的斷 面圖;以及圖23A、24A和25A以及圖23B、24B和25B分別 顯示沿著圖 22A所示之 XXIIB-XXIIB’和 XXIIC-XXIId^i TFT陣列面板的斷面圖,並且圖例說明22B及圖22C所示之 步驟後的步驟。 請參閱圖16A至圖16C,藉由光蝕刻在一基板110上形成 含有複數個閘電極123的複數個閘極線121、複數個儲存電 極線131以及一閘極短路棒124。該等閘極線121和該等儲存 電極線131以及該閘極短路棒124都包含一較下層膜121p和 131p及一較上層膜121q和131q。 如圖17A和圖17B所示,藉由CVD相繼沈積一閘極絕緣層 140、一本質a-Si層150及一非本質a-Si層160,使層140、150 和160的厚度分別是約1,500至5,000A、約500至2,000A及約 300至600A。藉由濺鍍法沈積一導電層17〇,該導電層170 包含一較下層膜170p及一較上層膜170q,並且厚度為約 O:\91\91029.DOC4 -30- 200424724 1,500至 3,〇〇〇A, 的光阻膜310。 在為導電層170上塗
该#弟二部分未標示參考數字。 S使用適合的製程條件時,光阻312和314厚度不同實現 遥擇性餘刻基底層。因此,藉由_連串㈣步驟而獲得下 列項目·含有複數個源電極丨73、複數個汲電極丨和一資 料短路棒174的複數個資料線171 ;含有複數個突出部分163 的複數個條狀半導體1 61 ;複數個島狀歐姆接觸丨65 :以及 含有複數個突出部分154的複數個條狀半導體丨5 i。 基於描述之目的,位於該等佈線區域A2上之該導電層17〇 、該非本質a-Si層160及該本質a-Si層150的多個部分稱為第 一部分,位於該等通道區域C2上之該導電層170、該非本質 a-Si層160及該本質a-Si層150的多個部分稱為第二部分,而 位於該等其餘區域B2上之該導電層170、該非本質a-Si層 160及該本質a-Si層150的多個部分稱為第三部分。 形成此一結構的實例順序如下: (1)去除位於該等佈線區域A2上之該導電層17〇、該非本 O:\91\91029.DOC4 -31 - 2004247 24 質a-Si層160及該本質^以層ι5〇的第三部分; (2) 去除該光阻的該等第二部分314 ; (3) 去除位於該等通道區域€2上之該導電層17〇、該非本 質a-Si層160及該本質^以層15〇的第二部分;以及 (4) 去除該光阻的該等第一部分3丨2。 另一實例順序如下: (1) 去除該導電層17〇的該等第三部分; (2) 去除該光阻的該等第二部分314 ; (3) 去除该非本質^以層16〇及該本質心以層15〇的第三部 分; (4) 去除該導電層17〇的該等第二部分; (5) 去除該光阻的該等第一部分312;以及 (6) 去除该非本質a_si層16〇的該等第二部分。 下文詳細解說第一項實例。 如圖19A和圖19B所示,藉由濕式蝕刻或乾式蝕刻去除位 於忒等其餘區域B2上之該導電層17〇的該等曝露之第三部 分,藉此曝露該非本質a_Si層16〇的該等基底第三部分。可 藉由濕式蝕刻和乾式蝕刻中任一蝕刻法來蝕刻
一 Mo、MoW 、Ah Ta或Ta膜,同時藉由乾式㈣幾乎不㈣一 &膜。 如果該較下層膜i 70p係以Crt成’則可使用CeNH〇3蝕刻劑 進行濕式㈣。如果該較下層臈17Qp係以m“MqW製成, 則可使用CF4與HC1氣體混合物或化與%氣體混合物,並且 CF4與〇2氣體混合物劑會按類似於該導電膜之㈣速率的 韻刻速率來餘刻該光阻。 O:\91\91029.DOC4 -32- 200424724 參考數字178標示該導電層170中含有該等資料線mi 所連接之該汲電極175的多個部分。乾式_可#除該光組 3 12和3 14的多個頂面部分。 請參閱圖20A和圖細,較佳方式為藉由乾式敍刻去除位 於該等區域B2上之該非本質⑽層⑽的該等第三部分及 ::本質卿50的該等第三部分,並且去除該光阻之該等 弟一部分314 ’藉此曝露該等導體178的該等第二部分。執 2去除該光阻之”第二部分314,及執行去除位於該非本 貝心層i叫該本f以巧i 5Q的該等第三部分,可同時執 :丁 :二開執仃。SFA HC1氣體混合物或Sf6與〇2氣體混合物 可按幾乎相同的餘刻速率來钮刻該等心層㈣和⑽及該 光阻:藉由灰化法去除殘留在該等通道區扣上之該光阻 之该等第二部分3 14的殘留物。 在此步驟中完成該等條狀半導體151,而參考數字164標 不該非本質^⑴層16〇中合右 有互相連接之該等條狀歐姆接觸 61和該等島狀歐姆接觸165的多個部分上。 導= 21Α和圖⑽所示’去除位於該等通道區域C2上之該 =,、該等條狀非本質…“的第二部分,以及該 先阻的第一部分3 12。 了使用8?6與〇2氣體混合物,葬 體m及該等條狀非本f半導體=乾式_來_該等導 質ΐ =式:刻該等導體178,乾式㈣該等條狀非本 也會乾式餘刻該等導請的橫邊,而 胃虫刻《寺條狀非本質半導體164的橫邊,所以獲得 O:\91\91029.DOC4 -33 - 2004247 24 梯級式橫向輪廓。如上文所述,氣體混合物的實例為CF4 與HC1以及Ci?4與〇2。cf4與〇2氣體混合物留下厚度均勻的 條狀本質半導體151。 如圖21B所示,去除位於該等通道區域C2上之該等條狀 本質半導體151之突出部分154的頂面部分以減少厚度,並 且蝕刻該光阻的第一部分3 12至一預先決定厚度。 在此方式中,會將每個導體178分割成所要完成的一資料 線1 71及複數個汲電極丨75,而且會將每個條狀非本質半導 體164分剎成所要完成的一條狀歐姆接觸161及複數個島狀 歐姆接觸165。 如圖22A至圖22C所示,在沈積一鈍化層18〇之後,在該 純化層180上旋轉塗佈一光阻膜。穿過一曝光光罩(圖中未 顯示)的光線將該光阻膜曝光並且«彡,錢得該顯影之光 阻的厚度會依位置而不同。圖22B和圖22c所示之光阻包括 厚度遞減之複數個第-部分至第三部分。㈣㈣㈣f 料線171之該等擴充部分179以及該等汲電極π之多個部 刀上的區域,翏考數字412標示位於多個區域A]中的爷 ::::而參考數字⑽示位於多個資料接咖^ 5亥寺弟一部分,位;i H ^ ^。 於°玄4閘極線121之該等擴充部分125上 之多個閘極接觸區域B3中的該等第三部分之厚度實 料曝露該鈍化層⑽之多個基底部分,故而未標示參考數 子。依據勉製程步驟期間的製程條件,調整該等第二部 分414對該等第—部分412的厚度比率。 、 當使用適合的製程條件時,光阻412和414厚度不同實現 O:\91\91029.DOC4 -34- 200424724 選擇性姓刻基底I。因&,獲得複數個接觸通孔182、185 、1 8 7 和 1 8 9 & 基於描述之目的,位於該等區域A3上的多個部分稱為第 P刀位於w亥等資料接觸區C3上的該鈍化層之多個部 刀口亥等;及電極175、該等儲存電容導體m及該閘極絕緣 層140稱為第:部分,而位於該等閘極接觸請上的該純化 層180之夕個部分、該閘極絕緣層14〇及該等間極線⑵稱為 第三部分。 形成此一結構的實例順序如下: 如圖23A和23B所不,藉由颠刻以去除位於該等間極接觸 區B3上的該鈍化層18G之所曝露第三部分。雖然乾絲刻可 餘除該鈍化層18G之該等第二部分及該閘極絕緣層14〇之該 等第三部分的多個頂面部分 刀但疋較佳方式為,該閘極絕 緣層140之該等第三部分的厚度小於該鈍化層⑽之該等第 一部分的厚度,而得以在德蜻牛獅、風如山 隹傻,步驟過程中不會去除該閘極 絕緣層140之該等第二部分。藉由灰化法去除殘留在該等資 料接觸區C 3上之該光阻之兮望榮 之忒4弟二部分414的殘留物,以徹 底曝露該純化層180之該等第二部分。 -請參閱講和圖細’去除該;極絕緣層“。的該等第 二部分及該純化層180的該#第:部分,藉此完成該等接觸 通孔182、185和189°依據該間極絕緣層陶該鈍化層180 之個速率實質上相等的餘刻條件下,藉由乾式㈣法來 去除該等部分。由於該閘極絕緣層⑽之該等第三部分的厚 度小於賴化層18〇之該#第二部分的厚度,所以會徹底去 O:\91\91029.DOC4 -35- 200424724 除該閘極絕緣層140之該等第三部分的厚度小於該鈍化層 180之該等第-二部分的厚度,而且該閘極絕緣層之該等 苐一部分繼續存在,而得以防止底切位於該等汲電極17 5 之下的该閘極絕緣層14 0。 如圖25A和25B所示,在去除光阻412和414之類,去除以 下部分·該等閘極線121之擴充部分125之較上層膜I25q的 该等第三部分;該等汲電極175之較上層膜175(}和179q的該 等第二部分;以及該等資料線171之該等擴充部分179,藉 此曝露該等基底較下層膜125p、175{)和1791)。 最後,如圖13至圖15所示,藉由濺鍍及光蝕刻一厚度在 約500A與約1,5〇〇Α範圍内的ΠΌ或IZ0層,以形成複數個像 素電極191、複數個接觸輔件192和199以及一短路棒連接 194。蝕刻該izo層較佳包括使用HN〇3/(NH4)2Ce(N〇3)6/H2〇 之Cr蝕刻劑進行濕式蝕刻,此類蝕刻劑不會磨損該等資料 線17 1和该寺 >及電極17 5中的A1。 這項具體實施例藉由下列方式而簡化製造過程:使用單 一光微影步驟來形成該等資料線171和該等汲電極175,而 且還形成該等基底歐姆接觸161和165以及該等條狀半導體 151 〇 (第三項具體實施例結構) 將爹考圖26和圖27來詳細說明根據本發明另一項具體實 施例之適用於LCD的TFT陣列面板。 圖26α不根據本發明另一項具體實施例之適用於之 不耗性TFT陣列面板的佈局圖;以及圖27顯示沿著圖%所示 O:\91\91029.DOC4 ' 36 - 2004247 24 之XXVII-XXVir線之TFT陣列面板的斷面圖。 如圖26和圖27所示,根據本發明此項具體實施例的乙(:1;) 之丁FT陣列面板的分層結構幾乎相同於圖3及圖4所示的 LCD之TFT陣列面板的分層結構。也就是說,在一基板11〇 上形成含有複數個閘電極123的複數個閘極線121,並且在 其上相繼形成一閘極絕緣層14〇、含有複數個突出部分丨54 的複數個條狀半導體15 1以及含有複數個突出部分1 〇的複 數個條狀歐姆接觸161和複數個島狀歐姆接觸165。在該等 歐姆接觸161和165及該閘極絕緣層18〇上形成含有複數個 源電極173和複數個汲電極175的複數個資料線171,並且在 其上形成一鈍化層180。在該鈍化層18〇及/或該閘極絕緣層 140上提供複數個接觸通孔182、185和189(用於曝露該等閘 極線121的擴充部分125和該等資料線171的擴充部分179) ,並且形成複數個像素電極191和複數個接觸辅件192和199 〇 不同於圖3及圖4所示之TFT陣列面板之處為,根據此項 具體實施例之TFT陣列面板的鈍化層18〇包括:沿著該等資 料線17丨沿著的複數個部分;以及配置在該等閘極線^ 擴充部分125附近的複數個部分。該鈍化層18〇覆蓋含有該 等源電極173的該等資料線171及該等汲電極175之多個部 刀,而且该鈍化層18〇未覆蓋該等汲電極175之其他部分及 該等儲存電容導體177。 此外,還會在該等儲存電容導體177舆該間極絕緣層⑷ 之間提供該等條狀半導體151、該等歐姆接觸161和165、複 O:\91\91029.DOC4 -37- 200424724 數個島狀半導體157以及位於其上方的複數個歐姆接觸167。 該等條狀半導體151和該等島狀半導體157的平面形狀幾 乎相同於该鈍化層1 80的平面形狀,除了位於該等汲電極 1 75之該等曝露部分、該等閘極線12丨之擴充部分1、該等 資料線171之擴充部分179及該等儲存電容導體177以外。具 體而言,該等島狀半導體157、該等島狀歐姆接觸167及該 等儲存電容導體177的平面形狀實質上相同。此外該等條狀 歐姆接觸161和該等島狀歐姆接觸165的平面形狀實質上相 同於省等資料線1 71和該等汲電極丨75的平面形狀。該等條 狀半導體151及該鈍化層180具有複數個渠溝1,用於曝露該 閘極絕緣層14〇並且環繞該等閘極線121的擴充部分125與 忒等貝料線171的擴充部分179,而得以隔離於該等半導體 15卜 該等像素電極m的大部分係直接配置在該閘極絕緣層 mo上,μ該等像素電極191的某些部分係直接配置在該 等汲電極175的該等曝露部分及該等儲存電容導體177的多 個部分上,而得以錢接至該等汲電極175及該等 導體177。 (第三項具體實施例方法) 現在將參考圖28Α至圖32以及圖26和圖27,詳細說明根據 =-項具體實施例之一種製造如圖26和圖27所示之 TFT陣列面板的方法。 圖28A、29A和嫩顯示根據本發明—項具體實施例之用 ;衣造圖26和圖27所示之TFT陣列面板過程中,在中間步驟
O:\91\91029.DOC -38- 200424724 期間該TFT陣列面板的斷面圖;以及圖28B、29B和30B分別 顯示沿著圖-28A、29A和 30A所示之 XXVIIIB-XXVIIIB’、 XXIXB-XXIXB和XXX-XXX’線之TFT陣列面板的斷面圖。 圖31及圖32顯示在圖30B所示之步驟後之製造方法步驟期 間,沿著圖30A所示之XXXB-XXXB1線之TFT陣列面板的斷 面圖。 請參閱圖28A和圖28B,較佳藉由濺渡及乾式蝕刻或濕式 #刻,在一基板110上沈積一厚度為約1,〇〇〇至3,000人的導電 層,以形成含有複數個閘電極123以及一閘極短路棒124的 複數個閘極線121。 如圖29A和圖29B所示,藉由CVD相繼沈積一閘極絕緣層 140、一本質a-Si層150及一非本質a_si層160,使層140、150 和160的厚度分別是約1,500至5,〇〇〇A、約500至1,50〇Α及約 300至600A。較佳藉由濺鍍法沈積一導電層17〇,該導電層 170包含一較下層膜170p及一較上層膜170q且厚度為約 1,500至3,000人,並且將該導電層17〇及該非本質卜以層16〇 圖案化,以形成含有複數個源電極丨73、複數個汲電極、複 數個儲存電容導體177及一資料短路棒丨74的複數個資料線 171,以及形成複數個歐姆接觸161、165和167。 如圖30A和圖30B所示,在藉由CVD氮化矽或旋轉塗佈有 機絕緣體來沈積一厚度等於或大於3,〇〇〇人的鈍化層18〇之 後,在該鈍化層1 80上旋轉塗佈一光阻膜。穿過一曝光光罩 (圖中未顯示)的光線將該光阻膜曝光並且顯影,以使得該顯 影之光阻的厚度會依位置而不同。圖3〇B所示之光阻包括厚 O:\91\91029.DOC4 -39- 200424724 峨之複數個第一部分至第三部分。針對位於該等資料 線171之該等-擴充部分179以及該等汲電極1乃 、’、 上的區域,參考數字512標示位於多 ^固刀 斤 弟 區域Α4中的該箄 “刀’多個第三區域B4中的該等第三部分之厚P 質^為零以曝露該鈍化層180之多個基底部分,故而:: 示參考數字。依據後續製程步驟期間的製程條件 : 等第二部分514對該等第一部分512的厚度比率。配置在: :顯不區且非該周邊區之多個區域上的該光阻之多個部 分(圖中未顯示,位於所要去除該本質心層150之多個部分 上)的厚度可不同於該等第二部分514的厚度,藉由變更一 曝光光罩中裂縫的寬度及裂縫間距離,就可使厚度不同。 、當使用適合的製程條件時,光阻512和514厚度不同實現 選擇性姓刻基底層。因此,獲得該純化層18〇(具有複數個 接觸通孔182和189及複數個渠溝τ)、複數個條狀半導體⑸ 以及複數個島狀半導體15 7。 土;描述之目的,位於該等區域A4上的多個部分稱為第 口P刀位於口玄等第二區域^上的該純化層⑽之多個部分 /等及包極175、该等資料線171、該本質卜以層及該 閘極絶緣層14G稱為第:部分,而位於該等第三區域B4上的 該鈍化層1 8 0之多 >[固立β八斗丄& 夕1u 口Ρ刀、该本質^以層150、該閘極絕緣層 140及該等閘極線121稱為第三部分。 形成此一結構的實例順序如下·· 如圖31所不’車父佳使用SF6與N2氣體混合物或SF6與HC1 O:\91\91029.DOC4 200424724 氣體混合物’藉由乾式蝕刻去除位於該等第三區域B4上之 邊鈍化層180及該非本質心&層15〇的該等第三部分,同時敍 刻該光阻之該等第二部分514及該等第—部分512。雖然也 會去除該閘極絕緣層14_該等第三部分,但是較佳藉由控 制該光阻之消耗量使該純化層18〇的該等第二部分未被曝 路 〇 車乂么使用N6與〇2氣體混合物或^與…氣體混合物,藉由 火化法去除殘召在该等第二區域〇4上之該光阻之該等第二 邛刀5 14,以彳放底曝露該鈍化層} 8〇之該等第二部分。 請參閱圖32,依據該閘極絕緣層14〇和該鈍化層18〇相對 於該本質a_Si層150之钱刻選擇性極佳的條#下,藉由钱刻 來去除該閘極絕緣層14〇之該等第三部分及該鈍化層18〇之 該等第二部分,以曝露該等閘極線121之該等第三部分、該 等儲存電容導體177、該等汲電極175之該等第二部分、該 等貝料線171以及該本質^以層15〇。較佳使用^:與^^氣體 混合物或SF0、HC1、〇2與&氣體混合物,藉由蝕刻來去除 该本貝a-Si層150之該等曝露第二部分,以完成該等條狀半 導體、该等島狀半導體171和177及該等渠溝τ。 去除該光阻512和514之後,接著去除以下部分··該等閘 極線121之擴充部分125之較上層膜丨25q的該等第三部分; 以及該等汲電極175、儲存電容導體177和該等資料線171 之该等擴充部分179之較上層膜n5q、177q和179q的該等第 一部分,藉此曝露該等基底較下層膜丨25p、i75p、I77p和 179p。 O:\91\91029.DOC4 -41 - 200424724 最後,如圖26和圖27所示,藉由濺鑛及光姓刻一厚度在約 400人與約500人範圍内的IT0或IZ〇層,以形成複數個^素带 極191、複數個接觸輔件192和199以及一短路棒連接194。电 (第四項具體實施例結構) 將參考圖33和圖34來詳細說明根據本發明另一項具體實 施例之適用於LCD的TFT陣列面板。 、 圖33顯示根據本發明另一項具體實施例之適用於lcd之 示範性TFT陣列面板的佈局圖;以及圖34顯示沿著圖33所示 之XXXIV-XXXIV’線之TFT陣列面板的斷面圖。 基於簡單清潔,省略了圖3所示之該等延伸部分126和 176 ° 如圖33和圖34所示,根據本發明此項具體實施例的lcd 之TFT陣列面板的分層結構幾乎相同於圖3及圖4所示的 LCD之TFT陣列面板的分層結構。也就是說,在一基板ιι〇 上形成含有複數個閘電極123和複數個突出部分127的複數 個閘極線12 1,並且在其上相繼形成一閘極絕緣層丨4〇、含 有複數個突出部分154的複數個條狀半導體151以及含有複 數個突出部分163的複數個條狀歐姆接觸161和複數個島狀 歐姆接觸165。在該等歐姆接觸161和165及該閘極絕緣層 180上形成含有複數個源電極173、複數個汲電極175和複數 個儲存電容導體177的複數個資料線171,並且在其上形成 一鈍化層180。在該鈍化層180及/或該閘極絕緣層140上提供 複數個接觸通孔182、185、187和189,並且在該鈍化層18〇 上形成複數個像素電極丨9丨和複數個接觸輔件192和丨99。 O:\91\91029.DOC4 -42- 200424724 不同於圖3及圖4所示之TFT陣列面板之處為,會在該鈍 化層1 80下方-形成複數個紅、綠、藍彩色濾光板r ' ^和b。 該等彩色濾光板R、G和B具有複數個開口 C1和C2,用以曝 露該等汲電極175和該等儲存電容導體177。該等彩色濾光 板R、G和B互相局部重疊以防止光洩漏,並且會在該等開 口 C 1和C2内配置多個接觸通孔i 85和丨87。或者,該等開口 C1和C2及該等接觸通孔185和187可具有梯級式側壁。 另外,該等接觸通孔182和189曝露該等閘極線121和該等 汲電極175之該等擴充部分125和179的多個部分,而不是曝 露該等擴充部分125和179的整個部分,藉此保留較上層膜 125q和179q的一些部分。 (概要) 如上文所述’曝露該等汲電極之邊緣並且在該等沒電極 下方保留該閘極絕緣層,以防止該等訊號底切,並且平滑 該等接觸部分的輪廊,藉此防止該等像素電極斷裂。此外 ’曝露低接觸電阻的較下層膜’以確保接觸部分的可靠度 。另外’還包含低接觸電阻的較上㈣,以提高產品品質 。而且還簡化製造方法。 "、本I月苓考其較佳具體實施例進行說明,熟知技藝 二t:知道有各種變更及替代方案,而不會脫離如隨附之 申一專利範圍提及之本發明的精神與範疇。 【圖式簡單說明】 可文中參考附圖所說明的較佳具體實施例,將 可明白本發明,其中: O:\9l\91029.DOC4 -43- 2004247 24 圖1彡、、員不根據本發明一項具體實施例之適用於Lcd之基 板的原理圖; 圖2〜、員不根據本發明一項具體實施例之適用於LCDi TFT 陣列面板的原理佈局圖; 圖3 ,、、、員不根據本發明一項具體實施例之適用於[CD之示 範性TFT陣列面板的佈局圖; 圖4顯不沿著圖3所示之IV-IV,線之TFT陣列面板的斷面 圖; ° 6Α 7Α和9Α顯示根據本發明一項具體實施例之用 於製造圖1至圖4所示之TFT陣列面板過程中,在中間步驟期 間該TFT陣列面板的斷面圖; 圖5B、6B、7B和9B分別顯示沿著圖5八、6A、7入和从所
丁之 VB VB、VIB-VIB,、VIIB-VIIB,和 IXB-IXB,線之 TFT 陣列面板的斷面圖; 圖8顯示在圖卿斤示之步驟後之製造方法步驟期間,沿著 圖7A所示之VIIB_VIIB,線之τρτ陣列面板的斷面圖; 圖10顧不一光罩與一汲電極之裂縫間對齊之圖式; 圖U及圖12顯示在圖9B所示之步驟後之製造方法步驟期 間,圖9A所示之TFT陣列面板的斷面圖; _㈣顯讀據本發明另_項具體實_之適料咖之 示範性TFT陣列面板的佈局圖; 圖14及圖15分別顯示沿著 /口考圖13所不之χΙν_χιν,和 XV-XV’線之TFT陣列面板的斷面圖; 圖16A顯示根據本發明一頊 貝具體貫施例之用於製造圖13 O:\91\91029.DOC4 -44- 200424724 至圖15所示之TFT陣列面板過程中,在第一步驟期間該TFT 陣列面板的斷面圖; 圖16B及圖16C分別顯示沿著圖16A所示之XVIB-XVIB’ 和XVIC-XVIC"線之TFT陣列面板的斷面圖; 圖17A及圖17B分別顯示沿著圖16A所示之XVIB-XVIB’ 和XVIC-XVIC’線之TFT陣列面板的斷面圖,並且圖例說明 16B及圖16C所示之步驟後的步驟; 圖18A顯示在圖17A和圖17B所示之步驟後之步驟期間, TFT陣列面板的佈局圖; 圖18B及圖16C分別顯示沿著圖18A所示之 XVIIIB-XVIIIB,和 XVIIIC-XVIIIC'線之 TFT 陣列面板的斷 面圖; 圖19八、20八和21八以及圖196、208和21:6分別顯示沿著 圖 18A所示之 XVIIIB-XVIIIB,和 XVIIIC-XVIIIC’線之 TFT 陣 列面板的斷面圖,並且圖例說明18B及圖18C所示之步驟後 的步驟, 圖2 2 A顯示在圖21A和圖21B所示之步驟後之步驟期間, TFT陣列面板的佈局圖; 圖22B及圖22C分別顯示沿著圖22A所示之ΧΧΠΒ-ΧΧΙΙΒ’ 和XXIIC-XXIIC’線之TFT陣列面板的斷面圖; 圖23A、24A和25A以及圖23B、24B和25B分別顯示沿著 圖 22A所示之 XXIIB-XXIIB’和 XXIIC-XXIIC’線之 TFT 陣列 面板的斷面圖,並且圖例說明22B及圖22C所示之步驟後的 步驟; O:\91\91029.DOC4 -45- 200424724 圖26顯示根據本發明另一項具體實施例之適用於LCD之 示範性TFT卩聿列面板的佈局圖; 圖27顯示沿著圖26所示之XXVII-XXVir線之TFT陣列面 板的斷面圖, 圖28A、29A和30A顯示根據本發明一項具體實施例之用 於製造圖26和圖27所示之TFT陣列面板過程中,在中間步驟 期間該TFT陣列面板的斷面圖; 圖28B、29B和3 0B分別顯示沿著圖28A、29A和30A所示 之 ΚΧΥΠΙΒ-ΚΧΥΠΙΒ’、XXIXB-XXIXB 和 XXX-XXX’線之 TFT陣列面板的斷面圖; 圖31及圖32顯示在圖30B所示之步驟後之製造方法步驟 期間,沿著圖30A所示之XXXB-XXXB’線TFT陣列面板的斷 面圖; 圖33顯示根據本發明另一項具體實施例之適用於LCD之 示範性TFT陣列面板的佈局圖;以及 圖34顯示沿著圖33所示之XXXIV-XXXIV*線之TFT陣列 面板的斷面圖。 【圖式代表符號說明】 110 絕緣基板 121,125,126 閘極線 123 閘電極 124 閘極短路棒 131 儲存電極線 140 閘極絕緣層 O:\91\91029.DOC4 -46- 200424724 150 本質a-Si層 151,154,15-7 半導體 160 非本質a-Si層 161,163,165,167 歐姆接觸 168 條狀非本質半導體 170 導電層 171,176,179 資料線 173 源電極 174 貧料短路棒 175 沒電極 177 儲存電容導體 178 導體 180 鈍化層 182,185,187,189 接觸孔 191 像素電極 192,199 接觸輔件 212,214,412,414,512,514 光阻 O:\91\91029.DOC4 -47-
Claims (1)
- 200424724 拾、申請專利範圍: 1. 一種薄膜電晶體陣列面板,包括: 一閘極線,其形成在一絕緣基板上; 閘極絕緣層’其位於該閘極線上; 一半導體層,其位於該閘極絕緣層上; 一貝料線’其形成在該閘極絕緣層上,並且該資料線 之一部分係沈積該半導體層上; 一鈍化層,其形成在該資料線上,並且具有一第一接 觸通孔以曝露該閘極線或該資料線之邊界的至少一部分 ;以及 接觸辅件’其形成在該鈍化層上以及該資料線之邊 界的該曝露部分上; 2·如申請專利範圍第1項之薄膜電晶體陣列面板,其中該閘 極線、該資料線與該汲電極中至少一項包括一由Cr、M〇 或Mo合金製成的較下層膜以及一由八丨或八丨合金製成的較 上層膜。 3.如申請專利範圍第2項之薄膜電晶體陣列面板,其中較低 層金属膜中局部發生底切現象 4·如申請專利範圍第4項之薄膜電晶體陣列面板,其中該接 觸輔件包含ITO或IZO。 5·如申請專利範圍第5項之薄膜電晶體陣列面板,進一步包 括·· 一没電極’其與該資料線分隔並且係形成在該閘極絕 緣層及該半導體層上;以及 O:\91\91029.DOC 5 200424724 6· 一像素電極,其形成在該鈍化 觸通孔連接至該汲電極。 一種曝光光罩,包括: 層上並且透過一第二接 一不透明區 '裂縫圖案 裂縫; 用於阻隔光線;以及 其形成在該不透明區中並且包括複數個 ’:中°亥等衣縫男貝上疋直線性,並且每個裂縫的寬度 及裂縫間距離在約〇.8至2〇微米範圍内。 如申請專利範圍第6項之光罩,1 /、T邊寺裂縫具有多個凹 處。 8. 9. 如申請專利範圍第6項之光罩,丨中該光罩係運用在製造 溥膜電晶體’該薄膜電晶體包括一位於複數個訊號線交 叉處的顯示區以及一位於該等訊號線之末端部分配置處 的周邊區,該等裂缝包括位於該顯示區中的多個第一裂 縫及位於該周邊區中的多個第二裂縫,並且該等第一裂 縫及該等第二裂縫的寬度和距離不同。 如申請專利範圍第6項之光罩,丨中該光罩係運用在製造 薄膜電晶體’該薄膜電晶體包括一用於顯示影像的顯示 區以及-環繞該顯示區的周邊區,該等裂縫包括位於該 顯示區和㈣邊區中的多個第—裂縫及位於其餘區財 的多個第二裂縫,並且該等第一裂縫及該等第二裂縫的 寬度和距離不同。 10· —種薄膜電晶體陣列面板製造方法,該方法包括 在一絕緣基板上形成一閘極線; O:\91\91029.DOC5 200424724 該資料導電層包括一資料線及一 形成一閘極絕緣層 形成一半導體構件 形成一資料導電層 汲電極; 形成一鈍化層, 露該汲電極的至少 該純化層具有一第一接觸通孔,以曝 一部分以及位於該汲電極邊緣附近之一部分;以及 形成像素電極,該像素電極透過該接觸通孔連接至 該汲電極; ”中έ使用光罩以微影法來圖案化該半導體構件與 。亥純化層之至少—項,該光罩具有複數個實質上直線性 表縫並且每個裂縫的寬度及裂縫間距離在約至厶〇微 米範圍内。 11.如申請專利範圍第Π)項之方法,其中該光罩包括一用於 阻隔光線的第-區域、—配備用於局部透射光線之多個 裂縫的第二區域以及一用於完全透射光線的第三區域。 12·如申請專利範圍第山頁之方法,其中該微影法形成一正 片光阻,該正片光阻包括一位於該資料線上及該汲電極 之一第一部分上的第一部分、一位於該汲電極之一第二 部为上的第二部分以及一位於該閘極線之一末端部分上 的第三部分,該光阻之該第二部分的厚度小於該光阻之 該第一部分的厚度,以及該光阻之該第三部分的厚度小 於該光阻之該第二部分的厚度。 13,如申請專利範圍第12項之方法,其中該光阻進一步包括 O:\91\91029.DOC 5 200424724 14. —位於該資料線之-末端部分上的第四部分,並且該光阻 之該第四部分的厚度小於該光阻之該第—部分的厚度。 如申請專利範圍第13項之方法,進一步包括·· 使用該光阻執行蝕刻,以便曝露位於該光阻之第二部 分與第四部分下之該鈍化層#多個部分,並且曝露位於 該光阻之第三部分下之該閘極絕緣層的一部分;以及 去除該鈍化層之該等曝露部分及該閘極隔離層,用於 形成多個接觸通孔以曝露該閘極線及該資料線之末端部 分。 。 15. 如申請專利範圍第14項之方法,其中該等裂縫包括相對 應於該光阻之第二部分的多個第一裂縫及相對應於該光 阻之第四部分的多個第二裂縫’並且該等第一裂縫及兮 等第二裂縫的寬度和距離不同。 16. 如申請專利範圍第13項之方法,其中藉由微影法來圖案 化該半導體構件與該鈍化層中至少一項包括: 在該閘極絕緣層上沈積一半導體層; 在該資料導電層上沈積一絕緣層; 在該絕緣層上形成一光阻; 使用該光阻執行蝕刻,以便曝露位於該光阻之第二部 分與第四部分下之該鈍化層的多個部分,並且曝露位於 該光阻之第三部分下之該閘極絕緣層的一部分; 去除該鈍化層之該等曝露部分及該閘極隔離層,用於 形成多個接觸通孔以曝露該閘極線及該資料線之末端部 分,並且曝露該半導體層之多個部分;以及 O:\91\91029.DOC 5 -4- 200424724 去除該半導體層的該等曝露部分,以構成該半導體構 件。 — 1 7·如申睛專利範圍第16項之方法,其中該半導體構件包括 複數個半導體部分,該等複數個半導體部分在介於相鄰 資料線之間的部分處互相分隔。 1 8 ·如申清專利範圍第16項之方法,其中該薄臈電晶體包括 一位於該閘極線交叉於該資料線處的顯示區以及一位於 該閑極線和該資料線之末端部分配置處的周邊區,該等 裂縫包括位於該顯示區和該周邊區中的多個第一裂縫及 位於其餘區域中的多個第二裂缝,並且該等第_裂縫及 該等第二裂縫的寬度和距離不同。 19_如申請專利範圍第1〇項之方法,其中該閘極線和該資料 導電層中至少一項包括一由Cr、Mo或Mo合金製成的較下 層膜以及一由A1或A1合金製成的較上層膜。 2〇·如申請專利範圍第19項之方法,其中該汲電極包括該較 下層膜及該較上層膜,並且該方法進一步包括: 先去除該汲電極之至少一部分的較上層膜,之後再形 成該像素電極。 2 1 ·如申明專利範圍第1〇項之方法,其中該光罩被對齊,促 使该等裂縫中至少—裂缝局部重疊於該汲電極之邊界。 22·如申請專利範圍第21項之方法,其中該等裂縫中至少一 裂縫具有一凹處。 23.如申請專利範圍第1〇項之方法,其中該光罩被對齊,促 使該等裂縫中至少兩個裂縫被配置在該汲電極範圍夕卜。 O:\91\91029.DOC5
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030006588A KR100910566B1 (ko) | 2003-02-03 | 2003-02-03 | 박막 트랜지스터 표시판의 제조 방법 및 이를 위한 마스크 |
KR1020030007411A KR100910563B1 (ko) | 2003-02-06 | 2003-02-06 | 박막 트랜지스터 표시판 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW200424724A true TW200424724A (en) | 2004-11-16 |
Family
ID=32965016
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW093102399A TW200424724A (en) | 2003-02-03 | 2004-02-03 | Thin film transistor array panel, manufacturing method thereof, and mask therefor |
Country Status (4)
Country | Link |
---|---|
US (2) | US20040224241A1 (zh) |
JP (1) | JP2004241774A (zh) |
CN (1) | CN1519955B (zh) |
TW (1) | TW200424724A (zh) |
Families Citing this family (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050199585A1 (en) * | 2004-03-12 | 2005-09-15 | Applied Materials, Inc. | Method of depositing an amorphous carbon film for metal etch hardmask application |
KR101026982B1 (ko) * | 2004-06-03 | 2011-04-11 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이 기판과 제조방법 |
CN102544027B (zh) | 2004-09-15 | 2016-02-17 | 株式会社半导体能源研究所 | 半导体器件 |
CN100343749C (zh) * | 2005-01-27 | 2007-10-17 | 广辉电子股份有限公司 | 薄膜晶体管液晶显示器的阵列基底及其制造方法 |
US7737442B2 (en) * | 2005-06-28 | 2010-06-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
JP5078288B2 (ja) * | 2005-06-28 | 2012-11-21 | 株式会社半導体エネルギー研究所 | 発光装置 |
DE102006032262A1 (de) | 2005-07-15 | 2007-05-03 | Samsung Electronics Co., Ltd., Suwon | Temperatursensor für eine Anzeigevorrichtung, Dünnschichttransistorarray-Panel, das den Temperatursensor einschliesst, Flüssigkristallanzeige, Treiberschaltung für eine Flüssigkristallanzeige und Flackersteuersystem für eine Flüssigkristallanzeige |
KR20070009329A (ko) * | 2005-07-15 | 2007-01-18 | 삼성전자주식회사 | 컨택홀 형성 방법 및 이를 이용한 박막 트랜지스터 기판의제조 방법 |
JP5148086B2 (ja) * | 2005-08-18 | 2013-02-20 | 三星電子株式会社 | 有機薄膜トランジスタ表示板 |
KR100818887B1 (ko) * | 2005-12-14 | 2008-04-02 | 엘지.필립스 엘시디 주식회사 | 액정 표시장치 및 그 제조 방법 |
US8212953B2 (en) * | 2005-12-26 | 2012-07-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
JP5063936B2 (ja) * | 2006-06-08 | 2012-10-31 | 三菱電機株式会社 | Tftアレイ基板の製造方法 |
KR20080019398A (ko) | 2006-08-28 | 2008-03-04 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
KR20080068240A (ko) * | 2007-01-18 | 2008-07-23 | 삼성전자주식회사 | 박막 트랜지스터 기판의 제조 방법 |
TWI372276B (en) * | 2007-06-20 | 2012-09-11 | Au Optronics Corp | Liquid crystal display and method for making the same |
CN101551536B (zh) * | 2007-07-05 | 2010-07-07 | 友达光电股份有限公司 | 液晶显示器及其制作方法 |
CN101939694B (zh) | 2008-02-27 | 2014-01-29 | 株式会社半导体能源研究所 | 液晶显示器件及其制造方法以及电子装置 |
TWI328788B (en) * | 2008-03-11 | 2010-08-11 | Au Optronics Corp | Gate driver-on-array and method of making the same |
JP4811520B2 (ja) * | 2009-02-20 | 2011-11-09 | 住友金属鉱山株式会社 | 半導体装置用基板の製造方法、半導体装置の製造方法、半導体装置用基板及び半導体装置 |
CN102034749B (zh) * | 2009-09-25 | 2013-09-04 | 北京京东方光电科技有限公司 | 阵列基板及其制造方法 |
KR101750430B1 (ko) * | 2010-11-29 | 2017-06-26 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판의 제조 방법 |
CN202661759U (zh) * | 2012-05-17 | 2013-01-09 | 北京京东方光电科技有限公司 | 一种像素结构、双栅像素结构及显示装置 |
KR20140010492A (ko) * | 2012-07-12 | 2014-01-27 | 리쿠아비스타 비.브이. | 전기 습윤 표시 장치 및 그 제조 방법 |
KR101656307B1 (ko) | 2013-03-25 | 2016-09-12 | 삼성디스플레이 주식회사 | 표시장치 및 그 제조방법 |
CN103728827B (zh) * | 2013-12-26 | 2016-07-06 | 深圳市华星光电技术有限公司 | 光掩膜、薄膜晶体管元件及制作薄膜晶体管元件的方法 |
KR102654924B1 (ko) * | 2016-06-16 | 2024-04-05 | 삼성디스플레이 주식회사 | 표시장치 |
CN206479745U (zh) * | 2017-01-03 | 2017-09-08 | 京东方科技集团股份有限公司 | 一种阵列基板及显示装置 |
CN107367862A (zh) * | 2017-08-28 | 2017-11-21 | 武汉华星光电技术有限公司 | 一种具有超窄下边框的液晶显示面板及其制造方法 |
CN108305881B (zh) * | 2018-03-23 | 2020-08-11 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法、显示面板、显示装置 |
CN113206144B (zh) * | 2021-04-25 | 2023-04-07 | 北海惠科光电技术有限公司 | 薄膜晶体管的制备方法、薄膜晶体管及显示面板 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5116461A (en) * | 1991-04-22 | 1992-05-26 | Motorola, Inc. | Method for fabricating an angled diffraction grating |
KR100190023B1 (ko) * | 1996-02-29 | 1999-06-01 | 윤종용 | 박막트랜지스터-액정표시장치 및 그 제조방법 |
US5976741A (en) * | 1997-10-21 | 1999-11-02 | Vsli Technology, Inc. | Methods for determining illumination exposure dosage |
JP2000267257A (ja) | 1999-03-12 | 2000-09-29 | Canon Inc | マスク及びそれを用いた露光方法 |
KR100309925B1 (ko) | 1999-07-08 | 2001-11-01 | 윤종용 | 액정 표시 장치용 박막 트랜지스터 기판과 그 제조 방법 및 이에 사용되는 광마스크 |
KR100342860B1 (ko) * | 1999-09-08 | 2002-07-02 | 구본준, 론 위라하디락사 | 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치 |
KR100635943B1 (ko) | 1999-11-04 | 2006-10-18 | 삼성전자주식회사 | 박막 트랜지스터 기판 및 그의 제조 방법 |
KR100783702B1 (ko) | 2001-04-16 | 2007-12-07 | 삼성전자주식회사 | 박막 트랜지스터 기판 및 그 제조 방법 |
KR20020083249A (ko) * | 2001-04-26 | 2002-11-02 | 삼성전자 주식회사 | 배선의 접촉 구조 및 그의 제조 방법과 이를 포함하는박막 트랜지스터 기판 및 그 제조 방법 |
KR100740937B1 (ko) | 2001-05-23 | 2007-07-19 | 삼성전자주식회사 | 박막 트랜지스터 기판 및 그 제조 방법 |
-
2004
- 2004-02-02 US US10/771,278 patent/US20040224241A1/en not_active Abandoned
- 2004-02-02 JP JP2004025873A patent/JP2004241774A/ja active Pending
- 2004-02-03 TW TW093102399A patent/TW200424724A/zh unknown
- 2004-02-03 CN CN2004100395036A patent/CN1519955B/zh not_active Expired - Fee Related
-
2007
- 2007-07-02 US US11/824,879 patent/US7709304B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20040224241A1 (en) | 2004-11-11 |
US7709304B2 (en) | 2010-05-04 |
JP2004241774A (ja) | 2004-08-26 |
CN1519955A (zh) | 2004-08-11 |
CN1519955B (zh) | 2010-06-09 |
US20070259289A1 (en) | 2007-11-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW200424724A (en) | Thin film transistor array panel, manufacturing method thereof, and mask therefor | |
CN100378902C (zh) | 薄膜晶体管阵列板及其制造方法 | |
JP4241391B2 (ja) | 液晶表示装置及び薄膜トランジスタ表示板 | |
TWI269110B (en) | Thin film transistor array panel and liquid crystal display including the panel | |
US7358124B2 (en) | Thin film transistor array panel and manufacturing method thereof | |
TWI289718B (en) | Thin film transistor array panel and manufacturing method thereof | |
TWI284986B (en) | Thin film transistor array panel including storage electrode | |
US7663710B2 (en) | Liquid crystal display device of horizontal electric field type and fabricating method thereof | |
KR101137861B1 (ko) | 프린지 필드 스위칭 타입의 박막 트랜지스터 기판 및 그제조방법 | |
KR101525805B1 (ko) | 표시 장치 및 그 제조 방법 | |
KR20020006748A (ko) | 액정표장치용 어레이기판과 그 제조방법 | |
US6654074B1 (en) | Array substrate for liquid crystal display device with shorting bars external to a data pad and method of manufacturing the same | |
KR100673331B1 (ko) | 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치 | |
KR100611042B1 (ko) | 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치 | |
KR20100005457A (ko) | 박막 트랜지스터 표시판 및 이의 제조 방법 | |
KR101046928B1 (ko) | 박막 트랜지스터 표시판과 그 제조방법 | |
JPH08236775A (ja) | 薄膜トランジスタおよびその製造方法 | |
KR20010038385A (ko) | 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치 | |
KR100783702B1 (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
KR0161325B1 (ko) | 박막트랜지스터 어레이 및 액정표시장치 | |
JP2005227538A (ja) | 大画面および高精細のディスプレイに対応したアレイ基板およびその製造方法 | |
KR100660812B1 (ko) | 액정 표시장치 및 그 제조방법 | |
KR100309210B1 (ko) | 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치 | |
KR101769612B1 (ko) | 기판 평탄화 방법 | |
JP2008066723A (ja) | 液晶表示装置の製造方法 |