KR101656307B1 - 표시장치 및 그 제조방법 - Google Patents

표시장치 및 그 제조방법 Download PDF

Info

Publication number
KR101656307B1
KR101656307B1 KR1020130031253A KR20130031253A KR101656307B1 KR 101656307 B1 KR101656307 B1 KR 101656307B1 KR 1020130031253 A KR1020130031253 A KR 1020130031253A KR 20130031253 A KR20130031253 A KR 20130031253A KR 101656307 B1 KR101656307 B1 KR 101656307B1
Authority
KR
South Korea
Prior art keywords
buffer
pad
line
gate
data
Prior art date
Application number
KR1020130031253A
Other languages
English (en)
Other versions
KR20140116583A (ko
Inventor
김태곤
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020130031253A priority Critical patent/KR101656307B1/ko
Priority to US13/963,273 priority patent/US9184223B2/en
Publication of KR20140116583A publication Critical patent/KR20140116583A/ko
Priority to US14/925,672 priority patent/US9401394B2/en
Application granted granted Critical
Publication of KR101656307B1 publication Critical patent/KR101656307B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67138—Apparatus for wiring semiconductor or solid state device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/10—Apparatus or processes specially adapted to the manufacture of electroluminescent light sources
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/302—Details of OLEDs of OLED structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

표시장치는, 복수개의 화소들, 신호선, 패드 및 버퍼를 포함한다. 상기 화소들은 영상이 표시된다. 상기 신호선은 상기 화소에 전기적으로 연결되어 영상신호를 전달한다. 상기 패드는 상기 신호선에 전기적으로 연결되고 상기 신호선의 폭보다 넓은 폭을 갖는다. 상기 버퍼는 상기 신호선과 상기 패드의 사이에 배치되고, 상기 패드에 인접하는 단부의 폭이 상기 신호선에 인접하는 단부의 폭보다 넓다. 따라서 배선불량이 감소하고 화질이 향상된다.

Description

표시장치 및 그 제조방법{DISPLAY DEVICE AND METHOD OF MANUFACTURING THE SAME}
본 발명은 표시장치 및 그 제조방법에 관한 것이다. 보다 상세하게는, 본 발명은 배선의 불량이 감소되는 표시장치 및 그 제조방법에 관한 것이다.
표시장치는 통상적으로 유기 발광 소자, 이를 구동하기 위한 박막트랜지스터 및 이들에 연결되는 각종 배선들을 포함한다. 표시장치는 그 자체가 광을 발생시키거나 광을 투과시켜서 영상을 표시한다. 따라서 제조과정에서 표시장치에 파티클(particle)이 유입되는 경우 전기적인 불량 뿐만 아니라 암점(dark spot)이 발생할 수 있다. 전기적인 불량 또는 암점은 표시장치의 화질을 저하시킨다.
파티클을 방지하기 위하여, 표시장치의 배선들은 습식식각(wet etching) 공정을 통하여 형성된다. 습식 식각 공정은 식각액을 이용하여 배선을 패터닝하기 때문에, 식각 공정 중에 파티클이 자연스럽게 제거되고 비용이 저렴한 장점이 있다.
그러나 습식 식각 공정에서 배선들의 형상이 균일하지 않는 경우, 식각액에 노출되는 정도가 달라진다. 배선들이 식각액에 노출되는 정도가 달라지는 경우, 식각되는 정도가 달라진다. 배선들이 식각되는 정도가 달라지는 경우, 배선의 일부는 식각이 부족해지고 다른 부분은 과도하게 식각된다. 배선이 과도하게 식각되는 경우, 배선의 두께나 폭이 얇아지거나 배선이 끊어지는 문제점이 발생한다.
배선이 끊어지는 경우 불량발견이 용이하여, 패널을 즉시 폐기처리할 수 있다. 그러나 배선의 두께나 폭이 얇아지는 경우, 육안으로 불량발견이 용이하지 않다. 따라서 불량한 배선을 포함한 패널이 후속공정을 거치게 되어, 검사비용 및 제조비용이 상승한다.
본 발명의 일 목적은 배선의 불량이 감소되는 표시장치를 제공하는 것이다.
본 발명의 다른 목적은 배선의 불량이 감소되는 표시장치의 제조방법을 제공하는 것이다.
본 발명이 해결하고자 하는 과제가 상술한 과제들에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
상술한 본 발명의 일 목적을 달성하기 위하여, 본 발명의 예시적인 실시예들에 따른 표시장치는, 복수개의 화소들, 신호선, 패드 및 버퍼를 포함한다. 상기 화소들은 영상이 표시된다. 상기 신호선은 상기 화소에 전기적으로 연결되어 영상신호를 전달한다. 상기 패드는 상기 신호선에 전기적으로 연결되고 상기 신호선의 폭보다 넓은 폭을 갖는다. 상기 버퍼는 상기 신호선과 상기 패드의 사이에 배치되고, 상기 패드에 인접하는 단부의 폭이 상기 신호선에 인접하는 단부의 폭보다 넓다.
예시적인 실시예들에 있어서, 상기 패드와 상기 버퍼의 사이의 경계는 수직이 아닐 수 있다.
예시적인 실시예들에 있어서, 상기 버퍼의 외측은 사선형상을 가질 수 있다.
예시적인 실시예들에 있어서, 상기 버퍼의 외측은 상기 버퍼의 중심선 방향으로 오목한형상을 가질 수 있다.
예시적인 실시예들에 있어서, 상기 각 화소는 박막트랜지스터를 포함하고, 상기 신호선, 상기 패드 및 상기 버퍼는 상기 박막트랜지스터의 게이트전극과 동일한 층으로부터 형성될 수 있다.
예시적인 실시예들에 있어서, 상기 신호선은 게이트라인을 포함하고, 상기 패드는 게이트 패드를 포함하며, 상기 버퍼는 게이트 버퍼를 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 각 화소는 박막트랜지스터를 포함하고, 상기 신호선, 상기 패드 및 상기 버퍼는 상기 박막트랜지스터의 소오스 전극 및 드레인 전극과 동일한 층으로부터 형성될 수 있다.
예시적인 실시예들에 있어서, 상기 신호선은 데이터라인을 포함하고, 상기 패드는 데이터 패드를 포함하며, 상기 버퍼는 데이터 버퍼를 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 신호선은 구동전압 라인을 포함하고, 상기 패드는 구동전압 패드를 포함하며, 상기 버퍼는 구동전압 버퍼를 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 각 화소는 제1 전극, 상기 제1 전극에 대향하는 제2 전극 및 상기 제1 전극과 상기 제2 전극의 사이에 개재되는 유기발광소자를 포함하고, 상기 신호선, 상기 패드 및 상기 버퍼는 상기 제1 전극과 동일한 층으로부터 형성될 수 있다.
예시적인 실시예들에 있어서, 상기 신호선은 초기 전압(Vint) 라인을 포함하고, 상기 패드는 초기 전압(Vint) 패드를 포함하며, 상기 버퍼는 초기 전압(Vint) 버퍼를 포함할 수 있다.
상술한 본 발명의 다른 목적을 달성하기 위하여, 본 발명의 예시적인 실시예들에 따른 표시장치의 제조방법에 있어서, 먼저 베이스 기판 상에 도전막을 형성한다. 이어서, 상기 도전막을 패터닝하여 신호선, 상기 신호선에 전기적으로 연결되고 상기 신호선의 폭보다 넓은 폭을 갖는 패드, 및 상기 신호선과 상기 패드의 사이에 배치되고, 상기 패드에 인접하는 단부의 폭이 상기 신호선에 인접하는 단부의 폭보다 넓은 버퍼를 형성한다. 이후에, 상기 신호선에 연결되며 영상이 표시되는 복수개의 화소들을 형성한다.
예시적인 실시예들에 있어서, 상기 도전막은 습식 식각 공정을 포함하는 포토레지스트공정을 통하여 패터닝될 수 있다.
예시적인 실시예들에 있어서, 상기 포토레지스트 공정에 사용되는 마스크 중에서 상기 버퍼에 대응되는 부분은 상기 신호선에 인접한 부분의 폭이 상기 패드에 인접한 부분의 폭보다 좁을 수 있다.
예시적인 실시예들에 있어서, 상기 베이스 기판 상에 상기 신호선 및 상기 각 화소에 전기적으로 연결되는 박막 트랜지스터를 형성하는 단계를 더 포함하고, 상기 신호선, 상기 패드 및 상기 버퍼는 상기 박막 트랜지스터의 게이트 전극과 동일한 층으로부터 형성될 수 있다.
예시적인 실시예들에 있어서, 상기 베이스 기판 상에 상기 신호선 및 상기 각 화소에 전기적으로 연결되는 박막 트랜지스터를 형성하는 단계를 더 포함하고, 상기 신호선, 상기 패드 및 상기 버퍼는 상기 박막 트랜지스터의 소오스 전극 및 드레인 전극과 동일한 층으로부터 형성될 수 있다.
상술한 본 발명의 다른 목적을 달성하기 위하여, 본 발명의 예시적인 실시예들에 따른 표시장치의 제조방법에 있어서, 먼저 베이스 기판 상에 복수개의 신호선들 및 박막 트랜지스터들을 형성한다. 이어서, 상기 신호선들 및 상기 박막 트랜지스터들이 형성된 베이스 기판 상에 도전막을 형성한다. 이후에, 상기 도전막을 패터닝하여 제1 전극, 신호선, 상기 신호선에 전기적으로 연결되고 상기 신호선의 폭보다 넓은 폭을 갖는 패드, 및 상기 신호선과 상기 패드의 사이에 배치되고, 상기 패드에 인접하는 단부의 폭이 상기 신호선에 인접하는 단부의 폭보다 넓은 버퍼를 형성한다. 계속해서, 상기 제1 전극 상에 유기 발광층을 형성한다. 이어서, 상기 유기 발광층 상에 제2 전극을 형성한다.
예시적인 실시예들에 있어서, 상기 도전막은 반사율이 높은 물질을 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 도전막은 투명 도전성 물질을 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 신호선은 초기 전압(Vint) 라인을 포함하고, 상기 패드는 초기 전압(Vint) 패드를 포함하며, 상기 버퍼는 초기 전압(Vint) 버퍼를 포함할 수 있다.
본 발명의 예시적인 실시예들에 따르면, 습식 식각 공정 중에 오버엣칭(overetching)으로 인한 배선불량이 감소하고 패드에 인접하는 부분의 저항증가를 방지한다. 따라서 배선의 신호전달특성이 향상되어 표시장치의 화질이 향상된다.
도 1은 본 발명의 일 실시예에 따른 표시장치를 나타내는 평면도이다.
도 2는 도 1에 도시된 표시장치의 화소를 나타내는 회로도이다.
도 3은 도 1에 도시된 표시장치의 일부를 확대한 평면도이다.
도 4는 도 3의 I-I' 부분의 단면도이다.
도 5는 도 3의 II-II' 부분의 단면도이다.
도 6a, 7a, 8a, 9a 및 10a는 도 3에 도시된 표시장치의 제조방법을 나타내는 평면도들이다.
도 6b, 6c, 7b, 7c, 8b, 8c, 9b, 9c, 10b 및 10c는 도 3에 도시된 표시장치의 제조방법을 나타내는 단면도들이다.
도 11은 본 발명의 다른 실시예에 따른 표시장치를 나타내는 평면도이다.
도 12는 본 발명의 또 다른 실시예에 따른 표시장치를 나타내는 평면도이다.
도 13은 도 12에 도시된 표시장치의 화소를 나타내는 회로도이다.
도 14는 도 12에 도시된 표시장치의 일부를 확대한 평면도이다.
도 15는 도 14의 III-III' 부분의 단면도이다.
도 16a, 17a 및 18a는 도 14에 도시된 표시장치의 제조방법을 나타내는 평면도들이다.
도 16b, 17b 및 18b는 도 14에 도시된 표시장치의 제조방법을 나타내는 단면도들이다.
도 19는 본 발명의 또 다른 실시예에 따른 표시장치를 나타내는 평면도이다.
이하, 본 발명의 예시적인 실시예들에 따른 표시장치 및 그 제조방법에 대하여 첨부된 도면들을 참조하여 상세하게 설명하지만, 본 발명이 하기 실시예들에 의해 제한되는 것은 아니며, 해당 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 본 발명을 다양한 다른 형태로 구현할 수 있을 것이다.
본 명세서에 있어서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예들을 설명하기 위한 목적으로 예시된 것이며, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본 명세서에 설명된 실시예들에 한정되는 것으로 해석되지 않으며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 어떤 구성 요소가 다른 구성 요소에 "연결되어" 있다거나 "접촉되어"있다고 기재된 경우, 다른 구성 요소에 직접적으로 연결되어 있거나 또는 접촉되어 있을 수도 있지만, 중간에 또 다른 구성 요소가 존재할 수도 있다고 이해되어야 할 것이다. 또한, 어떤 구성 요소가 다른 구성 요소에 "직접 연결되어" 있다거나 "직접 접촉되어"있다고 기재된 경우에는, 중간에 또 다른 구성 요소가 존재하지 않는 것으로 이해될 수 있다. 구성 요소들 간의 관계를 설명하는 다른 표현들, 예를 들면, "~사이에"와 "직접 ~사이에" 또는 "~에 인접하는"과 "~에 직접 인접하는" 등도 마찬가지로 해석될 수 있다.
본 명세서에서 사용되는 용어는 단지 예시적인 실시예들을 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도는 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다", "구비하다" 또는 "가지다" 등의 용어는 실시된 특징, 숫자, 단계, 동작, 구성 요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지는 않는다.
제1, 제2 및 제3 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 이러한 구성 요소들은 상기 용어들에 의해 한정되는 것은 아니다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로 사용된다. 예를 들면, 본 발명의 권리 범위로부터 벗어나지 않고, 제1 구성 요소가 제2 또는 제3 구성 요소 등으로 명명될 수 있으며, 유사하게 제2 또는 제3 구성 요소도 교호적으로 명명될 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시장치를 나타내는 평면도이다.
도 1을 참조하면, 본 발명의 실시예에 의한 표시장치는 화소들(PX), 게이트라인들(G1, G2, ... Gn), 데이터라인들(D1, D2, ... Dm), 구동전압라인들(V1, V2, ... Vm), 데이터 구동부(170), 제1 전원 구동부(175), 제2 전원 구동부(176), 주사 구동부(180) 및 타이밍 제어부(190)를 포함한다.
각 화소(PX)는 게이트라인들(G1, G2, ... Gn), 데이터라인들(D1, D2, ... Dm), 구동전압라인들(V1, V2, ... Vm) 및 제2 전극(148)을 통하여 각각 게이트 신호, 데이터신호, 구동전압 및 제2 구동전압을 인가받아 영상을 표시한다. 본 실시예에서, 각 화소(PX)는 유기발광소자를 포함한다. 다른 실시예에서, 각 화소(PX)는 액정표시소자, 전기영동표시소자, 플라즈마표시소자 등 다양한 표시소자를 포함할 수 있다.
데이터 구동부(170)은 타이밍 제어부(190)로부터 데이터 제어신호를 인가받아 데이터 신호를 데이터라인들(D1, D2, ... Dm)로 인가한다.
제1 전원 구동부(175)는 타이밍 제어부(190)로부터 구동전압을 인가받아 구동전압라인들(V1, V2, ... Vm)로 인가한다. 제2 전원 구동부(176)는 타이밍 제어부(190)로부터 제2 구동전압을 인가받아 제2 전극(148)으로 인가한다. 각 화소(PX)가 전압구동소자인 경우, 제1 전원 구동부(175) 및 제2 전원 구동부(176)는 생략될 수 있다. 전압구동소자는 액정표시소자, 전기영동표시소자 등을 포함한다.
게이트 구동부(180)는 타이밍 제어부(190)로부터 게이트 제어신호를 인가받아 게이트 신호를 게이트라인들(G1, G2, ... Gn)로 인가한다.
타이밍 제어부(190)는 데이터 제어신호, 구동전압, 제2 구동전압 및 게이트 제어신호를 각각 데이터 구동부(170), 제1 전원 구동부(175), 제2 전원 구동부(176) 및 게이트 구동부(180)로 인가한다.
도 2는 도 1에 도시된 표시장치의 화소를 나타내는 회로도이다.
도 1 및 도 2를 참조하면, 각 화소(PX)는 게이트라인들(G1, G2, ... Gn), 데이터라인들(D1, D2, ... Dm) 및 구동전압라인들(V1, V2, ... Vm)과 연결되며, 스위칭 트랜지스터(Qs), 구동 트랜지스터(Qd), 스토리지 캐패시터(Cst) 및 유기발광소자(LD)를 포함한다. 본 실시예에서 화소들(PX)은 세로방향이 가로방향보다 긴 매트릭스 형상으로 배열된다. 다른 실시예에서, 화소들은 펜타일(Pentile) 형상, 가로방향이 세로방향보다 긴 매트릭스 형상, 마름모 형상 등 다양한 형상으로 배열될 수 있다.
각 게이트 라인(G1, G2, ... Gn)은 표시장치의 행 방향으로 연장되어 각 화소(PX)로 게이트 신호를 전달한다.
각 데이터 라인(D1, D2, ... Dm)은 표시장치의 열 방향으로 연장되며 각 화소(PX)로 데이터 신호를 전달한다.
각 구동전압 라인(V1, V2, ... Vm)은 표시장치의 열 방향으로 연장되며 각 화소(PX)로 구동전압을 전달한다.
본 실시예에서, 게이트 라인들(G1, G2, ... Gn)은 데이터 라인들(D1, D2, ... Dm) 및 구동전압 라인들(V1, V2, ... Vm)과 수직한 방향으로 연장된다.
스위칭 트랜지스터(Qs)는 제어 단자, 입력 단자 및 출력 단자를 가지는데, 제어 단자는 게이트선(G1, G2, ... Gn)에 연결되어 있고, 입력 단자는 데이터선(D1, D2, ... Dm)에 연결되어 있으며, 출력 단자는 구동 트랜지스터(Qd)에 연결되어 있다. 스위칭 트랜지스터(Qs)는 게이트선(G1, G2, ... Gn)에 인가되는 주사 신호에 응답하여 데이터선(D1, D2, ... Dm)에 인가되는 데이터 신호를 구동 트랜지스터(Qd)에 전달한다.
구동 트랜지스터(Qd)는 제어 단자, 입력 단자 및 출력 단자를 가지는데, 제어 단자는 스위칭 트랜지스터(Qs)의 출력단자에 연결되어 있고, 입력 단자는 구동 전압선(V1, V2, ... Vm)에 연결되어 있으며, 출력 단자는 유기 발광 소자(LD)에 연결되어 있다. 구동 트랜지스터(Qd)는 제어 단자와 출력 단자 사이에 걸리는 전압에 따라 그 크기가 달라지는 출력 전류(ILD)를 흘린다.
스토리지 캐패시터(Cst)는 구동 트랜지스터(Qd)의 제어 단자와 입력 단자 사이에 연결되어 있다. 스토리지 캐패시터(Cst)는 구동 트랜지스터(Qd)의 제어 단자에 인가되는 데이터 신호를 충전하고 스위칭 트랜지스터(Qs)가 턴오프(turn-off)된 뒤에도 이를 유지한다.
유기 발광 소자(LD)는 구동 트랜지스터(Qd)의 출력 단자에 연결되어 있는 애노드(anode)와 공통 전압(Vss)에 연결되어 있는 캐소드(cathode)를 가진다. 유기 발광 소자(LD)는 구동 트랜지스터(Qd)의 출력 전류(ILD)에 따라 발광함으로써 영상을 표시한다. 출력전류(ILD)의 세기는 각 화소(PX)에서 표시되는 광의 휘도에 대응된다.
본 실시예에서 각 화소(PX)는 2개의 트랜지스터들(Qs, Qd)과 하나의 캐패시터(Cst) 및 하나의 발광소자(LD)를 포함한다. 다른 실시예에서, 각 화소가 포함하는 소자들의 개수 및 연결관계가 변경될 수도 있다.
도 3은 도 1에 도시된 표시장치의 일부를 확대한 평면도이며, 도 4는 도 3의 I-I' 부분의 단면도이고, 도 5는 도 3의 II-II' 부분의 단면도이다.
도 3 내지 도 5를 참조하면, 표시장치는 베이스 기판(100), 버퍼층(102), 게이트 절연막(104), 층간 절연막(106), 평탄 절연막(108), 화소 정의막(112), 스위칭 트랜지스터(Qs), 구동 트랜지스터(Qd), 제1 전극(146), 제2 전극(148), 보호층(150), 유기 발광층(200), 데이터 라인(171), 데이터 버퍼(171b), 데이터 패드(171p), 구동전압 라인(172), 구동전압 버퍼(172b), 구동전압 패드(172p), 게이트 라인(181), 게이트 버퍼(181b) 및 게이트 패드(181p)를 포함한다. 이때, 표시장치는 데이터 구동부(도 1의 170), 제1 전원 구동부(도 1의 175), 제2 전원 구동부(도 1의 176), 주사 구동부(도 1의 180) 및 타이밍 제어부(도 1의 190)를 더 포함한다.
베이스 기판(100)은 투명 절연 기판을 포함할 수 있다. 예를 들면, 베이스 기판(100)은 유리 기판, 석영 기판, 투명 수지 기판 등으로 구성될 수 있다. 여기서, 상기 투명 수지 기판은 폴리이미드계 수지, 아크릴계 수지, 폴리아크릴레이트계 수지, 폴리카보네이트계 수지, 폴리에테르계 수지, 폴리에틸렌 테레프탈레이트계 수지, 술폰산계 수지 등을 포함할 수 있다.
버퍼층(102)은 베이스 기판(100) 상에 배치되어 베이스 기판(100)으로부터 금속 원자들이나 불순물들이 확산되는 현상을 방지한다. 또한 버퍼층(102)은 후속하여 액티브 패턴을 형성하기 위한 결정화 공정 동안 열의 전달 속도를 조절하여 액티브 패턴의 균일성을 향상시킨다. 또한, 버퍼층(102)은 베이스 기판(100)의 표면이 균일하지 않을 경우, 베이스 기판(100)의 표면의 평탄도를 향상시키는 역할을 수행할 수도 있다.
버퍼층(102)은 실리콘 화합물을 사용하여 형성될 수 있다. 예를 들면, 버퍼층(102)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 실리콘 산탄화물(SiOxCy), 실리콘 탄질화물(SiCxNy) 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 버퍼층(102)은 스핀 코팅 공정, 화학 기상 증착(CVD) 공정, 플라즈마 증대 화학 기상 증착(PECVD) 공정, 고밀도 플라즈마-화학 기상 증착(HDP-CVD) 공정, 프린팅 공정 등을 이용하여 베이스 기판(100) 상에 형성될 수 있다. 또한, 버퍼층(102)은 실리콘 화합물을 포함하는 단층 구조 또는 다층 구조를 가질 수 있다. 예를 들면, 버퍼층(102)은 실리콘 산화막, 실리콘 질화막, 실리콘 산질화막, 실리콘 산탄화막 및/또는 실리콘 탄질화막을 포함하는 단층 구조 또는 다층 구조로 형성될 수 있다.
버퍼층(102) 상에는 액티브 패턴(도시되지 않음)이 형성될 수 있다. 예시적인 실시예들에 있어서, 버퍼층(102) 상에 반도체층(도시되지 않음)을 형성한 다음, 이러한 반도체층을 패터닝하여, 버퍼층(102) 상에 예비 반도체 패턴(도시되지 않음)을 형성할 수 있다. 이후에, 상기 예비 반도체 패턴에 대해 결정화 공정을 수행하여 액티브 패턴(도시되지 않음)을 수득할 수 있다. 예를 들어, 상기 반도체층이 아몰퍼스 실리콘을 포함할 경우, 액티브 패턴은 폴리실리콘으로 구성될 수 있다. 또한, 상기 예비 반도체 패턴으로부터 액티브 패턴을 수득하기 위한 결정화 공정은 레이저 조사 공정, 열처리 공정, 촉매를 이용하는 열처리 공정 등을 포함할 수 있다.
게이트 절연막(104)은 액티브 패턴(도시되지 않음)이 형성된 버퍼층(102) 상에 배치된다. 게이트 절연막(104)은 화학 기상 증착 공정, 스핀 코팅 공정, 플라즈마 증대 화학 기상 증착 공정, 스퍼터링 공정, 진공 증착 공정, 고밀도 플라즈마-화학 기상 증착 공정, 프린팅 공정 등을 이용하여 형성될 수 있다. 또한, 게이트 절연막(104)은 실리콘 산화물, 금속 산화물 등을 사용하여 형성될 수 있다. 예를 들면, 게이트 절연막(104)을 구성하는 금속 산화물은 하프늄 산화물(HfOx), 알루미늄 산화물(AlOx), 지르코늄 산화물(ZrOx), 티타늄 산화물(TiOx), 탄탈륨 산화물(TaOx) 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.
스위칭 트랜지스터(Qs)의 게이트 전극(도시되지 않음), 구동 트랜지스터의 게이트 전극(도시되지 않음), 게이트 라인(181), 게이트 버퍼(181b) 및 게이트 패드(181p)는 게이트 절연막(104) 상에 배치된다. 예시적인 실시예들에 있어서, 게이트 절연막(104) 상에 제1 도전막(도시되지 않음)을 형성한 후, 사진 식각 공정 또는 추가적인 식각 마스크를 이용하는 식각 공정 등을 이용하여 상기 제1 도전막을 패터닝함으로써, 상기 게이트 전극들(도시되지 않음), 게이트 라인(181), 게이트 버퍼(181b) 및 게이트 패드(181p)를 형성할 수 있다. 여기서, 상기 제1 도전막은 프린팅 공정, 스퍼터링 공정, 화학 기상 증착 공정, 펄스 레이저 증착(PLD) 공정, 진공 증착 공정, 원자층 적층(ALD) 공정 등을 이용하여 형성될 수 있다. 상기 게이트 전극들(도시되지 않음), 게이트 라인(181), 게이트 버퍼(181b) 및 게이트 패드(181p)는 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 사용하여 형성될 수 있다. 예를 들면, 상기 게이트 전극들(도시되지 않음), 게이트 라인(181), 게이트 버퍼(181b) 및 게이트 패드(181p)는 알루미늄(Al), 알루미늄을 함유하는 합금, 알루미늄 질화물(AlNx), 은(Ag), 은을 함유하는 합금, 텅스텐(W), 텅스텐 질화물(WNx), 구리(Cu), 구리를 함유하는 합금, 니켈(Ni), 크롬(Cr), 크롬 질화물(CrNx), 몰리브데늄(Mo), 몰리브데늄을 함유하는 합금, 티타늄(Ti), 티타늄 질화물(TiNx), 백금(Pt), 탄탈륨(Ta), 탄탈륨 질화물(TaNx), 네오디뮴(Nd), 스칸듐(Sc), 스트론튬 루테늄 산화물(SRO), 아연 산화물(ZnOx), 인듐 주석 산화물(ITO), 주석 산화물(SnOx), 인듐 산화물(InOx), 갈륨 산화물(GaOx), 인듐 아연 산화물(IZO) 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 또한, 상기 게이트 전극들(도시되지 않음), 게이트 라인(181), 게이트 버퍼(181b) 및 게이트 패드(181p)는 금속막, 합금막, 금속 질화물막, 도전성 금속 산화물막 및/또는 투명 도전성 물질막을 포함하는 단층 구조 또는 다층 구조로 형성될 수 있다.
게이트 패드(181p)는 게이트 라인(181)의 일측 단부에 인접하게 배치되고, 게이트 버퍼(181b)를 통하여 게이트 라인(181)에 전기적으로 연결된다.
게이트 버퍼(181b)는 게이트 라인(181) 및 게이트 패드(181p)의 사이에 배치되어, 게이트 패드(181p)를 게이트 라인(181)에 전기적으로 연결시킨다. 게이트 버퍼(181b)의 단부들 중 게이트 라인(181)에 인접한 부분의 폭은 게이트 패드(181p)에 인접한 부분의 폭보다 좁다. 본 실시예에서 게이트 패드(181p)와 게이트 버퍼(181b) 사이의 경계는 수직이 아니며, 게이트 버퍼(181b)의 외측은 사선형상을 갖는다. 게이트 버퍼(181b)의 폭이 게이트 라인(181)보다 넓은 경우, 제조공정 중에 게이트 버퍼(181b)가 과도하게 식각되더라도 게이트 패드(181p)와 게이트 라인(181) 사이의 저항이 감소하지 않는다.
층간 절연막(106)은 상기 게이트 전극들(도시되지 않음), 게이트 라인(181), 게이트 버퍼(181b) 및 게이트 패드(181p)가 형성된 게이트 절연막(104) 상에 배치되어, 상기 게이트 전극들(도시되지 않음), 게이트 라인(181), 게이트 버퍼(181b) 및 게이트 패드(181p)를 스위칭 트랜지스터(Qs)의 입력전극 및 출력전극, 구동 트랜지스터(Qd)의 입력전극 및 출력전극, 데이터 라인(171), 데이터 버퍼(171b), 데이터 패드(171p), 구동전압 라인(172), 구동전압 버퍼(172b) 및 구동전압 패드(172p)와 절연시킨다.
층간 절연막(106)은 실리콘 화합물을 포함할 수 있다. 예를 들면, 층간 절연막(106)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 실리콘 탄질화물, 실리콘 산탄화물 등을 사용하여 형성될 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 층간 절연막(106)은 액티브 패턴(도시되지 않음)의 일부를 노출하는 콘택홀들(도시되지 않음)을 포함한다.
스위칭 트랜지스터(Qs)의 입력전극 및 출력전극, 구동 트랜지스터(Qd)의 입력전극 및 출력전극, 데이터 라인(171), 데이터 버퍼(171b), 데이터 패드(171p), 구동전압 라인(172), 구동전압 버퍼(172b) 및 구동전압 패드(172p)는 층간 절연막(106) 상에 배치된다. 스위칭 트랜지스터(Qs)의 입력전극 및 출력전극, 구동 트랜지스터(Qd)의 입력전극 및 출력전극은 상기 콘택홀들(도시되지 않음)을 통하여 상기 액티브 패턴(도시되지 않음)의 일부에 각각 콘택된다.
스위칭 트랜지스터(Qs)의 입력전극 및 출력전극, 구동 트랜지스터(Qd)의 입력전극 및 출력전극, 데이터 라인(171), 데이터 버퍼(171b), 데이터 패드(171p), 구동전압 라인(172), 구동전압 버퍼(172b) 및 구동전압 패드(172p)는 층간 절연막(106)은 각기 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 사용하여 형성될 수 있다. 예를 들면, 스위칭 트랜지스터(Qs)의 입력전극 및 출력전극, 구동 트랜지스터(Qd)의 입력전극 및 출력전극, 데이터 라인(171), 데이터 버퍼(171b), 데이터 패드(171p), 구동전압 라인(172), 구동전압 버퍼(172b) 및 구동전압 패드(172p)는 각기 알루미늄, 알루미늄을 함유하는 합금, 알루미늄 질화물, 은, 은을 함유하는 합금, 텅스텐, 텅스텐 질화물, 구리, 구리를 함유하는 합금, 니켈, 크롬, 크롬 질화물, 몰리브데늄, 몰리브데늄을 함유하는 합금, 티타늄, 티타늄 질화물, 백금, 탄탈륨, 탄탈륨 질화물, 네오디뮴, 스칸듐, 스트론튬 루테늄 산화물, 아연 산화물, 인듐 주석 산화물, 주석 산화물, 인듐 산화물, 갈륨 산화물, 인듐 아연 산화물 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.
데이터 라인(171)은 스위칭 트랜지스터(Qs)의 입력전극 및 출력전극과 동일한 층으로부터 형성되어, 스위칭 트랜지스터(Qs)의 입력전극에 전기적으로 연결된다.
데이터 패드(171p)는 데이터 라인(171)의 일측 단부에 인접하게 배치되고, 데이터 버퍼(171b)를 통하여 데이터 라인(171)에 전기적으로 연결된다.
데이터 버퍼(171b)는 데이터 라인(171) 및 데이터 패드(171p)의 사이에 배치되어, 데이터 패드(171p)를 데이터 라인(171)에 전기적으로 연결시킨다. 데이터 버퍼(171b)의 단부들 중 데이터 라인(171)에 인접한 부분의 폭은 데이터 패드(171p)에 인접한 부분의 폭보다 좁다. 본 실시예에서 데이터 패드(171p)와 데이터 버퍼(171b) 사이의 경계는 수직이 아니며, 데이터 버퍼(171b)의 외측은 사선형상을 갖는다. 데이터 버퍼(171b)의 폭이 데이터 라인(171)보다 넓은 경우, 제조공정 중에 데이터 버퍼(171b)가 과도하게 식각되더라도 데이터 패드(171p)와 데이터 라인(171) 사이의 저항이 감소하지 않는다.
구동전압 라인(172)은 구동 트랜지스터(Qd)의 입력전극 및 출력전극과 동일한 층으로부터 형성되어, 구동 트랜지스터(Qd)의 입력전극에 전기적으로 연결된다.
구동전압 패드(172p)는 구동전압 라인(172)의 일측 단부에 인접하게 배치되고, 구동전압 버퍼(172b)를 통하여 구동전압 라인(172)에 전기적으로 연결된다.
구동전압 버퍼(172b)는 구동전압 라인(172) 및 구동전압 패드(172p)의 사이에 배치되어, 구동전압 패드(172p)를 구동전압 라인(172)에 전기적으로 연결시킨다. 구동전압 버퍼(172b)의 단부들 중 구동전압 라인(172)에 인접한 부분의 폭은 구동전압 패드(172p)에 인접한 부분의 폭보다 좁다. 본 실시예에서 구동전압 패드(172p)와 구동전압 버퍼(172b) 사이의 경계는 수직이 아니며, 구동전압 버퍼(172b)의 외측은 사선형상을 갖는다. 구동전압 버퍼(172b)의 폭이 구동전압 라인(172)보다 넓은 경우, 제조공정 중에 구동전압 버퍼(172b)가 과도하게 식각되더라도 구동전압 패드(172p)와 구동전압 라인(172) 사이의 저항이 감소하지 않는다.
평탄 절연막(108)은 상기 입력전극들 및 출력전극들, 데이터 라인(171), 데이터 버퍼(171b), 데이터 패드(171p), 구동전압 라인(172), 구동전압 버퍼(172b) 및 구동전압 패드(172p)가 형성된 층간절연막(106) 상에 형성되어 상기 입력전극들 및 출력전극들, 데이터 라인(171), 데이터 버퍼(171b), 데이터 패드(171p), 구동전압 라인(172), 구동전압 버퍼(172b) 및 구동전압 패드(172p)를 제1 전극(146)과 절연시킨다.
평탄 절연막(108)은 유기절연물질 또는 무기절연물질을 포함한다. 예를 들면, 평탄 절연막(108)은 포토레지스트, 아크릴계 수지, 폴리이미드계 수지, 폴리아미드계 수지, 실록산계 수지, 감광성 아크릴 카르복실기를 포함하는 수지, 노볼락 수지, 알칼리 가용성 수지, 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 실리콘 산탄화물, 실리콘 탄질화물 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.
평탄 절연막(108)은 구동 트랜지스터(Qd)의 출력전극을 노출시키는 콘택홀을 포함한다.
제1 전극(146)은 화소 영역에 대응되는 평탄절연막(108) 상에 배치되고 평탄절연막(108)의 콘택홀을 통하여 구동 트랜지스터(Qd)의 출력전극에 전기적으로 연결된다.
상기 표시 장치가 전면 발광 방식을 가질 경우, 제1 전극(146)은 반사율이 높은 금속, 반사성을 갖는 합금 등을 사용하여 형성될 수 있다. 예를 들면, 제1 전극(146)은 알루미늄, 은, 백금, 금(Au), 크롬, 텅스텐, 몰리브데늄, 티타늄, 팔라듐(Pd), 이리듐(Ir), 이들 금속의 합금 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 다른 실시예에서, 상기 표시장치가 배면 발광 방식을 가질 경우, 제1 전극(146)은 인듐 주석 산화물, 주석 산화물, 인듐 아연 산화물, 아연 산화물, 인듐 갈륨 산화물, 갈륨 산화물 등과 같은 투명 도전성 물질을 사용하여 형성될 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.
화소정의막(112)은 제1 전극(146)이 형성된 평탄 절연막(108) 상에 배치되어 제1 전극(146)의 일부를 노출시킨다. 화소 정의막(112)은 유기물질이나 무기 물질을 사용하여 형성될 수 있다. 예를 들면, 화소 정의막(112)은 포토레지스트, 폴리아크릴계 수지, 폴리이미드계 수지, 아크릴계 수지, 실리콘 화합물 등을 사용하여 형성될 수 있다. 화소 정의막(112)에 의해 제1 전극(146)이 노출된 부분에 의해 상기 유기 발광 표시 장치의 표시 영역과 비표시 영역이 정의될 수 있다. 예를 들면, 화소 정의막(112)에 의해 제1 전극(146)이 노출된 부분이 위치하는 부분이 상기 표시 영역에 해당될 수 있다.
유기 발광 소자(200)는 화소 정의막(112)에 의해 노출된 제1 전극(146) 상에 배치되고, 제2 전극은 유기 발광 소자(200) 및 화소정의막(112)을 커버한다.
상기 유기 발광 표시 장치가 전면 발광 방식을 가질 경우, 제2 전극(148)은 인듐 주석 산화물, 주석 산화물, 인듐 아연 산화물, 아연 산화물, 인듐 갈륨 산화물, 갈륨 산화물 등과 같은 투명 도전성 물질을 사용하여 형성될 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 다른 실시예에서, 상기 유기 발광 표시 장치가 배면 발광 방식을 가질 경우, 제2 전극(148)은 반사율이 높은 금속, 반사성을 갖는 합금 등을 사용하여 형성될 수 있다.
도 6a, 7a, 8a, 9a 및 10a는 도 3에 도시된 표시장치의 제조방법을 나타내는 평면도들이며, 도 6b, 6c, 7b, 7c, 8b, 8c, 9b, 9c, 10b 및 10c는 도 3에 도시된 표시장치의 제조방법을 나타내는 단면도들이다.
도 6a, 6b 및 6c를 참조하면, 베이스 기판(100) 상에 버퍼층(102)를 형성한다. 버퍼층(102)은 스핀 코팅 공정, 화학 기상 증착(CVD) 공정, 플라즈마 증대 화학 기상 증착(PECVD) 공정, 고밀도 플라즈마-화학 기상 증착(HDP-CVD) 공정, 프린팅 공정 등을 이용하여 베이스 기판(100) 상에 형성될 수 있다.
버퍼층(102) 상에 액티브 패턴(도시되지 않음)을 형성한다.
액티브 패턴(도시되지 않음)이 형성된 버퍼층(102) 상에 게이트 절연막(104)를 형성한다. 게이트 절연막(104)은 화학 기상 증착 공정, 스핀 코팅 공정, 플라즈마 증대 화학 기상 증착 공정, 스퍼터링 공정, 진공 증착 공정, 고밀도 플라즈마-화학 기상 증착 공정, 프린팅 공정 등을 이용하여 형성될 수 있다.
게이트 절연막(104) 상에 스위칭 트랜지스터(Qs)의 게이트 전극(도시되지 않음), 구동 트랜지스터의 게이트 전극(도시되지 않음), 게이트 라인(181), 게이트 버퍼(181b) 및 게이트 패드(181p)를 형성한다. 본 실시예에서, 게이트 절연막(104) 상에 제1 도전막(도시되지 않음)을 형성한 후, 사진 식각 공정 또는 추가적인 식각 마스크를 이용하는 습식 식각 공정을 이용하여 상기 제1 도전막을 패터닝함으로써, 상기 게이트 전극들(도시되지 않음), 게이트 라인(181), 게이트 버퍼(181b) 및 게이트 패드(181p)를 형성할 수 있다.
본 실시예에서, 상기 제1 도전막을 패터닝하는 마스크 중에서 게이트 버퍼(181b)에 대응되는 부분은 게이트 라인(181)에 인접한 부분의 폭이 게이트 패드(181p)에 인접한 부분의 폭보다 좁다. 즉, 상기 마스크 중에서 게이트 패드(181p)에 대응되는 부분과 게이트 버퍼(181b)에 대응되는 부분 사이의 경계는 수직이 아니다. 상기 마스크 중에서 게이트 버퍼(181b)에 대응되는 부분의 폭이 게이트 라인(181)에 대응되는 부분의 폭보다 넓은 경우, 제조공정 중에 게이트 버퍼(181b)가 과도하게 식각되더라도 게이트 패드(181p)와 게이트 라인(181) 사이의 최소폭이 유지되어 게이트 버퍼(181b)가 게이트라인(181)보다 가늘어지거나 단선되는 것이 방지된다.
도 7a, 7b 및 7c를 참조하면, 상기 게이트 전극들(도시되지 않음), 게이트 라인(181), 게이트 버퍼(181b) 및 게이트 패드(181p)가 형성된 게이트 절연막(104) 상에 층간 절연막(106)을 형성한다.
층간 절연막(106)의 일부를 식각하여 상기 액티브 패턴(도시되지 않음)을 부분적으로 노출하는 콘택홀들(도시되지 않음)을 형성한다.
층간 절연막(106) 상에 스위칭 트랜지스터(Qs)의 입력전극 및 출력전극, 구동 트랜지스터(Qd)의 입력전극 및 출력전극, 데이터 라인(171), 데이터 버퍼(171b), 데이터 패드(171p), 구동전압 라인(172), 구동전압 버퍼(172b) 및 구동전압 패드(172p)를 형성한다. 상기 입력전극들 및 출력전극들은 상기 콘택홀들을 통하여 상기 액티브 패턴(도시되지 않음)에 전기적으로 연결된다.
본 실시예에서, 층간 절연막(106) 상에 제2 도전막(도시되지 않음)을 형성한 후, 사진 식각 공정 또는 추가적인 식각 마스크를 이용하는 습식 식각 공정을 이용하여 상기 제2 도전막을 패터닝함으로써, 상기 입력전극 및 출력전극, 데이터 라인(171), 데이터 버퍼(171b), 데이터 패드(171p), 구동전압 라인(172), 구동전압 버퍼(172b) 및 구동전압 패드(172p)를 형성할 수 있다.
본 실시예에서, 상기 제2 도전막을 패터닝하는 마스크 중에서 데이터 버퍼(171b)에 대응되는 부분은 데이터 라인(171)에 인접한 부분의 폭이 데이터 패드(171p)에 인접한 부분의 폭보다 좁다. 즉, 상기 마스크 중에서 데이터 패드(171p)에 대응되는 부분과 데이터 버퍼(171b)에 대응되는 부분 사이의 경계는 수직이 아니다. 상기 마스크 중에서 데이터 버퍼(171b)에 대응되는 부분의 폭이 데이터 라인(171)에 대응되는 부분의 폭보다 넓은 경우, 제조공정 중에 데이터 버퍼(171b)가 과도하게 식각되더라도 데이터 패드(171p)와 데이터 라인(171) 사이의 최소폭이 유지되어 데이터 버퍼(171b)가 데이터라인(171)보다 가늘어지거나 단선되는 것이 방지된다.
또한, 상기 제2 도전막을 패터닝하는 마스크 중에서 구동전압 버퍼(172b)에 대응되는 부분은 구동전압 라인(172)에 인접한 부분의 폭이 구동전압 패드(172p)에 인접한 부분의 폭보다 좁다. 즉, 상기 마스크 중에서 구동전압 패드(172p)에 대응되는 부분과 구동전압 버퍼(172b)에 대응되는 부분 사이의 경계는 수직이 아니다. 상기 마스크 중에서 구동전압 버퍼(172b)에 대응되는 부분의 폭이 구동전압 라인(172)에 대응되는 부분의 폭보다 넓은 경우, 제조공정 중에 구동전압 버퍼(172b)가 과도하게 식각되더라도 구동전압 패드(172p)와 구동전압 라인(172) 사이의 최소폭이 유지되어 구동전압 버퍼(172b)가 구동전압 라인(172)보다 가늘어지거나 단선되는 것이 방지된다.
도 8a, 8b 및 8c를 참조하면, 상기 입력전극들 및 출력전극들, 데이터 라인(171), 데이터 버퍼(171b), 데이터 패드(171p), 구동전압 라인(172), 구동전압 버퍼(172b) 및 구동전압 패드(172p)가 형성된 층간절연막(106) 상에 평탄 절연막(108)을 형성한다.
평탄 절연막(108)의 일부를 식각하여 구동 트랜지스터(Qd)의 출력전극을 노출시키는 콘택홀(도시되지 않음)을 형성한다.
화소 영역에 대응되는 평탄절연막(108) 상에 제1 전극(146)을 형성한다. 제1 전극(146)은 평탄절연막(108)의 콘택홀을 통하여 구동 트랜지스터(Qd)의 출력전극에 전기적으로 연결된다.
본 실시예에서, 평탄절연막(108) 상에 제3 도전막을 형성한 후, 사진 식각 공정 또는 추가적인 식각 마스크를 이용하는 습식 식각 공정을 이용하여 상기 제3 도전막을 패터닝함으로써, 제1 전극(146)을 형성한다.
제1 전극(146)이 형성된 평탄 절연막(108) 상에 절연막(도시되지 않음)을 형성한 후, 절연막(도시되지 않음)의 일부를 패터닝하여 화소 정의막(112)을 형성한다. 화소 정의막(112)은 제1 전극(146)의 일부를 노출시키고 화소(도 1의 PX)를 정의한다.
화소정의막(112)과 평탄 절연막(108)을 부분적으로 식각하여 게이트 패드(181p), 데이터 패드(171p) 및 구동전압 패드(172p)를 노출시킨다.
화소 정의막(112)에 의해 노출된 제1 전극(146) 상에 유기 발광 소자(200)를 형성한다.
도 10a, 10b 및 10c를 참조하면, 유기 발광 소자(200) 및 화소정의막(112) 상에 제4 도전막(도시되지 않음)을 형성한다. 마스크를 이용한 사진식각공정을 통하여 제4 도전막을 패터닝하여 제2 전극(148)을 형성한다.
제2 전극(148) 및 유기 발광층(200)이 형성된 화소정의막(112) 상에 보호층(150)이 형성된다.
상기와 같은 본 실시예에 따르면, 게이트 라인(181)과 게이트 패드(181p)의 사이에 게이트 버퍼(181b)를 형성하고, 데이터 라인(171)과 데이터 패드(171p)의 사이에 데이터 버퍼(171b)를 형성하며, 구동전압 라인(172)과 구동전압 패드(172p)의 사이에 구동전압 버퍼(172b)를 형성한다. 또한 상기 버퍼들(181b, 171b, 172b)이 상기 패드들(181p, 171p, 172p)에 연결되는 부분의 폭이 상기 라인들(181, 171, 172)에 연결되는 부분의 폭보다 넓다. 따라서 습식 식각 공정 중에 식각액이 과도하게 집적되어 오버엣칭 현상이 발생하더라도, 신호전달라인과 패드의 사이에 전기적 연결관계가 안정적으로 형성된다.
도 11은 본 발명의 다른 실시예에 따른 표시장치를 나타내는 평면도이다. 본 실시예에서, 버퍼들을 제외한 나머지 구성요소들은 도 1 내지 도 10c에 도시된 실시예와 동일하므로 동일한 구성요소에 대한 중복되는 설명은 생략한다.
도 11을 참조하면, 게이트 버퍼(181bb)는 게이트 라인(181) 및 게이트 패드(181p)의 사이에 배치되어, 게이트 패드(181p)를 게이트 라인(181)에 전기적으로 연결시킨다. 게이트 버퍼(181bb)의 단부들 중 게이트 라인(181)에 인접한 부분의 폭은 게이트 패드(181p)에 인접한 부분의 폭보다 좁다. 게이트 패드(181p)와 게이트 버퍼(181bb) 사이의 경계는 수직이 아니다. 본 실시예에서, 게이트 버퍼(181bb)의 외측은 게이트 버퍼(181bb)의 중심선 방향으로 오목한 형상을 갖는다. 다른 실시예에서, 게이트 버퍼(181bb)의 외측은 다양한 형상을 가질 수도 있다. 게이트 버퍼(181bb)의 폭이 게이트 라인(181)보다 넓은 경우, 제조공정 중에 게이트 버퍼(181bb)가 과도하게 식각되더라도 게이트 패드(181p)와 게이트 라인(181) 사이의 저항이 감소하지 않는다.
데이터 버퍼(171bb)는 데이터 라인(171) 및 데이터 패드(171p)의 사이에 배치되어, 데이터 패드(171p)를 데이터 라인(171)에 전기적으로 연결시킨다. 데이터 버퍼(171bb)의 단부들 중 데이터 라인(171)에 인접한 부분의 폭은 데이터 패드(171p)에 인접한 부분의 폭보다 좁다. 데이터 패드(171p)와 데이터 버퍼(171bb) 사이의 경계는 수직이 아니다. 본 실시예에서, 데이터 버퍼(171bb)의 외측은 데이터 버퍼(171bb)의 중심선 방향으로 오목한 형상을 갖는다. 다른 실시예에서, 데이터 버퍼(171bb)의 외측은 다양한 형상을 가질 수도 있다. 데이터 버퍼(171bb)의 폭이 데이터 라인(171)보다 넓은 경우, 제조공정 중에 데이터 버퍼(171bb)가 과도하게 식각되더라도 데이터 패드(171p)와 데이터 라인(171) 사이의 저항이 감소하지 않는다.
구동전압 버퍼(172bb)는 구동전압 라인(172) 및 구동전압 패드(172p)의 사이에 배치되어, 구동전압 패드(172p)를 구동전압 라인(172)에 전기적으로 연결시킨다. 구동전압 버퍼(172bb)의 단부들 중 구동전압 라인(172)에 인접한 부분의 폭은 구동전압 패드(172p)에 인접한 부분의 폭보다 좁다. 구동전압 패드(172p)와 구동전압 버퍼(172bb) 사이의 경계는 수직이 아니다. 본 실시예에서, 구동전압 버퍼(172bb)의 외측은 구동전압 버퍼(172bb)의 중심선 방향으로 오목한 형상을 갖는다. 다른 실시예에서, 구동전압 버퍼(172bb)의 외측은 다양한 형상을 가질 수도 있다. 구동전압 버퍼(172bb)의 폭이 구동전압 라인(172)보다 넓은 경우, 제조공정 중에 구동전압 버퍼(172bb)가 과도하게 식각되더라도 구동전압 패드(172p)와 구동전압 라인(172) 사이의 저항이 감소하지 않는다.
도 12는 본 발명의 또 다른 실시예에 따른 표시장치를 나타내는 평면도이다.
도 12를 참조하면, 본 발명의 실시예에 의한 표시장치는 화소들(PX'), 게이트라인들(G1, G2, ... Gn), 데이터라인들(D1, D2, ... Dm), 구동전압라인들(V1, V2, ... Vm), 초기 전압(Vint) 라인들(I1, I2, ... In), 초기 전압(Vint) 발생부(160), 데이터 구동부(170), 제1 전원 구동부(175), 제2 전원 구동부(176), 주사 구동부(180) 및 타이밍 제어부(190)를 포함한다.
각 화소(PX)는 게이트라인들(G1, G2, ... Gn), 데이터라인들(D1, D2, ... Dm), 구동전압라인들(V1, V2, ... Vm), 초기 전압(Vint) 라인들(I1, I2, ... In) 및 제2 전극(148)을 통하여 각각 게이트 신호, 데이터신호, 구동전압, 초기 전압(Vint) 및 제2 구동전압을 인가받아 영상을 표시한다.
초기 전압(Vint) 발생부(160)은 타이밍 제어부(190)로부터 초기 전압(Vint) 제어신호를 인가받아 초기 전압(Vint)을 초기 전압(Vint) 라인들(I1, I2, ... In)로 인가한다.
도 13은 도 12에 도시된 표시장치의 화소를 나타내는 회로도이다.
도 12 및 도 13을 참조하면, 각 화소(PX')는 제 1 내지 제 6 박막트랜지스터(T1, T2 ... T6), 스토리지 캐패시터(Cst), 문턱전압 캐패시터(Cth) 및 유기발광 소자(OLED)를 포함한다.
상기 제 1 내지 제 6 박막트랜지스터(T1, T2 ... T6) 중 제 1 박막트랜지스터(T1)는 구동전압(Vdd)에 소스전극이 연결되고 제 5 박막트랜지스터(T5)의 소스전극에 드레인 전극이 연결되어, 상기 문턱전압 캐패시터(Cth)에 충전된 전하량에 따라 제어되는 게이트 전극을 포함한다.
상기 제 5 박막트랜지스터(T5)는 유기발광소자(OLED)와 연결된 드레인 전극과, 상기 제 1 박막트랜지스터(T1)의 드레인 전극과 연결된 소스 전극와, 별도의 인에이블 제어신호(EM)에 의해 제어되는 게이트 전극을 포함한다. 상기 인에이블 제어신호(EM)에 의해 상기 제 5 박막트랜지스터(T5)가 턴-온/오프(turn-on/off)되어 상기 유기발광 소자(OLED)로 전류를 공급하는 역할을 한다.
상기 제 1 내지 제 6 박막트랜지스터(T1 ~ T6) 중 제 2 박막트랜지스터(T2)는 상기 제 1 및 제 6 박막트랜지스터(T1, T6) 사이에 위치한 제 3 노드(N3)에 접속된 드레인 전극과, 제 2 노드(N2)에 접속된 소스 전극와, 이전 게이트라인에 인가된 스캔신호(scan(n-1))에 의해 제어되는 게이트 전극을 포함한다.
제 3 박막트랜지스터(T3)는 데이터 전압(Vdata)에 접속된 소스 전극과, 대응하는 게이트라인에 인가된 스캔신호(scan(n))에 제어되는 게이트 전극과, 상기 스토리지 캐패시터(Cst)와 문턱전압 캐패시터(Cth) 사이에 위치한제 1 노드(N1)에 접속된 드레인 전극을 포함한다. 제 4 박막트랜지스터(T4)는 전원전압(Vdd)에 접속된 소스 전극과, 상기 제 1 노드(N1)에 접속된 드레인 전극과, 상기 이전 게이트라인에 인가된 스캔신호(scan(n-1))에 제어되는 게이트 전극을 포함한다.
제6 박막트랜지스터(T6)는 초기 전압(Vint)에 접속된 게이트 전극과, 유기발광소자(OLED)에 접속된 드레인 전극과, 상기 문턱전압 캐패시터(Cth)에 접속된 소오스 전극을 포함하고, 초기 전압(Vint)에 따라 제어된다.
도 14는 도 12에 도시된 표시장치의 일부를 확대한 평면도이고, 도 15는 도 14의 III-III' 부분의 단면도이다. 본 실시예에서, 초기 전압(Vint) 발생부, Vint 제외한 나머지 구성요소들은 도 1 내지 도 10c에 도시된 실시예와 동일하므로 동일한 구성요소에 대한 중복되는 설명은 생략한다.
도 13 및 도 14를 참조하면, 초기 전압(Vint) 라인(161)은 제1 전극(146)과 동일한 층으로부터 형성되어, 제6 트랜지스터(T6)의 제어전극에 전기적으로 연결된다. 상기 표시 장치가 전면 발광 방식을 가질 경우, 초기 전압(Vint) 라인(161), 초기 전압(Vint) 버퍼(161b) 및 초기 전압(Vint) 패드(161p)는 반사율이 높은 금속, 반사성을 갖는 합금 등을 사용하여 형성될 수 있다. 예를 들면, 초기 전압(Vint) 라인(161), 초기 전압(Vint) 버퍼(161b) 및 초기 전압(Vint) 패드(161p)은 알루미늄, 은, 백금, 금(Au), 크롬, 텅스텐, 몰리브데늄, 티타늄, 팔라듐(Pd), 이리듐(Ir), 이들 금속의 합금 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 다른 실시예에서, 초기 전압(Vint) 라인(161), 초기 전압(Vint) 버퍼(161b) 및 초기 전압(Vint) 패드(161p)는 인듐 주석 산화물, 주석 산화물, 인듐 아연 산화물, 아연 산화물, 인듐 갈륨 산화물, 갈륨 산화물 등과 같은 투명 도전성 물질을 사용하여 형성될 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 다른 실시예에서, 초기 전압(Vint) 라인(161), 초기 전압(Vint) 버퍼(161b) 및 초기 전압(Vint) 패드(161p)는 제2 전극(148)과 동일한 층으로부터 형성될 수도 있다.
초기 전압(Vint) 패드(161p)는 초기 전압(Vint) 라인(161)의 일측 단부에 인접하게 배치되고, 초기 전압(Vint) 버퍼(161b)를 통하여 초기 전압(Vint) 라인(161)에 전기적으로 연결된다.
초기 전압(Vint) 버퍼(161b)는 초기 전압(Vint) 라인(161) 및 초기 전압(Vint) 패드(161p)의 사이에 배치되어, 초기 전압(Vint) 패드(161p)를 초기 전압(Vint) 라인(161)에 전기적으로 연결시킨다. 초기 전압(Vint) 버퍼(161b)의 단부들 중 초기 전압(Vint) 라인(161)에 인접한 부분의 폭은 초기 전압(Vint) 패드(161p)에 인접한 부분의 폭보다 좁다. 본 실시예에서 초기 전압(Vint) 패드(161p)와 초기 전압(Vint) 버퍼(161b) 사이의 경계는 수직이 아니다. 초기 전압(Vint) 버퍼(161b)의 폭이 초기 전압(Vint) 라인(161)보다 넓은 경우, 제조공정 중에 초기 전압(Vint) 버퍼(161b)가 과도하게 식각되더라도 초기 전압(Vint) 패드(161p)와 초기 전압(Vint) 라인(161) 사이의 저항이 감소하지 않는다.
도 16a, 17a 및 18a는 도 14에 도시된 표시장치의 제조방법을 나타내는 평면도들이고, 도 16b, 17b 및 18b는 도 14에 도시된 표시장치의 제조방법을 나타내는 단면도들이다.
도 16a, 16b 및 16c를 참조하면, 베이스 기판(100) 상에 버퍼층(102)을 형성한다. 버퍼층(102) 상에 액티브 패턴(도시되지 않음)을 형성한다. 액티브 패턴(도시되지 않음)이 형성된 버퍼층(102) 상에 게이트 절연막(104)을 형성한다. 게이트 절연막(104) 상에 제1 내지 제5 트랜지스터들(T1, T2 ... T5)의 게이트 전극들(도시되지 않음), 게이트 라인(도 3의 181), 게이트 버퍼(도 3의 181b) 및 게이트 패드(도 3의 181p)를 형성한다.
상기 게이트 전극들(도시되지 않음), 게이트 라인(도 3의 181), 게이트 버퍼(도 3의 181b) 및 게이트 패드(도 3의 181p)가 형성된 게이트 절연막(104) 상에 층간 절연막(106)을 형성한다.
층간 절연막(106) 상에 제1 내지 제5 트랜지스터들(T1, T2 ... T5)의 소오스 전극들 및 드레인 전극들, 데이터 라인(171), 데이터 버퍼(도 3의 171b), 데이터 패드(도 3의 171p), 구동전압 라인(도 3의 172), 구동전압 버퍼(도 3의 172b) 및 구동전압 패드(도 3의 172p)를 형성한다.
소오스 전극들 및 드레인 전극들, 데이터 라인(171), 데이터 버퍼(도 3의 171b), 데이터 패드(도 3의 171p), 구동전압 라인(도 3의 172), 구동전압 버퍼(도 3의 172b) 및 구동전압 패드(도 3의 172p)가 형성된 층간절연막(106) 상에 원시 평탄 절연막(108')을 형성한다.
도 17a 및 도 17b를 참조하면, 원시 평탄 절연막(108')의 일부를 식각하여 구동 트랜지스터(Qd)의 출력전극을 노출시키는 콘택홀(도시되지 않음)을 포함하는 평탄 절연막(108)을 형성한다.
평탄절연막(108) 상에 제1 전극(146), 초기 전압(Vint) 라인(161), 초기 전압(Vint) 버퍼(161b) 및 초기 전압(Vint) 패드(161p)를 형성한다. 제1 전극(146)은 평탄절연막(108)의 콘택홀을 통하여 제5 트랜지스터(T5)의 드레인 전극에 전기적으로 연결된다.
본 실시예에서, 평탄절연막(108) 상에 도전막을 형성한 후, 사진 식각 공정 또는 추가적인 식각 마스크를 이용하는 습식 식각 공정을 이용하여 상기 도전막을 패터닝함으로써, 제1 전극(146), 초기 전압(Vint) 라인(161), 초기 전압(Vint) 버퍼(161b) 및 초기 전압(Vint) 패드(161p)를 형성한다.
본 실시예에서, 상기 도전막을 패터닝하는 마스크 중에서 초기 전압(Vint) 버퍼(161b)에 대응되는 부분은 초기 전압(Vint) 라인(161)에 인접한 부분의 폭이 초기 전압(Vint) 패드(161p)에 인접한 부분의 폭보다 좁다. 즉, 상기 마스크 중에서 초기 전압(Vint) 패드(161p)에 대응되는 부분과 초기 전압(Vint) 버퍼(161b)에 대응되는 부분 사이의 경계는 수직이 아니다. 상기 마스크 중에서 초기 전압(Vint) 버퍼(161b)에 대응되는 부분의 폭이 초기 전압(Vint) 라인(161)에 대응되는 부분의 폭보다 넓은 경우, 제조공정 중에 초기 전압(Vint) 버퍼(161b)가 과도하게 식각되더라도 초기 전압(Vint) 패드(161p)와 초기 전압(Vint) 라인(161) 사이의 최소폭이 유지되어 초기 전압(Vint) 버퍼(161b)가 초기 전압(Vint) 라인(161)보다 가늘어지거나 단선되는 것이 방지된다.
도 18a 및 도 18b를 참조하면, 제1 전극(146), 초기 전압(Vint) 라인(161), 초기 전압(Vint) 버퍼(161b) 및 초기 전압(Vint) 패드(161p)가 형성된 평탄 절연막(108) 상에 화소 정의막(도 3의 112)을 형성한다.
화소 정의막(도 3의 112)에 의해 노출된 제1 전극(146) 상에 유기 발광 소자(200)를 형성한다.
도 14 및 도 15를 다시 참조하면, 유기 발광 소자(200) 및 화소정의막(도 3의 112) 상에 제2 전극(148)을 형성한다.
제2 전극(148) 및 유기 발광층(200)이 형성된 화소정의막(112) 상에 보호층(150)이 형성된다.
상기와 같은 본 실시예에 따르면, 초기 전압(Vint) 라인(161)과 초기 전압(Vint) 패드(161p)의 사이에 초기 전압(Vint) 버퍼(161b)를 형성한다. 또한 초기 전압(Vint) 버퍼(161b)가 초기 전압(Vint) 패드(161p)에 연결되는 부분의 폭이 초기 전압(Vint) 라인(161)에 연결되는 부분의 폭보다 넓다. 따라서 습식 식각 공정 중에 식각액에 취약한 투명한 도전성 물질을 포함하는 초기 전압(Vint) 버퍼(161b)에 오버엣칭 현상이 발생하더라도, 초기 전압(Vint) 라인(161)과 초기 전압(Vint) 패드(161p)의 사이에 전기적 연결관계가 안정적으로 형성된다.
도 19는 본 발명의 또 다른 실시예에 따른 표시장치를 나타내는 평면도이다. 본 실시예에서 초기 전압(Vint) 버퍼를 제외한 나머지 구성요소들은 도 14 내지 도 18b에 도시된 실시예와 동일하므로 동일한 구성요소에 대한 중복되는 설명은 생략된다.
도 19를 참조하면, 초기 전압(Vint) 버퍼(261b)는 초기 전압(Vint) 라인(161) 및 초기 전압(Vint) 패드(161p)의 사이에 배치되어, 초기 전압(Vint) 패드(161p)를 초기 전압(Vint) 라인(161)에 전기적으로 연결시킨다. 초기 전압(Vint) 버퍼(261b)의 단부들 중 초기 전압(Vint) 라인(161)에 인접한 부분의 폭은 초기 전압(Vint) 패드(161p)에 인접한 부분의 폭보다 좁다. 초기 전압(Vint) 패드(161p)와 초기 전압(Vint) 버퍼(261b) 사이의 경계는 수직이 아니다. 본 실시예에서, 초기 전압(Vint) 버퍼(261b)의 외측은 초기 전압(Vint) 버퍼(261b)의 중심선 방향으로 오목한 형상을 갖는다. 다른 실시예에서, 초기 전압(Vint) 버퍼(261b)의 외측은 다양한 형상을 가질 수도 있다. 초기 전압(Vint) 버퍼(261b)의 폭이 초기 전압(Vint) 라인(161)보다 넓은 경우, 제조공정 중에 초기 전압(Vint) 버퍼(261b)가 과도하게 식각되더라도 초기 전압(Vint) 패드(161p)와 초기 전압(Vint) 라인(161) 사이의 저항이 감소하지 않는다.
상기의 실시예들에서는 유기발광표시장치를 예로 들었으나, 본 발명의 기술적 사상은 액정표시장치, 전기영동표시장치, 플라즈마표시장치 등 다양한 표시장치에 적용될 수 있다.
상술한 바에 있어서, 본 발명의 예시적인 실시예들을 설명하였지만, 본 발명은 이에 한정되지 않으며 해당 기술 분야에서 통상의 지식을 가진 자라면 다음에 기재하는 특허 청구 범위의 개념과 범위를 벗어나지 않는 범위 내에서 다양한 변경 및 변형이 가능함을 이해할 수 있을 것이다.
본 발명의 예시적인 실시예들에 따르면, 게이트 라인과 게이트 패드의 사이에 게이트 버퍼를 형성하고, 데이터 라인과 데이터 패드의 사이에 데이터 버퍼를 형성하며, 구동전압 라인과 구동전압 패드의 사이에 구동전압 버퍼를 형성한다. 또한 상기 버퍼들이 상기 패드들에 연결되는 부분의 폭이 상기 라인들에 연결되는 부분의 폭보다 넓다. 따라서 습식 식각 공정 중에 식각액이 과도하게 집적되어 오버엣칭 현상이 발생하더라도, 신호전달라인과 패드의 사이에 전기적 연결관계가 안정적으로 형성된다.
또한, 초기 전압(Vint) 라인과 초기 전압(Vint) 패드의 사이에 초기 전압(Vint) 버퍼를 형성한다. 따라서 습식 식각 공정 중에 식각액에 취약한 투명한 도전성 물질을 포함하는 초기 전압(Vint) 버퍼에 오버엣칭 현상이 발생하더라도, 초기 전압(Vint) 라인과 초기 전압(Vint) 패드의 사이에 전기적 연결관계가 안정적으로 형성된다.
100：베이스 기판 Qs : 스위칭 트랜지스터
Qd : 구동 트랜지스터 Cst : 스토리지 캐패시터
LD : 유기 발광 소자 G1, G2,... Gn : 게이트 라인
D1, D2,... Dm : 데이터 라인 V1, V2,... Vm : 구동전압 라인
I1, I2,... In : 초기 전압(Vint) 라인 PX : 화소
100 : 베이스 기판 102 : 버퍼층
104 : 게이트 절연막 106 : 층간 절연막
108 : 평탄 절연막 112 : 화소 정의막
146 : 제1 전극 148 : 제2 전극
200 : 유기 발광층 150 : 보호층
160 : 초기 전압(Vint) 발생부 161 : 초기 전압(Vint) 라인
161b : 초기 전압(Vint) 버퍼 161p : 초기 전압(Vint) 패드
170 : 데이터 구동부 171 : 데이터 라인
171b : 데이터 버퍼 171p : 데이터 패드
172 : 구동전압 라인 172b : 구동전압 버퍼
172p : 구동전압 패드 181 : 데이터 라인
181b : 데어터 버퍼 181p : 데이터 패드
175 : 제1 전원 구동부 176 : 제2 전원 구동부
180 : 게이트 구동부 190 : 타이밍 컨트롤러

Claims (20)

  1. 영상이 표시되는 복수개의 화소들;
    상기 화소에 전기적으로 연결되어 영상신호를 전달하는 신호선;
    상기 신호선에 전기적으로 연결되고 상기 신호선의 폭보다 넓은 폭을 갖는 패드;
    상기 신호선과 상기 패드의 사이에 배치되고, 상기 패드에 인접하는 단부의 폭이 상기 신호선에 인접하는 단부의 폭보다 넓은 버퍼를 포함하고,
    상기 신호선은 게이트라인, 데이터라인 및 구동전압 라인을 포함하고,
    상기 버퍼는 상기 게이트라인, 상기 데이터라인 및 상기 구동전압 라인에 각각 연결되는 게이트 버퍼, 데이터 버퍼 및 구동전압 버퍼를 포함하며,
    상기 패드는 상기 게이트 버퍼, 상기 데이터 버퍼 및 상기 구동전압 버퍼에 각각 연결되는 게이트 패드, 데이터 패드 및 구동전압 패드를 포함하고,
    상기 버퍼의 외측은 사선형상을 가지거나 또는 상기 버퍼의 중심 방향으로 오목한 형상을 가지는 것을 특징으로 하는 표시장치.
  2. 제1항에 있어서, 상기 패드와 상기 버퍼의 사이의 경계는 수직이 아닌 것을 특징으로 하는 표시장치.
  3. 삭제
  4. 삭제
  5. 제1항에 있어서, 상기 각 화소는 박막트랜지스터를 포함하고, 상기 게이트라인, 상기 게이트 패드 및 상기 게이트 버퍼는 상기 박막트랜지스터의 게이트전극과 동일한 층으로부터 형성되는 것을 특징으로 하는 표시장치.
  6. 삭제
  7. 제1항에 있어서, 상기 각 화소는 박막트랜지스터를 포함하고, 상기 데이터라인, 상기 데이터 패드 및 상기 데이터 버퍼는 상기 박막트랜지스터의 소오스 전극 및 드레인 전극과 동일한 층으로부터 형성되는 것을 특징으로 하는 표시장치.
  8. 삭제
  9. 제1항에 있어서, 상기 구동전압 패드는 복수의 구동전압 버퍼들을 통해 복수의 구동전압 라인들에 연결되는 것을 특징으로 하는 표시장치.
  10. 제1항에 있어서, 상기 신호선은 초기 전압(Vint) 라인을 더 포함하고, 상기 패드는 초기 전압(Vint) 패드를 더 포함하며, 상기 버퍼는 초기 전압(Vint) 버퍼를 더 포함하는 것을 특징으로 하는 표시장치.
  11. 제10항에 있어서, 상기 각 화소는 제1 전극, 상기 제1 전극에 대향하는 제2 전극 및 상기 제1 전극과 상기 제2 전극의 사이에 개재되는 유기발광소자를 포함하고, 상기 초기 전압 라인, 상기 초기 전압 패드 및 상기 초기 전압 버퍼는 상기 제1 전극과 동일한 층으로부터 형성되는 것을 특징으로 하는 표시장치.
  12. 베이스 기판 상에 도전막을 형성하는 단계;
    상기 도전막을 패터닝하여 신호선, 상기 신호선에 전기적으로 연결되고 상기 신호선의 폭보다 넓은 폭을 갖는 패드, 및 상기 신호선과 상기 패드의 사이에 배치되고, 상기 패드에 인접하는 단부의 폭이 상기 신호선에 인접하는 단부의 폭보다 넓은 버퍼를 형성하는 단계;
    상기 베이스 기판 상에 상기 신호선에 전기적으로 연결되는 박막 트랜지스터를 형성하는 단계; 및
    상기 신호선 및 상기 박막 트랜지스터에 연결되며 영상이 표시되는 화소를 형성하는 단계를 포함하고,
    상기 신호선은 게이트라인, 데이터라인 및 구동전압 라인을 포함하고,
    상기 버퍼는 상기 게이트라인, 상기 데이터라인 및 상기 구동전압 라인에 각각 연결되는 게이트 버퍼, 데이터 버퍼 및 구동전압 버퍼를 포함하며,
    상기 패드는 상기 게이트 버퍼, 상기 데이터 버퍼 및 상기 구동전압 버퍼에 각각 연결되는 게이트 패드, 데이터 패드 및 구동전압 패드를 포함하고,
    상기 버퍼의 외측은 사선형상을 가지거나 또는 상기 버퍼의 중심 방향으로 오목한 형상을 가지는 것을 특징으로는 표시장치의 제조방법.
  13. 제12항에 있어서, 상기 도전막은 습식 식각 공정을 포함하는 포토레지스트공정을 통하여 패터닝되는 것을 특징으로 하는 표시장치의 제조방법.
  14. 제13항에 있어서, 상기 포토레지스트 공정에 사용되는 마스크 중에서 상기 버퍼에 대응되는 부분은 상기 신호선에 인접한 부분의 폭이 상기 패드에 인접한 부분의 폭보다 좁은 것을 특징으로 하는 표시장치의 제조방법.
  15. 제12항에 있어서, 상기 게이트라인, 상기 게이트 패드 및 상기 게이트 버퍼는 상기 박막 트랜지스터의 게이트 전극과 동일한 층으로부터 형성되는 것을 특징으로 하는 표시장치의 제조방법.
  16. 제12항에 있어서, 상기 데이터라인, 상기 데이터 패드 및 상기 데이터 버퍼는 상기 박막 트랜지스터의 소오스 전극 및 드레인 전극과 동일한 층으로부터 형성되는 것을 특징으로 하는 표시장치의 제조방법.
  17. 베이스 기판 상에 복수개의 신호선들 및 박막 트랜지스터들을 형성하는 단계;
    상기 신호선들 및 상기 박막 트랜지스터들이 형성된 베이스 기판 상에 도전막을 형성하는 단계;
    상기 도전막을 패터닝하여 제1 전극, 신호선, 상기 신호선에 전기적으로 연결되고 상기 신호선의 폭보다 넓은 폭을 갖는 패드, 및 상기 신호선과 상기 패드의 사이에 배치되고, 상기 패드에 인접하는 단부의 폭이 상기 신호선에 인접하는 단부의 폭보다 넓은 버퍼를 형성하는 단계;
    상기 제1 전극 상에 유기 발광층을 형성하는 단계; 및
    상기 유기 발광층 상에 제2 전극을 형성하는 단계를 포함하는 표시장치의 제조방법.
  18. 제17항에 있어서, 상기 도전막은 알루미늄, 은, 백금, 금, 크롬, 텅스텐, 몰리브데늄, 티타늄, 팔라듐, 이리듐 및 이들 금속의 합금 중 적어도 하나를 포함하는 것을 특징으로 하는 표시장치의 제조방법.
  19. 제17항에 있어서, 상기 도전막은 투명 도전성 물질을 포함하는 것을 특징으로 하는 표시장치의 제조방법.
  20. 제17항에 있어서, 상기 신호선은 초기 전압(Vint) 라인을 포함하고, 상기 패드는 초기 전압(Vint) 패드를 포함하며, 상기 버퍼는 초기 전압(Vint) 버퍼를 포함하는 것을 특징으로 하는 표시장치의 제조방법.
KR1020130031253A 2013-03-25 2013-03-25 표시장치 및 그 제조방법 KR101656307B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020130031253A KR101656307B1 (ko) 2013-03-25 2013-03-25 표시장치 및 그 제조방법
US13/963,273 US9184223B2 (en) 2013-03-25 2013-08-09 Display apparatus and method manufacturing the same
US14/925,672 US9401394B2 (en) 2013-03-25 2015-10-28 Method of manufacturing display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130031253A KR101656307B1 (ko) 2013-03-25 2013-03-25 표시장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20140116583A KR20140116583A (ko) 2014-10-06
KR101656307B1 true KR101656307B1 (ko) 2016-09-12

Family

ID=51568463

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130031253A KR101656307B1 (ko) 2013-03-25 2013-03-25 표시장치 및 그 제조방법

Country Status (2)

Country Link
US (2) US9184223B2 (ko)
KR (1) KR101656307B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9666658B2 (en) * 2015-01-05 2017-05-30 Samsung Display Co., Ltd. Organic light emitting diode display and manufacturing method thereof
US10147745B2 (en) * 2015-04-01 2018-12-04 Shanghai Tianma Micro-electronics Co., Ltd. Array substrate, display panel and display device
KR102536628B1 (ko) * 2015-08-24 2023-05-26 엘지디스플레이 주식회사 투명표시장치
KR20200089789A (ko) * 2019-01-17 2020-07-28 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0611721A (ja) 1992-06-26 1994-01-21 Sharp Corp 液晶パネルの実装構造および実装方法
KR100264888B1 (ko) 1997-12-12 2000-09-01 구본준 액정표시장치제조방법
KR20000006847A (ko) * 1999-11-08 2000-02-07 이준영 차량용 자전거캐리어
KR100390456B1 (ko) * 2000-12-13 2003-07-07 엘지.필립스 엘시디 주식회사 액정 디스플레이 패널 및 그 제조방법
US6737653B2 (en) * 2001-03-12 2004-05-18 Lg. Philips Lcd Co., Ltd. X-ray detector and method of fabricating therefore
CN100378551C (zh) * 2001-10-22 2008-04-02 三星电子株式会社 液晶显示器及其制造方法
KR100910566B1 (ko) 2003-02-03 2009-08-03 삼성전자주식회사 박막 트랜지스터 표시판의 제조 방법 및 이를 위한 마스크
US20040224241A1 (en) 2003-02-03 2004-11-11 Samsung Electronics Co., Ltd. Thin film transistor array panel, manufacturing method thereof, and mask therefor
JP2005005039A (ja) 2003-06-10 2005-01-06 Dainippon Printing Co Ltd プラズマディスプレイパネルの製造方法およびプラズマディスプレイパネル
KR101038685B1 (ko) * 2004-03-22 2011-06-03 엘지디스플레이 주식회사 유기전계 발광소자와 그 제조방법
KR101209057B1 (ko) * 2005-10-28 2012-12-06 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법

Also Published As

Publication number Publication date
US20160049457A1 (en) 2016-02-18
KR20140116583A (ko) 2014-10-06
US9184223B2 (en) 2015-11-10
US20140284564A1 (en) 2014-09-25
US9401394B2 (en) 2016-07-26

Similar Documents

Publication Publication Date Title
US20200243022A1 (en) Display Device
US20210202593A1 (en) Organic light emitting display device
US10038046B2 (en) Organic light emitting diode display
US9601556B2 (en) Organic light emitting display device and method of manufacturing the same
KR102395917B1 (ko) 표시 장치 및 그 제조 방법
US20160079334A1 (en) Organic light emitting display device and method of manufacturing the same
US8866706B2 (en) Organic electroluminescent display device and manufacturing method of the same
US9899463B2 (en) Display device
TW201239855A (en) Light-emitting display and method of manufacturing the same
TWI591829B (zh) 有機發光顯示器裝置及其製造方法
JP2006066917A (ja) 有機発光表示装置及びその製造方法
US20070012926A1 (en) Display device with reduced number of wires and manufacturing method thereof
JP2007156494A (ja) 表示装置及びその製造方法
US20100085342A1 (en) Display Panel
KR101656307B1 (ko) 표시장치 및 그 제조방법
KR102543973B1 (ko) 유기발광소자 표시장치
KR20160033589A (ko) 유기발광 표시장치 및 그의 제조방법
KR20090040224A (ko) 표시 장치 유닛 및 그 제조 방법
KR20090002717A (ko) 전계발광소자 및 그 제조방법
JP2001267086A (ja) ディスプレイパネルおよびそのパネルを搭載した情報処理装置
KR20150063818A (ko) 유기 발광 표시장치 및 그의 제조방법
JP2011191606A (ja) 発光装置及びその製造方法並びに電子機器
KR20110070607A (ko) 유기발광다이오드 표시장치 및 이의 제조 방법
JP2007142324A (ja) 薄膜トランジスタおよび画像表示装置
KR100946371B1 (ko) 유기 발광 표시 장치 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant