KR100309925B1 - 액정 표시 장치용 박막 트랜지스터 기판과 그 제조 방법 및 이에 사용되는 광마스크 - Google Patents
액정 표시 장치용 박막 트랜지스터 기판과 그 제조 방법 및 이에 사용되는 광마스크 Download PDFInfo
- Publication number
- KR100309925B1 KR100309925B1 KR1019990027548A KR19990027548A KR100309925B1 KR 100309925 B1 KR100309925 B1 KR 100309925B1 KR 1019990027548 A KR1019990027548 A KR 1019990027548A KR 19990027548 A KR19990027548 A KR 19990027548A KR 100309925 B1 KR100309925 B1 KR 100309925B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- pattern
- gate
- substrate
- light
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 32
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 19
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 239000010408 film Substances 0.000 claims abstract description 141
- 239000000758 substrate Substances 0.000 claims abstract description 63
- 238000002834 transmittance Methods 0.000 claims abstract description 55
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 53
- 239000004065 semiconductor Substances 0.000 claims abstract description 45
- 230000001681 protective effect Effects 0.000 claims abstract description 32
- 238000005530 etching Methods 0.000 claims abstract description 22
- 238000000034 method Methods 0.000 claims description 28
- 230000003287 optical effect Effects 0.000 claims description 16
- 230000002093 peripheral effect Effects 0.000 claims description 11
- 238000004380 ashing Methods 0.000 claims description 5
- 238000009413 insulation Methods 0.000 claims 1
- 229910021417 amorphous silicon Inorganic materials 0.000 abstract description 6
- 229910052751 metal Inorganic materials 0.000 abstract description 6
- 239000002184 metal Substances 0.000 abstract description 6
- 239000010410 layer Substances 0.000 description 93
- 239000000463 material Substances 0.000 description 11
- 238000002161 passivation Methods 0.000 description 11
- 239000004020 conductor Substances 0.000 description 8
- 238000001312 dry etching Methods 0.000 description 8
- 229920000642 polymer Polymers 0.000 description 7
- 239000011651 chromium Substances 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 6
- 229910000838 Al alloy Inorganic materials 0.000 description 4
- 229910052804 chromium Inorganic materials 0.000 description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 239000011241 protective layer Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- MGRWKWACZDFZJT-UHFFFAOYSA-N molybdenum tungsten Chemical compound [Mo].[W] MGRWKWACZDFZJT-UHFFFAOYSA-N 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13458—Terminal pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
절연 기판 위에 게이트 배선을 형성하고, 게이트 배선 위에 게이트 절연막, 도핑된 비정질 규소층, 비정질 규소층 및 데이터 금속층을 차례로 적층하고 패터닝하여 데이터 배선 및 그 하부의 접촉층 패턴을 형성하고, 그 위에 보호막을 적층한다. 보호막 위에 부분에 따라 두께가 다른 감광막 패턴을 형성하고 이 감광막 패턴을 마스크로 하여 그 하부의 보호막, 반도체층 및 게이트 절연막을 식각함으로써 액정 표시 장치용 박막 트랜지스터 기판을 제조한다. 이 때, 두께가 다른 감광막 패턴은 투명한 기판과 이 기판 위에 형성되어 있으며 일부는 제거되고 다른 일부에는 슬릿 패턴이 형성되어 있는 투과율 조절막과 투과율 조절막 위의 일정 부분에 형성되어 있는 불투명막을 가지는 광마스크를 사용하여 형성한다. 이렇게 하면, 액정 표시 장치용 박막 트랜지스터 기판의 제조 공정을 단순화하면서도 수율을 높일 수 있다.
Description
본 발명은 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법과 이에 사용되는 광마스크에 관한 것이다.
액정 표시 장치는 일반적으로 공통 전극과 컬러 필터(color filter) 등이 형성되어 있는 상부 기판과 박막 트랜지스터와 화소 전극 등이 형성되어 있는 하부기판 사이에 액정 물질을 주입해 놓고 화소 전극과 공통 전극에 서로 다른 전위를 인가함으로써 전계를 형성하여 액정 분자들의 배열을 변경시키고, 이를 통해 빛의 투과율을 조절함으로써 화상을 표현하는 장치이다.
두 장의 기판 중에서 액정 표시 장치용 박막트랜지스터 기판은 본 발명자의 대한민국 특허출원 제95-189호에서와 같이, 기판 위에 형성되어 있는 박막 트랜지스터와 이에 의하여 제어되는 화소 전극을 기본 구조로 한다.
이 특허출원에서와 같이 박막 트랜지스터 기판은 여러 층에 걸친 박막의 성막 및 사진 식각 공정을 통하여 제조하며, 사진 식각 회수가 그 제조 공정의 숫자를 대표한다. 따라서, 얼마나 적은 수의 사진 식각 공정을 통하여 얼마나 안정된 소자를 형성하는지가, 앞의 제95-189호에서도 나타난 바와 같이, 제조 원가를 결정하는 중요한 요소이다.
그런데 종래의 일반적이 사진 식각 공정은, 제 95-189호에 나타난 바와 같이, 감광막을 두 부분, 즉 빛에 노출되는 부분과 그렇지 아니한 부분으로 나누어 노광시킨 후 현상함으로써, 감광막이 아예 없거나 일정한 두께로 존재하며, 이에 따라 식각 깊이도 일정하다.
한편, 다른 종래 기술로서, A TFT Manufactured by 4 Masks Process with New Photolithography (Chang Wook Han 등, Proceedings of The 18th International Display Research Conference Asia Display 98, p. 1109-1112, 1998. 9.28-10.1)(이하 '아시아 디스플레이'라 함)에 4 장의 마스크를 이용하여 박막 트랜지스터를 제조하는 방법이 기재되어 있다. 이 기술에서는 특정 부분에만그리드가 있는 마스크를 사용하여 양의 감광막을 노광함으로써, 그리드 부분으로 조사되는 빛의 양을 줄여 다른 부분보다 두께가 얇은 부분이 있는 감광막 패턴을 형성하고, 이를 이용하여 사진 식각 횟수를 감소시키는 것이다. 그러나 이 경우에 그리드 마스크로써 처리할 수 있는 영역이 한정되어 있어 광범위한 영역을 처리할 수 없거나, 설사 할 수 있다고 하더라도 전체적으로 균일한 식각 깊이를 갖도록 처리하는 데는 어려움이 있다.
또한 부분적으로 노광량을 달리하여 부분에 따라 다른 두께를 가지는 감광막을 형성할 때에는 노광량을 정밀하게 조절할 필요가 있는데, 하부에 빛을 잘 반사시키는 물질인 금속 등으로 이루어진 패턴이 형성되어 있는 경우에는 그 부분은 반사광을 받게 되어 다른 부분에 비해 더 많은 빛을 받게 되므로 노광량 조절이 어렵게 되고, 결국 감광막의 두께를 조절할 수 없는 문제점이 있다.
본 발명이 이루고자 하는 기술적 과제는 액정 표시 장치용 박막 트랜지스터 기판을 제조하는 방법을 단순화하는 것이다.
본 발명이 이루고자 하는 또 다른 기술적 과제는 광마스크의 노광량을 부분에 따라 정밀하게 조절할 수 있도록 하는 것이다.
도 1은 본 발명의 실시예에 따른 광마스크의 단면도이고,
도 2는 본 발명의 실시예에 따라 제조된 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고,
도 3과 도 4는 각각 도 2의 III-III'선과 IV-IV'선에 대한 단면도이고,
도 5a는 본 발명의 실시예에 따라 박막 트랜지스터 기판을 제조하는 중간 과정에서의 기판의 배치도이고,
도 5b와 도 5c는 각각 도 5a의 Vb-Vb'선과 Vc-Vc'선에 대한 단면도이고,
도 6a는 본 발명의 실시예에 따라 박막 트랜지스터 기판을 제조하는 과정중 도 5a 내지 도 5c의 다음 단계에서의 기판의 배치도이고,
도 6b와 도 6c는 각각 도 6a의 VIb-VIb'선과 VIc-VIc'선에 대한 단면도이고,
도 7a는 본 발명의 실시예에 따라 박막 트랜지스터 기판을 제조하는 과정중 도 6a 내지 도 6c의 다음 단계에서의 기판의 배치도이고,
도 7b와 도 7c는 각각 도 7a의 VIIb-VIIb'선과 VIIc-VIIc'선에 대한 단면도로서, 이 때 사용되는 광마스크도 함께 도시되어 있고,
도 8은 도 7a 내지 도 7c의 단계에서 사용되는 광마스크의 배치도이고,
도 9a와 도 9b는 각각 도 7a의 VIIb-VIIb'선과 VIIc-VIIc'선에 대한 단면도로서, 도 7b와 도 7c의 다음 단계에서의 단면도이고,
도 10a와 도 10b는 각각 도 7a의 VIIb-VIIb'선과 VIIc-VIIc'선에 대한 단면도로서, 도 9a와 도 9b의 다음 단계에서의 단면도이고,
도 11a와 도 11b는 각각 도 7a의 VIIb-VIIb'선과 VIIc-VIIc'선에 대한 단면도로서, 도 9a와 도 9b의 다음 단계에서의 단면도이고,
도 12a와 도 12b는 각각 도 7a의 VIIb-VIIb'선과 VIIc-VIIc'선에 대한 단면도로서, 도 11a와 도 11b의 다음 단계에서의 단면도이고,
도 13a와 도 13b는 각각 도 7a의 VIIb-VIIb'선과 VIIc-VIIc'선에 대한 단면도로서, 도 12a와 도 12b의 다음 단계에서의 단면도이고,
도 14a와 도 14b는 각각 도 7a의 VIIb-VIIb'선과 VIIc-VIIc'선에 대한 단면도로서, 도 13a와 도 13b의 다음 단계에서의 단면도이다.
이러한 과제를 해결하기 위하여 본 발명에서는 서로 광투과율이 다른 2개의 막을 투명한 기판 위에 형성하고 이들 중 적어도 하나의 막에 투과율 조절용 패턴을 형성하여 광투과율을 세분한다.
구체적으로는, 투명한 기판 위에 이 기판보다 낮은 광투과율을 가지는 제1막과 제1막과 중첩되며 제1막 및 기판과는 다른 광투과율을 가지는 제2막을 형성하여 이루어진 광마스크에 있어서, 기판은 제1막으로 완전히 덮여 있는 제1 부분, 제1막에 투과율 조절용 패턴이 형성되어 있는 제2 부분 및 제1막이 제거되어 있는 제3 부분을 포함하며, 제2막은 기판의 특정 부분에만 형성한다.
이 때, 제2막은 제1 부분의 특정 부분에만 형성할 수 있고, 기판은 노광용 빛에 대하여 90 % 이상의 광투과율을 가지며 제2막은 노광용 빛에 대하여 3 % 이하의 광투과율을 가지며 제2막은 20 % 내지 40 %의 광투과율을 가지도록 할 수 있다. 또한, 상기 투과율 조절용 패턴은 슬릿 패턴일 수 있고, 제2막에도 투과율 조절용 패턴을 형성할 수 있으며, 제2막은 제1 부분의 일부분에만 형성할 수 있다.
이러한 광마스크를 사용하여 액정 표시 장치용 박막 트랜지스터 기판을 제조하는 방법은 게이트 배선을 형성하는 단계, 게이트 절연막 패턴을 형성하는 단계, 반도체층 패턴을 형성하는 단계, 접촉층 패턴을 형성하는 단계, 데이터 배선을 형성하는 단계, 드레인 전극을 노출시키는 제1 접촉구를 가지는 보호 절연막 패턴을 형성하는 단계, 보호 절연막 위에 제1 접촉구를 통하여 드레인 전극과 연결되는 화소 전극을 형성하는 단계를 포함하며, 상기 게이트 절연막 패턴은 부분에 따라 두께가 다른 감광막 패턴을 사용하여 형성하되 이 감광막 패턴을 이용한 식각 과정에서 반도체층 패턴, 접촉층 패턴, 데이터 배선, 보호 절연막 패턴 및 화소 전극 중 적어도 어느 하나와 함께 형성하고, 여기서 부분에 따라 두께가 다른 감광막 패턴은 상기 광마스크를 사용하여 형성한다.
이 때, 부분에 따라 두께가 다른 감광막 패턴을 형성하는 공정에서 광마스크는 제2막이 형성되어 있는 부분이 박막 트랜지스터 기판의 주변부 및 데이터 배선에 대응하고, 제2 부분이 게이트선에 대응하며, 제3 부분이 게이트 패드 및 데이터 패드에 대응하도록 정렬할 수 있다.
또, 감광막 패턴은 제1 부분, 제1부분보다 두꺼운 제2 부분, 제2 부분보다 두꺼운 제3 부분을 가지며, 제1 부분은 게이트 패드 상부에 위치하며 제2 부분은 화면 표시부에 위치하도록 할 수 있다. 또한, 감광막 패턴은 보호 절연막 위에 형성하고, 게이트 절연막 패턴, 반도체층 패턴 및 보호 절연막 패턴을 형성하는 단계는 한 번의 식각 공정을 통하여 제1 부분 아래의 보호 절연막 및 반도체층을 식각함과 동시에 제2 부분을 식각하는 단계, 애싱 공정을 통하여 제2 부분을 제거하여 그 아래의 보호 절연막을 노출시키는 단계, 감광막 패턴을 마스크로 하여 보호 절연막 및 게이트 절연막을 식각하여 제2 부분 아래의 반도체층을 노출시킴과 함께 제1 부분 아래의 게이트 패드를 노출시키는 제2 접촉구를 형성하는 단계 및 감광막 패턴을 마스크로 하여 제2 부분에서 반도체층을 제거하는 단계를 포함할 수 있다.
그러면 도면을 참고로 하여 본 발명의 실시예에 따른 광마스크에 대하여 설명한다.
도 1은 본 발명의 실시예에 따른 광마스크의 단면도이다.
본 발명의 실시예에 따른 광마스크는 투명한 기판(510)과 그 위에 형성되어 있는 투과율 조절막(520) 및 불투명막(530)으로 이루어져 있다. 이 때, 불투명막(530)은 빛의 파장 중에서 G 선, H 선 또는 I 선에 대하여 투과율이 3 %이하가 되는 것이 바람직하고, 투과율 조절막(520)은 20 %에서 40% 사이가 되는 것이 바람직하며, 투명한 기판(510)은 90% 이상이 되는 것이 바람직하다. 이 때, 투과율 조절막(520)과 불투명막(530)의 광투과율 차이는 물질 자체가 가지는 광투과율이 서로 다른 것을 사용함으로써 형성할 수도 있고, 동일한 물질을 사용하되 그 두께를 달리함으로써 형성할 수도 있다. 후자의 예로는 크롬을 100 Å 내지 300 Å의 두께로 형성하여 투과율 조절막(520)으로 사용하고, 같은 크롬을 투과율 조절막(520)보다 충분히 두껍게 형성하여 불투명막(530)으로 사용하는 경우를 들 수 있다.
기판(510)은 빛을 투과시키는 정도에 따라 5개의 부분으로 나누어진다. 즉, 빛을 거의 투과시키지 않는 A 부분, 빛의 대부분을 투과시키는 B 부분, 빛의 투과율이 A 부분과 B 부분의 중간 정도 되는 C 부분, 빛의 투과율이 B 부분과 C 부분의 중간 정도 되는 E 부분 및 투과율이 C 부분과 A 부분의 중간 정도 되는 F 부분으로 나누어진다. 여기서, A 부분에는 기판(510) 위에 투과율 조절막(520) 및 불투명막(530)이 모두 형성되어 있고, B 부분에는 기판(510) 위에 아무 것도 형성되어 있지 않으며, C 부분에는 기판(510) 위에 투과율 조절막(520)만 형성되어 있다. 또, E 부분에는 기판(510) 위에 투과율 조절막(520)이 형성되어 있으나 투과율 조절막(520)에 다수의 슬릿 패턴이 형성되어 있고, F 부분에는 투과율 조절막(520) 및 불투명막(530)이 형성되어 있으나 불투명막(530)에 다수의 슬릿 패턴이 형성되어 있다.
이 때, E 부분의 투과율 조절막(520)과 F 부분의 불투명막(530)에 형성되어있는 슬릿 패턴은 그 폭이 감광막의 노광에 사용되는 광원의 분해능보다 좁아야 하며, 이는 빛이 슬릿을 통과하는 과정에서 회절되도록 하여 입사되는 빛의 일부만이 투과할 수 있도록 하기 위함이다. 여기서 투과율 조절막(520)과 불투명막(530)에 형성하는 패턴은 반드시 슬릿 패턴이어야 하는 것은 아니고, 빛의 회절을 유발할 수 있는 것이라면 어떤 모양이라도 무방하다. 즉, 모자이크 모양 등도 사용할 수 있다.
이렇게 하면 기판과 광투과율이 서로 다른 2개의 막만으로 형성된 하나의 광마스크에서 빛의 투과율을 5 단계로 분해할 수 있다.
그러면, 이상에서 설명한 광마스크를 이용하여 액정 표시 장치용 박막 트랜지스터 기판을 제조하는 방법을 설명한다.
우선, 도면을 참고로 하여 본 발명의 실시예에 따라 제조된 액정 표시 장치용 박막 트랜지스터 기판의 구조에 대하여 설명한다.
도 2는 본 발명의 실시예에 따라 제조된 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고, 도 3과 도 4는 각각 도 2의 III-III'선과 IV-IV'선에 대한 단면도이다.
먼저, 절연 기판(10) 위에 알루미늄(Al) 또는 알루미늄 합금(Al alloy), 몰리브덴(Mo) 또는 몰리브덴-텅스텐(MoW) 합금, 크롬(Cr), 탄탈륨(Ta) 등의 금속 또는 도전체로 만들어진 게이트 배선이 형성되어 있다. 게이트 배선은 가로 방향으로 뻗어 있는 주사 신호선 또는 게이트선(22), 게이트선(22)의 끝에 연결되어 있어 외부로부터의 주사 신호를 인가 받아 게이트선(22)으로 전달하는 게이트 패드(24)및 게이트선(22)의 일부인 박막 트랜지스터의 게이트 전극(26)을 포함한다.
게이트 배선(22, 24, 26)은 단일층으로 형성될 수도 있지만, 이중층이나 삼중층으로 형성될 수도 있다. 이중층 이상으로 형성하는 경우에는 한 층은 저항이 작은 물질로 형성하고 다른 층은 다른 물질과의 접촉 특성이 좋은 물질로 만드는 것이 바람직하며, Cr/Al(또는 Al 합금)의 이중층 또는 Al/Mo의 이중층이 그 예이다.
게이트 배선(22, 24, 26) 위에는 질화규소(SiNx) 따위로 이루어진 게이트 절연막(30)이 형성되어 게이트 배선(22, 24, 26)을 덮고 있다.
게이트 절연막(30) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon) 따위의 반도체로 이루어진 반도체 패턴(42, 48)이 형성되어 있으며, 반도체 패턴(42, 48) 위에는 인(P) 따위의 n형 불순물로 고농도로 도핑되어 있는 비정질 규소 따위로 이루어진 저항성 접촉층(ohmic contact layer) 패턴 또는 중간층 패턴(55, 56, 58)이 형성되어 있다.
접촉층 패턴(55, 56, 58) 위에는 Mo 또는 MoW 합금, Cr, Al 또는 Al 합금, Ta 따위의 도전 물질로 이루어진 데이터 배선이 형성되어 있다. 데이터 배선은 세로 방향으로 형성되어 있는 데이터선(62), 데이터선(62)의 한쪽 끝에 연결되어 외부로부터의 화상 신호를 인가 받는 데이터 패드(64), 그리고 데이터선(62)의 분지인 박막 트랜지스터의 소스 전극(65)으로 이루어진 데이터선부를 포함한다.
데이터 배선(62, 64, 65, 66)도 게이트 배선(22, 24, 26)과 마찬가지로 단일층으로 형성될 수도 있지만, 이중층이나 삼중층으로 형성될 수도 있다. 물론, 이중층 이상으로 형성하는 경우에는 한 층은 저항이 작은 물질로 형성하고 다른 층은 다른 물질과의 접촉 특성이 좋은 물질로 만드는 것이 바람직하다.
접촉층 패턴(55, 56)은 그 하부의 반도체 패턴(42)과 그 상부의 데이터 배선(62, 64, 65, 66)의 접촉 저항을 낮추어 주는 역할을 하며, 데이터 배선(62, 64, 65, 66)과 완전히 동일한 형태를 가진다. 즉, 데이터선부 중간층 패턴(55)은 데이터선부(62, 64, 65)와 동일하고, 드레인 전극용 중간층 패턴(56)은 드레인 전극(66)과 동일하다.
한편, 반도체 패턴(42)은 데이터 배선(62, 64, 65, 66) 및 접촉층 패턴(55, 56, 57)과 유사한 모양을 하고 있다. 구체적으로는, 박막 트랜지스터용 반도체 패턴(42)만 데이터 배선 및 접촉층 패턴의 나머지 부분과 다르다. 즉, 박막 트랜지스터의 채널부(C)에서 데이터선부(62, 64, 65), 특히 소스 전극(65)과 드레인 전극(66)이 분리되어 있고 데이터선부 중간층(55)과 드레인 전극용 접촉층 패턴(56)도 분리되어 있으나, 박막 트랜지스터용 반도체 패턴(42)은 이곳에서 끊어지지 않고 연결되어 박막 트랜지스터의 채널을 생성한다.
데이터선부(62, 64, 65) 및 드레인 전극(66)과 반도체 패턴(42)은 보호막(70)으로 덮여 있으며, 보호막(70)은 드레인 전극(66) 및 데이터 패드(64)를 드러내는 접촉창(71, 73)을 가지고 있다. 보호막(70)은 또한 게이트 절연막(30) 및 반도체 패턴(42)과 함께 게이트 패드(24)를 드러내는 접촉창(72)을 가지고 있으며, 게이트선(22) 중에서 데이터선(62)과 중복되는 부분을 제외한 나머지 부분은덮고 있지 않다. 보호막(70)은 질화규소나 아크릴계 따위의 유기 절연 물질로 이루어질 수 있으며, 반도체 패턴(42) 중에서 적어도 소스 전극(65)과 드레인 전극(66) 사이에 위치하는 채널 부분을 덮어 보호하는 역할을 한다.
게이트선(22) 및 데이터선(62)으로 둘러싸인 영역의 게이트 절연막(30) 위에는 화소 전극(82)이 형성되어 있다. 화소 전극(82)은 접촉창(71)을 통하여 드레인 전극(66)과 물리적·전기적으로 연결되어 박막 트랜지스터로부터 화상 신호를 받아 상판의 전극과 함께 전기장을 생성하며, ITO(indium tin oxide) 따위의 투명한 도전 물질로 만들어진다. 한편, 게이트 패드(24) 및 데이터 패드(64) 위에는 접촉창(72, 73)을 통하여 각각 이들과 연결되는 보조 게이트 패드(84) 및 보조 데이터 패드(86)가 형성되어 있으며, 이들은 패드(24, 64)와 외부 회로 장치와의 접착성을 보완하고 패드를 보호하는 역할을 하는 것으로 필수적인 것은 아니며, 이들의 적용 여부는 선택적이다.
한편, 화소 전극(82)과 데이터선(62)을 덮는 보호막(70) 패턴 사이의 게이트 절연막(30)에는 기판(10)을 노출시키는 개구부(31)가 형성되어 있다. 이러한 개구부(31)를 형성하는 것은 데이터선부 반도체 패턴(42)이 데이터선(62) 주변부로 지나치게 넓게 잔류하여 화소 전극(82)과 연결됨으로써 화소 전극(82)과 데이터선(62)을 단락시키는 것을 방지하기 위함이다. 또한 개구부(31)를 형성해 둠으로써 화소 전극(82) 형성 과정에서 잔류하는 ITO 등의 화소 전극 물질로 인해 이웃하는 화소 전극(82)이 단락되는 것을 방지하는 역할도 한다. 즉, 깊은 골을 형성함으로써 ITO 등이 잔류하더라도 이 부분에서 단절될 수 있도록 한 것이다.
여기에서는 화소 전극(82)의 재료의 예로 투명한 ITO를 들었으나, 반사형 액정 표시 장치의 경우 불투명한 도전 물질을 사용하여도 무방하다.
이제, 본 발명의 실시예에 따른 액정 표시 장치용 기판의 제조 방법에 대하여 도 5a 내지 도 14b와 앞서의 도 2 내지 도 4를 참고로 하여 상세히 설명한다.
먼저, 도 5a 내지 5c에 도시한 바와 같이, 금속 따위의 도전체층을 스퍼터링 따위의 방법으로 1,000 Å 내지 3,000 Å의 두께로 증착하고 첫째 마스크를 이용하여 건식 또는 습식 식각하여, 기판(10) 위에 게이트선(22), 게이트 패드(24) 및 게이트 전극(26)을 포함하는 게이트 배선을 형성한다.
다음, 도 6a 및 6c에 도시한 바와 같이, 게이트 절연막(30), 반도체층(40), 중간층(50)을 화학 기상 증착법을 이용하여 각각 1,500 Å 내지 5,000 Å, 500 Å 내지 4,500 Å, 300 Å 내지 600 Å의 두께로 연속 증착하고, 이어 금속 따위의 도전체층(60)을 스퍼터링 등의 방법으로 1,500 Å 내지 4,000 Å의 두께로 증착한다. 이어, 제2 마스크를 사용하여 도전체층(60) 및 그 아래의 중간층(50)을 패터닝하여 데이터선(62), 데이터 패드(64), 소스 전극(65) 등 데이터선부와 그 하부의 데이터선부 중간층 패턴(55), 드레인 전극(66)과 그 하부의 드레인 전극용 도전체 패턴(56)을 형성한다.
도 7a, 도 10a 및 도 10b에 도시한 바와 같이 질화규소를 CVD 방법으로 증착하거나 유기 절연 물질을 스핀 코팅하여 2,000 Å 이상의 두께를 가지는 보호막(70)을 형성한 후 제3 마스크를 사용하여 보호막(70)과 반도체층(40) 및 게이트 절연막(30)을 패터닝하여 접촉창(71, 72, 73)과 개구부(31)를 포함하는 이들의 패턴을 형성한다. 이를 위하여 부분에 따라 두께가 다른 감광막 패턴을 형성하고 이를 식각 마스크로 하여 하부의 막들을 건식 식각하는데, 이를 도 7b 내지 도 9b를 통하여 상세히 설명한다.
먼저, 보호막(70) 위에 감광막(PR), 바람직하게는 양성의 감광막을 5,000 Å 내지 30,000 Å의 두께로 도포한 후, 제3 마스크(300, 410, 420)를 통하여 노광한다. 노광 후의 감광막(PR)은 도 7b 및 7c에서 보는 바와 같이, 화면 표시부(D)와 주변부(P)가 다르다. 즉, 화면 표시부(D)의 감광막(PR) 중에서 빛에 노출된 부분(B, C, E) 중의 C, E 부분은 표면으로부터 일정 깊이까지만이 빛에 반응하여 고분자가 분해되고 그 밑으로는 고분자가 그대로 남아 있으나 B 부분은 하부까지 모두 빛에 반응하여 고분자가 분해된 상태로 되고, 주변부(P)의 감광막(PR)은 이와는 달리 빛에 노출된 부분(B)은 하부까지 모두 빛에 반응하여 고분자가 분해된 상태가 된다. 여기에서, 화면 표시부(D)나 주변부(P)에서 빛에 노출되는 부분(C, E, B)은 보호막(70)이 제거될 부분이다.
이를 위하여, 도 7b, 도 7c 및 도 8에 나타낸 바와 같이 광마스크를 정렬하고 노광을 실시한다. 즉, 화면 표시부(D)에서 빛에 노출되는 부분(B, C, E) 중에서 C 및 E 부분은 광마스크의 투과율 조절막(520)만이 형성되어 있는 부분과 대응시키고 B 부분은 투과율 조절막(520)도 형성되어 있지 않은 부분과 대응시키며, 주변부(P)에서 빛에 노출되는 부분(B)은 모두 투과율 조절막(520)도 형성되어 있지 않은 부분과 대응시키며, 나머지 빛에 노출되지 않는 부분(A)은 투과율 조절막(520)과 불투명막(530)이 모두 형성되어 있는 부분과 대응시킨다.
이 때, 화면 표시부(D)에서 빛에 노출되는 두 부분(C, E)은 현상 후에 감광막(PR)의 두께가 동일하게 되어야 하나 광마스크를 통과하여 들어오는 빛의 양은 다르도록 되어 있다. 즉, C 부분과 대응되는 광마스크의 부분에는 투과율 조절막(520)이 온전하게 형성되어 있으나 E 부분과 대응되는 광마스크의 부분에는 투과율 조절막(520)에 슬릿 패턴이나 모자이크 패턴 등이 형성되어 있다.
이는 반사광의 영향 및 감광막의 평탄화 현상으로 인하여 감광막이 불균일하게 형성되는 것을 방지하기 위한 것이다. 즉, 게이트 배선은 금속으로 형성되어 반사광이 발생하기 때문에 동일한 세기의 빛이 광마스크를 통하여 입사되면 게이트 배선에 대응하는 감광막(E 부분)에는 다른 부분(C 부분)보다 조사되는 빛의 세기가 증가하게 되어 C 부분과 E 부분 사이에 감광막 패턴은 불균일한 두께로 남게 된다. 또한, 감광막을 도포하는 경우에 평탄화가 이루어지기 때문에, 기판의 상부에서 게이트 배선과 같은 볼록한 요철이 있는 부분에서는 감광막의 두께가 다른 부분보다 상대적으로 얇아지게 된다. 이때, 빛의 세기를 균일하게 조사하고 현상하면 게이트 배선에 대응하는 부분에는 다른 부분보다 감광막이 얇게 잔류하게 된다. 따라서, C 부분과 E 부분의 감광막 두께를 동일하게 하기 위하여 게이트 배선에 대응하는 부분인 C 부분보다 E 부분으로 입사되는 빛의 세기를 약간 더 증가시킬 수 있는 패턴이나 요철을 가지는 마스크를 사용하는 것이다.
여기에, 착색된 감광막을 사용하여 반사광으로 인한 빛의 조사량 변동을 방지하는 방법도 병행할 수 있다.
한편, 드레인 전극(66) 상부에서 빛에 노출된 부분(C)은 본 실시예와 같이일정 깊이까지만 고분자가 분해되도록 할 수도 있지만, 주변부(P)에서 빛에 노출된 부분(B)과 같이 모두 빛에 반응하도록 할 수도 있다. 또한, 데이터 패드(64) 상부의 빛에 노출된 부분(B)도 본 실시예와 같이 모두 빛에 반응하도록 할 수도 있지만 화면 표시부의 빛에 노출된 부분(C)과 같이 일정 깊이까지만 고분자가 분해되도록 할 수도 있다.
또 본 실시예에서는 양성의 감광막을 사용하였지만, 현상 후에 빛에 노출되는 부분이 남게 되는 음성의 감광막을 사용할 수도 있다.
이러한 방법으로 감광막(PR)을 노광한 후, 현상하면 도 9a 및 도 9b에서와 같은 감광막 패턴(PR)이 만들어진다. 즉, 게이트 패드(24) 및 데이터 패드(64) 일부 위에는 감광막이 형성되어 있지 않고, 게이트 패드(24)와 데이터 패드(64)를 제외한 모든 주변부(P)와 화면 표시부(D)에서 데이터선부(62, 64, 65) 및 드레인 전극(66)과 둘 사이의 반도체층(40)의 상부에는 두꺼운 감광막(A)이 형성되어 있으며, 데이터선(62) 상부의 두꺼운 감광막(A)의 좌우 측면에는 감광막이 형성되어 있지 않은 부분(B)이 존재하며, 드레인 전극(66) 일부 위 및 화면 표시부(D)에서 기타 부분에는 얇은 감광막(C)이 형성되어 있다.
이때, 감광막(PR)의 얇은 부분의 두께는 최초 두께의 약 1/4 내지 1/7 수준 즉 350 Å 내지 10,000 Å 정도, 더욱 바람직하게는, 1,000 Å 내지 6,000 Å가 되도록 하는 것이 좋다.
이어, 건식 식각 방법으로 감광막 패턴(PR) 및 그 하부의 막들, 즉 보호막(70), 반도체층(40) 및 게이트 절연막(30)에 대한 식각을 진행한다.
이때, 앞서 언급한 것처럼, 감광막 패턴(PR) 중 A 부분은 완전히 제거되지 않고 남아 있어야 하고, B 부분 하부의 보호막(70), 반도체층(40) 및 게이트 절연막(30)이 제거되어야 하고, C 부분 하부에서는 보호막(70)과 반도체층(40)만을 제거하고 게이트 절연막(30)은 제거되지 않아야 하며, C 부분 하부의 드레인 전극(66) 상부에서는 보호막(70)만 제거되어야 한다.
이를 위해서는 감광막 패턴(PR)과 그 하부의 막들을 동시에 식각할 수 있는 건식 식각 방법을 사용하는 것이 바람직하다. 즉, 건식 식각 방법을 사용하면, 도 10a 및 10b에 도시한 것처럼, 감광막이 없는 B 부분 하부의 보호막(70), 반도체층(40) 및 게이트 절연막(30)의 3개층과 C 부분에서는 얇은 두께의 감광막, 보호막(70) 및 반도체층(40)의 3개층을 동시에 식각할 수 있다. 단, 화면 표시부(D)의 드레인 전극(66) 부분과 주변부(P)의 데이터 패드(64) 부분에서는 도전체층(60)이 제거되지 않도록 도전체층(60)과는 식각 선택성이 있는 조건을 택하여야 하며, 이때 감광막 패턴(PR)의 A 부분도 어느 정도 두께까지 식각된다.
또한, C 부분에서 얇은 두께의 감광막, 보호막(70) 및 반도체층(40)의 3개층을 동시에 식각할 때, 얇은 두께의 감광막이 불균일한 두께로 남아 게이트 절연막(30)의 상부에 반도체층(40)의 일부가 잔류할 수 있다. 이를 방지하기 위하여 감광막 패턴(PR)과 그 하부의 막들을 여러 단계로 나누어 식각할 수 있다. 이에 대하여 상세하게 설명하기로 한다.
우선, 11a 및 도 11b에서 보는 바와 같이, 건식 식각 방법으로 감광막 패턴(PR)으로 가리지 않는 보호막(70) 및 그 하부의 막들, 즉 반도체층(40) 및 게이트 절연막(30)에 대한 식각을 진행하여 데이터 패드(64)를 드러낸다. 이때, 건식 식각 조건에서 감광막의 소모량을 조절하여 화면 표시부(D)에서는 B 부분을 제외하고는 보호막(70)이 드러나지 않도록 한다. 여기서, 게이트 패드(24) 상부에는 도 11a에서 보는 바와 같이 게이트 절연막(30)을 일부 남길 수 있으며, 완전히 제거할 수도 있다. 여기서, 건식 식각 기체는 SF6+N2또는 SF6+HCl 등을 사용한다.
다음 애싱 공정을 실시하여 도 12a 및 도 12b에서 보는 바와 같이 C 부분의 보호막(70) 상부에 잔류하는 감광막을 제거한다. 이때, C 부분에서 감광막이 불균일한 두께로 남아 감광막이 잔류할 수도 있으므로 애싱 공정을 충분히 진행하여 C 부분의 감광막을 완전히 제거하도록 한다. 이 애싱 공정에서 감광막을 제거하는 기체로는 N6+O2또는 Ar+O2등을 사용하는 것이 바람직하다. 이렇게 하면, 도 9a 및 도 9b에서 얇은 두께의 감광막이 불균일한 두께로 형성되더라도 C 부분에서 감광막을 완전히 제거할 수 있다.
이어, 도 13a 및 도 13b에서 보는 바와 같이, 반도체층(40)과 보호막(70)에 대한 식각 선택비가 우수한 조건을 선택하여 감광막 패턴(PR)을 마스크로 드러난 보호막(70) 및 게이트 절연막(30)을 제거하여 유지 축전기가 형성되는 부분 및 화면 표시부(D)에서 반도체층(40)을 드러내는 동시에 드레인 전극(66) 및 게이트 패드(24)를 드러낸다. 반도체층(40)과 보호막(70)에 대한 식각 선택비가 우수한 조건을 만들기 위하여 O2또는 CF4를 다량으로 포함시키는 것이 바람직하며. 건식 식각 기체로는 SF6+N2, SF6+O2, CF4+O2, CF4+CHF3+O2등을 사용하는 것이 바람직하다.
다음, 도 14a 및 도 14b에서 보는 바와 같이, 비정질 규소층만을 식각하는 조건을 선택하여 노출된 반도체층(40)을 식각하여 반도체 패턴(42, 48)을 완성한다. 이때 비정질 규소층을 식각하는 기체로는 Cl2+O2또는 SF6+HCl+O2+Ar 등을 사용하는 것-이 바람직하다.
마지막으로, 남아 있는 A 부분의 감광막 패턴을 제거하고, 도 2 내지 도 4에 도시한 바와 같이, 400 Å 내지 500 Å 두께의 ITO층을 증착하고 제4 마스크를 사용하여 식각하여 화소 전극(82), 보조 게이트 패드(84) 및 보조 데이터 패드(86)를 형성한다.
본 실시예에서는 보호막을 별도로 사용하고 감광막을 사용하여 패터닝하는 것을 설명하고 있으나, 보호막을 감광성(photo-definable) 유기 절연막을 사용하여 형성할 수도 있고, 이 경우에는 별도의 감광막 없이 노광 현상하면 바로 서로 높이가 다른 보호막 패턴을 형성할 수 있고, 이를 이용하여 그 하부의 막들을 패터닝할 수 있다.
이상에서와 같이 본 발명은 투명한 기판과 투과율이 서로 다른 2개의 막을 이용하여 광마스크의 광투과율을 5단계로 세밀하게 분해할 수 있으며, 이를 사용하여 액정 표시 장치용 박막 트랜지스터 기판을 제조함으로써 공정을 단순화하면서도 수율을 높일 수 있다.
Claims (15)
- 투명한 기판,상기 기판 위에 형성되어 있으며 상기 기판보다 낮은 광투과율을 가지는 제1막,상기 기판 위에 상기 제1막과 중첩되어 형성되어 있으며 상기 제1 막 및 상기 기판과는 다른 광투과율을 가지는 제2막을 포함하는 광마스크에 있어서,상기 기판은 상기 제1막으로 완전히 덮여 있는 제1 부분, 상기 제1막에 투과율 조절용 패턴이 형성되어 있는 제2 부분 및 상기 제1막이 제거되어 있는 제3부분을 포함하며,상기 제2막은 상기 기판의 특정 부분에만 형성되어 있는 광마스크.
- 제1항에서,상기 제2막은 상기 제1 부분의 특정 부분에만 형성되어 있는 광마스크.
- 제2항에서,상기 기판은 노광용 빛에 대하여 90 % 이상의 광투과율을 가지며, 상기 제2막은 노광용 빛에 대하여 3 % 이하의 광투과율을 가지며, 상기 제1막은 노광용 빛에 대하여 20 % 내지 40 %의 광투과율을 가지는 광마스크.
- 제1항에서,상기 투과율 조절용 패턴은 슬릿 패턴인 광마스크.
- 제1항에서,상기 제2막은 투과율 조절용 패턴이 형성되어 있는 부분을 포함하는 광마스크.
- 제5항에서,상기 제2막은 상기 제1부분의 일부분에만 형성되어 있는 광마스크,
- 제5항에서,상기 투과율 조절용 패턴은 슬릿 패턴인 광마스크.
- 화면 표시부와 주변부를 포함하는 절연 기판 위에 상기 화면 표시부의 게이트선 및 게이트 전극과 상기 주변부의 게이트 패드를 포함하는 게이트 배선을 형성하는 단계,상기 게이트 패드의 적어도 일부분은 덮지 않으며, 상기 화면 표시부의 상기 기판과 상기 게이트 배선을 덮는 게이트 절연막 패턴을 형성하는 단계,상기 게이트 절연막 패턴 위에 반도체층 패턴을 형성하는 단계,상기 반도체층 패턴 위에 접촉층 패턴을 형성하는 단계,상기 접촉층 패턴 위에 상기 화면 표시부의 데이터선과 소스 전극 및 드레인 전극과 상기 주변부의 데이터 패드를 포함하는 데이터 배선을 형성하는 단계,상기 데이터 배선 위에 상기 드레인 전극을 노출시키는 제1 접촉구를 가지는 보호 절연막 패턴을 형성하는 단계,상기 보호 절연막 위에 상기 제1 접촉구를 통하여 상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계를 포함하며,상기 게이트 절연막 패턴은 부분에 따라 두께가 다른 감광막 패턴을 사용하여 형성하며, 상기 감광막 패턴을 이용한 식각 과정에서 상기 반도체층 패턴, 상기 접촉층 패턴, 상기 데이터 배선, 상기 보호 절연막 패턴 및 상기 화소 전극 중 적어도 어느 하나와 함께 형성하고,상기 두께가 다른 감광막 패턴은 상기 제2항의 광마스크를 사용하여 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제8항에서,상기 감광막 패턴을 형성하는 공정에서 상기 광마스크는 상기 제2막이 형성되어 있는 부분이 상기 주변부 및 상기 데이터 배선에 대응하고, 상기 제2 부분이 상기 게이트선에 대응하며, 상기 제3 부분이 상기 게이트 패드, 상기 데이터 패드 및 상기 화소 전극과 상기 데이터선 사이의 일정 부분에 대응하도록 정렬하는 액정표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제9항에서,상기 기판은 노광용 빛에 대하여 90 % 이상의 광투과율을 가지며, 상기 제2막은 노광용 빛에 대하여 3 % 이하의 광투과율을 가지며, 상기 제1막은 노광용 빛에 대하여 20 % 내지 40 %의 광투과율을 가지는 광마스크.
- 제8항에서,상기 투과율 조절용 패턴은 슬릿 패턴인 광마스크.
- 제8항에서,상기 감광막 패턴은 제1 부분, 상기 제1 부분보다 두꺼운 제2 부분, 상기 제2 부분보다 두꺼운 제3 부분을 가지며, 상기 제1 부분은 상기 게이트 패드 상부에 위치하며 상기 제2 부분은 상기 화면 표시부에 위치하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제12항에서,상기 감광막 패턴은 상기 보호 절연막 위에 형성되며,상기 게이트 절연막 패턴, 상기 반도체층 패턴 및 상기 보호 절연막 패턴을 형성하는 단계는한 번의 식각 공정을 통하여 상기 제1 부분 아래의 상기 보호 절연막 및 상기 반도체층을 식각함과 함께 상기 제2 부분을 식각하는 단계,애싱 공정을 통하여 상기 제2 부분을 제거하여 그 아래의 상기 보호 절연막을 노출시키는 단계,상기 감광막 패턴을 마스크로 하여 상기 보호 절연막 및 상기 게이트 절연막을 식각하여 상기 제2 부분 아래의 상기 반도체층을 노출시킴과 함께 상기 제1 부분 아래의 게이트 패드를 노출시키는 제2 접촉구를 형성하는 단계,상기 감광막 패턴을 마스크로 하여 상기 제2 부분에서 상기 반도체층을 제거하는 단계를 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 절연 기판,상기 기판 위에 형성되어 있는 게이트 패드, 게이트 전극 및 게이트선을 포함하는 게이트 배선,상기 게이트 배선 위에 형성되어 있으며 상기 게이트 패드를 노출시키는 제1 접촉구와 화소 영역에서 적어도 일부분의 기판을 노출시키는 개구부를 가지는 게이트 절연막,상기 게이트 절연막 위에 형성되어 있는 반도체층 패턴,상기 반도체층 위에 형성되어 있는 접촉층 패턴,상기 접촉층 패턴과 실질적으로 동일한 모양을 가지는 데이터선, 데이터 패드, 소스 전극 및 드레인 전극을 포함하는 데이터 배선,상기 데이터 패드를 노출시키는 제2 접촉구와 상기 드레인 전극을 노출시키는 제3 접촉구 부분을 제외하고는 상기 반도체층 패턴과 실질적으로 동일한 모양을 가지는 보호막 패턴,상기 제3 접촉구를 통하여 상기 드레인 전극과 전기적으로 연결되며 상기 게이트 절연막 패턴과 적어도 일부분 직접 접촉하여 상기 화소 영역에 형성되는 화소 전극,상기 데이터 패드 및 게이트 패드와 각각 접촉하고 있는 보조 데이터 패드 및 보조 게이트 패드를 포함하는 박막 트랜지스터 기판.
- 제14항에서,상기 개구부는 상기 데이터선과 상기 화소 전극 사이의 상기 기판을 노출시키는 것을 특징으로 하는 박막 트랜지스터 기판.
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990027548A KR100309925B1 (ko) | 1999-07-08 | 1999-07-08 | 액정 표시 장치용 박막 트랜지스터 기판과 그 제조 방법 및 이에 사용되는 광마스크 |
| US09/585,427 US6380559B1 (en) | 1999-06-03 | 2000-06-02 | Thin film transistor array substrate for a liquid crystal display |
| TW089110970A TW463383B (en) | 1999-06-03 | 2000-06-05 | Thin film transistor array substrate for a liquid crystal display and a method for fabricating the same |
| JP2000167957A JP4694671B2 (ja) | 1999-06-03 | 2000-06-05 | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 |
| US10/075,584 US6586286B2 (en) | 1999-06-03 | 2002-02-15 | Method for fabricating thin film transistor array substrate for liquid crystal display |
| US10/749,153 USRE40162E1 (en) | 1999-06-03 | 2003-12-31 | Thin film transistor array substrate for a liquid crystal display |
| US11/827,989 USRE42670E1 (en) | 1999-06-03 | 2007-07-13 | Thin film transistor array substrate for a liquid crystal display |
| JP2010243506A JP5355531B2 (ja) | 1999-06-03 | 2010-10-29 | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990027548A KR100309925B1 (ko) | 1999-07-08 | 1999-07-08 | 액정 표시 장치용 박막 트랜지스터 기판과 그 제조 방법 및 이에 사용되는 광마스크 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010009267A KR20010009267A (ko) | 2001-02-05 |
| KR100309925B1 true KR100309925B1 (ko) | 2001-11-01 |
Family
ID=19600361
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990027548A KR100309925B1 (ko) | 1999-06-03 | 1999-07-08 | 액정 표시 장치용 박막 트랜지스터 기판과 그 제조 방법 및 이에 사용되는 광마스크 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100309925B1 (ko) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7371592B2 (en) | 2005-01-17 | 2008-05-13 | Samsung Electronics Co., Ltd. | Manufacturing method of thin film transistor array panel using an optical mask |
| US7422916B2 (en) | 2004-06-29 | 2008-09-09 | Samsung Electronics Co., Ltd. | Method of manufacturing thin film transistor panel |
| US7833813B2 (en) | 2005-01-20 | 2010-11-16 | Samsung Electronics Co., Ltd. | Thin film transistor array panel and method of manufacturing the same |
| KR101003577B1 (ko) * | 2003-12-29 | 2010-12-23 | 엘지디스플레이 주식회사 | 마스크 및 이를 이용한 액정표시소자 제조방법 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010082919A (ko) * | 2000-02-22 | 2001-08-31 | 송명견 | 의류 및 침구류의 보온력 표시구 |
| KR100794470B1 (ko) * | 2000-12-29 | 2008-01-17 | 엘지.필립스 엘시디 주식회사 | 액정표시장치의 제조방법 |
| KR100750920B1 (ko) * | 2001-04-13 | 2007-08-22 | 삼성전자주식회사 | 박막 트랜지스터 기판의 제조 방법 |
| KR100945576B1 (ko) * | 2002-11-27 | 2010-03-08 | 삼성전자주식회사 | 액정 표시 장치용 박막 트랜지스터 기판과 그 제조 방법 |
| KR100910566B1 (ko) * | 2003-02-03 | 2009-08-03 | 삼성전자주식회사 | 박막 트랜지스터 표시판의 제조 방법 및 이를 위한 마스크 |
| US20040224241A1 (en) | 2003-02-03 | 2004-11-11 | Samsung Electronics Co., Ltd. | Thin film transistor array panel, manufacturing method thereof, and mask therefor |
-
1999
- 1999-07-08 KR KR1019990027548A patent/KR100309925B1/ko not_active IP Right Cessation
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101003577B1 (ko) * | 2003-12-29 | 2010-12-23 | 엘지디스플레이 주식회사 | 마스크 및 이를 이용한 액정표시소자 제조방법 |
| US7422916B2 (en) | 2004-06-29 | 2008-09-09 | Samsung Electronics Co., Ltd. | Method of manufacturing thin film transistor panel |
| US7371592B2 (en) | 2005-01-17 | 2008-05-13 | Samsung Electronics Co., Ltd. | Manufacturing method of thin film transistor array panel using an optical mask |
| US7833813B2 (en) | 2005-01-20 | 2010-11-16 | Samsung Electronics Co., Ltd. | Thin film transistor array panel and method of manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010009267A (ko) | 2001-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4761600B2 (ja) | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 | |
| US20090283769A1 (en) | Method for manufacturing a thin film transistor array panel for a liquid crystal display and a photolithography method for fabricating thin films | |
| JP2001324727A (ja) | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 | |
| KR100309925B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판과 그 제조 방법 및 이에 사용되는 광마스크 | |
| KR100590750B1 (ko) | 액정표시장치용박막트랜지스터기판의제조방법 | |
| KR100543042B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| KR100560969B1 (ko) | 액정표시장치용광마스크의제조방법 | |
| KR20010010117A (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| KR100508034B1 (ko) | 박막의 사진 식각 방법 및 이를 이용한 액정 표시 장치용 박막트랜지스터 기판의 제조 방법 | |
| KR100333978B1 (ko) | 액정표시장치용박막트랜지스터기판의제조방법 | |
| KR100623981B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100729767B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| KR100623975B1 (ko) | 박막의 사진 식각 방법 및 이를 이용한 액정 표시 장치용 박막트랜지스터 기판의 제조 방법 | |
| KR100283519B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| KR100315921B1 (ko) | 액정표시장치용박막트랜지스터기판의제조방법 | |
| KR20010045360A (ko) | 박막 트랜지스터 기판 및 그의 제조 방법 | |
| KR100590755B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법 | |
| KR100720085B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| KR100796747B1 (ko) | 박막 트랜지스터 어레이 기판의 제조 방법 | |
| KR100580397B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| KR100601167B1 (ko) | 박막의사진식각방법및이를이용한액정표시장치용박막트랜지스터기판의제조방법 | |
| KR100783699B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| KR100670050B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법 | |
| KR100816334B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR20010111252A (ko) | 박막 트랜지스터 기판 및 그의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070827 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |