CN102034749B - 阵列基板及其制造方法 - Google Patents

阵列基板及其制造方法 Download PDF

Info

Publication number
CN102034749B
CN102034749B CN2009100931962A CN200910093196A CN102034749B CN 102034749 B CN102034749 B CN 102034749B CN 2009100931962 A CN2009100931962 A CN 2009100931962A CN 200910093196 A CN200910093196 A CN 200910093196A CN 102034749 B CN102034749 B CN 102034749B
Authority
CN
China
Prior art keywords
insulating barrier
conductive pattern
via hole
joint via
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2009100931962A
Other languages
English (en)
Other versions
CN102034749A (zh
Inventor
周伟峰
郭建
明星
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
Beijing BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing BOE Optoelectronics Technology Co Ltd filed Critical Beijing BOE Optoelectronics Technology Co Ltd
Priority to CN2009100931962A priority Critical patent/CN102034749B/zh
Priority to US12/888,144 priority patent/US9431436B2/en
Publication of CN102034749A publication Critical patent/CN102034749A/zh
Application granted granted Critical
Publication of CN102034749B publication Critical patent/CN102034749B/zh
Priority to US15/219,819 priority patent/US20160336360A1/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明涉及一种阵列基板及其制造方法。该方法包括：在衬底基板上依次形成第一导电图案、第一绝缘层、第二导电图案和第二绝缘层；采用双色调掩膜板对第二绝缘层和第一绝缘层进行构图工艺，在第二绝缘层中至少形成半搭接过孔的图案，在第一绝缘层和第二绝缘层中至少形成全搭接过孔的图案，第二导电图案对应部分半搭接过孔的位置，第一导电图案对应全部全搭接过孔的位置；形成第三导电图案和第四导电图案，第三导电图案通过半搭接过孔形成在第二导电图案和第一绝缘层的表面上，第四导电图案通过全搭接过孔形成在第一导电图案的表面上。本发明基于半曝光构图工艺使半搭接过孔和全搭接过孔在两次刻蚀后形成，避免形成空洞。

Description

阵列基板及其制造方法
技术领域
本发明实施例涉及液晶显示技术，尤其涉及一种阵列基板及其制造方法。
背景技术
薄膜晶体管液晶显示器(Thin Film Transistor Liquid CrystalDisplay；以下简称：TFT-LCD)技术在近十年有了飞速地发展，从屏幕的尺寸到显示的质量都取得了很大进步。经过不断的努力，TFT-LCD各方面的性能已经达到了传统阴极射线管(Cathode Ray Tube；以下简称：CRT)显示器的水平，大有取代CRT显示器的趋势。
随着LCD生产的不断扩大，各个生产厂商之间的竞争也日趋激烈。各厂家在不断提高产品性能的同时，也在不断努力降低产品的生产成本，从而提高市场的竞争力。开口率是提高LCD亮度、降低用电量的一个重要指标，而采用半搭接结构过孔能够显著提高LCD像素区的开口率。
图1为现有阵列基板的局部俯视结构示意图，图2为图1中的A-A向剖切截面侧视图。如图1和图2所示，阵列基板包括衬底基板1，在衬底基板1上形成包括多条横纵交叉的数据线3和栅扫描线2的图案，从而围设形成多个像素单元。像素单元区域以外为边缘区域，边缘区域中形成包括接口区(PAD区)的图案，即数据线接口区15和栅扫描线接口区10，是用于将数据线3和栅扫描线2连接外部驱动电路的区域。每个像素单元中设置有TFT开关和像素电极13，TFT开关具体包括栅电极4、有源层6、源电极7和漏电极8。在各导电图案之间以绝缘材料保持相互绝缘，例如，在栅电极4和栅扫描线2上覆盖有栅极绝缘层5，在数据线3、有源层6、源电极7和漏电极8之上覆盖有钝化层9。像素电极13通过钝化层9上的漏电极过孔与漏电极8相连。为了提高像素单元的开口率所采用的传统半搭接结构是将漏电极8的面积缩小，并将漏电极过孔制备在漏电极8的边缘，即漏电极过孔的一半搭接在漏电极8的端部，因此漏电极8过孔也可称为半搭接过孔11。这样就使像素单元中的像素电极13一部分搭接在漏电极8上，如图1和图2所示。接口区上一般也需要设置接口区过孔，接口区过孔上通常填充以像素电极13的材料，从而对接口区的金属材料起到保护作用。数据线接口区15和栅扫描线接口区10由于不涉及开口率的问题，所以数据线接口区15和栅扫描线接口区10的接口区过孔处通常不采用半搭接结构，因此各接口区过孔可称为全搭接过孔12。
为了实现半搭接结构，传统的制备方法是采用掩膜板在像素单元中的对应位置采用全曝光后连续干刻的方法制备半搭接过孔和全搭接过孔，在沉积像素电极薄膜之后就形成了半搭接结构和全搭接结构。
在进行本发明的研究过程中，发明人发现现有技术存在如下缺陷：在半搭接结构处，由于干法刻蚀作用会将漏电极8下方的栅极绝缘层5也刻蚀掉一部分而形成空洞，如图2中虚线圆圈区域所示。空洞的存在使得后续沉积像素电极13时易形成断层，并且空洞的存在会使液晶分子在空洞附近的取向发生不固定偏转，容易发生漏光，而且空洞上方的悬臂漏电极8容易在摩擦取向的时候掉落，形成影响显示效果的颗粒状不良。
发明内容
本发明的目的是提供一种阵列基板及其制造方法，以避免在半搭接结构处出现的空洞现象，减少不良问题。
为实现上述目的，本发明提供了一种阵列基板的制造方法，包括：
在衬底基板上至少形成第一导电图案；
在形成上述图案的衬底基板上沉积绝缘材料作为第一绝缘层；
在形成上述图案的衬底基板上至少形成第二导电图案；
在形成上述图案的衬底基板上沉积绝缘材料作为第二绝缘层；
采用双色调掩膜板对所述第二绝缘层和第一绝缘层进行构图工艺，在所述第二绝缘层中至少形成半搭接过孔的图案，在所述第一绝缘层和第二绝缘层中至少形成全搭接过孔的图案，所述第二导电图案对应部分所述半搭接过孔的位置，所述第一导电图案对应全部所述全搭接过孔的位置；
在形成上述图案的衬底基板上至少形成第三导电图案和第四导电图案，所述第三导电图案通过所述半搭接过孔形成在所述第二导电图案和第一绝缘层的表面上，所述第四导电图案通过所述全搭接过孔形成在所述第一导电图案的表面上。
为实现上述目的，本发明还提供了一种阵列基板，包括衬底基板，所述衬底基板上形成多个像素单元，其中：
所述衬底基板上至少形成有第一导电图案，且所述第一导电图案上覆盖有第一绝缘层；
所述第一绝缘层上至少形成有第二导电图案，且所述第二导电图案上覆盖有第二绝缘层；
所述第二绝缘层上至少形成有第三导电图案和第四导电图案；
所述第二绝缘层中至少形成有半搭接过孔，所述第一绝缘层和第二绝缘层中至少形成有全搭接过孔，所述第二导电图案对应部分所述半搭接过孔的位置，所述第一导电图案对应全部所述全搭接过孔的位置，所述第三导电图案通过所述半搭接过孔形成在所述第二导电图案和第一绝缘层的表面上，所述第四导电图案通过所述全搭接过孔形成在所述第一导电图案的表面上。
由以上技术方案可知，本发明可以基于半曝光构图工艺使半搭接过孔和全搭接过孔在两次刻蚀后形成，由于全搭接过孔和半搭接过孔需要刻蚀的绝缘材料厚度不同，所以分两次刻蚀可以控制不会对半搭接过孔对应的第二导电图案下方的绝缘材料进行刻蚀，从而保留了半搭接过孔下方的第一绝缘层，则第二导电图案下方不会形成空洞，能够解决在半搭接结构中出现空洞而引起的断层、颗粒状不良等问题。
附图说明
图1为现有阵列基板的局部俯视结构示意图；
图2为图1中的A-A向剖切截面侧视图；
图3为本发明实施例一提供的阵列基板的制造方法的流程图；
图4为本发明实施例一制备的阵列基板的局部俯视结构示意图一；
图5为图4中的B-B向剖切截面侧视图；
图6为本发明实施例一制备的阵列基板的截面侧视图一；
图7为本发明实施例一制备的阵列基板的截面侧视图二；
图8为本发明实施例一制备的阵列基板的截面侧视图三；
图9为本发明实施例一制备的阵列基板的截面侧视图四；
图10为本发明实施例二提供的阵列基板的制造方法的流程图；
图11为本发明实施例二制备的阵列基板的截面侧视图一；
图12为本发明实施例二制备的阵列基板的截面侧视图二。
具体实施方式
本发明提供了一种阵列基板的制造方法，包括如下步骤：
在衬底基板上至少形成第一导电图案；
在形成上述图案的衬底基板上沉积绝缘材料作为第一绝缘层；
在形成上述图案的衬底基板上至少形成第二导电图案；
在形成上述图案的衬底基板上沉积绝缘材料作为第二绝缘层；
采用双色调掩膜板对第二绝缘层和第一绝缘层进行构图工艺，在第二绝缘层中至少形成半搭接过孔的图案，在第一绝缘层和第二绝缘层中至少形成全搭接过孔的图案，第二导电图案对应部分半搭接过孔的位置，第一导电图案对应全部全搭接过孔的位置；
在形成上述图案的衬底基板上至少形成第三导电图案和第四导电图案，第三导电图案通过半搭接过孔形成在第二导电图案和第一绝缘层的表面上，第四导电图案通过全搭接过孔形成在第一导电图案的表面上。
采用本发明所提供的技术方案，可以基于半曝光构图工艺使半搭接过孔和全搭接过孔在两次刻蚀后形成，由于全搭接过孔和半搭接过孔需要刻蚀的绝缘材料厚度不同，所以分两次刻蚀可以控制不会对半搭接过孔对应的第二导电图案下方的绝缘材料进行刻蚀，从而保留了半搭接过孔下方的第一绝缘层，则第二导电图案下方不会形成空洞，即能够解决半搭接结构中出现空洞而引起的断层、颗粒状不良等问题。
本发明的上述技术方案适用于阵列基板上所有需要在同一次掩膜构图工艺中形成半搭接过孔和全搭接过孔的情况，典型的是：在衬底基板上形成第一导电图案具体为形成栅扫描线接口区的图案；形成第二导电图案具体为形成漏电极、数据线接口区和/或间隔设置的数据线的图案；形成第三导电图案具体为形成像素电极、数据线接口区连接线和/或数据线跨接线的图案，形成第四导电图案具体为形成栅扫描线接口区连接线的图案。像素电极可以通过半搭接过孔形成在漏电极和第一绝缘层的表面上，数据线接口区连接线可以通过半搭接过孔形成在数据线接口区和第一绝缘层的表面上，数据线跨接线可以通过半搭接过孔形成在间隔设置的数据线和第一绝缘层的表面上，栅扫描线接口区连接线可以通过全搭接过孔形成在栅扫描线接口区的表面上。
其中，数据线接口区和数据线也可以采用全搭接结构。因为全搭接结构接触面积大，可以很好的起到搭接作用；但是现在也有一些特殊需求比如想减少搭接面积等，就可以设置成半搭接结构。在不同的设计需要下，数据线有可能出现需要间隔设置且由其他层的数据线跨接线连接的情况。数据线跨接线可以通过半搭接结构来连接间隔设置的第二导电层电路或连接第二导电层制备的电路与第一导电层制备的电路，数据线跨接线可以采用像素电极的透明导电材料制备，用于连接间隔的数据线。类似的，跨接线的连接方式并不限于连接数据线，还可以应用到其他需要跨接连接的情况。
对于数据线接口区的全搭接结构，即在形成漏电极和/或间隔设置的数据线的作为第二导电图案的同时，还形成数据线接口区；
在采用双色调掩膜板对第二绝缘层和第一绝缘层进行构图工艺时，还在第二绝缘层中形成全搭接过孔的图案，数据线接口区对应全搭接过孔的位置；
在形成上述图案的衬底基板上形成第三导电图案和第四导电图案的同时，还形成数据线接口区连接线的图案，数据线接口区连接线通过全搭接过孔形成在数据线接口区的表面上。
对于数据线的全搭接结构，与数据线接口区的全搭接结构形成方法类似。
采用双色调掩膜板进行分布刻蚀的工艺形式有多种，且跨接线、接口区连接线与漏电极过孔处的半搭接结构形成方法类似，下面通过具体实施例并结合附图对本发明做进一步的详细描述，且以漏电极过孔处的半搭接结构为例进行说明。
实施例一
图3为本发明实施例一提供的阵列基板的制造方法的流程图，包括如下步骤：
步骤100、在衬底基板1上形成栅扫描线接口区10的图案，栅扫描线接口区10一般是与栅扫描线2和栅电极4等图案同时形成的；
步骤200、在形成上述图案的衬底基板1上沉积绝缘材料作为第一绝缘层，第一绝缘层一般称为栅极绝缘层5；
步骤300、在形成上述图案的衬底基板1上形成漏电极8的图案，此步骤中一般还同时形成有源层6、数据线3和源电极7等图案；
步骤400、在形成上述图案的衬底基板1上沉积绝缘材料作为第二绝缘层，第二绝缘层一般称为钝化层9，如图4和图5所示；
步骤501、在钝化层9上涂覆光刻胶40；
步骤502、采用双色调掩膜板30对光刻胶40进行曝光显影，形成包括完全保留区域21、部分保留区域22和完全去除区域23的光刻胶40图案。双色调掩膜板30可以是半色调掩膜板或灰色调掩膜板，通过紫外线曝光、显影后形成三个区域，完全保留区域21即显影后光刻胶40完全保留的区域，部分保留区域22有部分光刻胶40保留，其厚度小于完全保留区域21光刻胶40的厚度，完全去除区域23的光刻胶40被完全去除。部分保留区域22对应半搭接过孔11的位置，完全去除区域23对应全搭接过孔12的位置，完全保留区域21对应完全去除区域23和部分保留区域22以外的位置，如图6所示；
步骤503、进行第一次刻蚀，至少刻蚀掉完全去除区域23对应的钝化层9，具体可以为进行干法刻蚀，通过控制干法刻蚀的时间可以控制刻蚀掉的绝缘材料的厚度，此处可控制将钝化层9刻蚀掉即可，如图7所示。此处也可以完全刻蚀出全搭接过孔12，但是优选的是只刻蚀掉钝化层9的厚度，一方面可以节约刻蚀时间，另一方面是避免在下一次刻蚀中对已经暴露的栅扫描线接口区10进行刻蚀，虽然干法刻蚀对金属材料的刻蚀作用小，但是长时间刻蚀也会对金属材料有一定损坏；
步骤504、按照部分保留区域22光刻胶40的厚度灰化光刻胶40，则部分保留区域22的光刻胶40被完全去除，完全保留区域21的光刻胶40还保留部分厚度；
步骤505、进行第二次刻蚀，刻蚀掉部分保留区域22对应的钝化层9和完全去除区域23对应的栅极绝缘层5，形成半搭接过孔11和全搭接过孔12，具体可以为干法刻蚀，可以进行一定时间的过刻，保证全搭接过孔12处的绝缘材料被完全刻蚀掉，如图8所示，俯视图可参见图1所示；
经过上述工艺后剥离残余的光刻胶40，在钝化层9中形成半搭接过孔11的图案，在栅极绝缘层5和钝化层9中形成全搭接过孔12的图案，漏电极8对应部分半搭接过孔11的位置，栅扫描线接口区10对应全部全搭接过孔12的位置。
步骤600、在形成上述图案的衬底基板1上形成像素电极13和栅扫描线接口区连接线14的图案，具体可以先沉积像素电极薄膜，例如铟锡氧化物(ITO)等透明导电材料，而后采用构图工艺同时刻蚀形成像素电极13和栅扫描线接口区连接线14的图案。像素电极13通过半搭接过孔11形成在漏电极8和栅极绝缘层5的表面上，栅扫描线接口区连接线14通过全搭接过孔12形成在栅扫描线接口区10的表面上，如图9所示。
具体应用中，第一次刻蚀和第二次刻蚀可以适当延长刻蚀时间，增加少量过刻保证在膜层沉积不均匀时过孔能够完全顺利形成。
采用本实施例的技术方案，可以将半搭接过孔和全搭接过孔处不同厚度的绝缘材料分两次进行刻蚀，则可以保留漏电极下方的栅极绝缘层，避免出现空洞现象，也可以使后续沉积的像素电极能够形成在栅极绝缘层上与漏电极连接，避免出现断层现象。上述方案能够制备出没有明显断差的过孔结构，使得半搭接结构的产品特性能够更加稳定，并且能够确保像素单元区域的过孔成型，从而进一步提高了TFT-LCD的质量和制作效率，降低了制作成本。
实施例二
图10为本发明实施例二提供的阵列基板的制造方法的流程图，包括如下步骤：
步骤100、在衬底基板1上形成栅扫描线接口区10的图案，栅扫描线接口区10一般是与栅扫描线2和栅电极4等图案同时形成的；
步骤200、在形成上述图案的衬底基板1上沉积绝缘材料作为栅极绝缘层5；
步骤300、在形成上述图案的衬底基板1上形成漏电极8的图案，此步骤中一般还同时形成有源层6、数据线3和源电极7等图案；
步骤400、在形成上述图案的衬底基板1上沉积绝缘材料作为钝化层9，可参见图4和图5所示；
本实施例与实施例一的区别如下：
步骤511、在钝化层9上涂覆光刻胶40；
步骤512、采用双色调掩膜板30对光刻胶40进行曝光显影，形成包括完全保留区域21、部分保留区域22和完全去除区域23的光刻胶40图案，完全去除区域23对应全搭接过孔12的位置且对应半搭接过孔11位于漏电极8上方的位置，部分保留区域22对应剩余的半搭接过孔11的位置，完全保留区域21对应完全去除区域23和部分保留区域22以外的位置，全搭接过孔12处的结构与实施例一中相同，可参见图6所示，图11放大示出了半搭接过孔11处的结构；
步骤513、进行第一次刻蚀，至少刻蚀掉完全去除区域23对应的钝化层9，优选是仅刻蚀掉钝化层9的厚度，可参见图7所示，此时漏电极8上方的部分半搭接过孔11中的绝缘材料被刻蚀掉，如图12所示；
步骤514、按照部分保留区域22光刻胶40的厚度灰化去除光刻胶40；
步骤515、进行第二次刻蚀，刻蚀掉部分保留区域22对应的钝化层9和完全去除区域23对应的栅极绝缘层5，形成半搭接过孔11和全搭接过孔12，参见图8所示。
经过上述工艺后剥离残余的光刻胶40，在钝化层9中形成半搭接过孔11的图案，在栅极绝缘层5和钝化层9中形成全搭接过孔12的图案，漏电极8对应部分半搭接过孔11的位置，栅扫描线接口区10对应全部全搭接过孔12的位置。
步骤600、在形成上述图案的衬底基板1上形成像素电极13和栅扫描线接口区连接线14的图案，像素电极13通过半搭接过孔11形成在漏电极8和栅极绝缘层5的表面上，栅扫描线接口区连接线14通过全搭接过孔12形成在栅扫描线接口区10的表面上，可参见图9所示，俯视图可参见图1所示。
本实施例的技术方案具有与实施例一类似的优点，可以将半搭接过孔和全搭接过孔处不同厚度的绝缘材料分两次进行刻蚀，则可以保留漏电极下方的栅极绝缘层，避免出现空洞现象，也可以使后续沉积的像素电极能够形成在栅极绝缘层上与漏电极连接，避免出现断层现象。上述方案能够制备出没有明显断差的过孔结构，使得半搭接结构的产品特性能够更加稳定，并且能够确保像素单元区域的过孔成型，从而进一步提高了TFT-LCD的质量和制作效率，降低了制作成本。
以上所提出实施例为最佳实现方法，并非唯一实现方法。可根据不同生产线的需要，使用不同材料、工艺参数和设备实现之。
本发明还提供了一种阵列基板，该阵列基板包括衬底基板，衬底基板上形成多个像素单元。衬底基板上至少形成有第一导电图案，且第一导电图案上覆盖有第一绝缘层；第一绝缘层上至少形成有第二导电图案，且第二导电图案上覆盖有第二绝缘层；第二绝缘层上至少形成有第三导电图案和第四导电图案；第二绝缘层中至少形成有半搭接过孔，第一绝缘层和第二绝缘层中至少形成有全搭接过孔，第二导电图案对应部分半搭接过孔的位置，第一导电图案对应全部全搭接过孔的位置，第三导电图案通过半搭接过孔形成在第二导电图案和第一绝缘层的表面上，第四导电图案通过全搭接过孔形成在第一导电图案的表面上。
实施例三
本发明实施例三提供的阵列基板基于本发明提供的结构，典型的是第一导电图案为栅扫描线接口区10，第二导电图案为漏电极8，第三导电图案为像素电极13，第四导电图案为栅扫描线接口区连接线14，可参见图9所示。
具体应用中，各导电图案也可以有其他组合，例如，第二导电图案可以为数据线接口区，第三导电图案可以为数据线接口区连接线。
第二导电图案可以为间隔设置的数据线，第三导电图案可以为数据线跨接线。
数据线接口区的过孔还可以采用全搭接结构，即第一绝缘层上可以形成有数据线接口区，第二绝缘层中形成有全搭接过孔，第二绝缘层上形成有数据线接口区连接线，数据线接口区连接线通过全搭接过孔形成在数据线接口区的表面上。全搭接过孔可以根据需要对应部分保留区域或完全去除区域被刻蚀而成。
数据线的过孔也可以采用全搭接结构，即第一绝缘层上还形成有间隔设置的数据线，第二绝缘层中形成有全搭接过孔，第二绝缘层上还形成有数据线跨接线，数据线跨接线通过全搭接过孔形成在数据线的表面上。全搭接过孔可以根据需要对应部分保留区域或完全去除区域被刻蚀而成。
本发明提供的阵列基板可以基于本发明阵列基板的制造方法来制备，在半搭接结构处的第二导电图案下方不会形成空洞，半搭接结构中的第三导电图案可以形成在第二导电图案及其下的第一绝缘层的表面上，图案连续，可避免出现断层。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (12)

1.一种阵列基板的制造方法，其特征在于，包括：
在衬底基板上至少形成第一导电图案；
在形成上述图案的衬底基板上沉积绝缘材料作为第一绝缘层；
在形成上述图案的衬底基板上至少形成第二导电图案；
在形成上述图案的衬底基板上沉积绝缘材料作为第二绝缘层；
采用双色调掩膜板对所述第二绝缘层和第一绝缘层进行构图工艺，半搭接过孔和全搭接过孔在两次刻蚀后形成，其中，在所述第二绝缘层中至少形成半搭接过孔的图案，在所述第一绝缘层和第二绝缘层中至少形成全搭接过孔的图案，所述第二导电图案对应部分所述半搭接过孔的位置，所述第一导电图案对应全部所述全搭接过孔的位置；
在形成上述图案的衬底基板上至少形成第三导电图案和第四导电图案，所述第三导电图案通过所述半搭接过孔形成在所述第二导电图案和第一绝缘层的表面上，所述第四导电图案通过所述全搭接过孔形成在所述第一导电图案的表面上。
2.根据权利要求1所述的阵列基板的制造方法，其特征在于，采用双色调掩膜板对所述第二绝缘层和第一绝缘层进行构图工艺，在所述第二绝缘层中形成半搭接过孔的图案，在所述第一绝缘层和第二绝缘层中形成全搭接过孔的图案包括：
在所述第二绝缘层上涂覆光刻胶；
采用双色调掩膜板对所述光刻胶进行曝光显影，形成包括完全保留区域、部分保留区域和完全去除区域的光刻胶图案，所述部分保留区域对应所述半搭接过孔的位置，所述完全去除区域对应所述全搭接过孔的位置，所述完全保留区域对应所述完全去除区域和所述部分保留区域以外的位置；
进行第一次刻蚀，至少刻蚀掉所述完全去除区域对应的第二绝缘层；
按照所述部分保留区域光刻胶的厚度灰化去除光刻胶；
进行第二次刻蚀，刻蚀掉所述部分保留区域对应的第二绝缘层和完全去除区域对应的第一绝缘层，形成所述半搭接过孔和全搭接过孔。
3.根据权利要求1所述的阵列基板的制造方法，其特征在于，采用双色调掩膜板对所述第二绝缘层和第一绝缘层进行构图工艺，在所述第二绝缘层中形成半搭接过孔的图案，在所述第一绝缘层和第二绝缘层中形成全搭接过孔的图案包括：
在所述第二绝缘层上涂覆光刻胶；
采用双色调掩膜板对所述光刻胶进行曝光显影，形成包括完全保留区域、部分保留区域和完全去除区域的光刻胶图案，所述完全去除区域对应所述全搭接过孔的位置且对应所述半搭接过孔位于所述第二导电图案上方的位置，所述部分保留区域对应剩余的所述半搭接过孔的位置，所述完全保留区域对应所述完全去除区域和所述部分保留区域以外的位置；
进行第一次刻蚀，至少刻蚀掉所述完全去除区域对应的第二绝缘层；
按照所述部分保留区域光刻胶的厚度灰化去除光刻胶；
进行第二次刻蚀，刻蚀掉所述部分保留区域对应的第二绝缘层和完全去除区域对应的第一绝缘层，形成所述半搭接过孔和全搭接过孔。
4.根据权利要求1或2或3所述的阵列基板的制造方法，其特征在于：
在衬底基板上形成第一导电图案具体为形成栅扫描线接口区的图案；
在形成上述图案的衬底基板上形成第二导电图案具体为形成漏电极、数据线接口区和/或间隔设置的数据线的图案；
在形成上述图案的衬底基板上形成第三导电图案具体为形成像素电极、数据线接口区连接线和/或数据线跨接线的图案，形成第四导电图案具体为形成栅扫描线接口区连接线的图案。
5.根据权利要求1或2或3所述的阵列基板的制造方法，其特征在于，还包括：
在形成漏电极和/或间隔设置的数据线的作为第二导电图案的同时，还形成数据线接口区；
在采用双色调掩膜板对所述第二绝缘层和第一绝缘层进行构图工艺时，还在所述第二绝缘层中形成全搭接过孔的图案，所述数据线接口区对应所述全搭接过孔的位置；
在形成上述图案的衬底基板上形成第三导电图案和第四导电图案的同时，还形成数据线接口区连接线的图案，所述数据线接口区连接线通过所述全搭接过孔形成在所述数据线接口区的表面上。
6.一种阵列基板，包括衬底基板，所述衬底基板上形成多个像素单元，其特征在于：
所述衬底基板上至少形成有第一导电图案，且所述第一导电图案上覆盖有第一绝缘层；
所述第一绝缘层上至少形成有第二导电图案，且所述第二导电图案上覆盖有第二绝缘层；
所述第二绝缘层上至少形成有第三导电图案和第四导电图案；
半搭接过孔和全搭接过孔在两次刻蚀后形成，其中，所述第二绝缘层中至少形成有半搭接过孔，所述第一绝缘层和第二绝缘层中至少形成有全搭接过孔，所述第二导电图案对应部分所述半搭接过孔的位置，所述第一导电图案对应全部所述全搭接过孔的位置，所述第三导电图案通过所述半搭接过孔形成在所述第二导电图案和第一绝缘层的表面上，所述第四导电图案通过所述全搭接过孔形成在所述第一导电图案的表面上。
7.根据权利要求6所述的阵列基板，其特征在于：
所述第一导电图案为栅扫描线接口区，所述第四导电图案为栅扫描线接口区连接线。
8.根据权利要求6所述的阵列基板，其特征在于：
所述第二导电图案为漏电极，所述第三导电图案为像素电极。
9.根据权利要求6所述的阵列基板，其特征在于：
所述第二导电图案为数据线接口区，所述第三导电图案为数据线接口区连接线。
10.根据权利要求6所述的阵列基板，其特征在于：
所述第二导电图案为间隔设置的数据线，所述第三导电图案为数据线跨接线。
11.根据权利要求6所述的阵列基板，其特征在于：
所述第一绝缘层上还形成有数据线接口区，所述第二绝缘层中还形成有全搭接过孔，所述第二绝缘层上还形成有数据线接口区连接线，所述数据线接口区连接线通过所述全搭接过孔形成在所述数据线接口区的表面上。
12.根据权利要求6所述的阵列基板，其特征在于：
所述第一绝缘层上还形成有间隔设置的数据线，所述第二绝缘层中还形成有全搭接过孔，所述第二绝缘层上还形成有数据线跨接线，所述数据线跨接线通过所述全搭接过孔形成在所述数据线的表面上。
CN2009100931962A 2009-09-25 2009-09-25 阵列基板及其制造方法 Expired - Fee Related CN102034749B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN2009100931962A CN102034749B (zh) 2009-09-25 2009-09-25 阵列基板及其制造方法
US12/888,144 US9431436B2 (en) 2009-09-25 2010-09-22 Array substrate and manufacturing method thereof
US15/219,819 US20160336360A1 (en) 2009-09-25 2016-07-26 Array substrate and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2009100931962A CN102034749B (zh) 2009-09-25 2009-09-25 阵列基板及其制造方法

Publications (2)

Publication Number Publication Date
CN102034749A CN102034749A (zh) 2011-04-27
CN102034749B true CN102034749B (zh) 2013-09-04

Family

ID=43779737

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009100931962A Expired - Fee Related CN102034749B (zh) 2009-09-25 2009-09-25 阵列基板及其制造方法

Country Status (2)

Country Link
US (2) US9431436B2 (zh)
CN (1) CN102034749B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103901691B (zh) * 2012-12-26 2016-08-17 上海天马微电子有限公司 液晶显示面板及制造方法
CN103928400A (zh) * 2014-03-31 2014-07-16 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN104517896B (zh) * 2014-12-12 2017-09-15 深圳市华星光电技术有限公司 一种阵列基板的掺杂方法及制造设备
CN105762111B (zh) * 2016-02-01 2018-12-18 京东方科技集团股份有限公司 显示基板及其制造方法和显示装置
CN106206623B (zh) * 2016-09-26 2019-03-01 京东方科技集团股份有限公司 一种显示基板、其制作方法、显示面板及显示装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3463006B2 (ja) * 1998-10-26 2003-11-05 シャープ株式会社 液晶表示装置の製造方法および液晶表示装置
JP3765203B2 (ja) * 1999-07-29 2006-04-12 株式会社日立製作所 液晶表示装置
KR100591902B1 (ko) * 2000-02-19 2006-06-20 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판의 데이터패드 과식각 방지방법
KR100372579B1 (ko) * 2000-06-21 2003-02-17 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판과 그 제조방법
TW518442B (en) * 2000-06-29 2003-01-21 Au Optronics Corp Thin film transistor liquid crystal display and its manufacture method
KR100650401B1 (ko) * 2000-12-29 2006-11-27 엘지.필립스 엘시디 주식회사 액정 표시 장치용 어레이 기판 및 그의 제조 방법
KR20020083249A (ko) * 2001-04-26 2002-11-02 삼성전자 주식회사 배선의 접촉 구조 및 그의 제조 방법과 이를 포함하는박막 트랜지스터 기판 및 그 제조 방법
US6888586B2 (en) * 2001-06-05 2005-05-03 Lg. Philips Lcd Co., Ltd. Array substrate for liquid crystal display and method for fabricating the same
DE60336441D1 (de) * 2002-09-02 2011-05-05 Samsung Electronics Co Ltd Kontaktstruktur für eine Halbleitervorrichtung, dünnschichtige Transistoranordnung mit einer solchen Kontaktstruktur und dessen Herstellungsmethode
KR100925458B1 (ko) * 2003-01-17 2009-11-06 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US20040224241A1 (en) * 2003-02-03 2004-11-11 Samsung Electronics Co., Ltd. Thin film transistor array panel, manufacturing method thereof, and mask therefor
US7279370B2 (en) * 2003-10-11 2007-10-09 Lg.Philips Lcd Co., Ltd. Thin film transistor array substrate and method of fabricating the same
KR20050060963A (ko) * 2003-12-17 2005-06-22 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판 및 그 제조방법
KR101086477B1 (ko) * 2004-05-27 2011-11-25 엘지디스플레이 주식회사 표시 소자용 박막 트랜지스터 기판 제조 방법
KR101121620B1 (ko) * 2004-06-05 2012-02-28 엘지디스플레이 주식회사 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
KR101298693B1 (ko) * 2006-07-19 2013-08-21 삼성디스플레이 주식회사 액정표시패널 및 이의 제조 방법
CN101718950B (zh) * 2008-10-09 2011-12-28 北京京东方光电科技有限公司 薄膜构图方法及制造液晶显示装置的方法
CN102023433B (zh) * 2009-09-18 2012-02-29 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法

Also Published As

Publication number Publication date
US20160336360A1 (en) 2016-11-17
US9431436B2 (en) 2016-08-30
US20110074663A1 (en) 2011-03-31
CN102034749A (zh) 2011-04-27

Similar Documents

Publication Publication Date Title
CN102034749B (zh) 阵列基板及其制造方法
CN102237305B (zh) 阵列基板及其制造方法和液晶显示器
CN101762916B (zh) 阵列基板和液晶面板及其制造方法
CN101644863B (zh) Tft-lcd像素结构及其制造方法
US11114474B2 (en) Thin film transistor, manufacturing method thereof, array substrate, and display panel
CN102540524B (zh) 防止静电击穿的方法、阵列基板的制造方法和显示背板
CN101847641B (zh) 阵列基板及其制造方法和宽视角液晶显示器
CN103325732A (zh) 一种coa基板及其制造方法、显示装置
CN101995700A (zh) 液晶面板及其制造方法
CN102012574B (zh) 液晶面板和液晶显示基板的制造方法
CN102033370B (zh) 液晶显示基板及其制造方法
CN108682653A (zh) 阵列基板及其制作方法
CN101661198A (zh) 液晶显示器阵列基板及其制造方法
CN107369715A (zh) 一种薄膜晶体管的制造方法
WO2020220532A1 (zh) 阵列基板及其制作方法
CN101840117B (zh) Tft-lcd阵列基板及其制造方法
CN102244034B (zh) 阵列基板及其制造方法
CN102468243A (zh) Tft阵列基板、制造方法及液晶显示装置
CN101604695B (zh) 阵列基板及其制造方法和液晶显示装置
CN103165525A (zh) Tft阵列基板及其上esd保护电路的制备方法
CN102023431B (zh) Tft-lcd阵列基板及其制造方法
CN104362152B (zh) 一种阵列基板的制备方法
CN101393388A (zh) 薄膜晶体管液晶显示器阵列基板的制造方法
CN104749846A (zh) 一种阵列基板及其制作方法、显示面板
CN103165530A (zh) Tft阵列基板及其制造方法、显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: BEIJING BOE PHOTOELECTRICITY SCIENCE + TECHNOLOGY

Effective date: 20150626

Owner name: JINGDONGFANG SCIENCE AND TECHNOLOGY GROUP CO., LTD

Free format text: FORMER OWNER: BEIJING BOE PHOTOELECTRICITY SCIENCE + TECHNOLOGY CO., LTD.

Effective date: 20150626

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20150626

Address after: 100015 Jiuxianqiao Road, Beijing, No. 10, No.

Patentee after: BOE Technology Group Co., Ltd.

Patentee after: Beijing BOE Photoelectricity Science & Technology Co., Ltd.

Address before: 100176 Beijing economic and Technological Development Zone, West Central Road, No. 8

Patentee before: Beijing BOE Photoelectricity Science & Technology Co., Ltd.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130904

Termination date: 20200925

CF01 Termination of patent right due to non-payment of annual fee