CN113206144B - 薄膜晶体管的制备方法、薄膜晶体管及显示面板 - Google Patents
薄膜晶体管的制备方法、薄膜晶体管及显示面板 Download PDFInfo
- Publication number
- CN113206144B CN113206144B CN202110450638.5A CN202110450638A CN113206144B CN 113206144 B CN113206144 B CN 113206144B CN 202110450638 A CN202110450638 A CN 202110450638A CN 113206144 B CN113206144 B CN 113206144B
- Authority
- CN
- China
- Prior art keywords
- layer
- metal layer
- photoresist
- channel
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 56
- 238000002360 preparation method Methods 0.000 title claims abstract description 8
- 229910052751 metal Inorganic materials 0.000 claims abstract description 158
- 239000002184 metal Substances 0.000 claims abstract description 158
- 238000002161 passivation Methods 0.000 claims abstract description 49
- 238000005530 etching Methods 0.000 claims abstract description 40
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 229920002120 photoresistant polymer Polymers 0.000 claims description 100
- 238000000034 method Methods 0.000 claims description 49
- 238000000059 patterning Methods 0.000 claims description 40
- 238000004519 manufacturing process Methods 0.000 claims description 13
- 239000004065 semiconductor Substances 0.000 abstract description 31
- 239000010410 layer Substances 0.000 description 338
- 238000001312 dry etching Methods 0.000 description 8
- 239000000463 material Substances 0.000 description 8
- 239000007788 liquid Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 238000005260 corrosion Methods 0.000 description 3
- 230000007797 corrosion Effects 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- KMUONIBRACKNSN-UHFFFAOYSA-N potassium dichromate Chemical compound [K+].[K+].[O-][Cr](=O)(=O)O[Cr]([O-])(=O)=O KMUONIBRACKNSN-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910006404 SnO 2 Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- -1 but not limited to Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- MRNHPUHPBOKKQT-UHFFFAOYSA-N indium;tin;hydrate Chemical compound O.[In].[Sn] MRNHPUHPBOKKQT-UHFFFAOYSA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229920000620 organic polymer Polymers 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000002791 soaking Methods 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本申请公开了一种薄膜晶体管的制备方法、薄膜晶体管及显示面板，所述薄膜晶体管的制备方法包括：在基板上方依次形成第一金属层、第一绝缘层、有源层、欧姆接触层以及第二金属层；对所述第二金属层进行蚀刻以在所述第二金属层形成第一沟道；在所述第二金属层上方形成钝化层；以所述钝化层为掩体，对位于所述第一沟道下方的所述欧姆接触层进行蚀刻，以在所述第一沟道下方形成第二沟道；在所述第二金属层上方形成第二绝缘层。能够避免制备得到的薄膜晶体管存在半导体台阶，从而避免半导体台阶引起的漏电问题。
Description
技术领域
本申请涉及液晶显示技术领域，尤其涉及一种薄膜晶体管的制备方法、薄膜晶体管及显示面板。
背景技术
在制备薄膜晶体管时，常采用4Mask工艺；在采用4Mask工艺蚀刻金属层以及半导体层的沟道时，金属层的沟道与半导体层的沟道之间存在半导体台阶，半导体台阶的存在会造成薄膜晶体管漏电，基于此，本申请所要解决的技术问题为，如何避免薄膜晶体管中存在的半导体台阶所导致的漏电问题。
发明内容
本申请的主要目的在于提供一种薄膜晶体管的制备方法、薄膜晶体管及显示面板，旨在解决薄膜晶体管中存在半导体台阶导致漏电的技术问题。
为实现上述目的，本申请提供一种薄膜晶体管的制备方法，所述薄膜晶体管的制备方法包括：
在基板上方依次形成第一金属层、第一绝缘层、有源层、欧姆接触层以及第二金属层；
对所述第二金属层进行蚀刻以在所述第二金属层形成第一沟道；
在所述第二金属层上方形成钝化层；
以所述钝化层为掩体，对位于所述第一沟道下方的所述欧姆接触层进行蚀刻，以在所述第一沟道下方形成第二沟道；
在所述第二金属层上方形成第二绝缘层。
可选地，所述在基板上方依次形成第一金属层、第一绝缘层、有源层、欧姆接触层以及第二金属层的步骤以及在所述第二金属层上方形成钝化层的步骤之间，还包括：
在所述第二金属层上方形成光刻胶层，并对所述光刻胶层进行图案化处理；
以图案化处理后的所述光刻胶层为掩体，对所述第二金属层进行蚀刻以在所述第二金属层形成第一沟道；
剥离所述光刻胶层。
可选地，所述在所述第二金属层上方形成光刻胶层，并对所述光刻胶层进行图案化处理的步骤以及剥离所述光刻胶层的步骤之间，还包括：
以图案化处理后所述光刻胶层为掩体，对所述第二金属层进行图案化处理；
以图案化处理后所述光刻胶层为掩体，对所述欧姆接触层进行图案化处理；
以图案化处理后所述光刻胶层为掩体，对所述有源层进行图案化处理；
以图案化处理后的所述光刻胶层为掩体，对图案化处理后的所述第二金属层进行蚀刻以形成所述第一沟道。
可选地，所述光刻胶层包括第一光刻胶区域以及第二光刻胶区域，所述第一光刻胶区域的厚度小于所述第二光刻胶区域的厚度，所述第一光刻胶区域位于所述第一沟道上方，所述第二光刻胶区域与所述第一光刻胶区域不重合，所述以图案化处理后所述光刻胶层为掩体，对所述有源层进行图案化处理的步骤之后，还包括：
对所述光刻胶层进行蚀刻，以去除所述第一光刻胶区域并保留所述第二光刻胶区域。
可选地，所述在基板上方依次形成第一金属层、第一绝缘层、有源层、欧姆接触层以及第二金属层的步骤包括：
在所述基板上方形成第一金属层，并对所述第一金属层进行图案化处理；
在图案化处理后的所述第一金属层上方形成所述第一绝缘层；
在所述第一绝缘层上方形成所述有源层；
在所述有源层上方形成所述欧姆接触层；
在所述欧姆接触层上方形成所述第二金属层。
可选地，所述在所述第二金属层上方形成第二绝缘层的步骤之后，还包括：
对所述第二绝缘层进行图案化处理；
在图案化处理后的所述第二绝缘层上方形成像素电极层；
对所述像素电极层进行图案化处理。
可选地，所述以所述钝化层为掩体，对位于所述第一沟道下方的所述欧姆接触层进行蚀刻的步骤之后，还包括：
对所述有源层的暴露区域进行蚀刻，其中，蚀刻后的所述有源层的暴露区域的厚度为30nm～120nm，所述暴露区域位于所述第二沟道下方。
可选地，所述钝化层的厚度为50nm～100nm。
此外，为实现上述目的，本申请还提供一种薄膜晶体管，所述薄膜晶体管根据上述任一项所述的薄膜晶体管的制备方法制备得到。
此外，为实现上述目的，本申请还提供一种显示面板，所述显示面板包括根据上述任一项所述的薄膜晶体管的制备方法制备得到的薄膜晶体管。
本申请实施例提出的一种薄膜晶体管的制备方法、薄膜晶体管及显示面板，通过在基板上依次形成第一金属层、第一绝缘层、有源层、欧姆接触层以及第二金属层，对第二金属层进行蚀刻以在第二金属层形成第一沟道，在第二金属层上方形成钝化层，钝化层能够起到保护作用，以钝化层为掩体，对位于第一沟道下方的欧姆接触层进行蚀刻，避免第二金属层被蚀刻的情况下，在第一沟道下方形成第二沟道，在蚀刻第二沟道时，由于钝化层对第二金属层进行保护，蚀刻时不会令第二金属层产生横向的偏移，使得第二沟道的位置以及大小与第一沟道的位置以及大小相对应，第二金属层与欧姆接触层位于各自沟道的横切面之间不存在相对偏离，也即不存在半导体台阶，进一步在第二金属层上方形成第二绝缘层，从而使得制备得到的薄膜晶体管不存在半导体台阶，解决了薄膜晶体管中半导体台阶导致漏电的技术问题。
附图说明
图1是本申请薄膜晶体管的制备方法第一实施例的流程示意图；
图2是本申请薄膜晶体管的制备方法第二实施例的流程示意图；
图3A至图3L是本申请薄膜晶体管的制备方法第三实施例涉及的示意图；
图4是本申请薄膜晶体管一实施例的示意图；
图5A以及图5B为示例性技术制备薄膜晶体管时存在半导体台阶的原理示意图。
附图标号说明：
本申请目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
具体实施方式
应当理解，此处所描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。
在制备薄膜晶体管时，示例性技术采用4Mask工艺实现制备，然而，在基于4Mask工艺实现薄膜晶体管的制备时，是以同一个光刻胶层作为保护层，从上至下蚀刻出金属层的沟道以及金属层下方半导体层的沟道，其中，在从上至下进行蚀刻时，会在金属层进行横向的蚀刻，导致金属层向内侧偏离，这种偏离会导致金属层与半导体层的横切面不对应，横切面之间存在偏移，这种偏移会形成一种半导体台阶，半导体台阶的存在会导致制备的薄膜晶体管存在漏电的问题；请参照图5A至图5B，图5A至图5B为示例性技术制备薄膜晶体管时导致产生半导体台阶的原理示意图，在图5A中，13为示例光刻胶层，12为示例金属层，11为示例半导体层，在蚀刻得到示例金属层12的沟道以及示例半导体层11的沟道时，所采取的方式是以示例光刻胶层13为掩体，从上至下进行蚀刻，在蚀刻的过程中，示例金属层12会产生相对于示例半导体层11的偏差，之所以会形成这种偏差，原因之一在于从上至下进行蚀刻时，不仅会进行竖直方向上的蚀刻，还会进行横向或者水平方向的蚀刻，导致示例金属层12进行了横向的蚀刻，参照图5B所示，这种偏差形成半导体台阶，半导体台阶的存在会导致薄膜晶体管漏电。
参照图1，本申请第一实施例提供一种薄膜晶体管的制备方法，所述薄膜晶体管的制备方法包括：
步骤S10，在基板上方依次形成第一金属层、第一绝缘层、有源层、欧姆接触层以及第二金属层；
薄膜晶体管(Thin-Film Transistor，TFT)是液晶显示面板的核心器件，薄膜晶体管从功能上定义是实现开关功能的三端器件，三端包括源极、漏极以及栅极，在栅极的控制下，漏极的数据线通过薄膜晶体管向源极的像素电极实施充放电。
在制备薄膜晶体管时，首先，提供一基板，基板的材料包括但不限于玻璃、石英、蓝宝石、有机聚合物、硅以及其他半导体材料，本实施例中基板的材料为玻璃；在基板上方形成第一金属层，沉积第一金属层可以采用物理气相沉积法或者其他方法；第一金属层的材料包括但不限于铝、铜、钼、钛、镍以及其合金或者复合层结构，选择上述的材料作为第一金属层能够实现低阻抗、高附着以及图案化处理时加工工艺简单的效果；此外，薄膜晶体管的结构包括底栅结构、顶栅结构以及双栅结构，本实施例中，薄膜晶体管的结构为底栅结构，即第一金属层为栅极，第二金属层为源极和漏极。
在形成第一金属层之后，依次形成第一绝缘层、有源层、欧姆接触层以及第二金属层，其中，在第一金属层上方形成第一绝缘层，在第一绝缘层上方形成有源层，在有源层上方形成欧姆接触层，在欧姆接触层上方形成第二金属层，此外，在形成第一金属层之后还可以对第一金属层进行图案化处理，并图案化处理后的第一金属层上方形成第一绝缘层，图案化处理的制程包括涂布光刻胶、曝光、显影、湿刻、去除光刻胶，此外，也可以采用其他方式对第一金属层进行图案化处理，在此不作限定；在形成第二金属层之后，可以对第二金属层进行图案化处理。
步骤S20，对所述第二金属层进行蚀刻以在所述第二金属层形成第一沟道；
第一沟道是在第二金属层形成的沟道，对第二金属层进行蚀刻处理，形成源极和漏极，在源极和漏极之间形成第一沟道，蚀刻处理可以是湿刻处理。
步骤S30，在所述第二金属层上方形成钝化层；
钝化层是第二金属层表面形成的一层阻碍腐蚀的薄膜，钝化层的厚度可以为50nm～100nm，通过对第二金属层的表面进行钝化处理以形成钝化层，钝化处理的方式包括但不限于化学液氧化钝化处理、物理钝化处理、热氧化度化处理，本实施例采用化学液氧化钝化处理，其中，在采用化学液氧化钝化处理形成钝化层时，钝化液根据第二金属层的材质确定，本实施例第二金属层的材质为铝，钝化液采用含量为3～50g/L的重铬酸钾(K3Cr4O7)，并通过喷淋或者浸泡，对第二金属层进行钝化处理，在第二金属层表面形成钝化层，钝化层能够对第二金属层起到保护作用，在进行蚀刻得到第二沟道时，避免第二金属层被蚀刻。
步骤S40，以所述钝化层为掩体，对位于所述第一沟道下方的所述欧姆接触层进行蚀刻，以在所述第一沟道下方形成第二沟道；
第二沟道是在欧姆接触层形成的沟道，第二沟道位于第一沟道下方，在蚀刻得到第二沟道时，为了避免蚀刻处理对第二金属层的腐蚀，本实施例以钝化层为掩体进行蚀刻，由于钝化层的保护作用，在对欧姆接触层进行蚀刻处理时，不会对第二金属层进行横向或者水平方向的蚀刻，因此，欧姆接触层的第二沟道与第二金属层的第一沟道之间不存在偏差，从而避免第二金属层与欧姆接触层之间的半导体台阶(N+tail)，从而避免半导体台阶导致的漏电问题；对欧姆接触层进行蚀刻时可以采用干法蚀刻。
此外，在形成第二沟道之后，还可以对位于第二沟道下方的有源层暴露区域进行蚀刻，对有源层的暴露区域进行蚀刻可以采用干法蚀刻，蚀刻有源层的暴露区域的目的在于避免第二沟道内存在欧姆接触层的残留，其中，在对有源层蚀刻处理后，有源层的暴露区域的厚度为30nm～120nm。
步骤S50，在所述第二金属层上方形成第二绝缘层。
在形成第二沟道之后，在第二金属层上方形成第二绝缘层，第二绝缘层的作用是保护从而制备得到薄膜晶体管；此外，在形成第二绝缘层之后，还可以对第二绝缘层进行图案化处理，图案化处理的制程包括涂布光阻、曝光、显影、刻蚀、去光阻，在图案化处理后的第二绝缘层上方形成像素电极层，可以通过物理气相沉积法沉积导电透明薄膜，以形成像素电极，对像素电极层进行图案化处理，图案化处理的制程包括涂布光阻、曝光、显影、蚀刻、去除光阻，像素电极的材料可以为掺杂锡的锡铟氧化物(In2O3-SnO2，ITO)，此外，像素电极也可以为其他材料，在此不作限定。
在本实施例中，通过在基板上依次形成第一金属层、第一绝缘层、有源层、欧姆接触层以及第二金属层，对第二金属层进行蚀刻以在第二金属层形成第一沟道，在第二金属层上方形成钝化层，钝化层能够起到保护作用，以钝化层为掩体，对位于第一沟道下方的欧姆接触层进行蚀刻，避免第二金属层被蚀刻的情况下，在第一沟道下方形成第二沟道，在蚀刻第二沟道时，由于钝化层对第二金属层进行保护，蚀刻时不会令第二金属层产生横向的偏移，使得第二沟道的位置以及大小与第一沟道的位置以及大小相对应，第二金属层与欧姆接触层位于各自沟道的横切面之间不存在相对偏离，也即不存在半导体台阶，进一步在第二金属层上方形成第二绝缘层，从而使得制备得到的薄膜晶体管不存在半导体台阶，解决了薄膜晶体管中半导体台阶导致漏电的技术问题。
参照图2，本申请第二实施例提供一种薄膜晶体管的制备方法，基于上述图1所示的第一实施例，所述步骤S10与步骤S30之间包括：
步骤S60，在所述第二金属层上方形成光刻胶层，并对所述光刻胶层进行图案化处理；
本实施例中，在形成第二金属层之后，还需要在第二金属层上方形成光刻胶层，并对光刻胶层进行图案化处理，对光刻胶进行图案化处理可以采用灰化光罩工艺，其中，在对光刻胶层进行图案化处理时，还可以在光刻胶层形成第一光刻胶区域以及第二光刻胶区域，第一光刻胶区域的厚度小于第二光刻胶区域的厚度，第一光刻胶区域位于即将蚀刻得到的第一沟道的上方，第一光刻胶区域与第二光刻胶区域不重合，形成第一光刻胶区域的方法为，在图案化处理时，通过控制光线的亮度以及强度，以使得第一光刻胶区域的厚度小于第二光刻胶区域的厚度，其目的在于便于后续蚀刻得到第一沟道，后续在蚀刻得到第一沟道时，由于第一光刻胶区域的厚度小于第二光刻胶区域的厚度，第一光刻胶区域先于第二光刻胶区域被全部蚀刻去除，从而能够在被去除的第一光刻胶区域下方形成第一沟道。
步骤S70，以图案化处理后的所述光刻胶层为掩体，对所述第二金属层进行蚀刻以在所述第二金属层形成第一沟道；
以图案化处理后的光刻胶层为掩体，对未被光刻胶层保护的第二金属层进行蚀刻，以形成第一沟道，其中，可以理解的是在对未被光刻胶层保护的第二金属层进行蚀刻时，根据需要也可以通过多次蚀刻工艺形成第一沟道：本实施例中，以图案化处理后的光刻胶层为掩体，采用湿法蚀刻对未被光刻胶层保护的第二金属层进行蚀刻，以对第二金属层进行图案化处理，继而以图案化处理后的光刻胶层为掩体，采用干法蚀刻对未被光刻胶层保护的欧姆接触层进行蚀刻，以对欧姆接触层进行图案化处理，进一步以图案化处理后所述光刻胶层为掩体，对未被光刻胶层保护的有源层进行干法蚀刻，以对有源层进行图案化处理，在此基础上，对光刻胶层进行蚀刻，蚀刻方式可以是干法蚀刻，以去除所述第一光刻胶区域并保留所述第二光刻胶区域，暴露出第二金属层，此后以图案化处理后的光刻胶层为掩体，对图案化处理后的第二金属层进行蚀刻以形成第一沟道。
步骤S80，剥离所述光刻胶层。
在形成第一沟道之后，剥离光刻胶层，并在第二金属层上方形成钝化层，以钝化层为掩体进行蚀刻得到第二沟道，避免采用光刻胶层蚀刻得到第二沟道的过程中形成半导体台阶的问题，从而避免半导体台阶导致的漏电问题。
在本实施例中，通过在第二金属层上方形成光刻胶层，对光刻胶层进行图案化处理，以图案化处理后的光刻胶层为掩体，对第二金属层进行蚀刻以在第二金属层形成第一沟道，剥离光刻胶层，从而能够避免基于光刻胶层结合蚀刻工艺得到第二沟道时存在半导体台阶的问题，从而避免了存在半导体台阶进一步导致薄膜晶体管漏电的技术问题。
参照图3A至图3L，本申请第三实施例提供一种薄膜晶体管的制备方法。
在本实施例中，首先提供一基板1，在基板上方形成第一金属层2，在第一金属层2上方形成第一绝缘层3，在第一绝缘层3上方形成有源层4，在有源层4上方形成欧姆接触层6，在欧姆接触层上方形成第二金属层6，在第二金属层上方形成光刻胶层7，光刻胶层7经图案化处理，光刻胶层包括第一光刻胶区域以及第二光刻胶区域，第一光刻胶区域的厚度小于第二光刻胶区域的厚度，以光刻胶层7为掩体，通过湿刻工艺对第二金属层6图案化处理，进一步以光刻胶层为掩体，通过干刻工艺蚀刻欧姆接触层5以及有源层4，以对欧姆接触层5以及有源层4进行图案化处理，采用干法蚀刻方式进一步减薄光刻胶层7，去除第一光刻胶区域，蚀刻第二金属层6形成第一沟道，蚀刻第二金属层6后形成源极和漏极，源极和漏极之间的区域形成第一沟道，去除光刻胶层7，在第二金属层6上方形成钝化层8，以钝化层8为掩体，对欧姆接触层5进行蚀刻，在欧姆接触层5形成第二沟道，在第二沟道下方的有源层4进一步蚀刻形成暴露区域，需要注意的是，有源层4的暴露区域厚度不为0，在第二金属层6上方形成第二绝缘层9，第二绝缘层9覆盖第二金属层6、欧姆接触层5以及有源层4的暴露区域，其中，第二金属层6上方存在预留的暴露区域不覆盖第二绝缘层9，预留的暴露区域上方形成像素电极10，此外，像素电极10还覆盖第二绝缘层9上方的部分区域，从而实现薄膜晶体管的制备。
在本实施例中，通过在基板1上方形成第一金属层2，在第一金属层2上方形成第一绝缘层3，在第一绝缘层3上方形成有源层4，在有源层4上方形成欧姆接触层5，在欧姆接触层5上方形成第二金属层6，在第二金属层6上方形成图案化处理后的光刻胶层7，以图案化处理后的光刻胶层7为掩体进行蚀刻，得到图案化处理后的第二金属层6、图案化处理后的欧姆接触层5以及图案化处理后的欧姆接触层4，对第二金属层6进行蚀刻形成第一沟道，在第二金属层6形成钝化层8，以钝化层8为掩体蚀刻欧姆接触层5，在欧姆接触层5形成第二沟道，在第二沟道下方形成有源层4的暴露区域，在第二金属层6上方形成第二绝缘层9，在第二绝缘层9上方形成像素电极10，在钝化层8的保护作用下，蚀刻第二沟道时不会对第二金属层6进行腐蚀，因为不会在第二金属层6与欧姆接触层5之间形成偏移，即不会形成半导体台阶，从而避免半导体台阶导致的薄膜晶体管漏电的技术问题。
参照图4，图4为本申请薄膜晶体管一实施例的示意图。
在本实施例中，最下方为基板1，基板1上方为第一金属层2，第一金属层2上方为第一绝缘层3，第一绝缘层3上方为有源层4，有源层4上方为欧姆接触层5，欧姆接触层5上方为第二金属层6，第二金属层6上方为钝化层8，此外，第二绝缘层9覆盖钝化层8的暴露区域、第二金属层6的暴露区域、欧姆接触层5的暴露区域、有源层4的暴露区域以及第一绝缘层3的暴露区域，第二绝缘层9上方部分区域包括像素电极10，其中，像素电极10覆盖第二绝缘层9的部分区域以及第二金属层6的部分区域；由于第二金属层6与欧姆接触层5之间不存在偏差，避免了半导体台阶的存在，从而避免了半导体台阶引起的薄膜晶体管的漏电问题。
需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者***不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者***所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者***中还存在另外的相同要素。
上述本申请实施例序号仅仅为了描述，不代表实施例的优劣。
通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到上述实施例方法可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件，但很多情况下前者是更佳的实施方式。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品存储在如上所述的一个存储介质(如ROM/RAM、磁碟、光盘)中，包括若干指令用以使得一台计算机设备执行本申请各个实施例所述的方法。
以上仅为本申请的优选实施例，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。
Claims (9)
1.一种薄膜晶体管的制备方法，其特征在于，所述薄膜晶体管的制备方法包括：
在基板上方依次形成第一金属层、第一绝缘层、有源层、欧姆接触层以及第二金属层；
对所述第二金属层进行蚀刻以在所述第二金属层形成第一沟道；
在所述第二金属层上方形成钝化层；
以所述钝化层为掩体，对位于所述第一沟道下方的所述欧姆接触层进行蚀刻，以在所述第一沟道下方形成第二沟道，使得所述第二沟道的位置以及大小与所述第一沟道的位置以及大小相对应，所述第二金属层与所述欧姆接触层位于各自沟道的横切面之间不存在相对偏离；
对所述有源层的暴露区域进行蚀刻，其中，蚀刻后的所述有源层的暴露区域的厚度为30nm～120nm，所述暴露区域位于所述第二沟道下方，避免第二沟道内存在所述欧姆接触层的残留；
在所述第二金属层上方形成第二绝缘层。
2.如权利要求1所述的薄膜晶体管的制备方法，其特征在于，所述在基板上方依次形成第一金属层、第一绝缘层、有源层、欧姆接触层以及第二金属层的步骤以及在所述第二金属层上方形成钝化层的步骤之间，还包括：
在所述第二金属层上方形成光刻胶层，并对所述光刻胶层进行图案化处理；
以图案化处理后的所述光刻胶层为掩体，对所述第二金属层进行蚀刻以在所述第二金属层形成第一沟道；
剥离所述光刻胶层。
3.如权利要求2所述的薄膜晶体管的制备方法，其特征在于，所述在所述第二金属层上方形成光刻胶层，并对所述光刻胶层进行图案化处理的步骤以及剥离所述光刻胶层的步骤之间，还包括：
以图案化处理后所述光刻胶层为掩体，对所述第二金属层进行图案化处理；
以图案化处理后所述光刻胶层为掩体，对所述欧姆接触层进行图案化处理；
以图案化处理后所述光刻胶层为掩体，对所述有源层进行图案化处理；
以图案化处理后的所述光刻胶层为掩体，对图案化处理后的所述第二金属层进行蚀刻以形成所述第一沟道。
4.如权利要求3所述的薄膜晶体管的制备方法，其特征在于，所述光刻胶层包括第一光刻胶区域以及第二光刻胶区域，所述第一光刻胶区域的厚度小于所述第二光刻胶区域的厚度，所述第一光刻胶区域位于所述第一沟道上方，所述第二光刻胶区域与所述第一光刻胶区域不重合，所述以图案化处理后所述光刻胶层为掩体，对所述有源层进行图案化处理的步骤之后，还包括：
对所述光刻胶层进行蚀刻，以去除所述第一光刻胶区域并保留所述第二光刻胶区域。
5.如权利要求1所述的薄膜晶体管的制备方法，其特征在于，所述在基板上方依次形成第一金属层、第一绝缘层、有源层、欧姆接触层以及第二金属层的步骤包括：
在所述基板上方形成第一金属层，并对所述第一金属层进行图案化处理；
在图案化处理后的所述第一金属层上方形成所述第一绝缘层；
在所述第一绝缘层上方形成所述有源层；
在所述有源层上方形成所述欧姆接触层；
在所述欧姆接触层上方形成所述第二金属层。
6.如权利要求1所述的薄膜晶体管的制备方法，其特征在于，所述在所述第二金属层上方形成第二绝缘层的步骤之后，还包括：
对所述第二绝缘层进行图案化处理；
在图案化处理后的所述第二绝缘层上方形成像素电极层；
对所述像素电极层进行图案化处理。
7.如权利要求1-6任一项所述的薄膜晶体管的制备方法，其特征在于，所述钝化层的厚度为50nm～100nm。
8.一种薄膜晶体管，其特征在于，所述薄膜晶体管根据权利要求1至7任一项所述的薄膜晶体管的制备方法制备得到。
9.一种显示面板，其特征在于，所述显示面板包括权利要求8所述的薄膜晶体管。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110450638.5A CN113206144B (zh) | 2021-04-25 | 2021-04-25 | 薄膜晶体管的制备方法、薄膜晶体管及显示面板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110450638.5A CN113206144B (zh) | 2021-04-25 | 2021-04-25 | 薄膜晶体管的制备方法、薄膜晶体管及显示面板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113206144A CN113206144A (zh) | 2021-08-03 |
| CN113206144B true CN113206144B (zh) | 2023-04-07 |
Family
ID=77028704
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110450638.5A Active CN113206144B (zh) | 2021-04-25 | 2021-04-25 | 薄膜晶体管的制备方法、薄膜晶体管及显示面板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113206144B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102280408A (zh) * | 2011-06-28 | 2011-12-14 | 深圳市华星光电技术有限公司 | 薄膜晶体管矩阵基板及显示面板的制造方法 |
| US8329518B1 (en) * | 2011-08-11 | 2012-12-11 | Shenzhen China Star Optoelectronics Technology Co., Ltd. | Methods for manufacturing thin film transistor array substrate and display panel |
| EP3136446A1 (en) * | 2015-08-28 | 2017-03-01 | Nederlandse Organisatie voor toegepast- natuurwetenschappelijk onderzoek TNO | Tft device and manufacturing method |
| CN110364440A (zh) * | 2019-06-12 | 2019-10-22 | 北海惠科光电技术有限公司 | 薄膜晶体管的制造方法、基板及显示装置 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI232991B (en) * | 2002-11-15 | 2005-05-21 | Nec Lcd Technologies Ltd | Method for manufacturing an LCD device |
| US20040224241A1 (en) * | 2003-02-03 | 2004-11-11 | Samsung Electronics Co., Ltd. | Thin film transistor array panel, manufacturing method thereof, and mask therefor |
| TW200602774A (en) * | 2004-07-06 | 2006-01-16 | Chunghwa Picture Tubes Ltd | Thin-film transistor manufacture method |
| KR100818887B1 (ko) * | 2005-12-14 | 2008-04-02 | 엘지.필립스 엘시디 주식회사 | 액정 표시장치 및 그 제조 방법 |
| KR101294235B1 (ko) * | 2008-02-15 | 2013-08-07 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이 기판 및 그 제조방법 |
| KR20090096226A (ko) * | 2008-03-07 | 2009-09-10 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| CN104766859B (zh) * | 2015-04-28 | 2017-09-01 | 深圳市华星光电技术有限公司 | Tft基板的制作方法及其结构 |
| CN105047723B (zh) * | 2015-09-18 | 2017-12-19 | 京东方科技集团股份有限公司 | 一种薄膜晶体管、其制作方法、阵列基板及显示装置 |
| CN109148303B (zh) * | 2018-07-23 | 2020-04-10 | 深圳市华星光电半导体显示技术有限公司 | 薄膜晶体管的制备方法 |
| CN109065455A (zh) * | 2018-08-03 | 2018-12-21 | 深圳市华星光电半导体显示技术有限公司 | 薄膜晶体管的制备方法及采用该方法制备的薄膜晶体管 |
| CN110459474B (zh) * | 2019-06-27 | 2021-04-02 | 惠科股份有限公司 | 一种薄膜晶体管的制作方法和显示装置 |
-
2021
- 2021-04-25 CN CN202110450638.5A patent/CN113206144B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102280408A (zh) * | 2011-06-28 | 2011-12-14 | 深圳市华星光电技术有限公司 | 薄膜晶体管矩阵基板及显示面板的制造方法 |
| US8329518B1 (en) * | 2011-08-11 | 2012-12-11 | Shenzhen China Star Optoelectronics Technology Co., Ltd. | Methods for manufacturing thin film transistor array substrate and display panel |
| EP3136446A1 (en) * | 2015-08-28 | 2017-03-01 | Nederlandse Organisatie voor toegepast- natuurwetenschappelijk onderzoek TNO | Tft device and manufacturing method |
| CN110364440A (zh) * | 2019-06-12 | 2019-10-22 | 北海惠科光电技术有限公司 | 薄膜晶体管的制造方法、基板及显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113206144A (zh) | 2021-08-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8426259B2 (en) | Array substrate and method for manufacturing the same | |
| CN109509707B (zh) | 显示面板、阵列基板、薄膜晶体管及其制造方法 | |
| US20100270556A1 (en) | Tft lcd array substrate and manufacturing method thereof | |
| US20190181161A1 (en) | Array substrate and preparation method therefor, and display device | |
| JP2008040502A (ja) | 薄膜トランジスタｌｃｄ画素ユニットおよびその製造方法 | |
| CN109166865B (zh) | 阵列基板及其制造方法、显示面板 | |
| JP2008205469A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP5568317B2 (ja) | Ｔｆｔ−ｌｃｄアレイ基板、及びその製造方法 | |
| CN109065551B (zh) | Tft阵列基板的制造方法及tft阵列基板 | |
| US9276014B2 (en) | Array substrate and method of fabricating the same, and liquid crystal display device | |
| WO2015149482A1 (zh) | 阵列基板及其制作方法、显示装置 | |
| CN111128877A (zh) | 刻蚀阻挡型阵列基板的制备方法 | |
| CN108803168B (zh) | 一种阵列基板及其制作方法、液晶显示装置 | |
| US9905592B2 (en) | Method for manufacturing TFT, array substrate and display device | |
| CN111048592B (zh) | 一种薄膜场效应晶体管结构及制作方法 | |
| CN110993612A (zh) | 阵列基板及其制作方法 | |
| US11437519B2 (en) | TFT device and manufacturing method of same, TFT array substrate, and display device | |
| CN109037241B (zh) | Ltps阵列基板及其制造方法、显示面板 | |
| EP3547351A1 (en) | Array substrate and manufacturing method therefor | |
| CN111710727A (zh) | 一种阵列基板及其制备方法以及显示面板 | |
| CN113206144B (zh) | 薄膜晶体管的制备方法、薄膜晶体管及显示面板 | |
| US10497724B2 (en) | Manufacturing method of a thin film transistor and manufacturing method of an array substrate | |
| US20200035709A1 (en) | Method for manufacturing thin-film transistor array substrate and thin-film transistor array substrate | |
| CN112309970B (zh) | 阵列基板的制作方法以及阵列基板 | |
| JP4152396B2 (ja) | 薄膜トランジスタアレイの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |