KR970030089A - 이중 게이트 산화막을 갖는 fed 장치의 제조방법 - Google Patents

Abstract

본 발명은 이중으로 게이트 산화막을 형성시켜 팁 에미터와 게이트 전극간의 간격을 줄인 FED 장치의 제조방법에 관한 것으로서, 이렇게 형성된 게이트 산화막의 절연성은 종래의 경우보다 더욱 개선되었으며, 또한 팁 에미터 형상을 보호하기 위한 질화막을 증착시키고 이중으로 게이트 산화막을 형성시킴으로서 게이트 산화막상에 형성되는 게이트 금속과 팁 에미터와의 간격을 제어가능하게하여 최적의 간격을 형성시킬 수 있도록 하였다.

Description

이중 게이트 산화막을 갖는 FED 장치의 제조방법.

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제2a∼2h도는 본 발명 FED 장치의 제조방법을 나타내는 공정도.

Claims (4)

1. 실리콘 팁 에미터를 갖는 FED 장치의 제조방법에 있어서, 실리콘 기판상에 제1산화막(1)을 형성시킨 후에 디스크 형상으로 패터닝하는 단계와, 상기 실리콘을 에칭하여 팁 에미터 영역을 형성시키는 단계와, 상기 팁 에미터 형성을 위한 제2산화층(7)을 형성시키는 단계와, 질화막(2)과 제2산화층(3)을 순서대로 증착시키는 단계와, 제1실리콘 층(4)을 형성시키는 단계와, 상기 디스크상의 제1실리콘층(4)만을 에칭하여 제거하고나서 열산화시키는 단계와, 제4산화층(5)을 형성시키는 단계와, 제2실리콘층(10)을 형성시킨후에 상기 디스크상의 제2실리콘층(10)만을 에칭하여 제거하고나서 열산화시키는 단계와, 제5산화층(9)을 형성시키는 단계와, 상기 질화막(2)을 에칭하는 단계와, 금속층(6)을 증착시키고 패터닝하는 단계와, 상기 산화층(5, 7, 9)을 에칭하여 팁 에미터를 노출시키는 단계로 이루어지는 FED 장치의 제조방법.
2. 제1항에 있어서, 상기 제4산화층(5)을 형성시킨 후에 상기 제5산화층(9)을 한번 더 형성시켜 게이트 절연층을 형성시키는 것을 특징으로 하는 FED 장치의 제조방법.
3. 제1항에 있어서, 상기 제3산화층(3)을 에칭하여 제거함으로서 상기 제4산화층(5)도 함께 제거시키는 것을 특징으로 하는 FED 장치의 제조방법.
4. 제1항에 있어서, 상기 질화막(2)을 에칭하여 제거함으로서 상기 디스크상에 제5산화층(9)도 함께 제거시키는 것을 특징으로 하는 FED 장치의 제조방법.