KR980006038A - 반도체 장치의 소자 분리영역 형성방법 - Google Patents

반도체 장치의 소자 분리영역 형성방법 Download PDF

Info

Publication number
KR980006038A
KR980006038A KR1019960021857A KR19960021857A KR980006038A KR 980006038 A KR980006038 A KR 980006038A KR 1019960021857 A KR1019960021857 A KR 1019960021857A KR 19960021857 A KR19960021857 A KR 19960021857A KR 980006038 A KR980006038 A KR 980006038A
Authority
KR
South Korea
Prior art keywords
oxide layer
layer
forming
silicon substrate
spacer
Prior art date
Application number
KR1019960021857A
Other languages
English (en)
Other versions
KR0183887B1 (ko
Inventor
한용운
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019960021857A priority Critical patent/KR0183887B1/ko
Publication of KR980006038A publication Critical patent/KR980006038A/ko
Application granted granted Critical
Publication of KR0183887B1 publication Critical patent/KR0183887B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 실리콘 기판에 트렌치를 형성하여서 소자 분리막을 형성하는 반도체 장치의 소자 분리 영역 형성 방법에 관하여 기재하고 있다. 이는, 실리콘 기판상에 제1산화물층, 제1질화물층, 제1고온산화물층을 순차적으로 적층 형성시킴으로서 다수 절연층을 형성하는 단계와, 김광층을 식각 마스크로하여서 상기 다수 절연층의 일부를 순차적으로 식각하여 패터닝시키는 단계와, 상기 다수 절연층의 패턴을 통하여 노출된 상기 실리콘 기판의 일부를 열산화시켜서 제2산화물층을 형성하는 단계와, 상기 제2산화물층이 형성된 실리콘 기판의 전면에 실리콘 질화물을 소정 두께로 증착시켜서 제2질화물층을 형성하는 단계와, 상기 제2질화물층을 건식식각 공정에 의하여 식각시킴으로서 제1스페이서를 형성하는 단계와, 상기 제1스페이서를 구비한 실리콘 기판의 전면에 제2 고온 산화물층을 형성하는 단계와, 상기 제2 고온산화물층을 건식 식각공정에 의하여 식각시킴으로서 제2 스페이서를 형성하는 단계와, 상기 제2스페이서의 패턴을 통하여 노출된 상기 실리콘 기판을 열산화시킴으로서 제3산화물층을 형성하는 단계와, 상기 제2스페이서를 식각 마스크로하여 상기 실리콘 기판에 트렌치를 형성하는 단계와, 상기 트렌치를 구비한 실리콘 기판의 전면에 절연 물질을 적층시켜서 소자 분리막을 구비한 절연층을 형성시키는 단계, 평탄화 공정 및 식각 공정에 의하여 실리콘 기판의 활성 영역 및 소자 분리막의 표면을 노출시키는 단계로 이루어진다. 따라서, 본 발명에 따르면, 소자 분리막의 에지 영역에 작용하는 스트레스의 영향을 저감시킬 수 있을뿐만 아니라 정렬 마진을 최대화시킬 수 있으며 그 결과 누설 전류를 제거할 수 있다.

Description

반도체 장치의 소자분리 영역 형성방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제10도는 본 발명의 실시예에 따라서 소자 분리막을 형성하는 방법을 순차적으로 도시한 단면도.
제16도는 본 발명의 실시예에 따라서 소자 분리막을 형성하는 방법을 순차적으로 도시한 단면도.

Claims (10)

  1. 실리콘 기판상에 제1산화물층, 제1질화물층, 제1고온산화물층을 순차적으로 적층 형성시킴으로서 다수 절연층을 형성하는 단계와, 감광층을 식각 마스크로하여서 상기 다수 절연층의 일부를 순차적으로 식각하여 패터닝시키는 단계와, 상기 다수 절연층의 패턴을 통하여 노출된 상기 실리콘 기판의 일부를 열산화시켜서 제2산화물층을 형성하는 단계와, 상기 제2산화물층이 형성된 실리콘 기판의 전면에 실리콘 질화물을 소정 두께로 증착시켜서 제2질화물층을 형성하는 단계와, 상기 제2질화물층을 건식식각 공정에 의하여 식각시킴으로서 제1스페이서를 형성하는 단계와, 상기 제1스페이서를 구비한 실리콘 기판의 전면에 제2 고온 산화물층을 형성하는 단계와, 상기 제2 고온산화물층을 건식 식각공정에 의하여 식각시킴으로서 제2 스페이서를 형성하는 단계와, 상기 제2스페이서의 패턴을 통하여 노출된 상기 실리콘 기판을 열산화시킴으로서 제3산화물층을 형성하는 단계와, 상기 제2스페이서를 식각 마스크로하여 상기 실리콘 기판에 트렌치를 형성하는 단계와, 상기 트렌치를 구비한 실리콘 기판의 전면에 절연물질을 적층시켜서 소자 분리막을 구비한 절연층을 형성하는 단계와, 평탄화 공정 및 식각공정에 의하여 실리콘기판의 활성영역 및 소자 분리막의 표면을 노출시키는 단계로 이루어진 것을 특징으로 하는 반도체 장치의 소자분리 영역 형성 방법.
  2. 제1항에 있어서, 상기 제2 질화물층의 적층 두께는 250Å 내지300Å으로 유지되는 것을 특징으로 하는 반도체 장치의 소자 분리 영역 형성 방법.
  3. 제2항에 있어서, 상기 제2 질화물층은 상기 제1 고온 산화물층상에 소정 두께로 증착될 뿐만 아니라 상기 다수 절연층 패턴의 측벽에 소정 두께로 증착되는 것을 특징으로 하는 반도체 장치의 소자 분리 영역 형성 방법.
  4. 제3항에 있어서, 상기 제1 스페이서는 상기 다수 절연층 패턴의 측벽에 잔존하는 상기 제2 질화물층으로 이루어져 있는 것을 특징으로 하는 반도체 장치의 소자 분리 영역 형성 방법.
  5. 제4항에 있어서, 상기 제2 고온 산화물층의 적층 두께는 300Å 내지 1000Å으로 유지되는 것을 특징으로 하는 반도체 장치의 소자 분리 영역 형성 방법.
  6. 제5항에 있어서, 상기 제2 고온 산화물층은 상기 제1 고온 산화물층상에 소정 두께로 증착될 뿐만 아니라 상기 제1 스페이서의 측벽에 소정 두께로 증착되는 것을 특징으로 하는 반도체 장치의 소자 분리 영역 형성 방법.
  7. 제6항에 있어서, 상기 제2 스페이서는 제1 스페이서의 측벽에 잔존하는 상기 제2 고온 산화물층의 일부로 구성되는 것을 특징을 하는 반도체 장치의 소자 분리 영역 형성 방법.
  8. 제7항에 있어서, 상기 제3 산화물층의 적층 두께는 500Å 내지 2000Å으로 유지되는 것을 특징으로 하는 반도체 장치의 소자 분리 영역 형성 방법.
  9. 제1항에 있어서, 상기 제1 산화물층은 습식식각 공정에 의하여 제거되는 것을 특징으로 하는 반도체 장치의 소자 분리 영역 형성 방법.
  10. 제9항에 있어서, 상기 제1 산화물층은 오버 에칭되어서 언더 컷 형상의 단면을 제공하는 것을 특징으로 하는 반도체 장치의 소자분리영역 형성 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960021857A 1996-06-17 1996-06-17 반도체 장치의 소자 분리 영역 형성 방법 KR0183887B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960021857A KR0183887B1 (ko) 1996-06-17 1996-06-17 반도체 장치의 소자 분리 영역 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960021857A KR0183887B1 (ko) 1996-06-17 1996-06-17 반도체 장치의 소자 분리 영역 형성 방법

Publications (2)

Publication Number Publication Date
KR980006038A true KR980006038A (ko) 1998-03-30
KR0183887B1 KR0183887B1 (ko) 1999-04-15

Family

ID=19462164

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960021857A KR0183887B1 (ko) 1996-06-17 1996-06-17 반도체 장치의 소자 분리 영역 형성 방법

Country Status (1)

Country Link
KR (1) KR0183887B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090060060A (ko) * 2007-12-07 2009-06-11 박승찬 안경테의 장식물부착방법 및 안경테의 장식문양형성구조

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090060060A (ko) * 2007-12-07 2009-06-11 박승찬 안경테의 장식물부착방법 및 안경테의 장식문양형성구조

Also Published As

Publication number Publication date
KR0183887B1 (ko) 1999-04-15

Similar Documents

Publication Publication Date Title
KR960002851A (ko) 반도체소자의 캐패시터 제조방법
KR940012650A (ko) 반도체 소자의 콘택제조방법
KR970072380A (ko) 반도체 장치 및 그 제조 방법
KR980006038A (ko) 반도체 장치의 소자 분리영역 형성방법
KR100528797B1 (ko) 반도체 소자의 소자분리막 형성 방법
KR970023978A (ko) 반도체 소자의 평탄된 소자분리막 제조 방법
KR100364124B1 (ko) 반도체소자의소자분리막제조방법
KR100505596B1 (ko) 반도체 장치의 제조공정에 있어서 콘택 형성방법
KR970003780A (ko) 반도체소자의 소자분리 산화막 제조방법
KR960008563B1 (ko) 더블 스페이서를 이용한 반도체 소자의 미세 콘택홀 형성방법
KR970013203A (ko) 반도체장치의 소자분리막 형성방법
KR100195192B1 (ko) 반도체장치의 패드폴리 형성방법
KR970053380A (ko) 반도체소자의 소자분리막 제조방법
KR940003222B1 (ko) Mlr 구조를 이용한 아이소레이션 버즈 비크의 제거방법
KR100400763B1 (ko) 반도체소자의 캐패시터 제조방법
KR100258857B1 (ko) 반도체소자의 분리구조 제조방법
KR970053372A (ko) 반도체소자의 소자분리막 제조방법
KR970018363A (ko) 반도체 장치의 로커스와 트랜치 조합형 소자분리 방법
KR20000019879A (ko) 게이트의 형성방법
KR960002743A (ko) 트렌치와 필드절연막으로 소자분리된 반도체 장치 및 그 제조방법
KR980006316A (ko) 반도체 소자의 제조방법
KR19990032753A (ko) 반도체 소자 분리 방법
KR960043103A (ko) 반도체소자의 소자분리절연막 형성방법
KR920008923A (ko) 반도체 집적회로의 소자격리영역 형성방법
KR970004055A (ko) 각도 규정된 트렌치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061128

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee