KR980005460A - 반도체 소자의 베리어 금속층 형성 방법 - Google Patents
반도체 소자의 베리어 금속층 형성 방법 Download PDFInfo
- Publication number
- KR980005460A KR980005460A KR1019960022822A KR19960022822A KR980005460A KR 980005460 A KR980005460 A KR 980005460A KR 1019960022822 A KR1019960022822 A KR 1019960022822A KR 19960022822 A KR19960022822 A KR 19960022822A KR 980005460 A KR980005460 A KR 980005460A
- Authority
- KR
- South Korea
- Prior art keywords
- titanium
- metal layer
- forming
- semiconductor device
- barrier metal
- Prior art date
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
본 발명은 반도체 소자의 베리어 금속층 형성 방법에 관한 것으로, 누설 전류의 발생을 방지하기 위하여 티타늄을 증착한 후 콜리메이터를 사용하여 상기 티타늄상에 균일한 두께를 갖는 티타늄 나이트라이드막을 형성한다. 그리고 접합부와 티타늄의 계면에 티타늄 실리콘층이 형성되고, 상기 티타늄 나이트라이드막의 접촉 저항이 감소되도록 급속 열산화 공정을 실시한다. 따라서 상기 티타늄 실리콘층에 의해 접합 스파이킹의 발생이 방지되어 누설 전류의 발생이 방지되고, 접합부와 금속층간의 접촉 저항이 감소되어 소자의 전기적 특성이 향상될 수 있도록 한 반도체 소자의 베리어 금속층 형성 방법에 관한 것이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1a 내지 제1d도는 본 발명에 따른 반도체 소자의 베리어 금속층 형성 방법을 설명하기 위한 소자의 단면도.
Claims (5)
- 반도체 소자의 베리어 금속층 형성 방법에 있어서, 접합부가 형성된 실리콘 기판상에 절연층을 형성한 후 상기 접합부가 노출되도록 상기 절연층을 패터닝하여 콘택 홀을 형성하는 단계와, 상기 단계로부터 전체 상부면에 티타늄을 증착한 후 상기 티타늄상에 티타늄 나이트라이드를 균일한 두께로 증착하는 단계와, 상기 단계로부터 상기 접합부와 상기 티타늄의 계면에 티타늄 실리콘층이 형성되며, 상기티타늄 나이트라이드의 저항 값이 감소되도록 급속 열산화 공정을 실시하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 베리어 금속층 형성 방법.
- 제1항에 있어서, 상기 티타늄은 250 내지 350Å의 두께로 증착되는 것을 특징으로 하는 반도체 소자의 베리어 금속층 형성 방법.
- 제1항에 있어서, 상기 티타늄 나이트라이드는 800 내지 1200Å의 두께로 증착되는 것을 특징으로 하는 반도체 소자의 베리어 금속층 형성 방법.
- 제1항에 있어서, 상기 티타늄 나이트라이드는 콜리메이터를 이용한 스퍼터링 방법에 의해 증착되는 것을 특징으로 하는 반도체 소자의 베리어 금속층 형성 방법.
- 제1항에 있어서, 상기 급속 열산화 공정은 450 내지 550℃의 온도 및 산소(O2)가스가 공급되는 분위기하에서 100 내지 140초동안 실시되는 것을 특징으로 하는 반도체 소자의 베리어 금속층 형성 방법.※참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960022822A KR980005460A (ko) | 1996-06-21 | 1996-06-21 | 반도체 소자의 베리어 금속층 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960022822A KR980005460A (ko) | 1996-06-21 | 1996-06-21 | 반도체 소자의 베리어 금속층 형성 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR980005460A true KR980005460A (ko) | 1998-03-30 |
Family
ID=66287782
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960022822A KR980005460A (ko) | 1996-06-21 | 1996-06-21 | 반도체 소자의 베리어 금속층 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR980005460A (ko) |
-
1996
- 1996-06-21 KR KR1019960022822A patent/KR980005460A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940007985A (ko) | 반도체장치의 배선층 형성방법 | |
| KR960002480A (ko) | 반도체 장치의 배선 구조 및 그 형성방법 | |
| KR980005460A (ko) | 반도체 소자의 베리어 금속층 형성 방법 | |
| JP2000183349A (ja) | シリコン製ｆｅｔの製造方法 | |
| KR980005571A (ko) | 반도체 소자의 플러그(Plug) 형성 방법 | |
| KR19980060526A (ko) | 반도체 소자의 금속 배선 형성방법 | |
| KR100406676B1 (ko) | 반도체소자의베리어금속층형성방법 | |
| KR100342827B1 (ko) | 반도체소자의베리어금속층형성방법 | |
| KR970008347A (ko) | 반도체 소자의 금속층 형성방법 | |
| KR100431309B1 (ko) | 반도체디바이스의금속배선형성방법 | |
| JPH05129226A (ja) | 半導体装置の製造方法 | |
| KR100342826B1 (ko) | 반도체소자의베리어금속층형성방법 | |
| JPH05129223A (ja) | 半導体装置の製造方法 | |
| KR980005677A (ko) | 반도체 소자의 실리사이드 형성방법 | |
| KR0148294B1 (ko) | 반도체 장치의 금속 배선 방법 | |
| KR970003542A (ko) | 반도체 소자의 제조방법 | |
| KR950012600A (ko) | 반도체 소자의 티타늄 실리사이드 콘택 형성방법 | |
| KR970072084A (ko) | 반도체 소자의 금속층 형성방법 | |
| KR960043179A (ko) | 반도체 소자의 폴리실리콘 형성방법 | |
| JPH05129227A (ja) | 半導体装置の製造方法 | |
| KR970030089A (ko) | 이중 게이트 산화막을 갖는 fed 장치의 제조방법 | |
| KR980005453A (ko) | 반도체 소자의 금속층 형성 방법 | |
| KR100187675B1 (ko) | 반도체 소자의 베리어 금속층 형성 방법 | |
| KR970052434A (ko) | 반도체 소자의 금속층 형성 방법 | |
| KR980005809A (ko) | 반도체 소자의 금속층간 절연막 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |