KR970030079A - Fed의 전계 방출 소자 제조방법 - Google Patents
Fed의 전계 방출 소자 제조방법 Download PDFInfo
- Publication number
- KR970030079A KR970030079A KR1019950044450A KR19950044450A KR970030079A KR 970030079 A KR970030079 A KR 970030079A KR 1019950044450 A KR1019950044450 A KR 1019950044450A KR 19950044450 A KR19950044450 A KR 19950044450A KR 970030079 A KR970030079 A KR 970030079A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- tip
- etching
- polysilicon layer
- photoresist
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
- H01J9/02—Manufacture of electrodes or electrode systems
- H01J9/022—Manufacture of electrodes or electrode systems of cold cathodes
- H01J9/025—Manufacture of electrodes or electrode systems of cold cathodes of field emission cathodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
- H01J9/02—Manufacture of electrodes or electrode systems
- H01J9/14—Manufacture of electrodes or electrode systems of non-emitting electrodes
- H01J9/148—Manufacture of electrodes or electrode systems of non-emitting electrodes of electron emission flat panels, e.g. gate electrodes, focusing electrodes or anode electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2329/00—Electron emission display panels, e.g. field emission display panels
- H01J2329/02—Electrodes other than control electrodes
- H01J2329/04—Cathode electrodes
- H01J2329/0407—Field emission cathodes
- H01J2329/041—Field emission cathodes characterised by the emitter shape
- H01J2329/0413—Microengineered point emitters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2329/00—Electron emission display panels, e.g. field emission display panels
- H01J2329/46—Arrangements of electrodes and associated parts for generating or controlling the electron beams
- H01J2329/4604—Control electrodes
- H01J2329/4608—Gate electrodes
- H01J2329/4613—Gate electrodes characterised by the form or structure
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Cold Cathode And The Manufacture (AREA)
Abstract
본 발명은 FED의 전계 방출 소자의 구조중 팁과 게이트의 형성을 최적으로 기하학적으로 구성시킴과 동시에 뛰어난 특성을 발휘할 수 있도록 한 것으로, 그의 주요 방법상의 특징은, 실리콘 기판(1)을 열산화시킨후 식각 공정에 의해 디스크(2)를 형성하는 공정과, 디스크(2)를 마스크하여 에칭후 실리콘 기판(1)을 열산화시켜 팁(4)이 형성되도록 하는 공정과, 팁(4) 주위에 LPCVD 및 반응성 이온에칭에 의해 실리콘 질화막(5)을 형성시키는 공정과, 그 위에 폴리실리콘층(6)을 형성시킨후 포토레지스트(7)를 도포시키는 공정과, 디스크(2) 주위의 폴리실리콘층(6)을 에칭한후 포토레지스트를 제거하는 공정과, 잔류하는 폴리실리콘층(6)을 열산화시킨후 게이트 금속을 형성시키는 공정과, 그리고 팁(4) 외주의 산화층을 제거하는 공정으로 이루어지는 것을 특징으로 한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도 내지 제5도는 본 발명에 따른 방법을 공정 순서대로 도시한 공정도.
Claims (4)
- FED의 전계 방출 소자의 구조가 최적으로 제조되도록 함에 있어서, 실리콘 기판(1)을 열산화시킨후 식각공정에 의해 디스크(2)를 형성하는 공정과, 디스크(2)를 마스크하여 에칭후 실리콘 기판(1)을 열산화시켜 팁(4)이 형성되도록 하는 공정과, 팁(4) 주위에 LPCVD 및 반응성 이온에칭에 의해 실리콘 질화막(5)을 형성시키는 공정과, 그 위에 폴리실리콘층(6)을 형성시킨후 포토레지스트(7)를 도포시키는 공정과, 디스크(2) 주위의 폴리실리콘층(6)을 에칭한후 포토레지스트를 제거하는 공정과, 잔류하는 폴리실리콘층(6)을 열산화시킨후 게이트 금속을 형성시키는 공정과, 그리고 팁(4) 외주의 산화층을 제거하는 공정으로 이루어지는 것을 특징으로 하는 FED의 전계 방출 소자 제조방법.
- 제1항에 있어서, 폴리실리콘층(6)의 형성은 LPCVD에 의한 것을 특징으로 하는 FED의 전계 방출 소자 제조방법.
- 제1항에 있어서, 게이트 금속(8)의 형성은 증착에 의한 것을 특징으로 하는 FED의 전계 방출 소자 제조방법.
- 제1항에 있어서, 팁(4) 외주의 산화층 제거는 식각에 의한 것을 특징으로 하는 FED의 전계 방출 소자 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950044450A KR100186250B1 (ko) | 1995-11-28 | 1995-11-28 | Fed의 전계 방출 소자 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950044450A KR100186250B1 (ko) | 1995-11-28 | 1995-11-28 | Fed의 전계 방출 소자 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970030079A true KR970030079A (ko) | 1997-06-26 |
| KR100186250B1 KR100186250B1 (ko) | 1999-03-20 |
Family
ID=19436233
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950044450A KR100186250B1 (ko) | 1995-11-28 | 1995-11-28 | Fed의 전계 방출 소자 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100186250B1 (ko) |
-
1995
- 1995-11-28 KR KR1019950044450A patent/KR100186250B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100186250B1 (ko) | 1999-03-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR890007364A (ko) | 반도체 소자 제조 방법 | |
| KR970030079A (ko) | Fed의 전계 방출 소자 제조방법 | |
| KR970030089A (ko) | 이중 게이트 산화막을 갖는 fed 장치의 제조방법 | |
| US6642154B2 (en) | Method and apparatus for fabricating structures using chemically selective endpoint detection | |
| KR970030088A (ko) | 게이트와 팁간의 간격 제어가 가능한 fed 제조방법 | |
| KR970030083A (ko) | 실리사이드 팁을 에미터로 갖는 fea 제조방법 | |
| KR970030935A (ko) | 필드 에미션 디스플레이 소자 제조방법 | |
| KR940016887A (ko) | 반도체 소자의 미세 게이트전극 형성방법 | |
| KR970052432A (ko) | 반도체 소자의 게이트 전극 형성 방법 | |
| KR890004415A (ko) | 반도체장치의 소자 분리방법 | |
| KR960035828A (ko) | 박막트랜지스터의 게이트 산화막 제조방법 | |
| KR970053420A (ko) | 반도체장치의 필드산화막 형성방법 | |
| KR910013556A (ko) | 고저항 다결정실리콘의 제조방법 | |
| KR970030055A (ko) | Locos에 의한 실리콘 fea 제조방법 | |
| KR920005348A (ko) | 반도체 소자의 금속층간 평탄화 방법 | |
| KR970053412A (ko) | 반도체소자의 소자분리막 제조방법 | |
| KR960002739A (ko) | 반도체 소자의 필드 산화막 형성방법 | |
| KR940018930A (ko) | 반도체 소자의 평탄화 방법 | |
| KR890005851A (ko) | 반도체 장치의 소자분리 방법 | |
| KR960002703A (ko) | 반도체 제조 방법 | |
| KR970030643A (ko) | 반도체소자의 소자분리막 형성방법 | |
| KR980005261A (ko) | 실리사이드를 에미터와 게이트로 갖는 전계 방출 소자의 제조방법 | |
| KR920017173A (ko) | 필드산화막 제조방법 | |
| KR960015855A (ko) | 에스오아이(soi)구조와 그 제조방법 | |
| KR940003020A (ko) | 고집적 반도체 소자의 트랜지스터 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20011127 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |