KR940018930A - 반도체 소자의 평탄화 방법 - Google Patents

반도체 소자의 평탄화 방법 Download PDF

Info

Publication number
KR940018930A
KR940018930A KR1019930000613A KR930000613A KR940018930A KR 940018930 A KR940018930 A KR 940018930A KR 1019930000613 A KR1019930000613 A KR 1019930000613A KR 930000613 A KR930000613 A KR 930000613A KR 940018930 A KR940018930 A KR 940018930A
Authority
KR
South Korea
Prior art keywords
region
field
active region
reducing
semiconductor device
Prior art date
Application number
KR1019930000613A
Other languages
English (en)
Other versions
KR960006960B1 (ko
Inventor
양두영
Original Assignee
문정환
금성일렉트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 금성일렉트론 주식회사 filed Critical 문정환
Priority to KR1019930000613A priority Critical patent/KR960006960B1/ko
Publication of KR940018930A publication Critical patent/KR940018930A/ko
Application granted granted Critical
Publication of KR960006960B1 publication Critical patent/KR960006960B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)
  • Local Oxidation Of Silicon (AREA)

Abstract

본 발명은 반도체 소자의 필드영역과 활성영역의 단차를 줄이는 방법에 관한것으로, 필드 산화막 형성될 영역에 에피실리콘을 높게 증착시켜 초기 공정에서 활성 영역과 필드영역과의 단차를 크게하여 궁극적으로 반도체 소자 제조 공정에서 생기는 활성 영역과 필드영역의 단차를 줄여 제2워드라인 금속 패턴시 패턴불량을 줄여 마스킹 공정의 신뢰도를 높일 수 있다.

Description

반도체 소자의 평판화 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명의 반도체 소자 평탄화 공정 단면도.

Claims (2)

  1. 실리콘기판(1)위에 절연막을 증착하고 활성영역에만 절연막이 남도록 패터닝하는 공정과, 상기 절연막이 제거된 필드영역에 에피-실리콘(13)을 성정시켜 활성영역보다 필드 영역이 높도록 형성하는 공정과, 필드 영역에 LOCOS 공정으로 필드산화막(2)을 형성하는 공정과, 상기와 같이 형성된 기판위에 반도체 소자를 형성하는 공정을 포함하여 이루어짐을 특징으로하는 반도체 소자의 평탄화 방법.
  2. 제1항에 있어서, 절연막은 산화막(11a)으로 형성함으로 특징으로 하는 반도체 소자의 평탄화 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930000613A 1993-01-19 1993-01-19 반도체 소자의 평탄화 방법 KR960006960B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930000613A KR960006960B1 (ko) 1993-01-19 1993-01-19 반도체 소자의 평탄화 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930000613A KR960006960B1 (ko) 1993-01-19 1993-01-19 반도체 소자의 평탄화 방법

Publications (2)

Publication Number Publication Date
KR940018930A true KR940018930A (ko) 1994-08-19
KR960006960B1 KR960006960B1 (ko) 1996-05-25

Family

ID=19349772

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930000613A KR960006960B1 (ko) 1993-01-19 1993-01-19 반도체 소자의 평탄화 방법

Country Status (1)

Country Link
KR (1) KR960006960B1 (ko)

Also Published As

Publication number Publication date
KR960006960B1 (ko) 1996-05-25

Similar Documents

Publication Publication Date Title
KR950034678A (ko) 집적 회로내에 전도성 접속부 형성 방법 및, 그 회로내의 전도성 부재
KR950021728A (ko) 박막트랜지스터 제조방법
KR940018930A (ko) 반도체 소자의 평탄화 방법
KR940016887A (ko) 반도체 소자의 미세 게이트전극 형성방법
KR950004548A (ko) 반도체소자 제조방법
KR960026867A (ko) 반도체소자의 제조방법
KR970054532A (ko) 반도체소자의 소자분리막 제조방법
KR970054050A (ko) 반도체장치의 커패시터 제조방법
KR950021050A (ko) 웨이퍼의 단차 완화 방법
KR970023635A (ko) 반도체장치의 미세패턴 형성방법
KR960026210A (ko) 미세콘택 형성방법
KR970018180A (ko) 반도체 소자 제조방법
KR960039420A (ko) 3극 필드 에미터 제조방법
KR970052785A (ko) 반도체 소자 제조방법
KR980005474A (ko) 반도체 소자 제조방법
KR960005784A (ko) 반도체 소자의 버리드 콘택홀 형성방법
KR970018072A (ko) 미세 접촉창을 형성할 수 있는 반도체 장치의 제조 방법
KR890001170A (ko) 반도체 장치의 폴리사이드 구조 제조방법
KR940016695A (ko) 반도체 소자의 콘택트홀 형성방법
KR960005791A (ko) 반도체소자의 콘택홀 형성방법
KR970053120A (ko) 반도체장치의 제조방법
KR970052510A (ko) 반도체 소자의 금속 배선 형성 방법
KR940009760A (ko) 콘택 접속을 위한 패드 폴리실리콘 형성 방법
KR960035809A (ko) 반도체 장치의 콘택 형성 방법
KR930009122A (ko) 반도체 장치의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090427

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee