KR920013457A - 반도체 기억장치 - Google Patents

반도체 기억장치 Download PDF

Info

Publication number
KR920013457A
KR920013457A KR1019910024732A KR910024732A KR920013457A KR 920013457 A KR920013457 A KR 920013457A KR 1019910024732 A KR1019910024732 A KR 1019910024732A KR 910024732 A KR910024732 A KR 910024732A KR 920013457 A KR920013457 A KR 920013457A
Authority
KR
South Korea
Prior art keywords
circuit
potential
bit line
voltage
word line
Prior art date
Application number
KR1019910024732A
Other languages
English (en)
Other versions
KR960000889B1 (ko
Inventor
히로아키 다나카
마사루 고야나기
Original Assignee
아오이 죠이치
가부시기이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아오이 죠이치, 가부시기이샤 도시바 filed Critical 아오이 죠이치
Publication of KR920013457A publication Critical patent/KR920013457A/ko
Application granted granted Critical
Publication of KR960000889B1 publication Critical patent/KR960000889B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

내용 없음

Description

반도체 기억장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1실시예에 관한 DRAM의 일부를 나타내는 회로도, 제4도는 본 발명의 제2실시예에 관한 DRAM의 일부를 나타내는 회로도.

Claims (11)

  1. 행렬상으로 배치된 복수개의 다이나믹형 메모리 셀(11,12)과, 동일행의 메헤모리 셀에 접속되는 워드선(WL)과, 동일렬의 메모리셀에 접속되는 비트선(BL/BL)과, 상기 워드선에 일측단에 그의 일측단이 접속되고, 전압 스트레스 시험시에는 모든 워드선 혹은 동작시에 선택되는 갯수보다 많은 워드선에 대응하여 온 상태로 제어되어서 타측측에 입력하는 전압 스트레스를 워드선에 전달하고, 동작시에는 타단측이 접지 노드에 접속되는 노이즈 킬러 회로(N3)를 구비하는 것을 특징으로 하는 반도체 기억장치.
  2. 제1항에 있어서, 외부 혹은 내부에서 입력되는 어드레스 신호에 따라 워드선 선택신호를 출력하는 워드선 선택회로(13)와, 워드선 구동용 전압원 및 상기 워드선의 일단축 사이에 접속되고 상기 워드선 선택 회로의 출력신호에 따라서 상기 워드선을 구동하는 워드선 구동회로(14)와, 상기 비트선과 비트선 프리차지 전원선과의 사이에 접속되고 비트선 프리차지 신호에 의하여 제어되는 비트선 프리차지 회로(15)와, 상기 비트선 프리차지자치전원선에 공급하기 위한 비트선 프리차지 전압을 발생하는 비트선 프리차지 전압 발생회로(18)를 추가로 구비하고, 상기 노이즈 킬러 회로는 상기 워드선 구동 회로의 출력신호 혹은 워드선의 레벨에 따라서 제어되는 것을 특징으로 하는 반도체 기억장치.
  3. 제1항에 있어서, 상기 노이즈 킬리 회로는 전압 스트레스 시험시에 외부로 부터 스트레스 전압이 주어지는 제1단지(21)를 구비하는 것을 특징으로 하는 반도체 기억장치.
  4. 제1항에 있어서, 상기 노이즈킬러 회로는 상기 워드선의 일단측에 그의 일단측이 접속된 노이즈 킬러용 트랜지스터 회로(N3)와, 이 노이즈 킬러용 트랜지스터 회로의 타단측에 접속되고 전압 스트레스 시험시에 외부로부터 스트레스 전압이 주어지는 제1단지(21)를 구비하는 것을 특징으로 하는 반도체 기억장치.
  5. 제1항에 있어서, 상기 전압 스트레스 시험시에 상기 노이즈 킬러회로를 온상태로 제어하기 위한 제어전압의 주어지는 제2단자(22)를 구비하는 것을 특징으로 하는 반도체 기억장치.
  6. 제3항 또는 제4항에 있어서, 상기 제1단자 및 전위노드(Vss)사이에 접속된 저항소자(R2)를 구비하는 것을 특징으로 하는 반도체 기억장치.
  7. 제5항에 있어서, 상기 제2단자 와 전원 전위노드(Vcc)와의 사이에 접속된 저항소자(R1)를 구비하는 것을 특징으로 하는 반도체 기억장치.
  8. 제2항에 있어서, 상기 전압 스트레스 시험시에 상기 비트선 프리차지 전원선의전위를 제어하는 비트선 전위 제어 수단(20)를 구비하는 것을 특징으로 하는 반도체 기억장치.
  9. 제8항에 있어서, 상기 비트선 전위 제어수단은 전압 스트레스 시험시에 상기 비트선 프리차지 전압 발생회로의 출력을 오프상태로 제어하며 외부로부터 입력하는 비트선 전위를 상기 비트선 프리차지 전원선에 전하고, 상기 비트선 프리차지 전압 발생회로의 출력전위를 변화시키거나 혹은 상기 비트서 프리차지 전압발생회로의 출력을 오프상태로 제어하여 상기 비트선 프리차지 전원선을 소정의 고정 전위단에 접속하는 것을 특징으로 하는 반도체 기억장치.
  10. 제1항에 있어서, 상기 전압 스트레스 상기 다이나믹형 메모리셀의 캐퍼시터 플레이트에 공급하기 위한 플레이트 전위를 발생하는 플레이트 전위 발생회로(19)의 출력을 제어하는 플레이트 전위 제어수단(20)를 구비하는 것을 특징으로 하는 반도체 기억장치.
  11. 제10항에 있어서, 상기 플레이트 전위 제어수단은 전압 스트레스 시험시에 상기 플레이트 전압 발생회로의 출력을 오프상태로 제어하여 외부로부터 입력하는 플레이트 전위를 상기 다이나믹형 메모리셀의 캐퍼시터 플레이트에 전하던가 혹은 상기 플레이트 전위 발생회로의 출력 전위를 변화시키던가 혹은 상기 플레이트 전위 발생회로의 출력을 오프상태로 제어하여 상기 다이나믹형 메모리셀의 캐퍼시터플레이트를 소정의 고정 전위단에 접속하는 것을 특징으로 하는 반도체 기억장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019910024732A 1990-12-27 1991-12-27 다이나믹 랜덤 액세스 메모리 KR960000889B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP90-418765 1990-12-27
JP2418765A JP2829135B2 (ja) 1990-12-27 1990-12-27 半導体記憶装置

Publications (2)

Publication Number Publication Date
KR920013457A true KR920013457A (ko) 1992-07-29
KR960000889B1 KR960000889B1 (ko) 1996-01-13

Family

ID=18526551

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910024732A KR960000889B1 (ko) 1990-12-27 1991-12-27 다이나믹 랜덤 액세스 메모리

Country Status (3)

Country Link
US (1) US5282167A (ko)
JP (1) JP2829135B2 (ko)
KR (1) KR960000889B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100258410B1 (ko) * 1996-04-08 2000-06-01 윤종용 복합 영상 기록 재생장치의 온 타임 기능 수행방법(Performance method of otime)
CN110875079A (zh) * 2018-09-03 2020-03-10 瑞萨电子株式会社 半导体器件

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2533221B2 (ja) * 1990-05-11 1996-09-11 株式会社東芝 ダイナミック型ランダムアクセスメモリ
JPH04225182A (ja) 1990-12-26 1992-08-14 Toshiba Corp 半導体記憶装置
KR970010658B1 (ko) * 1993-11-26 1997-06-30 삼성전자 주식회사 번-인회로를 가지는 반도체메모리장치 및 그 번-인방법
JPH07254275A (ja) * 1994-01-31 1995-10-03 Toshiba Corp 半導体記憶装置
KR100220950B1 (ko) * 1996-11-06 1999-09-15 김영환 웨이퍼 번인회로
WO1999030325A1 (fr) * 1997-12-11 1999-06-17 Seiko Epson Corporation Memoire a semiconducteurs, dispositif a semiconducteurs et appareil electronique utilisant ledit dispositif a semiconducteurs
KR100281108B1 (ko) * 1997-12-26 2001-02-01 김영환 노이즈제거장치
KR100278926B1 (ko) * 1998-05-25 2001-01-15 김영환 풀리 온 칩 웨이퍼 레벨 번-인 테스트 회로 및그 방법
DE19823956A1 (de) * 1998-05-28 1999-12-02 Siemens Ag Anordnung zur Übersprechdämpfung in Wortleitungen von DRAM-Schaltungen
US6327682B1 (en) * 1999-03-22 2001-12-04 Taiwan Semiconductor Manufacturing Company Wafer burn-in design for DRAM and FeRAM devices
DE10031947B4 (de) * 2000-06-30 2006-06-14 Infineon Technologies Ag Schaltungsanordnung zum Ausgleich unterschiedlicher Spannungen auf Leitungszügen in integrierten Halbleiterschaltungen
US6359819B1 (en) * 2000-12-29 2002-03-19 Stmicroelectronics, Inc.. Circuit and method for performing a stress test on a ferroelectric memory device
US6785186B2 (en) * 2002-08-21 2004-08-31 Micron Technology, Inc. Design of an high speed xdecoder driving a large wordline load consuming less switching current for use in high speed syncflash memory
US7151711B2 (en) * 2005-02-23 2006-12-19 United Memories, Inc. Self-addressed subarray precharge
JP2006323949A (ja) * 2005-05-20 2006-11-30 Matsushita Electric Ind Co Ltd 半導体記憶装置及びそのテスト方法
JP2007157282A (ja) * 2005-12-07 2007-06-21 Elpida Memory Inc ウェハ・バーンイン・テスト方法、ウェハ・バーンイン・テスト装置及び半導体記憶装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4168490A (en) * 1978-06-26 1979-09-18 Fairchild Camera And Instrument Corporation Addressable word line pull-down circuit
JPS59500840A (ja) * 1982-05-17 1984-05-10 モトロ−ラ・インコ−ポレ−テツド メモリの加速試験用のパッド
JPS5948890A (ja) * 1982-09-10 1984-03-21 Nec Corp メモリ回路
JPS5979488A (ja) * 1982-10-28 1984-05-08 Nec Corp Ｍｏｓメモリ回路
JPS60235455A (ja) * 1984-05-09 1985-11-22 Toshiba Corp ダイナミツクメモリ−
JPS61126690A (ja) * 1984-11-26 1986-06-14 Hitachi Ltd 半導体メモリ
US4980862A (en) * 1987-11-10 1990-12-25 Mosaid, Inc. Folded bitline dynamic ram with reduced shared supply voltages

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100258410B1 (ko) * 1996-04-08 2000-06-01 윤종용 복합 영상 기록 재생장치의 온 타임 기능 수행방법(Performance method of otime)
CN110875079A (zh) * 2018-09-03 2020-03-10 瑞萨电子株式会社 半导体器件

Also Published As

Publication number Publication date
US5282167A (en) 1994-01-25
KR960000889B1 (ko) 1996-01-13
JPH04230048A (ja) 1992-08-19
JP2829135B2 (ja) 1998-11-25

Similar Documents

Publication Publication Date Title
KR920013456A (ko) 반도체 기억장치
KR920013457A (ko) 반도체 기억장치
KR950012462A (ko) 반도체 기억장치
KR890017706A (ko) 다이나믹형 반도체 기억장치
KR900005444A (ko) 속기 기능을 지닌 반도체 메모리 장치
KR930003138A (ko) 다이나믹형 반도체 기억장치
KR920006982A (ko) 전력-온 리세트 제어 방식의 래치형 행 라인 리피터를 구비한 반도체 메모리
KR940010111A (ko) 반도체 메모리 장치 및 이 장치를 위한 데이타 소거 방법
KR950006850A (ko) 선택기 회로
KR970012728A (ko) 분리된 다수의 내부 전원전압을 사용하는 디램 및 감지증폭기 어레이
KR920006978A (ko) 순차 래치형 행 라인 리피터를 가진 반도체 메모리
KR970003258A (ko) 기준 전압 발생 회로를 갖는 불휘발성 반도체 메모리
KR920006980A (ko) 메모리 행 라인 선택을 위한 개량된 래치형 리피터를 구비한 반도체 메모리
KR940004654A (ko) 다이나믹 메모리 장치
KR930006730A (ko) 저 전력소비의 단순화된 메모리셀 회로를 포함하는 스테틱랜덤 액세스 메모리 장치
KR100286913B1 (ko) 번인 테스트 기능을 갖는 반도체 메모리 장치
KR920013454A (ko) 반도체 기억장치
KR930005017A (ko) 반도체 dram 장치
KR960019296A (ko) 반도체기억장치
KR920013455A (ko) 반도체 장치
KR940006146A (ko) 반도체 다이내믹 억세스 메모리 디바이스
KR920006974A (ko) 다이너믹형 반도체기억장치
KR940007888A (ko) 반도체 기억장치
US4833656A (en) Fast access circuit for dynamic type semiconductor memory device
KR930022384A (ko) 반도체 기억 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20021231

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee